Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4765672B2 - Differential transmission circuit and signal regeneration method - Google Patents
[go: Go Back, main page]

JP4765672B2 - Differential transmission circuit and signal regeneration method - Google Patents

Differential transmission circuit and signal regeneration method Download PDF

Info

Publication number
JP4765672B2
JP4765672B2 JP2006055303A JP2006055303A JP4765672B2 JP 4765672 B2 JP4765672 B2 JP 4765672B2 JP 2006055303 A JP2006055303 A JP 2006055303A JP 2006055303 A JP2006055303 A JP 2006055303A JP 4765672 B2 JP4765672 B2 JP 4765672B2
Authority
JP
Japan
Prior art keywords
signal
circuit
differential transmission
mask
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006055303A
Other languages
Japanese (ja)
Other versions
JP2007235622A (en
Inventor
純一 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006055303A priority Critical patent/JP4765672B2/en
Publication of JP2007235622A publication Critical patent/JP2007235622A/en
Application granted granted Critical
Publication of JP4765672B2 publication Critical patent/JP4765672B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、差動伝送回路および信号再生方法に係わり、たとえば高速インタフェースで使用する際に送信側からの信号が未入力な状態での誤動作を防止するのに好適な差動伝送回路および信号再生方法に関する。   The present invention relates to a differential transmission circuit and a signal regeneration method. For example, when used in a high-speed interface, a differential transmission circuit and a signal regeneration suitable for preventing malfunction when a signal from a transmission side is not input. Regarding the method.

マルチメディア社会の到来と共に、伝送するデータの速度が各種の分野で増大している。高速インタフェースでは、差動伝送方式が一般に用いられている。差動伝送方式では、1ビットのデータの伝送に極性が反転した2本の信号線を使うようになっている。これにより、2つの信号線に同じように加わる雑音に対する耐性が高くなり、高速動作を容易にすることができるという特徴がある。   With the advent of the multimedia society, the speed of transmitted data is increasing in various fields. In high-speed interfaces, a differential transmission method is generally used. In the differential transmission method, two signal lines having opposite polarities are used for transmission of 1-bit data. As a result, there is a feature that resistance to noise applied to the two signal lines in the same manner is enhanced, and high-speed operation can be facilitated.

ところが、この一方で、差動伝送を行った場合、相手側装置の電源がオフとなったり、ケーブルを接続していない状態のようにレシーバ回路の信号が未入力となると、差動信号の間、すなわち一方の信号線の正相信号(true信号)と他方の信号線の逆相信号(compare信号)の電位差がなくなって、レシーバ出力は不定となる。この結果、この不定状態の信号が本来伝送されるべき有効信号に化けると、装置が誤動作する場合があった。   However, on the other hand, when differential transmission is performed, if the signal of the receiver circuit is not input as in the state where the power of the counterpart device is turned off or the cable is not connected, That is, the potential difference between the positive phase signal (true signal) of one signal line and the negative phase signal (compare signal) of the other signal line disappears, and the receiver output becomes indefinite. As a result, the device may malfunction if the signal in the indefinite state becomes an effective signal that should be transmitted.

このような問題を解消するために、従来からレシーバ回路に各種の工夫が行われている。たとえばレシーバ回路の入力に、プルアップ抵抗やプルダウン抵抗を付加して、予め電位差を付ける手法(たとえば特許文献1参照。)や、レシーバ回路の内部ロジックに有効信号の検出回路を設けて、プルアップ抵抗やプルダウン抵抗をスイッチで切り離す手法がある。また、内部ロジックで有効信号を検出する回路を設けて、無効信号を無視する手法も採られている。
特開2001−136057号公報(第0004〜第0006段落、図4)。
In order to solve such a problem, various devices have been conventionally made in the receiver circuit. For example, a pull-up resistor or a pull-down resistor is added to the input of the receiver circuit to give a potential difference in advance (see, for example, Patent Document 1), or a valid signal detection circuit is provided in the internal logic of the receiver circuit to pull up the receiver circuit. There is a method of separating resistors and pull-down resistors with a switch. In addition, a method of ignoring invalid signals by providing a circuit for detecting valid signals with internal logic is also employed.
JP 2001-136057 A (paragraphs 0004 to 0006, FIG. 4).

しかしながら、これらの手法のうち、レシーバ回路の入力回路の部分に抵抗やスイッチ等の回路を付加する手法では、これらによって波形が歪み、信号の品質に影響を与えるおそれがある。また、プルアップ抵抗やプルダウン抵抗で予め電位差を付けておくと、通常信号の伝送時にその電位差の分だけ信号の振幅が相対的に小さくなる。この結果、長距離の伝送ができなくなるといった問題もあった。   However, among these methods, in the method of adding a circuit such as a resistor or a switch to the input circuit portion of the receiver circuit, the waveform may be distorted by these, which may affect the signal quality. In addition, if a potential difference is previously provided by a pull-up resistor or a pull-down resistor, the amplitude of the signal is relatively reduced by the amount of the potential difference when a normal signal is transmitted. As a result, there is also a problem that long-distance transmission becomes impossible.

更に、レシーバ回路の内部ロジックに有効信号の検出回路を設ける場合には、そのためにクロック信号が必要となり、これに伴ってハードウェアが増加する。このため、単純なバッファ回路やリピータのような中継回路にこのような有効信号の検出回路を設けることが困難であった。   Further, when a valid signal detection circuit is provided in the internal logic of the receiver circuit, a clock signal is required for this purpose, and the hardware increases accordingly. For this reason, it is difficult to provide such an effective signal detection circuit in a relay circuit such as a simple buffer circuit or a repeater.

そこで本発明の目的は、相手側の装置と正常に接続されていない状態での不定信号の入力による誤動作を防止することのできる差動伝送回路および信号再生方法を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a differential transmission circuit and a signal regeneration method capable of preventing malfunction due to input of an indeterminate signal when not normally connected to a counterpart device.

本発明では、(イ)2本の信号線を使って相手側の装置から差動伝送方式で送られてくる信号を受信する差動レシーバと、(ロ)この差動レシーバから得られる信号を入力して相手側の装置から送ってきた信号を再生する信号再生手段と、(ハ)差動レシーバから得られる信号のうち、相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を透過させるバンドパスフィルタと、(ニ)このバンドパスフィルタの出力があるたびに起動され、ノイズの継続する時間以上とされる所定の時間だけ信号再生手段の信号再生をマスクする信号マスク手段とを差動伝送回路に具備させる。   In the present invention, (b) a differential receiver that receives a signal transmitted from a counterpart device using a differential transmission system using two signal lines; and (b) a signal obtained from the differential receiver. (C) Of the signals obtained from the differential receiver, only noise generated in a state where the signal is not properly connected to the counterpart device. And (d) a signal that is activated whenever there is an output of this bandpass filter and masks signal regeneration of the signal regeneration means for a predetermined time that is longer than the time during which noise continues. A mask means is provided in the differential transmission circuit.

すなわち本発明では、相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を検出して、この検出が開始してから所定の時間だけ、信号再生手段の再生する信号をマスクすることで、相手側の装置が送信する信号としての有効信号のみを再生できるようにしている。これにより、信号未入力時の不定信号による誤動作を防止することができる。   That is, in the present invention, the wavelength component of only noise generated in a state in which the device on the other side is not normally connected is detected, and the signal reproduced by the signal reproducing means is detected for a predetermined time after the detection is started. By masking, only an effective signal as a signal transmitted by the counterpart device can be reproduced. Thereby, it is possible to prevent malfunction due to an indefinite signal when no signal is input.

また、本発明では、(イ)2本の信号線を使って相手側の装置から差動伝送方式で送られてくる信号を受信する信号受信ステップと、(ロ)この信号受信ステップで受信した信号が相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分であるかを判別する特定波長判別ステップと、(ハ)この特定波長判別ステップで相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分であると判別したとき、その判別が行われてからノイズの継続する時間以上とされる所定の時間だけ信号受信ステップで受信した信号の再生を行わない信号再生マスクステップとを信号再生方法に具備させる。   In the present invention, (a) a signal receiving step for receiving a signal transmitted from a counterpart device using a differential transmission system using two signal lines, and (b) a signal receiving step. A specific wavelength determining step for determining whether the signal is a wavelength component of only noise generated in a state where the signal is not normally connected to the counterpart device, and (c) a normal wavelength with the counterpart device in this specific wavelength discrimination step. When it is determined that the wavelength component is only noise generated in a state where it is not connected, the signal received in the signal reception step is reproduced for a predetermined time that is longer than the time that the noise continues after the determination. The signal reproduction method includes a signal reproduction mask step that is not performed.

すなわち本発明では、相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を特定波長判別ステップで判別して、その判別が行われてから所定の時間だけ、信号受信ステップで受信した信号の再生を行わないことにして、有効信号のみを再生できるようにしている。これにより、信号未入力時の不定信号による誤動作を防止することができる。   That is, in the present invention, the wavelength component of only noise generated in a state in which the other device is not normally connected is determined in the specific wavelength determining step, and the signal receiving step is performed for a predetermined time after the determination is performed. In this case, only the valid signal can be reproduced by not reproducing the signal received in (1). Thereby, it is possible to prevent malfunction due to an indefinite signal when no signal is input.

以上説明したように本発明によれば、相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を検出して、これを基にして所定の時間だけ受信した信号をマスクすることにしたので、フィルタと計時手段という簡単な構成の追加で差動伝送方式で送られてくる信号から不要信号を除去して誤動作を防止することができる。   As described above, according to the present invention, the wavelength component of only noise generated in a state where it is not normally connected to the counterpart device is detected, and the signal received for a predetermined time is masked based on the detected wavelength component. As a result, unnecessary signals can be removed from signals transmitted by the differential transmission method by adding a simple configuration of a filter and a time measuring means, thereby preventing malfunction.

以下実施例につき本発明を詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to examples.

図1は、本発明の一実施例における差動伝送回路の受信側の概要を表わしたものである。この差動伝送回路10は、図示しない相手側装置から2本の伝送路を経由して送られてきた信号11、12を入力する差動レシーバ13と、この差動レシーバ13の出力14を入力する内部ロジック回路15を備えている。また、差動レシーバ13の出力側には、内部ロジック回路15へ所定の信号をマスクするマスク信号16を供給するためのマスク信号生成回路17が接続されている。マスク信号生成回路17は、その回路内部にマスク動作をリセットするためのリセット用線路18を備えている。   FIG. 1 shows an outline of a receiving side of a differential transmission circuit in an embodiment of the present invention. The differential transmission circuit 10 receives a differential receiver 13 that receives signals 11 and 12 sent from two devices via an unillustrated counterpart device and an output 14 of the differential receiver 13. The internal logic circuit 15 is provided. A mask signal generation circuit 17 for supplying a mask signal 16 for masking a predetermined signal to the internal logic circuit 15 is connected to the output side of the differential receiver 13. The mask signal generation circuit 17 includes a reset line 18 for resetting the mask operation inside the circuit.

図2は、差動伝送回路の要部についてマスク信号生成回路を具体的に表わしたものである。マスク信号生成回路17は、差動レシーバ13の出力14を入力して、その特定成分のみを減衰させるバンドリジェクションフィルタ(BRF)21を備えている。バンドリジェクションフィルタ21の出力22は、セット・リセット・フリップフロップ(S/R FF)23に入力するようになっている。セット・リセット・フリップフロップ23のQ出力24は、マスク期間設定回路25と、2入力アンド回路26の一方の入力端子および排他的論理和(EOR)回路27の一方の入力端子にそれぞれ入力するようになっている。   FIG. 2 specifically shows a mask signal generation circuit for the main part of the differential transmission circuit. The mask signal generation circuit 17 includes a band rejection filter (BRF) 21 that receives the output 14 of the differential receiver 13 and attenuates only the specific component. The output 22 of the band rejection filter 21 is input to a set / reset flip-flop (S / R FF) 23. The Q output 24 of the set / reset flip-flop 23 is input to the mask period setting circuit 25, one input terminal of the 2-input AND circuit 26, and one input terminal of the exclusive OR (EOR) circuit 27, respectively. It has become.

マスク期間設定回路25は、Q出力24をその一端に入力する抵抗31と、この抵抗31の他端に一端を接続し、その他端側を接地したコンデンサ32と、このコンデンサ32の両端をオン・オフ制御するスイッチ33によって構成されている。抵抗31の他端側とコンデンサ32およびスイッチ33の接続点34に現われる信号35は、2入力アンド回路26の他方の入力端子に供給されると共に、排他的論理和回路27の他方の入力となる。2入力アンド回路26の出力36は、スイッチ33の制御入力となると共に、セット・リセット・フリップフロップ23のリセット端子側に入力されるようになっている。また、排他的論理和回路27からは論理出力としてマスク信号16が内部ロジック回路15に供給されることになる。   The mask period setting circuit 25 includes a resistor 31 for inputting the Q output 24 to one end thereof, a capacitor 32 having one end connected to the other end of the resistor 31 and the other end grounded, and both ends of the capacitor 32 being turned on / off. The switch 33 is configured to be turned off. A signal 35 appearing at the connection point 34 between the other end of the resistor 31 and the capacitor 32 and the switch 33 is supplied to the other input terminal of the two-input AND circuit 26 and becomes the other input of the exclusive OR circuit 27. . The output 36 of the two-input AND circuit 26 serves as a control input for the switch 33 and is input to the reset terminal side of the set / reset flip-flop 23. Further, the mask signal 16 is supplied from the exclusive OR circuit 27 to the internal logic circuit 15 as a logic output.

図3は、内部ロジック回路を具体的に示したものである。内部ロジック回路15は、図2に示した差動レシーバ13の出力14を入力するバッファ41と、このバッファ41の出力42とマスク信号16の負論理状態を入力して論理積をとるアンド回路43から構成されている。この内部ロジック回路15はクロック信号の入力を必要としない。仮に非同期で数ビットの不定信号が内部ロジック回路15にバッファ41を経由して入力されても、マスク信号16でマスクすることで、アンド回路43の出力44として所定ビット長(通常は数十ビット)の有効信号が出力されることはないからである。   FIG. 3 specifically shows the internal logic circuit. The internal logic circuit 15 receives a buffer 41 that receives the output 14 of the differential receiver 13 shown in FIG. 2, and an AND circuit 43 that inputs a negative logic state of the output 42 of the buffer 41 and the mask signal 16 to obtain a logical product. It is composed of This internal logic circuit 15 does not require input of a clock signal. Even if an undefined asynchronous signal of several bits is input to the internal logic circuit 15 via the buffer 41, it is masked by the mask signal 16 so that the output 44 of the AND circuit 43 has a predetermined bit length (usually several tens of bits). This is because the valid signal of) is not output.

ところで、高速インタフェースでは、8B10Bに代表される符号化方式を採用するのが一般的である。ここで、8B10Bとは、8ビットの情報を一定以上“0”が連続しない10ビットの情報に変換して伝送する符号化方式をいう。信号を符号化すると、有効信号の周波数成分が限定される。たとえば8B10Bの場合には、1T〜5Tの範囲の信号のみが有効信号となる。ここで「T」は、1ビット幅を表わしている。たとえば1Gbps(ギガビット/秒)の速度の信号の場合、1Tは1ns(ナノ秒)となる。このため、8B10Bの場合、1T〜5T以外での周波数成分は不定信号となる。本実施例では、マスク信号生成回路17がこの不定信号をマスクするようになっている。   By the way, in a high-speed interface, it is general to employ a coding method represented by 8B10B. Here, 8B10B is an encoding method in which 8-bit information is converted into 10-bit information in which “0” is not continuous for a certain amount or more and transmitted. When the signal is encoded, the frequency component of the effective signal is limited. For example, in the case of 8B10B, only signals in the range of 1T to 5T are valid signals. Here, “T” represents a 1-bit width. For example, in the case of a signal having a speed of 1 Gbps (gigabit / second), 1T is 1 ns (nanosecond). For this reason, in the case of 8B10B, frequency components other than 1T to 5T are indefinite signals. In this embodiment, the mask signal generation circuit 17 masks this indefinite signal.

<正常時の回路動作>   <Normal circuit operation>

図2に示した差動伝送回路13に対して図示しない相手側装置が正常に接続されている場合の動作をまず説明する。ここでは、8B10Bの符号化方式を例にとって説明する。この場合には、相手側装置が正常に接続されているので、差動レシーバ13の入力には電位差がある。この結果、差動レシーバ13からは1T〜5Tの有効信号のみが出力される。バンドリジェクションフィルタ21は、この1T〜5Tの信号を全部リジェクトする特性となっている。したがって、その出力22は“0”を保持する。この結果、セット・リセット・フリップフロップ23のQ出力24も“0”を保持し、マスク期間設定回路25の接続点34に現われる信号35も“0”のままとなる。これにより、排他的論理和回路27の他方の入力端子も“0”の状態を保持する。   First, the operation when a counterpart device (not shown) is normally connected to the differential transmission circuit 13 shown in FIG. 2 will be described. Here, an 8B10B encoding method will be described as an example. In this case, since the counterpart device is normally connected, the input of the differential receiver 13 has a potential difference. As a result, only the 1T to 5T effective signals are output from the differential receiver 13. The band rejection filter 21 has a characteristic of rejecting all the signals of 1T to 5T. Therefore, the output 22 holds “0”. As a result, the Q output 24 of the set / reset flip-flop 23 also holds “0”, and the signal 35 appearing at the connection point 34 of the mask period setting circuit 25 also remains “0”. As a result, the other input terminal of the exclusive OR circuit 27 also maintains the “0” state.

排他的論理和回路27は、2つの入力のうちの一方が“1”であれば、その出力としてのマスク信号16が“1”となる。マスク信号生成回路17から出力されるマスク信号16が常に“0”となるので、内部ロジック回路15は常にイネーブルとなる。このため、差動レシーバ13の出力14は有効信号として扱われ、内部ロジック回路15をそのまま通過する。   In the exclusive OR circuit 27, if one of the two inputs is “1”, the mask signal 16 as its output becomes “1”. Since the mask signal 16 output from the mask signal generation circuit 17 is always “0”, the internal logic circuit 15 is always enabled. For this reason, the output 14 of the differential receiver 13 is treated as a valid signal and passes through the internal logic circuit 15 as it is.

<異常時の回路動作>   <Circuit operation at the time of abnormality>

次に、この差動伝送回路10で、何らかの原因で差動レシーバ13の入力信号がなくなった場合を説明する。このような原因の一例としては、相手側装置の電源がオフ状態となっている場合や、相手側装置と本実施例の差動伝送回路10を結ぶ図示しないケーブルが未接続である場合を挙げることができる。このように差動レシーバ13の入力信号がなくなった状態で、その出力14は不定信号を出力する。不定信号の周波数成分は所定の周波数範囲に限定して出力されるものではない。このため、1T〜5T以外での周波数成分も出力されることになる。   Next, a case where the differential transmission circuit 10 loses the input signal of the differential receiver 13 for some reason will be described. As an example of such a cause, there is a case where the power supply of the counterpart device is turned off, or a case where a cable (not shown) connecting the counterpart device and the differential transmission circuit 10 of the present embodiment is not connected. be able to. Thus, in the state where the input signal of the differential receiver 13 disappears, the output 14 outputs an indefinite signal. The frequency component of the indefinite signal is not output limited to a predetermined frequency range. For this reason, frequency components other than 1T to 5T are also output.

1T〜5T以外の周波数成分は無効信号である。バンドリジェクションフィルタ21は、1T〜5Tの帯域の信号のみを反射するようになっており、1T〜5T以外の周波数の無効信号を透過する。   Frequency components other than 1T to 5T are invalid signals. The band rejection filter 21 reflects only signals in the 1T to 5T band, and transmits invalid signals having frequencies other than 1T to 5T.

図4は、差動伝送回路の各部の信号波形を表わしたものである。このうち、同図(a)は、この不定信号46の出力される状態を表わしている。バンドパスフィルタの一種であるバンドリジェクションフィルタ21を通過したパルス状の不定信号46は、セット・リセット・フリップフロップ23に入力される。セット・リセット・フリップフロップ23は、不定信号46の到来により“1”に立ち上がるとセットされ、図4(b)に示すようにそのQ出力が“1”に変化する。これにより2入力アンド回路26の一方の入力端子も“1”に保持されることになる。   FIG. 4 shows signal waveforms at various parts of the differential transmission circuit. Of these, FIG. 5A shows a state in which the indefinite signal 46 is output. A pulse-like indefinite signal 46 that has passed through the band rejection filter 21, which is a type of bandpass filter, is input to the set / reset flip-flop 23. The set / reset flip-flop 23 is set when it rises to "1" due to the arrival of the indefinite signal 46, and its Q output changes to "1" as shown in FIG. 4B. As a result, one input terminal of the 2-input AND circuit 26 is also held at “1”.

Q出力が“1”に変化した時点でスイッチ33の接点はオフとなっている。このためコンデンサ32の両端はこの時点でショートされていない。そこで、Q出力が“1”に変化した時点からコンデンサ32は、抵抗31を経て充電を開始し、この結果として接続点34の電位(コンデンサ32の充電電圧)が図4(c)に示すように徐々に上昇する。接続点34の電位が“1”になると、その時刻t1に2入力アンド回路26の入力が共に“1”となって、その出力36(図4(d))が“1”に変化する。これにより、スイッチ33が出力36の“1”の間、オンとなる。スイッチ33がオンになると、コンデンサ32が放電されて、接続点の電位が“0”に復帰する。また、出力36はセット・リセット・フリップフロップ23のリセット入力となる。 When the Q output changes to “1”, the contact of the switch 33 is turned off. Therefore, both ends of the capacitor 32 are not short-circuited at this time. Therefore, the capacitor 32 starts charging through the resistor 31 from the time when the Q output changes to “1”. As a result, the potential of the connection point 34 (charge voltage of the capacitor 32) is as shown in FIG. To gradually rise. When the potential at the connection point 34 becomes “1”, both inputs of the 2-input AND circuit 26 become “1” at the time t 1 , and the output 36 (FIG. 4D) changes to “1”. . As a result, the switch 33 is turned on while the output 36 is “1”. When the switch 33 is turned on, the capacitor 32 is discharged and the potential at the connection point returns to “0”. The output 36 serves as a reset input of the set / reset flip-flop 23.

このようにマスク期間設定回路25は、セット・リセット・フリップフロップ23のQ出力24が“1”となってから一定時間としてのマスク期間38(図4)を計時するタイマとしての役割を持っている。このマスク期間38の間、排他的論理和回路27の出力としてのマスク信号16(図4(e))が“1”となる。   Thus, the mask period setting circuit 25 has a role as a timer for measuring the mask period 38 (FIG. 4) as a fixed time after the Q output 24 of the set / reset flip-flop 23 becomes “1”. Yes. During the mask period 38, the mask signal 16 (FIG. 4E) as the output of the exclusive OR circuit 27 becomes “1”.

マスク信号16は、内部ロジック回路15に供給されて、同図(a)に示した不定信号46の出力をマスクしてその出力を遮断する役割を持っている。マスク信号16の立ち上がりは、Q出力が“1”に変化した時点なので、マスク期間38によって不定信号46がマスクされることになる。   The mask signal 16 is supplied to the internal logic circuit 15 to mask the output of the indefinite signal 46 shown in FIG. Since the rising edge of the mask signal 16 is when the Q output changes to “1”, the indefinite signal 46 is masked by the mask period 38.

図4(a)では、不定信号46の各種の発生態様を示している。この図で3番目に現われた不定信号46は、2番目の不定信号46のマスク期間38に含まれている。したがって、2番目の不定信号46と共に同一のマスク期間38でマスクされることになる。これに対して、図4で4番目(最後)に示した不定信号46については、直前のマスク期間38が終了しているので、新たにマスク期間38が設定されることになる。このように不定信号46が連続して現われる場合も、不定信号46のマスクが確実に行われることになる。   FIG. 4A shows various generation modes of the indefinite signal 46. The indefinite signal 46 that appears third in this figure is included in the mask period 38 of the second indefinite signal 46. Therefore, the same mask period 38 is masked together with the second indefinite signal 46. On the other hand, for the indefinite signal 46 shown in the fourth (last) in FIG. 4, since the previous mask period 38 has ended, the mask period 38 is newly set. Thus, even when the indefinite signal 46 appears continuously, the mask of the indefinite signal 46 is surely performed.

マスク期間38の長さは、不定信号46として想定される最も長い時間幅をカバーできるものであればよい。不定信号46が長すぎる場合には、相手側装置が正常に接続された後に送られてくる有効信号がマスク期間38の間、マスクされることになるので好ましくない。   The length of the mask period 38 only needs to cover the longest time width assumed as the indefinite signal 46. If the indefinite signal 46 is too long, an effective signal sent after the counterpart apparatus is normally connected is masked during the mask period 38, which is not preferable.

一般に符号化されたデータを伝送する伝送システムでは、相手側装置から数10ビット程度の特定パターンが数回程度繰り返し送信され、それ以降のデータが有効データとして送信される。そこで、相手側装置から有効信号が送信される場合に備えて、無効信号を検出してから数10Tの間、この無効信号をマスクする動作とマスクを解除する動作を繰り返すことで、相手側装置からの信号未入力状態での不定信号46による誤動作を防止し、併せて、有効データが送信されてくる状況に備えることになる。   In general, in a transmission system that transmits encoded data, a specific pattern of about several tens of bits is repeatedly transmitted several times from the counterpart device, and the subsequent data is transmitted as valid data. Therefore, in preparation for a case where a valid signal is transmitted from the counterpart device, the counterpart device is repeated by repeating the operation of masking this invalid signal and the operation of releasing the mask for several tens of T after detecting the invalid signal. Thus, malfunction due to the indefinite signal 46 in a state where no signal is input is prevented, and at the same time, a situation in which valid data is transmitted is prepared.

以上説明した実施例では、通常の伝送では発生し得ない周波数の無効信号の検出のための監視を行って、無効信号が検出された場合には、その検出開始から一定の時間間隔でその信号をマスクすることにした。また、一度、マスクを開始した後は、それ以後の一定期間経過後にマスクを解除することにした。これにより、信号が未入力のときに発生する不定信号46の通過が内部ロジック回路15によって阻止され、後段の回路部分で誤動作を防止することが可能になる。   In the embodiment described above, monitoring is performed for detection of an invalid signal having a frequency that cannot be generated in normal transmission. When an invalid signal is detected, the signal is detected at a certain time interval from the start of the detection. Decided to mask. Also, once the mask is started, the mask is released after a certain period thereafter. As a result, the internal logic circuit 15 prevents passage of the indefinite signal 46 that occurs when no signal is input, and it is possible to prevent malfunctions in the subsequent circuit portion.

<発明の変形可能性>   <Deformability of invention>

図5は、本発明の変形例における差動伝送回路の構成の要部を表わしたものである。図5で図2と同一部分には同一の符号を付しており、これらの説明を適宜省略する。この変形例の差動伝送回路10Aでは、バンドリジェクションフィルタ21の出力22を、単安定マルチバイブレータ51に入力するようになっている。単安定マルチバイブレータ51は、トリガ・パルスが入力されると、一定時間幅のマスク信号16Aを出力するマルチバイブレータであり、ワンショットマルチバイブレータとも呼ばれている。   FIG. 5 shows a main part of the configuration of the differential transmission circuit according to the modification of the present invention. In FIG. 5, the same parts as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. In the differential transmission circuit 10 </ b> A of this modified example, the output 22 of the band rejection filter 21 is input to the monostable multivibrator 51. The monostable multivibrator 51 is a multivibrator that outputs a mask signal 16A having a certain time width when a trigger pulse is input, and is also called a one-shot multivibrator.

この変形例によれば、単安定マルチバイブレータ51自体のタイマ回路で、前記した不定信号46をマスクすることができる。また、不定信号46が連続して発生した場合にも、それぞれの不定信号46の開始時点をトリガとしてマスクされる期間を延長することができる。   According to this modification, the indefinite signal 46 can be masked by the timer circuit of the monostable multivibrator 51 itself. Even when the indefinite signal 46 is continuously generated, the masked period can be extended with the start time of each indefinite signal 46 as a trigger.

なお、図2に示した実施例の差動伝送回路10では、コンデンサ32をマスク信号生成回路17の内部に組み込むことを前提に説明したが、これを外部に引き出して、かつ交換自在として容量を自由に変更できるようにしてもよい。また、コンデンサ32自体を容量可変型の部品で構成してもよい。これにより、マスク期間38を作業者が自由に変更することができるようになる。   In the differential transmission circuit 10 of the embodiment shown in FIG. 2, the description has been made on the assumption that the capacitor 32 is incorporated in the mask signal generation circuit 17. You may make it changeable freely. Further, the capacitor 32 itself may be composed of a variable capacity type part. As a result, the mask period 38 can be freely changed by the operator.

また、実施例および変形例では特に説明しなかったが、不定信号46をマスクする内部ロジック回路15あるいはその直前の線路部分に遅延素子あるいは遅延回路を設けてもよい。これによってマスク信号16、16Aによる、時間的に余裕のあるマスク処理が可能になる。   Although not specifically described in the embodiments and modifications, a delay element or a delay circuit may be provided in the internal logic circuit 15 that masks the indefinite signal 46 or a line portion immediately before the internal logic circuit 15. As a result, the mask processing with sufficient time by the mask signals 16 and 16A becomes possible.

更に実施例ではバンドパスフィルタの一種としてのバンドリジェクションフィルタ21を使用して不定信号46のみを通過させることで不定信号46の検出を行うことにしたが、反対に有効信号の波長のみを通過させるバンドパスフィルタを使用し、このバンドパスフィルタから信号が一定時間以上通過しないとき次に信号が通過するまでの間、内部ロジック回路に対してマスク処理を行うようにしてもよい。   Further, in the embodiment, the band rejection filter 21 as a kind of bandpass filter is used to detect the indeterminate signal 46 by passing only the indeterminate signal 46. Conversely, only the wavelength of the effective signal is passed. A band-pass filter may be used, and when the signal does not pass from the band-pass filter for a certain time or longer, the internal logic circuit may be masked until the next signal passes.

本発明の一実施例における差動伝送回路の受信側の概要を表わしたブロック図である。It is a block diagram showing the outline | summary of the receiving side of the differential transmission circuit in one Example of this invention. 本実施例の差動伝送回路の要部についてマスク信号生成回路を具体的に表わしたブロック図である。FIG. 3 is a block diagram specifically showing a mask signal generation circuit with respect to the main part of the differential transmission circuit of the present embodiment. 本実施例の内部ロジック回路を具体的に示したブロック図である。It is the block diagram which showed the internal logic circuit of the present Example concretely. 本実施例で差動伝送回路の各部の信号波形を表わした波形図である。It is a wave form diagram showing the signal waveform of each part of a differential transmission circuit in this example. 本発明の変形例における差動伝送回路の要部を表わしたブロック図である。It is a block diagram showing the principal part of the differential transmission circuit in the modification of this invention.

符号の説明Explanation of symbols

10、10A 差動伝送回路
13 差動レシーバ
15 内部ロジック回路
16、16A マスク信号
21 バンドリジェクションフィルタ(BRF)
23 セット・リセット・フリップフロップ(S/R FF)
25 マスク期間設定回路
26 2入力アンド回路
27 排他的論理和回路
51 単安定マルチバイブレータ
10, 10A Differential transmission circuit 13 Differential receiver 15 Internal logic circuit 16, 16A Mask signal 21 Band rejection filter (BRF)
23 Set / Reset Flip-flop (S / R FF)
25 mask period setting circuit 26 2-input AND circuit 27 exclusive OR circuit 51 monostable multivibrator

Claims (6)

2本の信号線を使って相手側の装置から差動伝送方式で送られてくる信号を受信する差動レシーバと、
この差動レシーバから得られる信号を入力して前記相手側の装置から送ってきた信号を再生する信号再生手段と、
前記差動レシーバから得られる信号のうち、前記相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分を透過させるバンドパスフィルタと、
このバンドパスフィルタの出力があるたびに起動され、前記ノイズの継続する時間以上とされる所定の時間だけ前記信号再生手段の信号再生をマスクする信号マスク手段
とを具備することを特徴とする差動伝送回路。
A differential receiver that receives a signal transmitted by a differential transmission method from a counterpart device using two signal lines;
A signal reproducing means for inputting a signal obtained from the differential receiver and reproducing a signal sent from the counterpart device;
Among the signals obtained from the differential receiver, a bandpass filter that transmits only a wavelength component of noise generated in a state where the differential receiver is not normally connected to the counterpart device;
And a signal masking means that is activated each time the bandpass filter outputs, and masks the signal reproduction of the signal reproduction means for a predetermined time that is longer than the duration of the noise. Dynamic transmission circuit.
前記信号マスク手段は、前記バンドパスフィルタを通過した信号の電荷によって充電されるコンデンサと、このコンデンサの充電開始から充電電圧が所定のレベルに到達するまでの時間だけ前記信号再生手段の信号再生を阻止させるマスク信号生成手段とを備えることを特徴とする請求項1記載の差動伝送回路。   The signal masking means reproduces the signal of the signal regenerating means only for a time period from the start of charging of the capacitor until the charging voltage reaches a predetermined level, with a capacitor charged by the charge of the signal that has passed through the bandpass filter. 2. The differential transmission circuit according to claim 1, further comprising mask signal generation means for blocking. 前記コンデンサは必要とする容量に応じて交換自在の部品として構成されていることを特徴とする請求項2記載の差動伝送回路。   The differential transmission circuit according to claim 2, wherein the capacitor is configured as a replaceable part according to a required capacity. 前記信号マスク手段は、前記バンドパスフィルタの出力によって起動される単安定マルチバイブレータであることを特徴とする請求項1記載の差動伝送回路。   2. The differential transmission circuit according to claim 1, wherein the signal masking means is a monostable multivibrator activated by an output of the bandpass filter. 前記信号マスク手段は、前記差動レシーバの出力と前記信号再生手段の信号再生をマスクする信号との論理積をとる論理回路を具備することを特徴とする請求項1記載の差動伝送回路。   2. The differential transmission circuit according to claim 1, wherein the signal mask means includes a logic circuit that takes a logical product of an output of the differential receiver and a signal for masking signal reproduction of the signal reproduction means. 2本の信号線を使って相手側の装置から差動伝送方式で送られてくる信号を受信する信号受信ステップと、
この信号受信ステップで受信した信号が前記相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分であるかを判別する特定波長判別ステップと、
この特定波長判別ステップで前記相手側の装置と正常に接続されていない状態で発生するノイズのみの波長成分であると判別したとき、その判別が行われてから前記ノイズの継続する時間以上とされる所定の時間だけ前記信号受信ステップで受信した信号の再生を行わない信号再生マスクステップ
とを具備することを特徴とする信号再生方法。
A signal receiving step for receiving a signal transmitted by a differential transmission method from a counterpart device using two signal lines;
A specific wavelength determining step for determining whether the signal received in this signal receiving step is a wavelength component of only noise generated in a state where the signal is not normally connected to the counterpart device;
When it is determined in this specific wavelength determination step that the wavelength component is only noise generated in a state in which the device is not normally connected to the counterpart device, it is determined that the noise continues for a time longer than the determination. And a signal reproduction mask step that does not reproduce the signal received in the signal reception step for a predetermined time.
JP2006055303A 2006-03-01 2006-03-01 Differential transmission circuit and signal regeneration method Expired - Fee Related JP4765672B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006055303A JP4765672B2 (en) 2006-03-01 2006-03-01 Differential transmission circuit and signal regeneration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006055303A JP4765672B2 (en) 2006-03-01 2006-03-01 Differential transmission circuit and signal regeneration method

Publications (2)

Publication Number Publication Date
JP2007235622A JP2007235622A (en) 2007-09-13
JP4765672B2 true JP4765672B2 (en) 2011-09-07

Family

ID=38555738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055303A Expired - Fee Related JP4765672B2 (en) 2006-03-01 2006-03-01 Differential transmission circuit and signal regeneration method

Country Status (1)

Country Link
JP (1) JP4765672B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957302B2 (en) * 2007-03-09 2012-06-20 日本電気株式会社 Differential transmission circuit
JP5147457B2 (en) * 2008-02-29 2013-02-20 ザインエレクトロニクス株式会社 Input buffer circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245817A (en) * 1991-01-31 1992-09-02 Fujitsu Ltd Data reception circuit
JPH0575064A (en) * 1991-09-11 1993-03-26 Hitachi Ltd Integrated logic circuit
JP3433707B2 (en) * 1999-11-04 2003-08-04 日本電気株式会社 Differential input circuit
JP3519695B2 (en) * 2000-04-13 2004-04-19 松下電器産業株式会社 Semiconductor integrated circuit
JP4910250B2 (en) * 2001-06-26 2012-04-04 日本テキサス・インスツルメンツ株式会社 Interface circuit
JP2003125011A (en) * 2001-10-17 2003-04-25 Sony Corp Data transmission method and apparatus, and data receiving method and apparatus

Also Published As

Publication number Publication date
JP2007235622A (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP3399950B2 (en) Method and apparatus for transmitting an NRZ data signal through an isolation barrier provided at an interface between adjacent devices on a bus
CN101309069B (en) Demodulation circuit, digital microwave system and demodulation method
US8179148B2 (en) Information detecting apparatus and method
US20100329391A1 (en) Information detecting apparatus and method
CN110620618A (en) Link equalization parameter training control circuit and method
JPS62233955A (en) Communication apparatus
JP4222376B2 (en) Method for maintaining the frequency of a clock data recovery circuit, a medium comprising a set of computer readable instructions adapted to implement the method, and a clock control circuit
US4417213A (en) Data regenerative system for NRZ mode signals
JP4765672B2 (en) Differential transmission circuit and signal regeneration method
JPH0251319B2 (en)
JP3649718B2 (en) Measuring device for measuring characteristics of data transmission system with high accuracy and clock recovery circuit used therefor
JP3325851B2 (en) Communication system failure detection device
JP2019110449A (en) Data communication device and method for communication data
JPH08279803A (en) Burst signal detection circuit
US9979533B2 (en) Differentiating-integrating sampling data receiver
JP3622781B2 (en) Optical transmitter, optical receiver, optical transmitter / receiver, and optical communication system
KR100220400B1 (en) Communication Data Restoration Device
JP2008236178A (en) Serial data receiving circuit
JP4925993B2 (en) Receiver and transceiver
CN107231162A (en) Apparatus and method for removing noise of lost signal of receiver
JP3304153B2 (en) Data waveform shaping circuit
JP3708105B2 (en) Data transmission apparatus and data transmission system
JPS58123247A (en) Circuit monitoring device of optical transmission system
JPH03140040A (en) Optical receiver with signal interruption detection function
JPH055708Y2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees