Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4766966B2 - Light emitting element - Google Patents
[go: Go Back, main page]

JP4766966B2 - Light emitting element - Google Patents

Light emitting element Download PDF

Info

Publication number
JP4766966B2
JP4766966B2 JP2005259093A JP2005259093A JP4766966B2 JP 4766966 B2 JP4766966 B2 JP 4766966B2 JP 2005259093 A JP2005259093 A JP 2005259093A JP 2005259093 A JP2005259093 A JP 2005259093A JP 4766966 B2 JP4766966 B2 JP 4766966B2
Authority
JP
Japan
Prior art keywords
substrate
light
semiconductor layer
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005259093A
Other languages
Japanese (ja)
Other versions
JP2007073734A (en
Inventor
和博 西薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005259093A priority Critical patent/JP4766966B2/en
Publication of JP2007073734A publication Critical patent/JP2007073734A/en
Application granted granted Critical
Publication of JP4766966B2 publication Critical patent/JP4766966B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、窒化ガリウム系化合物半導体(InAlGa1−x−yN;0≦x,y≦1、x+y≦1)が複数積層されてなる発光素子に関する。 The present invention relates to a light emitting device in which a plurality of gallium nitride compound semiconductors (In x Al y Ga 1-xy N; 0 ≦ x, y ≦ 1, x + y ≦ 1) are stacked.

窒化ガリウム系化合物半導体(InAlGa1−x−yN;0≦x,y≦1、x+y≦1)は、AlN,InN等の混晶であるAlGaN,InGaN,InGaAlN等からなるとともに、その組成を選択することにより、可視領域から紫外領域までの発光が可能であり、半導体発光ダイオード(LED)や半導体レーザなどの発光素子材料として、検討され、また一部実用化が成されている。また、電界効果型トランジスタ等の半導体材料としても検討されており、高出力高周波素子として期待されており、開発が進められている。 The gallium nitride compound semiconductor (In x Al y Ga 1-xy N; 0 ≦ x, y ≦ 1, x + y ≦ 1) is made of AlGaN, InGaN, InGaAlN or the like which is a mixed crystal of AlN, InN or the like. By selecting the composition, light emission from the visible region to the ultraviolet region is possible, and it has been studied as a light emitting device material such as a semiconductor light emitting diode (LED) and a semiconductor laser, and has been partially put into practical use. Yes. In addition, it has been studied as a semiconductor material such as a field effect transistor, and is expected as a high-output high-frequency device, and is being developed.

図1に従来の発光素子の断面図を示す。発光素子は、例えば基板としてサファイア等の基板10を用い、その基板10上にバッファ層11を介して、n型窒化ガリウム系化合物半導体層(以下n型層ともいう)12、発光層(活性層)13、p型窒化ガリウム系化合物半導体層(以下p型層ともいう)14を形成し、n型電極15を形成するためにp型層14の一部をエッチング除去し、n型層12を一部露出させている。p型電極16は、発光層13で発光した光をp型層14の側に取り出すためにp型層14の一面に透明電極16を形成し、その透明電極16上の一部にワイヤボンディングのためのパッド電極が形成されている構成のものが一般的である。   FIG. 1 shows a cross-sectional view of a conventional light emitting device. The light emitting element uses, for example, a substrate 10 such as sapphire as a substrate, and an n-type gallium nitride compound semiconductor layer (hereinafter also referred to as n-type layer) 12 and a light emitting layer (active layer) via a buffer layer 11 on the substrate 10. ) 13, a p-type gallium nitride compound semiconductor layer (hereinafter also referred to as a p-type layer) 14 is formed, a part of the p-type layer 14 is etched away to form the n-type electrode 15, and the n-type layer 12 is removed. Some are exposed. The p-type electrode 16 is formed by forming a transparent electrode 16 on one surface of the p-type layer 14 in order to extract light emitted from the light-emitting layer 13 to the p-type layer 14 side, and performing wire bonding on a part of the transparent electrode 16. In general, a structure in which a pad electrode is formed is provided.

このような構成のLEDにおいては、サファイア等の基板10と窒化ガリウム系化合物半導体層や空気との屈折率の違いにより、発光層13で発光した光が基板10との界面で反射され、バッファ層11,n型層12,発光層13及びp型層14からなる半導体層の内部へ戻った光は、多重反射するうちに半導体層での吸収により外部へ効率よく取り出すことができない。つまり、外部量子効率を高くすることができないという問題がある。   In the LED having such a configuration, the light emitted from the light emitting layer 13 is reflected at the interface with the substrate 10 due to the difference in refractive index between the substrate 10 such as sapphire and the gallium nitride compound semiconductor layer or air, and the buffer layer. The light that has returned to the inside of the semiconductor layer composed of the n-type layer 12, the light-emitting layer 13, and the p-type layer 14 cannot be efficiently extracted to the outside due to absorption in the semiconductor layer during multiple reflection. That is, there is a problem that the external quantum efficiency cannot be increased.

そのため、例えば特許文献1,2においては、光取り出し面となる半導体層の表面を凹凸状に加工することにより、外部への光の取り出しを向上することが開示されている。   Therefore, for example, Patent Documents 1 and 2 disclose that the extraction of light to the outside is improved by processing the surface of the semiconductor layer serving as the light extraction surface into an uneven shape.

また、基板側から光を取り出す際に、基板自体の吸収、基板と半導体層との界面での反射による影響をなくし、光の取り出し効率を上げるために、基板自体を除去する方法が例えば特許文献3や非特許文献4に開示されている。
特開2000−196152号公報 特開2003−218383号公報 特表2004−508720号公報 Jpn. J.Appl.Phys.Vol.41(2002)pp.L1434-1436
Further, when extracting light from the substrate side, there is a method of removing the substrate itself in order to eliminate the influence of the absorption of the substrate itself and the reflection at the interface between the substrate and the semiconductor layer and increase the light extraction efficiency. 3 and Non-Patent Document 4.
JP 2000-196152 A JP 2003-218383 A JP-T-2004-508720 Jpn. J. Appl. Phys. Vol. 41 (2002) pp.L1434-1436

しかしながら、特許文献1,2のように光取り出し面となる半導体層表面に凹凸をつける方法では、凹凸形状をナノオーダーレベルにしなければ屈折率を緩衝するような効果は得られず、その形状の制御が困難であり、また、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)等のドライエッチングにより凹凸形状を形成すると、その際に半導体層にダメージが発生する等のおそれがある。   However, in the method of making irregularities on the surface of the semiconductor layer that becomes the light extraction surface as in Patent Documents 1 and 2, the effect of buffering the refractive index cannot be obtained unless the irregularities are made to the nano-order level. It is difficult to control, and when the uneven shape is formed by dry etching such as reactive ion etching (RIE), the semiconductor layer may be damaged at that time.

また、基板を除去するためには、発光素子を一旦キャリアといわれる支持材に貼り付け、例えばレーザ等により、半導体層の成長に用いたサファイア等の基板と半導体層との界面を溶融し、基板を剥離するといったレーザリフトオフ法が用いられているが、支持材への貼り付け、基板剥離といった複雑な工程が必要であり、製造上の歩留まりが悪くなる。また、レーザリフトオフ法においても、レーザ照射による半導体層へのダメージ発生のおそれがある。   In order to remove the substrate, the light emitting element is once attached to a support material called a carrier, and the interface between the semiconductor layer and the semiconductor layer such as sapphire used for the growth of the semiconductor layer is melted by a laser or the like, for example. Is used, but a complicated process such as attachment to a support material and substrate peeling is required, resulting in poor manufacturing yield. In the laser lift-off method, damage to the semiconductor layer due to laser irradiation may occur.

さらに、基板と窒化ガリウム系化合物半導体層との格子定数差や熱膨張差に起因して、その積層時に半導体層に導入された歪が基板を剥離した際に開放されることにより、半導体層に割れ、クラック等が生じるといった問題がある。   Furthermore, due to the difference in lattice constant and thermal expansion between the substrate and the gallium nitride compound semiconductor layer, the strain introduced into the semiconductor layer during the stacking is released when the substrate is peeled off, thereby There is a problem that cracks, cracks, etc. occur.

本発明は、かかる問題点に鑑みてなされたものであり、半導体層へのドライエッチングによる凹凸構造形成工程、基板除去工程等の複雑な工程を行うことなく、発光層で発光した光の取り出し効率を向上させること、即ち窒化ガリウム系化合物半導体による発光素子の外部量子効率を向上させることを目的とする。   The present invention has been made in view of such problems, and it is possible to extract light emitted from the light emitting layer without performing complicated steps such as a concave / convex structure forming step by dry etching on the semiconductor layer and a substrate removing step. In other words, the external quantum efficiency of a light emitting device using a gallium nitride compound semiconductor is improved.

本発明の発光素子は、サファイアからなる基板の上面に、n型窒化ガリウム系化合物半導体層、p型窒化ガリウム系化合物半導体層及び窒化ガリウム系化合物半導体からなる発光層を含んで成る半導体層が形成され、前記n型窒化ガリウム系化合物半導体層に接続されるn型の電極及び前記p型窒化ガリウム系化合物半導体層に接続されるp型の電極が前記半導体層の同一主面方向に形成された、前記発光層で発光した光が前記基板側から取り出されるフリップチップ構造の発光素子において、前記基板は、上下面を貫通して前記半導体層に達する貫通孔が複数形成されており、前記貫通孔の直径D は、前記半導体層の屈折率をn 及び前記貫通孔内の屈折率をn とし、前記発光層から前記基板までの距離をD としたときに、D ≧2×D ×tanθ (ただし、θ =arcsin(n /n ))であることを特徴とする。
In the light emitting device of the present invention, a semiconductor layer including an n-type gallium nitride compound semiconductor layer, a p-type gallium nitride compound semiconductor layer, and a light emitting layer made of a gallium nitride compound semiconductor is formed on an upper surface of a substrate made of sapphire. The n-type electrode connected to the n-type gallium nitride compound semiconductor layer and the p-type electrode connected to the p-type gallium nitride compound semiconductor layer are formed in the same main surface direction of the semiconductor layer. in the flip-chip light emitting device structure light emitted from the light emitting layer is taken out from the substrate side, the substrate is a through hole that reaches the semiconductor layer through the upper and lower surfaces formed with a plurality, the through hole the diameter D h, the refractive index of the semiconductor layer n 1 and the refractive index of the through-hole and n 2, the distance from the light-emitting layer to the substrate is taken as D s, D h 2 × D s × tanθ r (however, θ r = arcsin (n 1 / n 2)) , characterized in der Rukoto.

本発明の発光素子は好ましくは、前記半導体層は、前記基板の上面に接する面のうち前記貫通孔に対向する部位のみが粗面化されていることを特徴とする。   In the light-emitting element of the present invention, preferably, the semiconductor layer is roughened only in a portion facing the through hole in a surface in contact with the upper surface of the substrate.

また、本発明の発光素子は好ましくは、前記貫通孔は、空気の屈折率と前記窒化ガリウム系化合物半導体の屈折率との間の屈折率を有する透光性部材が充填されていることを特徴とする。   In the light emitting device of the present invention, preferably, the through hole is filled with a translucent member having a refractive index between a refractive index of air and a refractive index of the gallium nitride compound semiconductor. And

また、本発明の発光素子は好ましくは、前記貫通孔は、側面に前記発光層で発した光を反射する反射性部材が設けられていることを特徴とする。
Further, preferably the light-emitting device of the present invention, the through hole is characterized in that reflective member for reflecting light emitted from the light emitting layer on the side surface is provided.

また、本発明の発光素子は好ましくは、前記貫通孔の開口は、前記基板の上下面の面積に占める割合である開口率が、50%以上95%以下であることを特徴とする。
The light emitting device of the present invention is preferably characterized in that the opening ratio of the through-hole, which is a ratio of the area of the upper and lower surfaces of the substrate, is 50% or more and 95% or less .

また、本発明の発光素子は好ましくは、前記貫通孔は、前記基板と前記半導体層との界面に向かって径が漸次減少することを特徴とする。
In the light emitting device of the present invention, it is preferable that the diameter of the through hole gradually decreases toward the interface between the substrate and the semiconductor layer .

本発明の発光素子は、サファイアからなる基板の上面に、n型窒化ガリウム系化合物半導体層、p型窒化ガリウム系化合物半導体層及び窒化ガリウム系化合物半導体からなる発光層を含んで成る半導体層が形成され、前記n型窒化ガリウム系化合物半導体層に接続されるn型の電極及び前記p型窒化ガリウム系化合物半導体層に接続されるp型の電極が前記半導体層の同一主面方向に形成された、前記発光層で発光した光が前記基板側から取り出されるフリップチップ構造の発光素子において、基板は、上下面を貫通して半導体層に達する貫通孔が複数形成されており、前記貫通孔の直径D は、前記半導体層の屈折率をn 及び前記貫通孔内の屈折率をn とし、前記発光層から前記基板までの距離をD としたときに、D ≧2×D ×tanθ (ただし、θ =arcsin(n /n ))であることから、一般に発光層で発光した光は基板と半導体層との界面で反射される成分が多いが、本発明のように基板に貫通孔が形成されていると、光はその貫通孔を通り外部に放出されることになる。また、光は基板中を伝播しないので、基板での光の吸収を極力抑えることができ、半導体層内部で発光した光を効率よく外部に取り出すことができる。また本発明の発光素子は、特にフリップチップ構造等の基板側から光を取り出す場合に好適である。 In the light emitting device of the present invention, a semiconductor layer including an n-type gallium nitride compound semiconductor layer, a p-type gallium nitride compound semiconductor layer, and a light emitting layer made of a gallium nitride compound semiconductor is formed on an upper surface of a substrate made of sapphire. The n-type electrode connected to the n-type gallium nitride compound semiconductor layer and the p-type electrode connected to the p-type gallium nitride compound semiconductor layer are formed in the same main surface direction of the semiconductor layer. In the light emitting element having a flip chip structure in which light emitted from the light emitting layer is extracted from the substrate side, the substrate has a plurality of through holes that penetrate the upper and lower surfaces and reach the semiconductor layer, and the diameter of the through hole D h is the refractive index of the semiconductor layer n 1 and the refractive index of the through-hole and n 2, the distance from the light-emitting layer to the substrate is taken as D s, D h ≧ 2 × D × tan .theta r (however, θ r = arcsin (n 1 / n 2)) from Der Rukoto, but generally light emitted from the light emitting layer is often component reflected at the interface between the substrate and the semiconductor layer, the present invention When the through hole is formed in the substrate as described above, light is emitted to the outside through the through hole. In addition, since light does not propagate through the substrate, light absorption in the substrate can be suppressed as much as possible, and light emitted inside the semiconductor layer can be efficiently extracted to the outside. The light emitting device of the present invention is particularly suitable for extracting light from the substrate side such as a flip chip structure.

本発明の発光素子は好ましくは、半導体層は、基板の上面に接する面のうち貫通孔に対向する部位のみが粗面化されていることから、粗面化されている部位において、半導体層と貫通孔内側の空間との界面での屈折率の段差状の変化を緩和することができ、その結果、半導体層内部から貫通孔内側の空間へ効率よく光を取り出すことができる。また、半導体層は、基板の上面に接する面のうち貫通孔に対向する部位以外の部位は粗面化されていないため、基板と半導体層との密着性、接合性が向上する。さらに、貫通孔に対向する部位しか粗面化を行わないので粗面化によるダメージも抑制することができる。   In the light emitting device of the present invention, preferably, the semiconductor layer is roughened only in a portion facing the through hole in a surface in contact with the upper surface of the substrate. The step-like change in refractive index at the interface with the space inside the through hole can be alleviated, and as a result, light can be efficiently extracted from the semiconductor layer to the space inside the through hole. In addition, since the semiconductor layer is not roughened except for the part facing the through hole in the surface in contact with the upper surface of the substrate, the adhesion and bonding properties between the substrate and the semiconductor layer are improved. Furthermore, since only the portion facing the through hole is roughened, damage due to the roughening can also be suppressed.

また、本発明の発光素子は好ましくは、貫通孔は、空気の屈折率と窒化ガリウム系化合物半導体の屈折率との間の屈折率を有する透光性部材が充填されていることから、半導体層から貫通孔の内側空間に光が放出される際の臨界角が大きくなり、さらに光の取り出しを効率的に行うことができる。さらに、貫通孔に透光性部材が充填されていることで、貫通孔形成による基板の強度低下を抑制することができ、基板の厚みを薄くすることが可能となる。   In the light emitting device of the present invention, preferably, the through hole is filled with a translucent member having a refractive index between the refractive index of air and the refractive index of the gallium nitride compound semiconductor. The critical angle when light is emitted from the through hole to the inner space of the through hole is increased, and light can be extracted efficiently. Furthermore, since the through hole is filled with a light-transmitting member, a reduction in the strength of the substrate due to the formation of the through hole can be suppressed, and the thickness of the substrate can be reduced.

また、本発明の発光素子は好ましくは、貫通孔は、側面に発光層で発した光を反射する反射性部材が設けられていることから、半導体層から基板側に光を取り出す際に、貫通孔の側面で光を効率よく反射して基板側への光の取り出し効率を高めることができる。
The light emitting element is preferably of the present invention, the through-holes, since the reflective member for reflecting light emitted by the light emitting layer on the side surface is provided, in which light is extracted to the substrate side from the semi-conductor layer The light can be efficiently reflected by the side surface of the through hole, and the light extraction efficiency to the substrate side can be increased.

また、本発明の発光素子は好ましくは、前記貫通孔の開口は、前記基板の上下面の面積に占める割合である開口率が、50%以上95%以下であることから、発光素子の光の取り出し効率を向上させつつ、基板で半導体層を支持することが可能となる。
In the light emitting device of the present invention, preferably, the opening of the through hole has an aperture ratio that is a ratio of the area of the upper and lower surfaces of the substrate of 50% to 95% . The semiconductor layer can be supported by the substrate while improving the extraction efficiency .

以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図2は、本発明の第1の実施の形態に係る発光素子の構成を表し、基板10上にバッファ層11を介して窒化ガリウム系化合物半導体100をMOCVD法により形成した構成である。図2で示す発光素子は、基板上10にバッファ層11を介して第一導電型(例えばn型)窒化ガリウム系化合物半導体層(以下n型層ともいう)12を形成し、その上に引き続き発光層13を形成し、最後に第二導電型(例えばp型)窒化ガリウム系化合物半導体層(以下p型層ともいう)14が積層されている。   FIG. 2 shows the configuration of the light emitting device according to the first embodiment of the present invention, in which a gallium nitride compound semiconductor 100 is formed on the substrate 10 via the buffer layer 11 by the MOCVD method. In the light emitting device shown in FIG. 2, a first conductivity type (for example, n-type) gallium nitride compound semiconductor layer (hereinafter also referred to as an n-type layer) 12 is formed on a substrate 10 via a buffer layer 11, and then continues on that. A light emitting layer 13 is formed, and finally a second conductivity type (for example, p-type) gallium nitride compound semiconductor layer (hereinafter also referred to as a p-type layer) 14 is laminated.

さらに、n型層12に一部を露出させるため、p型層14及び発光層13の一部が除去され、露出したn型層12の表面上にn型とオーミック接触するn型の電極15、及びp型層14の表面にp型層14とオーミック接触するp型の電極16が形成されている。   Furthermore, in order to expose a part of the n-type layer 12, a part of the p-type layer 14 and the light-emitting layer 13 is removed, and the n-type electrode 15 is in ohmic contact with the n-type on the exposed surface of the n-type layer 12. And a p-type electrode 16 in ohmic contact with the p-type layer 14 is formed on the surface of the p-type layer 14.

なお、本実施の形態においては、第一導電型をn型、第二導電型をp型としているが、第一導電型をp型、第二導電型をn型としても構わない。   In the present embodiment, the first conductivity type is n-type and the second conductivity type is p-type, but the first conductivity type may be p-type and the second conductivity type may be n-type.

本発明では好ましくは、基板10は化学式XB(ただし、XはTi及びZrのうち少なくとも1種を含む。)で表される二硼化物単結晶を用いる。より好適には、二硼化ジルコニウム(ZrB)を挙げることができるが、ZrBの結晶性また格子定数が大きく変化しない程度に他の不純物を含んでいても構わない。 In the present invention, the substrate 10 is preferably a diboride single crystal represented by the chemical formula XB 2 (where X includes at least one of Ti and Zr). More preferably, zirconium diboride (ZrB 2 ) can be used, but other impurities may be included to such an extent that the crystallinity and lattice constant of ZrB 2 do not change greatly.

また、基板10の材料としては、サファイア(Al),シリコンカーバイド(SiC),窒化ガリウム(GaN),シリコン(Si),酸化亜鉛(ZnO)等を挙げることができるが、窒化ガリウム系化合物半導体層を成長し得る材料であれば特に限定されるものではない。しかし、発光層13で発した光を吸収する材料からなる基板10であるほど、本発明の貫通孔を形成した効果が顕著になる。 Examples of the material of the substrate 10 include sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), silicon (Si), and zinc oxide (ZnO). The material is not particularly limited as long as the material can grow the compound semiconductor layer. However, the effect of forming the through hole of the present invention becomes more remarkable as the substrate 10 is made of a material that absorbs light emitted from the light emitting layer 13.

また、バッファ層11は、窒化ガリウム系化合物半導体100と基板10の格子定数や熱膨張係数が近い場合は必ずしも形成する必要はないが、窒化ガリウム(GaN),窒化アルミニウム(AlN),これらの混晶である窒化ガリウムアルミニウム(AlGaN)を用いることができる。   The buffer layer 11 is not necessarily formed when the lattice constant and the thermal expansion coefficient of the gallium nitride compound semiconductor 100 and the substrate 10 are close, but gallium nitride (GaN), aluminum nitride (AlN), or a mixture thereof. Crystalline gallium aluminum nitride (AlGaN) can be used.

バッファ層11形成後に温度を上げ、n型層12を引き続き形成する。図2では、n型層12としてGaN層を成長したが、AlGaN,InGaN等の、AlN,窒化インジウム(InN)の混晶組成でもよい。また、成長方法は、MOCVD法の他にも分子線エピタキシー(MBE)法やハイドライド気相成長(HVPE)法、パルスレーザデポジション(PLD)法等が挙げられる。   After the buffer layer 11 is formed, the temperature is raised and the n-type layer 12 is subsequently formed. In FIG. 2, a GaN layer is grown as the n-type layer 12, but a mixed crystal composition of AlN, indium nitride (InN), such as AlGaN, InGaN, or the like may be used. Examples of the growth method include a molecular beam epitaxy (MBE) method, a hydride vapor phase epitaxy (HVPE) method, and a pulsed laser deposition (PLD) method in addition to the MOCVD method.

バッファ層11及び窒化ガリウム系化合物半導体100の形成温度は、それぞれ400℃〜800℃、800℃〜1100℃である。   The formation temperatures of the buffer layer 11 and the gallium nitride compound semiconductor 100 are 400 ° C. to 800 ° C. and 800 ° C. to 1100 ° C., respectively.

また、n型層12は、Si等が不純物元素として添加されているが、さらにその上にAlGaN層やInGaN層が形成されていてもよく、一層でなくても構わないが、n型GaN層が一部露出しており、その表面上にn型の電極15が形成されていることが必要である。   The n-type layer 12 is doped with Si or the like as an impurity element, but an AlGaN layer or an InGaN layer may be formed on the n-type layer 12 or may not be a single layer. Is partially exposed, and the n-type electrode 15 is required to be formed on the surface thereof.

また発光層13は、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とから成る量子井戸構造が複数回繰り返し規則的に積層された多層量子井戸構造(MQW)としている(図示せず)。その構成は、InN,GaN,AlN,またはそれらの混晶からなるとともに、発光波長により適宜組み合わせて形成される。例えば、井戸層としてInGa1−xN、障壁層としてInGa1−yN(ただしx>y≧0)等を用いた組み合わせが可能である。 The light emitting layer 13 has a multilayer quantum well structure (MQW) in which a quantum well structure composed of a barrier layer having a wide forbidden band and a well layer having a narrow forbidden band is regularly stacked a plurality of times (not shown). ). The structure is made of InN, GaN, AlN, or a mixed crystal thereof, and is appropriately combined depending on the emission wavelength. For example, a combination using In x Ga 1-x N as the well layer and In y Ga 1-y N (where x> y ≧ 0) as the barrier layer is possible.

発光層(活性層)13の形成温度は、インジウム(In)の組成にもよるがキャップ層13と同様に700℃〜900℃である。基板10からのホウ素(B)の拡散をなくすためには、700℃〜800℃と低い方が好ましい。   The formation temperature of the light emitting layer (active layer) 13 is 700 ° C. to 900 ° C. as in the cap layer 13 although it depends on the composition of indium (In). In order to eliminate the diffusion of boron (B) from the substrate 10, a lower one of 700 ° C. to 800 ° C. is preferable.

また、障壁層の厚みは5〜15nm、井戸層の厚みは3〜10nmであり、さらに量子井戸構造の繰返し数は3〜5層が用いられるが、限定されるものではない。   Moreover, the thickness of the barrier layer is 5 to 15 nm, the thickness of the well layer is 3 to 10 nm, and the number of repetitions of the quantum well structure is 3 to 5 layers, but is not limited thereto.

さらに、発光層13上に形成されるp型層14は、AlGaN層,GaN層等の複数の層からなっている(図示せず)。p型層14に含まれるp型不純物元素として、マグネシウム(Mg),亜鉛(Zn)等が添加されている。   Furthermore, the p-type layer 14 formed on the light emitting layer 13 is composed of a plurality of layers such as an AlGaN layer and a GaN layer (not shown). As a p-type impurity element contained in the p-type layer 14, magnesium (Mg), zinc (Zn), or the like is added.

また、露出したn型層12の一部上に形成されたn型の電極15は、n型層12に良好なオーミック接触をとることができる材質から成る層状のものとしている。そのような材質としては、例えば薄く成膜したアルミニウム(Al),チタン(Ti),ニッケル(Ni),クロム(Cr),インジウム(In),錫(Sn),モリブデン(Mo),銀(Ag),金(Au),ニオブ(Nb),タンタル(Ta),バナジウム(V),白金(Pt)等の薄膜、または酸化錫(SnO),酸化インジウム(In),酸化インジウム錫(ITO),酸化亜鉛(ZnO)等の薄膜を挙げることができる。また、上記薄膜を複数積層したり、化合物としたものでも構わない。好適には、Ti層,Al層,Ni層,Au層を順次積層したものが用いられる。 Further, the n-type electrode 15 formed on a part of the exposed n-type layer 12 is a layered material made of a material capable of making good ohmic contact with the n-type layer 12. Examples of such materials include thinly formed aluminum (Al), titanium (Ti), nickel (Ni), chromium (Cr), indium (In), tin (Sn), molybdenum (Mo), silver (Ag). ), Gold (Au), niobium (Nb), tantalum (Ta), vanadium (V), platinum (Pt), or the like, or tin oxide (SnO 2 ), indium oxide (In 2 O 3 ), indium tin oxide Examples thereof include thin films such as (ITO) and zinc oxide (ZnO). Further, a plurality of the above thin films or a compound may be used. Preferably, a layer in which a Ti layer, an Al layer, a Ni layer, and an Au layer are sequentially stacked is used.

また、p型層14上に形成されたp型の電極16は、p型層14に良好なオーミック接触をとることができる材質からなるものとしている。そのような材質としては、例えば薄く成膜したアルミニウム(Al),チタン(Ti),ニッケル(Ni),クロム(Cr),インジウム(In),錫(Sn),モリブデン(Mo),銀(Ag),金(Au),ニオブ(Nb),タンタル(Ta),バナジウム(V),白金(Pt)、ロジウム(Rh),パラジウム(Pd)等の薄膜、または酸化錫(SnO),酸化インジウム(In),酸化インジウム錫(ITO),酸化亜鉛(ZnO)等の薄膜を挙げることができる。また、上記薄膜を複数積層したり、化合物としたものでも構わない。 Further, the p-type electrode 16 formed on the p-type layer 14 is made of a material that can make a good ohmic contact with the p-type layer 14. Examples of such materials include thinly formed aluminum (Al), titanium (Ti), nickel (Ni), chromium (Cr), indium (In), tin (Sn), molybdenum (Mo), silver (Ag). ), Gold (Au), niobium (Nb), tantalum (Ta), vanadium (V), platinum (Pt), rhodium (Rh), palladium (Pd), etc., or tin oxide (SnO 2 ), indium oxide Examples thereof include thin films such as (In 2 O 3 ), indium tin oxide (ITO), and zinc oxide (ZnO). Further, a plurality of the above thin films or a compound may be used.

さらに、p型の電極16の材料は、発光素子の発光層13で生じた光の取り出し方向によって反射性の材質、透過性の材質を適宜選択することが可能である。例えば、光をp型層14の側に取り出す場合、電極16としてNi薄膜,Au薄膜を順次積層してなる透明電極を用い、光を基板側に取り出す場合、電極16として反射性の材質、例えば銀(Ag),アルミニウム(Al),ロジウム(Rh),パラジウム(Pd)からなる薄膜を好適に用いることができる。   Furthermore, the material of the p-type electrode 16 can be appropriately selected from a reflective material and a transmissive material depending on the direction in which light generated in the light emitting layer 13 of the light emitting element is extracted. For example, when light is extracted to the p-type layer 14 side, a transparent electrode formed by sequentially laminating a Ni thin film and an Au thin film is used as the electrode 16, and when light is extracted to the substrate side, a reflective material, for example, A thin film made of silver (Ag), aluminum (Al), rhodium (Rh), palladium (Pd) can be suitably used.

第1の実施の形態において、基板10に開けられた貫通孔17は、バッファ層11に達するように複数形成されている。図3(a),(b)に示すように、貫通孔17は、その縦断面形状において、貫通孔17の径が基板10の上下面間にわたって一定であってもよく、また径が変化していてもよい。例えば、基板10下面から基板10と半導体層との界面に向かって径が漸次減少する構成、逆に径が増加している構成でもよい。また、貫通孔17は、バッファ層11も貫通して、n型層12まで達していても構わない。なお、貫通孔17の個数は1個以上である。   In the first embodiment, a plurality of through holes 17 opened in the substrate 10 are formed so as to reach the buffer layer 11. As shown in FIGS. 3A and 3B, the through-hole 17 may have a constant diameter across the upper and lower surfaces of the substrate 10 in the longitudinal cross-sectional shape, and the diameter may change. It may be. For example, a configuration in which the diameter gradually decreases from the lower surface of the substrate 10 toward the interface between the substrate 10 and the semiconductor layer, and conversely, a configuration in which the diameter increases may be employed. The through hole 17 may also penetrate the buffer layer 11 and reach the n-type layer 12. The number of through holes 17 is one or more.

また、貫通孔17が複数形成されていることで、上記効果がより顕著になり、光を効率よく取り出すことができる。また、基板10すべてを半導体層から除去する場合と異なり、特に支持材料を必要としないものとなり、また、基板10は貫通孔17を有しているが、貫通孔17以外は部分的に残っているので、半導体層を支持できる。従って、複雑な工程を必要としない。   In addition, since a plurality of through holes 17 are formed, the above effect becomes more remarkable, and light can be extracted efficiently. Further, unlike the case where all of the substrate 10 is removed from the semiconductor layer, no support material is required, and the substrate 10 has the through holes 17, but other than the through holes 17 are partially left. Therefore, the semiconductor layer can be supported. Therefore, a complicated process is not required.

また、それぞれの貫通孔17の径については、発光層13から基板10とバッファ層11との界面までの距離と、半導体層の屈折率(n)及び貫通孔17内の物質の屈折率(n)とにより決まる臨界角θ=arcsin(n/n)により、効率的な最小の径を決めることができる。つまり、貫通孔17の直径をD(μm)、発光層13から基板10とバッファ層11との界面までの距離をDとすると、効率的に光を取り出すことができる最小の貫通孔17の径を、D=2・D・tanθで決定することができる。 The diameter of each through hole 17 is the distance from the light emitting layer 13 to the interface between the substrate 10 and the buffer layer 11, the refractive index (n 1 ) of the semiconductor layer, and the refractive index of the substance in the through hole 17 ( the n 2) and the critical angle theta r = arcsin determined by (n 1 / n 2), it is possible to determine the effective minimum diameter. That is, when the diameter of the through hole 17 is D h (μm) and the distance from the light emitting layer 13 to the interface between the substrate 10 and the buffer layer 11 is D s , the smallest through hole 17 that can efficiently extract light. Can be determined by D h = 2 · D s · tan θ r .

窒化ガリウム系化合物半導体の屈折率が2.5、空気が1なので、本実施の形態では臨界角θrは約23°となる。従って、発光層13から基板10とバッファ層との界面11までの距離が2μmのとき、貫通孔17の最小の径は約1.7μmと決めることができる。貫通孔17の径がこの最小の径以上であれば、貫通孔17を通して効果的に光を取り出すことができる。   Since the refractive index of a gallium nitride compound semiconductor is 2.5 and air is 1, the critical angle θr is about 23 ° in the present embodiment. Therefore, when the distance from the light emitting layer 13 to the interface 11 between the substrate 10 and the buffer layer is 2 μm, the minimum diameter of the through hole 17 can be determined to be about 1.7 μm. If the diameter of the through hole 17 is equal to or larger than the minimum diameter, light can be effectively extracted through the through hole 17.

また、以上のような1個以上の貫通孔17の基板10の上下面の面積に占める割合、つまり開口率は50%以上あることが好ましく、また95%以下であることが好ましい。開口率が50%より小さいと、光の取り出し効率の向上があまり顕著でなく、基板10の吸収の影響が大きい。また、開口率が95%より大きくなると、半導体層を支持するのが困難になり、基板10にクラック、割れ等が生じる。開口率は極力大きい方が好ましいが、基板10材料によってその支持性等を考慮し、適宜選択するのがよい。   Further, the ratio of the one or more through-holes 17 to the area of the upper and lower surfaces of the substrate 10, that is, the aperture ratio is preferably 50% or more, and preferably 95% or less. When the aperture ratio is less than 50%, the improvement of light extraction efficiency is not so remarkable, and the influence of the absorption of the substrate 10 is large. Further, when the aperture ratio is larger than 95%, it becomes difficult to support the semiconductor layer, and the substrate 10 is cracked or broken. The aperture ratio is preferably as large as possible, but it is preferable to select it appropriately in consideration of the support properties of the substrate 10 material.

さらに、貫通孔17の基板10の上下面における開口の大きさは、全て一定の大きさである必要はなく、異なる大きさの開口の組み合わせにより構成されていてもよい。   Further, the sizes of the openings on the upper and lower surfaces of the substrate 10 of the through holes 17 do not have to be constant, and may be configured by a combination of openings having different sizes.

また、複数個の貫通孔17を形成する場合、その配列は一定の規則に沿って配列していてもよいし、またランダムに配列してもよい。   Moreover, when forming the several through-hole 17, the arrangement | sequence may be arranged along a fixed rule, and may be arranged at random.

以上のような貫通孔17の各種開口形状についての実施の形態の一例を、図4(a)〜(f)の平面図(基板10の上下面における平面図)に示す。貫通孔17の形状は上記の貫通孔17の径と開口率を満たしておけばよく、同様の効果を得ることができる。ここで貫通孔17の径は開口部の最短の距離を示し、例えば図4(d),(e)のような円形であればその直径を表し、図4(a)〜(c)のような方形においては最短の辺の長さを、また図4(f)のような多角形においては対向する辺間の距離を示す。   An example of an embodiment of the various opening shapes of the through hole 17 as described above is shown in the plan views (plan views on the upper and lower surfaces of the substrate 10) of FIGS. The shape of the through-hole 17 should just satisfy | fill the diameter and aperture ratio of said through-hole 17, and the same effect can be acquired. Here, the diameter of the through-hole 17 indicates the shortest distance of the opening. For example, if the circular shape is as shown in FIGS. 4 (d) and 4 (e), the diameter is represented as shown in FIGS. 4 (a) to 4 (c). In a rectangular shape, the length of the shortest side is shown, and in the polygon as shown in FIG. 4 (f), the distance between opposing sides is shown.

このような貫通孔17は、例えば基板10がZrBからなる場合、フッ硝酸によるウェットエッチングで形成可能である。ウェットエッチングを行う前に基板10を機械的研磨により薄層化しておくことで、エッチング時間の短縮が図れる。 Such through-holes 17, for example, if the substrate 10 is made of ZrB 2, it can be formed by wet etching using hydrofluoric-nitric acid. The etching time can be shortened by thinning the substrate 10 by mechanical polishing before wet etching.

本発明の発光素子において好ましくは、半導体層は、基板10上面に接する面のうち貫通孔17に対向する部位のみが粗面化されているが、この場合、基板10に半導体層を形成した状態で基板10にフッ硝酸によるウェットエッチングを施すことにより、貫通孔17を形成するとともに、半導体層の基板10上面に接する面のうち貫通孔17に対向する部位のみを粗面化することができる。これにより、粗面化されている部位において、半導体層と貫通孔17内側の空間との界面での屈折率の段差状の変化を緩和することができ、その結果、半導体層内部から貫通孔17内側の空間へ効率よく光を取り出すことができる。また、半導体層は、基板10上面に接する面のうち貫通孔17に対向する部位以外の部位は粗面化されていないため、基板10と半導体層との密着性、接合性が向上する。さらに、貫通孔17に対向する部位しか粗面化を行わないので粗面化によるダメージも抑制することができる。   Preferably, in the light emitting device of the present invention, the semiconductor layer is roughened only in a portion facing the through hole 17 in the surface in contact with the upper surface of the substrate 10. In this case, the semiconductor layer is formed on the substrate 10. Thus, wet etching with hydrofluoric acid is performed on the substrate 10 to form the through-hole 17 and to roughen only a portion of the surface of the semiconductor layer that faces the upper surface of the substrate 10 that faces the through-hole 17. Thereby, in the roughened part, the step-like change in the refractive index at the interface between the semiconductor layer and the space inside the through hole 17 can be alleviated. As a result, the through hole 17 is formed from the inside of the semiconductor layer. Light can be efficiently extracted into the inner space. In addition, since the semiconductor layer is not roughened except for the portion facing the through hole 17 in the surface in contact with the upper surface of the substrate 10, the adhesion and bonding properties between the substrate 10 and the semiconductor layer are improved. Further, since only the portion facing the through hole 17 is roughened, damage due to the roughening can also be suppressed.

上記の効果を有する、半導体層における基板10上面に接する面のうち貫通孔17に対向する粗面化されている部位の算術平均粗さは、100nm〜1μm程度がよく、粗面化されている部位の凹凸の高さと粗さ(凹凸の周期)のアスペクト比(高さ/粗さ)は、1〜5がよい。   Of the surface in contact with the upper surface of the substrate 10 in the semiconductor layer having the above effect, the arithmetic average roughness of the roughened portion facing the through hole 17 is preferably about 100 nm to 1 μm, and is roughened. The aspect ratio (height / roughness) of the height and roughness (roughness period) of the unevenness of the part is preferably 1 to 5.

さらに、本発明における第2の実施の形態の構成を図5に示す。本実施の形態では、第1の実施の形態と同じように、基板10上にバッファ層11を介して窒化ガリウム系化合物半導体100をMOCVD法により形成している。そして、本実施の形態では、基板10に開けられた貫通孔17に、空気と窒化ガリウム系化合物半導体との間の屈折率を有する透光性部材18が充填されている。このような透光性部材18としては樹脂材料が好適であり、特にシリコーン系樹脂が耐久性、光透過性の点で好ましい。窒化ガリウム系化合物半導体の屈折率は約2.5、空気の屈折率は1、このような樹脂材料の屈折率は約1.5であり、半導体層から貫通孔17を通して光を取り出す場合に臨界角を大きくすることができ、光が反射する割合を減少させ、半導体層から貫通孔17に侵入する光をより多く外部に取り出すことが可能になる。   Furthermore, the configuration of the second embodiment of the present invention is shown in FIG. In the present embodiment, as in the first embodiment, the gallium nitride compound semiconductor 100 is formed on the substrate 10 via the buffer layer 11 by the MOCVD method. And in this Embodiment, the translucent member 18 which has the refractive index between air and the gallium nitride type compound semiconductor is filled in the through-hole 17 opened in the board | substrate 10. FIG. As such a translucent member 18, a resin material is suitable, and in particular, a silicone-based resin is preferred in terms of durability and light transmissibility. The refractive index of a gallium nitride compound semiconductor is about 2.5, the refractive index of air is 1, and the refractive index of such a resin material is about 1.5, which is critical when light is extracted from the semiconductor layer through the through hole 17. The angle can be increased, the proportion of reflected light can be reduced, and more light entering the through hole 17 from the semiconductor layer can be extracted to the outside.

貫通孔17に樹脂材料を充填した場合の臨界角θは、上述の式より約36°となる。従って、効率的に光を取り出すことができる最小の貫通孔17の径は、D=2・D・tanθより、発光層13から基板10とバッファ層11との界面までの距離が2μmのとき、貫通孔17の最小の径は約2.9μmと決めることができる。貫通孔17の径がこの最小の径以上であれば、貫通孔17を通して効果的に光を外部に取り出すことができる。 The critical angle θ r when the through hole 17 is filled with a resin material is about 36 ° from the above formula. Therefore, the minimum diameter of the through hole 17 from which light can be extracted efficiently is 2 μm from the light emitting layer 13 to the interface between the substrate 10 and the buffer layer 11 because D h = 2 · D s · tan θ r. In this case, the minimum diameter of the through hole 17 can be determined to be about 2.9 μm. If the diameter of the through hole 17 is equal to or larger than the minimum diameter, light can be effectively extracted outside through the through hole 17.

このような樹脂材料からなる透光性部材18は、必ずしも貫通孔17に完全に充填されている必要はなく、貫通孔17の内表面を覆うように形成されていても同じような効果を得ることができる。また、透光性部材18の他の材料として、SiOを用いることができる。 The translucent member 18 made of such a resin material does not necessarily need to be completely filled in the through-hole 17, and obtains the same effect even if it is formed so as to cover the inner surface of the through-hole 17. be able to. Further, as another material of the translucent member 18, SiO 2 can be used.

さらに、本発明における第3の実施の形態の構成を図6に示す。本第3の実施の形態では、第1の実施の形態と同じように、基板10上にバッファ層11を介して窒化ガリウム系化合物半導体100をMOCVD法により形成している。   Furthermore, the configuration of the third embodiment of the present invention is shown in FIG. In the third embodiment, as in the first embodiment, the gallium nitride compound semiconductor 100 is formed on the substrate 10 via the buffer layer 11 by the MOCVD method.

第3の実施の形態においては、好ましくは、貫通孔17は、側面または基板10の上面側端部に発光層13で発した光を反射する反射性部材19が設けられている。発光層13で発した光を半導体層の基板10と反対側の面に取り出す際に、貫通孔17の基板10上面側端部に反射性部材19があると、貫通孔17の部分で光を反射することができ、光の取り出し効率を高めることができる。また、貫通孔17の側面に反射性部材19が設けられていると、半導体層から基板10側に光を取り出す際に、貫通孔17の側面で光を効率よく反射して基板10側への光の取り出し効率を高めることができる。   In the third embodiment, preferably, the through-hole 17 is provided with a reflective member 19 that reflects light emitted from the light emitting layer 13 on the side surface or the upper surface side end of the substrate 10. When the light emitted from the light emitting layer 13 is taken out to the surface of the semiconductor layer opposite to the substrate 10, if there is a reflective member 19 at the end of the through hole 17 on the upper surface side of the substrate 10, The light can be reflected and the light extraction efficiency can be increased. In addition, when the reflective member 19 is provided on the side surface of the through hole 17, when light is extracted from the semiconductor layer to the substrate 10 side, the light is efficiently reflected on the side surface of the through hole 17 to the substrate 10 side. The light extraction efficiency can be increased.

また、図6のように、貫通孔17の基板10の上面側端部及び側面に反射性部材19を設けてもよい。この場合、光を半導体層の基板10と反対側の面に効率的に取り出すことができるとともに、基板10の下面を電極として用いた場合、半導体層に低抵抗かつ効率的に電流を供給して高い発光効率を得ることができる。   Further, as shown in FIG. 6, a reflective member 19 may be provided on the upper surface side end portion and the side surface of the substrate 10 of the through hole 17. In this case, light can be efficiently extracted to the surface of the semiconductor layer opposite to the substrate 10, and when the lower surface of the substrate 10 is used as an electrode, current can be efficiently supplied to the semiconductor layer with low resistance. High luminous efficiency can be obtained.

このような反射性部材19の材料としては、アルミニウム(Al),銀(Ag),ロジウム(Rh)及びパラジウム(Pd)の少なくとも1種からなることが好ましい。これらの材料は、紫外光領域から可視光領域にわたって高い反射率を有しているため、発光層13から基板10側に発した光を反射性部材19により効率的に反射できるので、外部量子効率を高めることが可能となる。また、反射性部材19は複数の積層体から構成されていても構わない。例えば、一層目に透光性材料層もしくはごく薄い金属薄層を積層した後に、上記の反射性の材料の層を積層する構成としてもよい。   The material of the reflective member 19 is preferably made of at least one of aluminum (Al), silver (Ag), rhodium (Rh), and palladium (Pd). Since these materials have a high reflectivity from the ultraviolet light region to the visible light region, the light emitted from the light emitting layer 13 to the substrate 10 side can be efficiently reflected by the reflective member 19, so that the external quantum efficiency Can be increased. Moreover, the reflective member 19 may be comprised from the some laminated body. For example, the above-described reflective material layer may be stacked after a light-transmitting material layer or a very thin metal thin layer is stacked on the first layer.

反射性部材19は、基板10に貫通孔17をウェットエッチング等の方法で開けた後に、抵抗加熱による蒸着法や、電子ビームによる蒸着法、スパッタリング法、電界めっき法、無電解めっき法等の方法により、積層または蒸着して形成することができる。   The reflective member 19 is formed by opening a through hole 17 in the substrate 10 by a method such as wet etching, and then using a resistance heating vapor deposition method, an electron beam vapor deposition method, a sputtering method, an electroplating method, an electroless plating method, or the like. Thus, it can be formed by stacking or vapor deposition.

反射性部材19の厚みについては、極端に薄いと光が透過するようになるため10nm以上であることが好ましい。   The thickness of the reflective member 19 is preferably 10 nm or more because light is transmitted when it is extremely thin.

図6の構成では、基板10に導電性の基板を用いた場合、基板10をn型の電極15とすることもでき、その場合n型層12の一部を露出させる必要はない。   In the configuration of FIG. 6, when a conductive substrate is used as the substrate 10, the substrate 10 can be the n-type electrode 15, and in that case, it is not necessary to expose a part of the n-type layer 12.

また、サファイア(Al)のような絶縁性材料からなる基板10においても、同様にして貫通孔17に形成した金属等の反射性部材19を通して電流を流すことができるので、基板10にn型の電極15を形成する構成とすることができる。 Further, in the substrate 10 made of an insulating material such as sapphire (Al 2 O 3 ), a current can be passed through the reflective member 19 such as a metal formed in the through hole 17 in the same manner. An n-type electrode 15 may be formed.

以上のような構成とすることで、窒化ガリウム系化合物半導体(InAlGa1−x−yN;0≦x,y≦1、x+y≦1)を用いたLED等の発光素子において、基板10除去等の複雑な工程を行うことなく、半導体層へのダメージを発生させることなく、発光素子の発光効率、特に活性層13で発した光を半導体層の外部に取り出す光取り出し効率を向上させることができる。 In the light emitting element such as an LED using the gallium nitride compound semiconductor (In x Al y Ga 1-xy N; 0 ≦ x, y ≦ 1, x + y ≦ 1) Improve the light emission efficiency of the light emitting element, in particular, the light extraction efficiency for extracting the light emitted from the active layer 13 to the outside of the semiconductor layer, without performing complicated steps such as removing the substrate 10 and causing damage to the semiconductor layer. Can be made.

なお、本発明は上記の実施の形態及び実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことができる。   In addition, this invention is not limited to said embodiment and Example, A various change can be given in the range which does not deviate from the summary of this invention.

従来の窒化ガリウム系化合物半導体を用いた発光素子の断面図である。It is sectional drawing of the light emitting element using the conventional gallium nitride type compound semiconductor. 本発明の第1の実施の形態における発光素子の断面図である。It is sectional drawing of the light emitting element in the 1st Embodiment of this invention. (a),(b)は、それぞれ本発明の第1の実施の形態における貫通孔を示す断面図である。(A), (b) is sectional drawing which shows the through-hole in the 1st Embodiment of this invention, respectively. (a)〜(f)は、それぞれ本発明の第1の実施の形態における貫通孔の平面図である。(A)-(f) is a top view of the through-hole in the 1st Embodiment of this invention, respectively. 本発明の第2の実施の形態における発光素子の断面図である。It is sectional drawing of the light emitting element in the 2nd Embodiment of this invention. 本発明の第3の実施の形態における発光素子の断面図である。It is sectional drawing of the light emitting element in the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

10:基板
11:バッファ層
12:n型窒化ガリウム系化合物半導体層
13:発光層
14:p型窒化ガリウム系化合物半導体層
15,16:電極
17:貫通孔
18:透光性部材
19:反射性部材
10: substrate 11: buffer layer 12: n-type gallium nitride compound semiconductor layer 13: light emitting layer 14: p-type gallium nitride compound semiconductor layer 15, 16: electrode 17: through hole 18: translucent member 19: reflective Element

Claims (6)

サファイアからなる基板の上面に、n型窒化ガリウム系化合物半導体層、p型窒化ガリウム系化合物半導体層及び窒化ガリウム系化合物半導体からなる発光層を含んで成る半導体層が形成され、前記n型窒化ガリウム系化合物半導体層に接続されるn型の電極及び前記p型窒化ガリウム系化合物半導体層に接続されるp型の電極が前記半導体層の同一主面方向に形成された、前記発光層で発光した光が前記基板側から取り出されるフリップチップ構造の発光素子において、前記基板は、上下面を貫通して前記半導体層に達する貫通孔が複数形成されており、前記貫通孔の直径D は、前記半導体層の屈折率をn 及び前記貫通孔内の屈折率をn とし、前記発光層から前記基板までの距離をD としたときに、D ≧2×D ×tanθ (ただし、θ =arcsin(n /n ))であることを特徴とする発光素子。 A semiconductor layer including an n-type gallium nitride compound semiconductor layer, a p-type gallium nitride compound semiconductor layer, and a light emitting layer made of a gallium nitride compound semiconductor is formed on the upper surface of the sapphire substrate, and the n-type gallium nitride is formed. The n-type electrode connected to the compound compound semiconductor layer and the p-type electrode connected to the p-type gallium nitride compound semiconductor layer are formed in the same main surface direction of the semiconductor layer and emit light in the light emitting layer In the light emitting device having a flip chip structure in which light is extracted from the substrate side, the substrate has a plurality of through holes that penetrate the upper and lower surfaces and reach the semiconductor layer, and the diameter D h of the through holes is the refractive index of the semiconductor layer n 1 and the refractive index of the through-hole and n 2, the distance from the light-emitting layer to the substrate is taken as D s, D h ≧ 2 × D s × tanθ (However, θ r = arcsin (n 1 / n 2)) light emitting element characterized der Rukoto. 前記半導体層は、前記基板の上面に接する面のうち前記貫通孔に対向する部位のみが粗面化されていることを特徴とする請求項1記載の発光素子。   2. The light emitting device according to claim 1, wherein the semiconductor layer is roughened only at a portion facing the through hole in a surface in contact with an upper surface of the substrate. 前記貫通孔は、空気の屈折率と前記窒化ガリウム系化合物半導体の屈折率との間の屈折率を有する透光性部材が充填されていることを特徴とする請求項1または2記載の発光素子。   3. The light emitting device according to claim 1, wherein the through hole is filled with a light transmissive member having a refractive index between the refractive index of air and the refractive index of the gallium nitride compound semiconductor. . 前記貫通孔は、側面に前記発光層で発した光を反射する反射性部材が設けられていることを特徴とする請求項1乃至3のいずれか記載の発光素子。   The light-emitting element according to claim 1, wherein the through-hole is provided with a reflective member on a side surface for reflecting light emitted from the light-emitting layer. 前記貫通孔の開口は、前記基板の上下面の面積に占める割合である開口率が、50%以上95%以下であることを特徴とする請求項1乃至4のいずれか記載の発光素子。   5. The light-emitting element according to claim 1, wherein the opening of the through hole has an aperture ratio that is a ratio of an area of the upper and lower surfaces of the substrate of 50% to 95%. 前記貫通孔は、前記基板と前記半導体層との界面に向かって径が漸次減少することを特徴とする請求項1乃至5のいずれか記載の発光素子。   The light-emitting element according to claim 1, wherein a diameter of the through hole gradually decreases toward an interface between the substrate and the semiconductor layer.
JP2005259093A 2005-09-07 2005-09-07 Light emitting element Expired - Fee Related JP4766966B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005259093A JP4766966B2 (en) 2005-09-07 2005-09-07 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259093A JP4766966B2 (en) 2005-09-07 2005-09-07 Light emitting element

Publications (2)

Publication Number Publication Date
JP2007073734A JP2007073734A (en) 2007-03-22
JP4766966B2 true JP4766966B2 (en) 2011-09-07

Family

ID=37934931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259093A Expired - Fee Related JP4766966B2 (en) 2005-09-07 2005-09-07 Light emitting element

Country Status (1)

Country Link
JP (1) JP4766966B2 (en)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932555B2 (en) 2007-03-20 2012-05-16 株式会社エヌ・ティ・ティ・ドコモ Base station, user apparatus, transmission method and reception method
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
JP2009049371A (en) * 2007-07-26 2009-03-05 Sharp Corp Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
KR101475509B1 (en) * 2008-02-26 2014-12-24 서울바이오시스 주식회사 Light emitting device and method for manufacturing thereof
JP5245970B2 (en) * 2009-03-26 2013-07-24 豊田合成株式会社 LIGHT EMITTING DIODE, ITS MANUFACTURING METHOD, AND LAMP
KR101516609B1 (en) * 2011-05-23 2015-05-04 나미키 세이미쓰 하우세키 가부시키가이샤 Method for manufacturing light-emitting element, and light-emitting element
KR20130104612A (en) 2012-03-14 2013-09-25 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
US8981534B2 (en) * 2012-09-14 2015-03-17 Tsmc Solid State Lighting Ltd. Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
JP6136649B2 (en) 2013-06-28 2017-05-31 日亜化学工業株式会社 Light emitting element and light emitting device
JP2018029112A (en) * 2016-08-17 2018-02-22 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018029114A (en) * 2016-08-17 2018-02-22 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018029113A (en) * 2016-08-17 2018-02-22 株式会社ディスコ Light-emitting diode chip manufacturing method
JP2018041780A (en) * 2016-09-06 2018-03-15 株式会社ディスコ Light-emitting diode chip manufacturing method and light-emitting diode chip
JP2018041783A (en) * 2016-09-06 2018-03-15 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018041782A (en) * 2016-09-06 2018-03-15 株式会社ディスコ Manufacturing method of light emitting diode chip
JP2018041781A (en) * 2016-09-06 2018-03-15 株式会社ディスコ Light-emitting diode chip manufacturing method and light-emitting diode chip
JP2018046068A (en) * 2016-09-12 2018-03-22 株式会社ディスコ Method for manufacturing light-emitting diode chip
JP2018046064A (en) * 2016-09-12 2018-03-22 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018046066A (en) * 2016-09-12 2018-03-22 株式会社ディスコ Method for manufacturing light-emitting diode chip
JP2018046065A (en) * 2016-09-12 2018-03-22 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018046067A (en) * 2016-09-12 2018-03-22 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018113385A (en) * 2017-01-13 2018-07-19 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP6786166B2 (en) * 2017-01-16 2020-11-18 株式会社ディスコ Manufacturing method of light emitting diode chip and light emitting diode chip
JP2018116968A (en) * 2017-01-16 2018-07-26 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018148014A (en) * 2017-03-06 2018-09-20 株式会社ディスコ Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018148094A (en) * 2017-03-07 2018-09-20 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018148093A (en) * 2017-03-07 2018-09-20 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018181874A (en) * 2017-04-03 2018-11-15 株式会社ディスコ Method of manufacturing light emitting diode chip and light emitting diode chip
JP2018181873A (en) * 2017-04-03 2018-11-15 株式会社ディスコ Method of manufacturing light emitting diode chip and light emitting diode chip
JP2018186169A (en) * 2017-04-25 2018-11-22 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
JP2018186168A (en) * 2017-04-25 2018-11-22 株式会社ディスコ Light emitting diode chip manufacturing method and light emitting diode chip
CN110429165A (en) * 2019-08-29 2019-11-08 华南理工大学 A kind of LED vertical chip based on silicon substrate and its preparation method
JP7728756B2 (en) * 2019-10-29 2025-08-25 エイエムエス-オスラム インターナショナル ゲーエムベーハー Optoelectronic Devices
WO2021110332A1 (en) 2019-12-06 2021-06-10 Osram Opto Semiconductors Gmbh Window or surface of a vehicle comprising at least one optoelectronic component
DE112020005977T5 (en) 2019-12-06 2022-09-22 Osram Opto Semiconductors Gmbh DEVICE COMPRISING A CARRIER WITH OPTOELECTRONIC ELEMENTS AND METHOD FOR MANUFACTURING THE DEVICE
CN114786943A (en) 2019-12-06 2022-07-22 奥斯兰姆奥普托半导体股份有限两合公司 Optoelectronic device
CN114787996A (en) 2019-12-06 2022-07-22 奥斯兰姆奥普托半导体股份有限两合公司 Optoelectronic device
US12040317B2 (en) 2019-12-06 2024-07-16 Osram Opto Semiconductors Gmbh Optoelectronic device
JP7483197B2 (en) * 2020-08-28 2024-05-15 日亜化学工業株式会社 Light emitting device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044835B2 (en) * 1977-06-23 1985-10-05 日本電気株式会社 semiconductor light emitting device
JP4264992B2 (en) * 1997-05-28 2009-05-20 ソニー株式会社 Manufacturing method of semiconductor device
JP3469484B2 (en) * 1998-12-24 2003-11-25 株式会社東芝 Semiconductor light emitting device and method of manufacturing the same
JP3973799B2 (en) * 1999-07-06 2007-09-12 松下電器産業株式会社 Gallium nitride compound semiconductor light emitting device
JP4327339B2 (en) * 2000-07-28 2009-09-09 独立行政法人物質・材料研究機構 Semiconductor layer forming substrate and semiconductor device using the same
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
JP2005197573A (en) * 2004-01-09 2005-07-21 Sharp Corp Group III nitride semiconductor light emitting device
JP4890813B2 (en) * 2005-08-05 2012-03-07 昭和電工株式会社 Light emitting diode and light emitting diode lamp

Also Published As

Publication number Publication date
JP2007073734A (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4766966B2 (en) Light emitting element
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8008646B2 (en) Light emitting diode
JP6221926B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7872276B2 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
JP5091823B2 (en) Semiconductor light emitting device
US8022430B2 (en) Nitride-based compound semiconductor light-emitting device
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
JP2008053425A (en) Semiconductor light emitting device
JP2011187736A (en) Semiconductor light emitting apparatus, and method of manufacturing the same
KR101510382B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
CN110061111B (en) Light-emitting element and method for manufacturing same
JP2012178453A (en) GaN-BASED LED ELEMENT
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2010171341A (en) Semiconductor light emitting element
WO2005027232A1 (en) GaN LIGHT-EMITTING DIODE
JP4868821B2 (en) Gallium nitride compound semiconductor and light emitting device
KR20090109598A (en) Group III-nitride semiconductor light emitting diode device of vertical structure and manufacturing method
JP2009094108A (en) Manufacturing method of GaN-based LED element
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
JP6428890B2 (en) Manufacturing method of semiconductor light emitting device
JP5057774B2 (en) LIGHT EMITTING ELEMENT AND LIGHTING DEVICE
JP2008124411A (en) Nitride semiconductor light-emitting diode element
KR101550913B1 (en) 3 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20110121176A (en) Semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees