JP4770628B2

JP4770628B2 - キャパシタの製造方法

Info

Publication number: JP4770628B2
Application number: JP2006202860A
Authority: JP
Inventors: 治篠浦; 友彦加藤; 裕子佐屋
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-07-26
Filing date: 2006-07-26
Publication date: 2011-09-14
Anticipated expiration: 2026-07-26
Also published as: JP2008034418A

Description

本発明は、金属箔上に誘電体薄膜層、電極層が積層された構造を有するキャパシタの製造方法に関し、特に、電子パッケージ等の基板（配線板）への内蔵に適した全厚の薄い基板埋め込み用キャパシタの製造方法に関する。

基板内蔵に適した基板埋め込み用キャパシタとして、金属箔上に薄膜誘電体層と電極層を設けた薄膜キャパシタが知られている。これらのキャパシタおいて金属箔は、その上にキャパシタを構築する基板の役割を果たしている。金属箔はさらに、完成したキャパシタの電極として作用をしている。このため、上記金属箔上に薄膜誘電体層と電極層を設けた薄膜キャパシタは、絶縁性基板上に電極層、薄膜誘電体層と電極層を設けた薄膜キャパシタと比べて構造が単純で安価に製造でき、さらには全体の厚さが薄いことから、配線板の埋め込み用キャパシタに適している。

先行技術として、例えば、特開２０００−１６４４６０号公報には、銅、ニッケル等から選択された金属箔上に誘電体を有する薄膜キャパシタが開示されている（特許文献１）。

また、特開２００３−５２６８８０号公報において、ジルコン酸チタン酸鉛等のペロブスカイト型結晶構造を有する誘電体薄膜は、誘電定数が高く、誘電損失が少なく、漏れ電流が少ないこと、並びに、当該誘電性薄膜は、ゾルゲル法、スパッタリング法など用いて作製することができ、真鍮、白金、チタン、ステンレス鋼などの箔の上にＰＺＴ薄膜を形成することが開示されている（特許文献２）。

また、特開２００１−２１０７８９号公報には、形成温度の高いペロブスカイト型結晶構造を有する誘電体薄膜を有するキャパシタを耐熱性の低い部材上に形成するために、Ｓｉ等の耐熱性の高い基板上に貴金属層を形成後、キャパシタ構造を作製し、そのキャパシタ構造を別途作製した耐熱性の低い部材上に接着後、Ｓｉ等の耐熱性の高い基板から分離する方法が開示されている（特許文献３）。

特開２０００−１６４４６０号公報特開２００３−５２６８８０号公報特開２００１−２１０７８９号公報

しかしながら、金属箔を用いるには、キャパシタの短絡防止のため表面を十分に平滑化する必要があり高コストの原因の一つとなっていた。さらに、キャパシタの全厚を薄くするために、薄い基板を用いた場合にはハンドリングが極めて困難となり、歩留り低下の主原因となっていた。

また、基板埋め込み用として電気抵抗が低く最も好ましい銅箔を金属箔として用いた場合には、銅が酸化しやすく、かつ低融点のため、高誘電率材料であるペロブスカイト型セラミックス誘電体材料と同じ組成材料を用いても、十分に高温、酸化雰囲気下で焼成することが出来なかった。そのため、結晶化が不十分で十分に容量の大きな素子を得ることができなかったり、リーク電流が大きい等の問題が生じていた。また、やや電気抵抗は高いが比較的酸化しにくいニッケル箔を用いた場合にも、やはり６００℃以上の高温酸化雰囲気での誘電体焼成工程においては、ニッケルの酸化やニッケルの誘電体への拡散の問題があり、やはり高い容量のキャパシタを製造することは困難であった。

また、基板埋め込み用キャパシタの金属箔外面（誘電体層を形成しない面）は埋め込みの際の密着強度を確保するために粗化処理が施される。しかしながら、片面が粗化された金属箔上に誘電体層を形成すると粗化面の影響が反対面にもあらわれて素子短絡の一因となることがあった。また誘電体層形成後に、エッチング、電気めっきまたは無電解めっき等により粗化処理を行うことは、工程数の増加となり、かつ、誘電体層へのダメージがある場合もあり、コスト上昇の一因となっていた。

また、予め作製したキャパシタ構造体を転写する方法では、被転写体とキャパシタ電極との電気的接続が困難であり、さらには誘電体層を形成する前に設ける電極は、耐熱、耐酸化のため、白金や金等の高価な材料を使う必要があり、高周波領域対応キャパシタとして必要な低電気抵抗電極膜を得るため、厚く成膜するにはコストが極めて高くなってしまっていた。

このような実状のもとに本発明は創案されたものであり、その目的は、高容量でかつ、全厚が薄くて埋め込みに適した形態を有し、高周波においても使用可能な薄膜キャパシタを、安価かつ高い歩留りで得ることができるキャパシタの製造方法を提供することにある。

このような課題を解決するために、本発明のキャパシタの製造方法は、基板の片面に貴金属層を形成する貴金属層形成工程と、前記貴金属層上に誘電体層を形成する誘電体層形成工程と、前記誘電体層上に１０μｍ以上の厚さの金属箔を形成する金属箔形成工程と、前記貴金属層と誘電体層の界面で分離する分離工程と、前記分離工程によって分離された前記誘電体層の前記金属箔が形成された第一の面とは反対側の第二の面に、電極層を形成する電極層形成工程と、を含み構成される。

また、本発明の前記分離工程においては、前記金属箔と前記誘電体層との一体化物が、前記基板の上に形成された前記貴金属層から分離されるように構成される。

また、本発明の好ましい態様として、前記基板が熱酸化膜付きシリコンウエハであり、前記貴金属層がＰｔであり、前記分離工程における分離界面が、前記Ｐｔからなる貴金属層と誘電体層の界面であるように構成される。

また、本発明の好ましい態様として、前記基板と前記貴金属層の間に密着層としての酸化チタンまたは酸化タンタルが介在されるように構成される。

また、本発明の好ましい態様として、製造対象となるキャパシタが、前記電極層、前記誘電体層、および前記金属箔の積層体構造からなるように構成される。

また、本発明の好ましい態様として、前記誘電体層がペロブスカイト型セラミックスであるように構成される。

また、本発明の好ましい態様として、前記電極層および前記金属箔が、Ｃｕから構成される。

また、本発明の好ましい態様として、前記誘電体層形成工程において、誘電体層の焼成が行なわれ、しかる後、前記金属箔形成工程、前記分離工程、前記電極層形成工程が順次行なわれるように構成される。

本発明のキャパシタの製造方法は、基板の片面に貴金属層を形成する貴金属層形成工程と、前記貴金属層上に誘電体層を形成する誘電体層形成工程と、前記誘電体層上に１０μｍ以上の厚さの金属箔を形成する金属箔形成工程と、前記貴金属層と誘電体層の界面で分離する分離工程と、前記分離工程によって分離された前記誘電体層の前記金属箔が形成された第一の面とは反対側の第二の面に、電極層を形成する電極層形成工程と、を含むように構成されているので、高容量でかつ、全厚が薄くて埋め込みに適した形態を有し、高周波においても使用可能な薄膜キャパシタを、安価かつ高い歩留りで得ることができる。

すなわち、従来の金属箔上に誘電体層と電極層を設けたキャパシタにおいては、最初に金属箔を準備し、その上に誘電体層を形成するのに対して、本発明は誘電体層を形成後、その上に金属箔を形成（成膜）するために、上記の効果を得ることができる。

以下、本発明を実施するための最良の形態について詳細に説明する。

本発明のキャパシタの製造方法は、（１）基板の片面に貴金属層を形成する貴金属層形成工程と、（２）前記貴金属層上に誘電体層を形成する誘電体層形成工程と、（３）前記誘電体層上に金属箔を形成する金属箔形成工程と、（４）前記貴金属層と誘電体層の界面で分離する分離工程と、（５）前記分離工程によって分離された前記誘電体層の前記金属箔が形成された第一の面とは反対側の第二の面に、電極層を形成する電極層形成工程、を有し構成されている。

以下、各工程ごとに、図１（Ａ）〜（Ｅ）を参照しつつ詳細に説明する。図１（Ａ）〜（Ｅ）は、本発明のキャパシタの製造方法の要部工程を経時的に示した概念断面図である。

上記の各工程に入る前の準備段階として、本発明のキャパシタの製造方法に使用される基板を準備するための基板準備工程が予め設けられる。

＜基板準備工程＞
本発明において使用される基板１０として、その基板の表面が平滑で、誘電体焼成温度以上の耐熱性、耐酸化性を有する基板が予め準備される。具体的には、６００〜１０００℃の焼成工程においても、その表面性が変化することのない基板である。

このような基板としては、その表面が熱酸化処理された熱酸化膜付きのシリコンウエハが好ましい。表面平滑性に優れた基板として比較的安価に入手可能だからである。また、後述するようにこの基板の上に形成される貴金属層と適度の密着性を得ることが比較的容易であるという理由もある。

＜貴金属層形成工程＞
図１（Ａ）に示されるように、準備された基板１０の片面に貴金属層２０を形成するための貴金属層形成工程が行なわれる。

貴金属層２０は、上記のごとく誘電体層３０と適度の密着強度、すなわち後述するように後の工程で貴金属層２０の上に誘電体層３０および金属箔４０が形成される時までは、基板１０と密着しているように作用する。しかる後、適度の外力を貴金属層２０の近傍に付加すること等により、誘電体層３０と貴金属層２０との界面３０ａ，２０ａから分離できるような密着強度を有している。

このような密着強度の調整は、貴金属層２０の材料選定や成膜方法等を適宜選定して行うようにすればよい。

なお、本発明でいう「貴金属層と誘電体層の界面で分離する」という文言は、貴金属層と誘電体層の接合界面できれいに分離される場合、および一部が貴金属層や誘電体層の内部で破壊が生じて分離される場合、の両方の場合を含むことを意味する。

後述する誘電体層の焼成過程においても酸化しにくいことから、貴金属層２０の材料は、具体的には、白金、金、ロジウム、イリジウム等があげられ、特に好ましくは、硬度、融点等の観点から白金が使用される。

貴金属層２０の成膜方法としては、スパッタ、蒸着、イオンプレーティング等の公知の成膜方法を用いることができる。本発明で要求される適度の密着性を得るためには、特に、スパッタ法が好ましい。

貴金属層２０の層厚は１０〜１００ｎｍ程度とされる。１０ｎｍ未満となると、均一膜とすることが困難であるとともに剥離が困難となる。１００ｎｍを超えると、コスト的な問題が生じる。

なお、一般的な薄膜キャパシタにおいても、白金からなる貴金属層２０は電極として広く使用されているが、基体１０との密着強度を強くするために、酸化チタン、酸化タンタル等を密着層として用いることがある。本願発明においても貴金属層２０と基板１０間の密着強度を得るため、貴金属層２０と基板１０の間に酸化チタン、酸化タンタル等の密着層を介在させることが好ましい。

すなわち、本願発明においては、基板１０／貴金属層２０の密着強度が、貴金属層２０／誘電体層３０の密着強度よりも高くなるように条件等を設定する。貴金属層２０の形成をスパッタ法で行う場合には逆スパッタ条件を通常よりも強く設定することが好ましい。

以下、基板１０／貴金属層２０の密着強度を高める具体的手法についてさらに詳細に説明しておく。

基板１０と貴金属層２０との密着強度は、貴金属層２０を真空法で成膜する場合、（１）スパッタ成膜直前の逆スパッタによる表面清浄化、（２）表面粗面化およびスパッタ成膜時の出力（パワー）、あるいは（３）成膜温度等により変化する。すなわち、逆スパッタを行わない、あるいは弱い条件で行うと、基板表面に吸着している水分等が完全には除去されないため、密着力は弱くなる。これに対して、強い条件で逆スパッタを行うと、基板１０の表面がスパッタリングされ吸着物が除去され清浄表面が得られるため、また基板１０の表面に微少な凹凸が生じることからアンカー効果により、密着力が上がる。

スパッタ成膜時の出力はスパッタ粒子の加速エネルギーを変化させるため、高出力で成膜すると高エネルギー粒子が基板１０に衝突し成膜するため密着力が上がる。

また、成膜温度が高いと、吸着物が除去され清浄表面が得られるため、また表面に到達した粒子（原子）がより安定な部位に固着するため密着力が上がる。

＜誘電体層形成工程＞
次いで、図１（Ｂ）に示されるように、貴金属層２０の上に誘電体層３０を形成するための誘電体層形成工程が行なわれる。

誘電体層３０を構成する誘電体としては、公知のペロブスカイト型結晶構造を有する酸化物、一般式ＡＢＯ₃、例えば、チタン酸バリウム（ＢＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）、ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）、チタン酸バリウムストロンチウム（ＢＳＴ）等を好適例として例示することができる。中でも、特にチタン酸バリウム（ＢＴ）またはチタン酸バリウムストロンチウム（ＢＳＴ）を用いることが好ましい。鉛を含有しない環境に優しい材料であり、かつ高誘電率を得ることができるからである。

このような誘電体層３０は、いわゆるＣＶＤ法、ゾルゲル法、ＭＯＤ法（有機金属分解法）、スパッタ等の方法により形成することができる。真空装置を用いず低コストに形成可能であり、かつ分離が容易な適度の密着強度が得られる、ゾルゲル法、ＭＯＤ法が好ましい。

本発明における誘電体層３０の厚さは、０．１〜１μｍであることが好ましい。この範囲内であれば、短絡が生じ易くなるという不都合もないし、十分に大きなキャパシタの容量が得られると同時にベース基板に埋め込んだ際の応力により誘電体層３０にひびが入ることが防止できる。本発明の誘電体層３０の誘電体の焼成温度は６００〜１０００℃であることが好ましい。このような焼成温度範囲内であれば、キャパシタの容量を確保でき、リーク特性、誘電損失も大きくは劣化せず、バランスの取れた特性を得ることが出来る。
本発明の誘電体層は形成された直後、すなわち、狭義の誘電体層形成工程直後は、ペロブスカイト型セラミックスのような高い誘電率、具体的には容量密度、１μＦ／ｃｍ²以上、を有してはいない。これは結晶化が不十分であったり、有機物を含有する前駆体状態だからである。本願発明における誘電体層形成工程とは、狭義の誘電体層形成工程に加えて、その後、６００〜１０００℃での焼成を行い高誘電率材料とする焼成工程を含む高誘電率層形成工程の全体を示す。すなわち、ペロブスカイト型セラミックス誘電体とは、形成後、６００〜１０００℃で焼成された高誘電率材料を示す。焼成雰囲気は、大気中や純酸素中等の酸素中雰囲気が好ましいが、焼成前段階で十分に酸素を含有する誘電体層の場合には、真空中、窒素中であっても差し支えない。

＜金属箔形成工程＞
次いで、図１（Ｃ）に示されるように、誘電体層３０の上に金属箔４０を形成するための金属箔形成工程が行なわれる。

本発明においては、誘電体層３０上に形成された金属箔４０が、電極としての導電性機能だけでなく、基板としての機能、すなわち構造体の保持機能を有する。本発明における金属箔４０とは、その厚さが１０μｍ以上の２次元金属構造シート（Ｓｈｅｅｔ）を言う。好ましくは１２〜５０μｍである。なお、金属箔４０の厚さが１０μｍ未満となると、分離できない。つまり、本発明の分離工程が本来の機能を果たさない。この原因は明らかでないが、金属箔の応力が作用している可能性がある。さらには、基板として構造体を保持する機能が十分に果たせなくなってしまい、製造過程途中および製造後の構造体（キャパシタ）の取り扱いが困難となってしまう。この一方で、金属箔４０の厚さが５０μｍを超えても、本発明の効果を奏することは可能ではあるが、キャパシタ全体の厚さが厚くなり過ぎてしまい、基板への埋め込みが困難であるとともに、価格も高価になってしまうため好ましくない。なお、誘電体層上に形成した単なる電極層（Ｌａｙｅｒ）は、基板としての機能、すなわち構造体の保持機能を有しないため、本願発明でいう「金属箔」には該当しない。

このような本発明における金属箔４０は、公知の各種の方法で形成できる。特に、非導電体である誘電体層３０上に形成されるため、少なくとも初期段階は、無電解めっき、スパッタ等の公知の方法で形成されるが、生産性向上の観点から、スパッタまたは無電解めっきによる下地導電膜を形成した後、この導電膜を電極とした電気めっき法が特に好ましい。

また、電気めっきの際に、初期電流を小さくし、徐々に増加していくことが好ましい。初期、すなわち下地導電膜のみでシート抵抗が高い段階で大電流が印加されると、密着強度の弱い界面で剥離してしまうことがあるからである。

また、下地導電膜の膜厚を通常用いられる０．１〜０．３μｍに比べて厚くしておくことも好ましい態様である。具体的には、銅またはニッケル下地膜の場合には０．５μｍ以上、特に好ましくは１〜５μｍとすることで電気めっきの初期に膜はがれによるダメージを防止することもできる。また、無電解めっきで下地導電膜を形成する場合には、公知のパラジウム／スズ触媒層、銀触媒層を形成後、無電解めっきを行う。

また、電気めっきで金属箔４０を形成する際には、電気めっきの最終段階で電流値を限界電流密度以上に上昇させることで、粗面化することが可能である。限界電流密度とは金属イオンの拡散が律速段階となる電流密度であり、この電流密度以上で電気めっきを行うと水素発生等の影響でめっき膜は粗面となる。例えば、硫酸銅めっき溶液で、光沢面を得ることができる電流密度が０．５〜５Ａ／ｄｍ²程度の場合には限界電流密度は６〜１０Ａ／ｄｍ²である。このため、これ以上の電流密度成膜することで所望の粗面を有する金属箔を得ることができる。

＜分離工程＞
次いで、図１（Ｄ）に示されるように、貴金属層２０と誘電体層３０との界面２０ａ，３０ａで分離するための分離工程が行なわれる。この分離工程によって、（基板１０／貴金属層２０）の一体化物と、その上に形成されていた一体化構造体（誘電体層３０／金属箔４０の積層体）が２つに分離される。

本発明においては、貴金属層２０／誘電体層３０の密着強度は、基板１０／貴金属層２０の密着強度、誘電体層３０／金属箔４０の密着強度と比べて小さいため、図１（Ｄ）に示されるような分離が可能となる。例えば、ナイフエッジを貴金属層２０と誘電体層３０の界面に差し込むだけで容易に分離する。貴金属層２０／誘電体層３０の密着強度は、外周部において比較的強い。このため、外周部を最初に分離すれば、全体が容易に分離する。もちろん、さらに外部から力を加える方法や、熱膨張係数の差を利用しての熱衝撃による方法等、公知の分離方法を用いることもできる。また、密着力の比較的強い外周部の金属箔だけをエッチング等の手法で除去することで、殆ど外力を加えることなく分離する方法も可能であり、誘電体層へのダメージが最も小さいため、歩留まり向上の観点から好ましい方法である。

分離した（基板１０／貴金属層２０）の一体化物は、再利用が可能であり、何度でも高価なシリコン基板および貴金属を使い回すことができ、コストダウンを図る上で大きく貢献できる。再利用の際にはＣＭＰ（ケミカリメカニカルポリシング）により貴金属層の表面を、より平滑化することも好ましく用いることができる。

＜電極層形成工程＞
次いで、図１（Ｅ）に示されるように、分離工程によって分離された一体化構造体（誘電体層３０／金属箔４０の積層体）の誘電体層３０の上に電極層５０を形成するための電極層形成工程が行なわれる。すなわち、誘電体層３０の金属箔４０が形成された第一の面とは反対側の第二の面に、電極層５０が形成される。

十分な高周波特性を得るためには低抵抗が要求され、本願発明においては、安価で導電率の高い銅またはニッケル、特に銅を、例えば、下地膜としてスパッタ法で形成した後、さらに、電気めっき法により銅層を形成することが好ましい。電極層５０の層厚は５〜１００μｍが好ましい。この厚さが５μｍ未満となると十分な高周波特性を得ることが困難となり、この厚さが１００μｍを超えると埋め込み用のキャパシタとしての使い方が困難となる。なお、金属箔４０とほぼ同じ厚さの電極層５０を形成することで、エッチングによる両面同時加工が容易となる。

＜付随する工程等＞
また、本願発明において、金属箔４０および電極層５０の全てまたは主たる部分を共にＣｕから構成することによって、双方のパターニングを誘電体層にダメージを与えることなく同時にすることができる。すなわち、双方それぞれに所望のパターニングでマスク処理を施し過硫酸アンモニウム溶液でエッチングすることで、金属箔４０および電極層５０の両面が同時にパターニングされる。過硫酸アンモニウム溶液は、ニッケルや鉄のエッチャント（例えば、硫酸、塩化鉄溶液）等と異なり、誘電体層３０にダメージを与えることも無い。このように、同時に金属箔４０および電極層５０の両面処理可能なことから、安価にパターニングすることができる。なお、同時両面エッチングの場合には、金属箔４０および電極層５０は、ほぼ同じ厚さが好ましい。

エッチングによるパターニングの際に、誘電体層はエッチング停止層として機能する。しかし、より確実なエッチング停止層として、銅に比べてエッチング速度が極端に遅い、あるいはエッチングされない導電性層、例えば、ニッケル、白金等の層を誘電体層上に設けておくことも可能である。しかし、これらのエッチング停止層材料は電気抵抗が銅に比べて高いため、層厚は１μｍ以下、好ましくは０．３μｍ以下とする。このように薄いエッチング停止層であれば、キャパシタ特性に及ぼす影響は非常に小さい。すなわち、本発明においては、金属箔、電極層はともに銅、特には電気めっき法により成膜された銅であることが好ましいが、その全てが銅である必要は無く、一部分が他の金属であってもよい。

なお、本願発明のキャパシタは、基板に埋め込まれることにより基板と一体化して使用されるが、キャパシタ単独でハンドリングが可能であり、中間製品として製造、販売が可能なものである。すなわち、本発明のキャパシタの製造法により製造されるキャパシタは、第一の面と第一の面と平行な第二の面を有する、６００〜１０００℃で焼成されたペロブスカイト型酸化物セラミクス誘電体からなる誘電体層の、第一の面上に成膜された１０μｍ以上の厚さの金属箔と、第二の面上に成膜された電極層を有する基板埋め込み型キャパシタである。そして、金属箔は電気めっき法により成膜された銅であることが好ましい。また、電極層は厚さ５μｍ以上の電気めっき法により成膜された銅であることが好ましい。

また、本発明のキャパシタの製造法により製造されるキャパシタは、ＩＣチップなどの電子部品を載置する電子パッケージ基板に埋め込んで使用することができる。そして、通常の銅箔を用いた配線基板の製造と類似した工程でキャパシタを埋め込むことが可能となる。

すなわち、本発明のキャパシタの製造法により製造されるキャパシタは、ＩＣチップの直下にコンデンサを配設でき、かつパッケージ基板内にキャパシタを内蔵することで、特に効果的に、ループインダクタンスのリアクタンス分を低減することができるキャパシタ内蔵電子パッケージを提供する。

以下、具体的実施例を示し本発明をさらに詳細に説明する。

〔実施例１〕
熱酸化膜付きシリコンウエハ（６インチ径）を基板１０として用いた。
最初に、スパッタ法により、５ｎｍのＴｉＯx（酸化チタン）を密着層として形成し、大気中で９００℃、１時間のプレアニール処理を行った。この上に、５０ｎｍのＰｔ（白金）を、貴金属層２０として形成した。さらに大気中で９００℃、１時間の再プレアニール処理を行った。

Ｂａ、Ｔｉそれぞれのオクチル酸塩を金属酸化物の前駆体として含有する前駆体溶液(組成：ＢａＯ_、ＴｉＯ₃)を、上記の貴金属層２０の上にスピンコート（３０００ｒｐｍ、２０ｓｅｃ）により塗布した。

塗布後、大気中、ホットプレート上で１５０℃で１０分間加熱することにより塗膜を乾燥して、前駆体層を形成させた。

次いで、大気中、ホットプレート上で、前駆体層を４００℃で１０分間加熱した（仮焼成）。同様の塗布、乾燥及び仮焼成を、前駆体層が所定の厚さとなるまで繰返した。

仮焼成後、０．０５Ｐａとなるように減圧された真空雰囲気下、赤外線高速加熱炉内で８００℃で３０分間加熱して（本焼成して）、誘電体層３０を形成させた。得られた誘電体層３０の膜厚は光学式膜厚計にて測定したところ、３００ｎｍであることを確認した。

次に、誘電体層３０の上にスパッタにて１μｍのＣｕ層を形成後、このスパッタＣｕ層を陰極として硫酸銅浴を用いた電気めっき法により、１７μｍの銅金属箔を形成した（金属箔４０の形成）。

なお、めっき成膜後半の終了６分前から５分前までの１分間は限界電流密度である４Ａ／ｄｍ²の２倍の８Ａ／ｄｍ²で成膜を行い、粗面化電解箔とした。表面粗さ、Ｒａは１．５μｍであった。

次に、Ｐｔ貴金属層２０と誘電体層３０との界面付近にナイフエッジにて切り込みを入れると、Ｐｔ貴金属層２０が付いた熱酸化膜付きシリコン基板１０から、誘電体層３０／Ｃｕ金属箔４０の積層体からなる一体化構造体（以下、単に、「ＢＴ／Ｃｕ金属箔」と称す）が分離された。分離後には「ＢＴ／Ｃｕ金属箔」だけでハンドリング可能であった。Ｃｕ金属箔が支持体としての十分な機能を果たしていた。

次に、この「ＢＴ／Ｃｕ金属箔」のＢＴ側に、スパッタにて1μｍのＣｕ層を形成後、このスパッタＣｕ層を陰極として電気めっき法により、１６μｍの銅電極層を形成した（電極層５０の形成）。

次に、フィルムレジストを両面に貼り付け、両面それぞれのパターンをメタルマスクを通じて、それぞれパターン露光し、現像後に過硫酸アンモニウム溶液を用いて不要な銅（Ｃｕ金属箔４０、Ｃｕ電極層５０の部分的不要箇所）を溶解除去した。

これにより両側の電極が銅で構成された、ペロブスカイト型セラミックスであるＢＴを誘電体層とする、全厚約３５μｍの薄膜キャパシタを作製した。

この薄膜キャパシタの全厚はプリント基板用銅箔の標準厚さと、ほぼ同一であり、通常の配線用銅箔の替わりに、この薄膜キャパシタを用いることでＩＣパッケージ基板内にデカップリングキャパシタとして埋め込むことが可能であった。このデカップリングキャパシタ内蔵のＩＣパッケージにおいては高周波デカップリング機能が従来のチップコンデンサ外付け型パッケージに比べ大幅に向上した。

また、銅エッチングによる誘電体層へのダメージも無く、歩留りは９５％以上であった。
製造に要するコストは、誘電体層３０の成膜、銅スパッタ（銅金属箔４０の一部、および電極層５０の一部）、銅めっき（銅金属箔４０の一部、および電極層５０の一部）、およびパターニングに要する費用のみであり、安価であった。

なお、素子の単位面積当たりの容量は、３．５μＦ／ｃｍ²であり、１ＧＨｚにおけるインピーダンスも、Ｚ＝０．１Ωと、基板埋め込み用キャパシタとして、十分な特性を示した。

〔実施例２〕
上記実施例１における、５ｎｍのＴｉＯx（酸化チタン）密着層を用いなかった。この密着層を用いない代わりに、Ｐｔ貴金属層２０をスパッタ成膜する前に密着性を高めるための処理を行なった。すなわち、Ｐｔ貴金属層２０をスパッタ成膜する前に、同一真空室内でアルゴン雰囲気下、４００Ｗの出力にて５分間の逆スパッタを行ない基板の表面処理を行なった。この後、直ちに、出力４００ＷにてＰｔ貴金属層２０を成膜した。

それ以外は、上記実施例１と同様な条件で実施例２の実験を行なった。その結果、上記実施例１と同様に良好な効果が得られることが確認できた。

〔実施例３〕
実施例１とほぼ同様であるが、誘電体層３０の上にスパッタにて１μｍのＮｉ層を形成後、このスパッタＮｉ層を陰極として電気めっき法により、電気めっき法により、２６μｍの金属銅箔を形成した。また、分離後、「ＢＴ／Ｃｕ金属箔」のＢＴ側に、スパッタにて1μｍのＮｉ層を形成後、このスパッタＮｉ層を陰極として電気めっき法により、７μｍの銅電極を形成した。

銅エッチングによるパターニング後に、イオンミリング法により下地Ｎｉ膜を除去した。その結果、歩留まりは９９％以上が得られた。また、その他の特性は上記実施例１と同様に良好な効果が得られることが確認できた。

以上の実験結果より、本発明の効果は明らかである。

本発明のキャパシタの製造方法は、電子機器の実装の分野に広く利用できる。

図１は、本発明のキャパシタの製造方法の要部工程を経時的に示した概念断面図である。

符号の説明

１０…基板
２０…貴金属層
３０…誘電体層
４０…金属箔
５０…電極層

Claims

基板の片面に貴金属層を形成する貴金属層形成工程と、
前記貴金属層上に誘電体層を形成する誘電体層形成工程と、
前記誘電体層上に１０μｍ以上の厚さの金属箔を形成する金属箔形成工程と、
前記貴金属層と誘電体層の界面で分離する分離工程と、
前記分離工程によって分離された前記誘電体層の前記金属箔が形成された第一の面とは反対側の第二の面に、電極層を形成する電極層形成工程と、
を含み、
前記分離工程は、金属箔形成工程により形成された金属箔の外周部を除去して行なわれることを特徴とするキャパシタの製造方法。
前記分離工程においては、前記金属箔と前記誘電体層との一体化物が、前記基板の上に形成された前記貴金属層から分離される請求項１に記載のキャパシタの製造方法。
前記基板が熱酸化膜付きシリコンウエハであり、前記貴金属層がＰｔであり、
前記分離工程における分離界面が、前記Ｐｔからなる貴金属層と誘電体層の界面である請求項１または請求項２に記載のキャパシタの製造方法。
前記基板と前記貴金属層の間に密着層としての酸化チタンまたは酸化タンタルが介在される請求項１ないし請求項３のいずれかに記載のキャパシタの製造方法。
製造対象となるキャパシタが、前記電極層、前記誘電体層、および前記金属箔の積層体構造を有する請求項１ないし請求項４のいずれかに記載のキャパシタの製造方法。
前記誘電体層がペロブスカイト型セラミックスである請求項１ないし請求項５のいずれかに記載のキャパシタの製造方法。
前記電極層および前記金属箔が、Ｃｕである請求項１ないし請求項６のいずれかに記載のキャパシタの製造方法。
前記誘電体層形成工程において、誘電体層の焼成が行なわれ、しかる後、前記金属箔形成工程、前記分離工程、前記電極層形成工程が順次行なわれる請求項１ないし請求項７のいずれかに記載のキャパシタの製造方法。
前記誘電体層形成工程における誘電体層の形成がゾルゲル法またはＭＯＤ法で行なわれる請求項１ないし請求項８のいずれかに記載のキャパシタの製造方法。
前記貴金属層形成工程における貴金属層の形成はスパッタ法にて行なわれ、当該スパッタ法の前に逆スパッタが行われる請求項１ないし請求項９のいずれかに記載のキャパシタの製造方法。