JP4771279B2

JP4771279B2 - 温度補償方法および温度補償発振回路

Info

Publication number: JP4771279B2
Application number: JP2005249645A
Authority: JP
Inventors: 勤荻原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-08-30
Filing date: 2005-08-30
Publication date: 2011-09-14
Anticipated expiration: 2025-08-30
Also published as: JP2007067675A

Description

本発明は、温度補償方法および温度補償発振回路に係り、特にディジタル方式で温度補償を行う温度補償方法および温度補償発振回路に関する。

温度補償発振回路は、温度補償型圧電発振器やリアルタイムクロックモジュールを構成することができる。図５は従来技術に係る温度補償型圧電発振器のブロック図である。従来のディジタル温度補償型圧電発振器１は、この圧電発振器１の周波数温度特性を補償するための補正値データを予め記憶部２に保存している。また圧電発振器１は、圧電振動子３の周囲温度を温度センサ９およびアナログ／ディジタル（Ａ／Ｄ）コンバータ４を備えた温度計測部により計測して、この計測信号をディジタル信号で記憶部２に出力している。なおＡ／Ｄコンバータ４から出力されたディジタル信号は、全ての桁が記憶部２に入力される。そして圧電発振器１は、記憶部２に保存されている補正値をディジタル信号に応じて読み出して発振回路５に出力し、発振回路５に設けられている容量アレイ６の容量値を補正値に基づいて調整することにより圧電振動子３を温度補償している。

また圧電発振器１は、上述した構成に加えて１Ｈｚのタイミング信号を入力し、前記温度計測部を１秒毎に間欠的に動作させて、記憶部２で補正値を読み出す動作を間欠的に行わせる制御部７を備えるとともに、記憶部２から出力された補正値を保持するラッチ８を備えることにより、平均すると消費電流を抑えて、低消費電力化を図ることができる。

なお特許文献１には、メモリの容量を増やすことなく温度補償制御の精度を高めるために、制御する温度の隣接する二点間の既知の制御値を単純な平均値を用いて補間する温度補償型圧電発振器が開示されている。
特開平８−１３０４１１号公報

上述した温度補償型圧電発振器は、Ａ／Ｄコンバータから出力されるディジタル信号の全ての桁を記憶部に入力し、このディジタル信号と１対１に対応した補正値を読み出して記憶部から出力している。このため記憶部は、大きなメモリ容量が必要になる課題があった。また記憶部は、記憶しなければならない補正値のデータ量が多いと、データの書き込み時間が長くなる課題があった。

さらに特許文献１に係る温度補償型圧電発振器は、補償情報読出回路やアドレス加算回路、複数のスイッチ回路等が必要になるので、発振器全体の構成が大きくなってしまう課題がある。

本発明は、少ないメモリ容量の記憶部を用いて温度補償を行う温度補償方法および温度補償発振回路を提供することを目的とする。

本発明に係る温度補償方法は、圧電振動子の温度を温度計測部で計測して、この計測結果をディジタル信号で出力し、前記ディジタル信号を上位ビットと最下位ビットに分け、前記最下位ビットに応じて前記上位ビットを設定して、この設定された前記上位ビットをアドレス値として記憶部に出力し、容量アレイに設けられたスイッチをオン／オフ制御する補正値を前記アドレス値と１対１に対応させて前記記憶部に保存しておき、前記アドレス値を前記記憶部に入力し、このアドレス値に対応した前記補正値を読み出して２つ設けられた前記容量アレイにそれぞれ出力し、前記補正値に基づいて前記各容量アレイを同じ容量値に設定して、または前記各容量アレイを異なる容量値に設定して、前記圧電振動子の発振周波数を調整する、ことを特徴としている。

温度計測部から出力されるディジタル信号のうち最下位ビットを除いた上位ビットに基づいて記憶部を参照しているので、アドレス値と補正値を１対１に対応させたデータの量を少なくしても圧電振動子を温度補償することができる。そして記憶部のメモリ容量を半分にすることができるので、記憶部を小型化することができ、温度補償発振回路も小型化することができる。またデータの書き込み量が減るので、データの書き込み時間を短くすることができる。

また温度補償方法は、前記最下位ビットに応じて、前記温度計測部から出力された前記ディジタル信号の前記上位ビットをそのまま前記アドレス値として用いて、２つの前記容量アレイをいずれも同じ前記容量値に設定し、または前記温度計測部から出力された前記ディジタル信号の前記上位ビットをそのまま前記アドレス値として用いて、２つ設けられた前記容量アレイにおける一方の前記容量アレイの前記容量値を設定するとともに、前記温度計測部から出力された前記ディジタル信号の前記上位ビットに基づくアドレス値を＋１して上位のアドレス値とし、この上位アドレス値を用いて他方の前記容量アレイの前記容量値を設定する、ことを特徴としている。

２つの容量アレイのそれぞれに異なる容量値が設定されるときは、上位ビットをそのままアドレス値として用いたときの補正値を２つ設けられた容量アレイの両方に入力して容量値が設定されたときと、＋１された上位アドレス値を用いたときの補正値を２つ設けられた容量アレイの両方に入力して容量値が設定されたときの中間の容量値となっている。したがって本発明に係る温度補償発振回路は、温度変動に対して細かく追従することができ、本発明に比べて２倍のデータ量で温度補償している場合と同等の温度補償の効果を得ることができる。

また温度補償方法は、前記温度計測部は間欠的に動作し、前記各容量アレイの前段に配置されたラッチに前記記憶部から出力された前記補正値が一時的に保持されることを特徴としている。温度計測部を間欠的に動作させると、温度計測部からディジタル信号が出力されないときが生じるが、補正値をラッチが保持しているので、温度計測部が動作していないときでも補正値を容量アレイに供給することができる。したがって温度補償発振回路を間欠的に動作させても圧電振動子を温度補償できるので、温度補償発振回路の消費電力を低減させることができる。

本発明に係る温度補償発振回路は、圧電振動子を備えた発振回路と、前記圧電振動子の温度を間欠的に計測して、この計測結果をディジタル信号で出力する温度計測部と、前記温度計測部から出力された前記ディジタル信号のうちの上位ビットを入力して、前記ディジタル信号のうちの最下位ビットに応じて前記上位ビットを設定し、これをアドレス値として出力するカウンタと、容量アレイに設けられたスイッチのオン／オフを制御する補正値が前記アドレス値と１対１に対応させて保存され、前記カウンタから入力した前記アドレス値に応じた前記補正値を読み出して出力する記憶部と、前記発振回路に２つ設けられ、前記記憶部から入力した前記補正値に基づいていずれも同じ容量値に設定される、またはそれぞれ異なる容量値に設定される前記容量アレイと、を備えたことを特徴としている。

温度計測部から出力されるディジタル信号のうち上位ビットに基づいて記憶部を参照しているので、アドレス値と補正値を１対１に対応させたデータの量を少なくしても圧電振動子を温度補償することができる。そして記憶部のメモリ容量を半分にすることができるので、記憶部を小型化することができ、温度補償発振回路も小型化することができる。またデータの書き込み量が減るので、データの書き込み時間を短くすることができる。

そして前記カウンタは、前記最下位ビットが零のときに、入力した前記上位ビットを前記アドレス値として前記容量アレイに出力してなり、前記最下位ビットが１のときに、２つ設けられた前記容量アレイのうちの一方に対して、入力した前記上位ビットを前記アドレス値として出力し、他方に対して、入力した前記上位ビットを＋１した上位の前記アドレス値を出力してなる、ことを特徴としている。

これにより２つの容量アレイのそれぞれに同じ容量値を設定することができ、また２つの容量アレイにそれぞれ異なる容量値を設定することもできる。そして２つの容量アレイにそれぞれ異なる容量値が設定されるときは、上位ビットをそのままアドレス値として用いたときの補正値を２つの容量アレイの両方に入力して容量値が設定されたときと、＋１された上位アドレス値を用いたときの補正値を２つの容量アレイの両方に入力して容量値が設定されたときの中間の容量値となっている。したがって本発明に係る温度補償発振回路は、温度変動に対して細かく追従することができ、本発明に比べて２倍のデータ量で温度補償している場合と同等の温度補償の効果を得ることができる。

また温度補償発振回路は、前記容量アレイのそれぞれの前段にラッチを設けたことを特徴としている。温度計測部を間欠的に動作させても、補正値を容量アレイに供給することができる。したがって温度補償発振回路を間欠的に動作できるので、温度補償発振回路の消費電力を低減させることができる。

また温度補償発振回路は、２つ設けられた前記容量アレイのうち、一方の前記容量アレイは前記圧電振動子のゲート側に接続され、他方の前記容量アレイは前記圧電振動子のドレイン側に接続されたことを特徴としている。これにより圧電振動子のゲート側の容量値とドレイン側の容量値が同じまたは同程度に調整されるので、圧電振動子を確実に発振させることができる。

また温度補償発振回路は、前記発振回路の後段に計時回路を接続したことを特徴としている。これにより温度補償発振回路は、容量緩急式のリアルタイムクロックモジュールを構成することができる。

以下に、本発明に係る温度補償方法および温度補償発振回路の最良の実施形態について説明する。まず第１の実施形態について説明する。図１は第１の実施形態に係る温度補償発振回路のブロック図である。図２は補正値決定回路のブロック図である。温度補償発振回路１０は、補正値決定回路２０と圧電振動子４０を備えた発振回路４２を有する構成である。

図２に示される補正値決定回路２０は、温度計測部２２、カウンタ２８、記憶部３０、ラッチ３２（３２ａ，３２ｂ）および制御部３４を備えている。温度計測部２２は、圧電振動子４０の温度を計測する温度センサ２４と、この温度センサ２４から出力される計測結果をアナログ信号からディジタル信号に変換するアナログ／ディジタル（Ａ／Ｄ）コンバータ２６を備えている。このＡ／Ｄコンバータ２６の後段にカウンタ２８および制御部３４が接続されている。カウンタ２８は、Ａ／Ｄコンバータ２６から出力されるディジタル信号のうち、最下位ビットを除いた上位ビットを入力する。すなわち図２に示される場合、Ａ／Ｄコンバータ２６は８ビットの出力Ｏ７〜Ｏ０を有しており、この８ビットのうち上位７ビットの出力Ｏ７〜Ｏ１をカウンタ２８は入力する。そしてカウンタ２８は、上位ビットを入力するとアドレス値を出力する。

制御部３４は、Ａ／Ｄコンバータ２６から出力されるディジタル信号のうち、最下位ビットを入力する。すなわち図２に示される場合、Ａ／Ｄコンバータ２６の８ビットの出力Ｏ７〜Ｏ０のうち、最下位の出力Ｏ０を制御部３４は入力する。そして制御部３４は、最下位ビットの情報「０」または「１」に応じてカウンタ２８から出力されるアドレス値を設定する。また制御部３４は、タイミング信号を入力して、このタイミング信号に基づいて温度計測部２２およびカウンタ２８を間欠的に動作させるとともに、ラッチ３２を制御している。そして制御部３４は、図２に示される場合、１Ｈｚのタイミング信号を入力する構成である。

そしてカウンタ２８の後段に記憶部３０が接続されている。記憶部３０は、アドレス値と１対１に対応付けられた補正値を予め保存しており、カウンタ２８からアドレス値を入力すると、このアドレス値に応じた補正値を読み出して出力するものである。なお記憶部３０は、図２に示される場合、カウンタ２８からの出力Ａ６〜Ａ０を入力する。また補正値は、後述する容量アレイ４４に設けられたスイッチ４８のオン／オフを制御するものである。この記憶部３０の後段に２つのラッチ３２（第１ラッチ３２ａおよび第２ラッチ３２ｂ）が並列接続されている。ラッチ３２は、記憶部３０から出力される補正値を入力すると、この補正値を次の補正値が入力されるまで保持するものである。

また図１に示される温度補償発振回路１０は、ラッチ３２の後段に圧電振動子４０を備えた発振回路４２を接続した構成である。圧電振動子４０は、例えばＡＴカット等の圧電振動子や音叉型圧電振動子、弾性表面波共振子等であればよい。発振回路４２は、圧電振動子４０を発振させるものであり、補正値に応じて容量値が変化する容量アレイ４４を各ラッチ３２の後段にそれぞれ備えている。そして第１ラッチ３２ａの後段に第１容量アレイ４４ａが接続され、第２ラッチ３２ｂの後段に第２容量アレイ４４ｂが接続されている。

図３は容量アレイを説明する回路図である。各容量アレイ４４は、容量値の異なる複数のコンデンサ４６を並列接続するとともに、ラッチ３２から出力される補正値によってオン／オフ制御されるスイッチ４８を各コンデンサ４６に直列接続した構成である。そして各容量アレイ４４は同じものであり、第１容量アレイ４４ａと第２容量アレイ４４ｂに設けられている全てのコンデンサ４６の容量値を合計すると、従来技術に係る温度補償型圧電発振器に用いられている容量アレイの容量値と同程度になる。また第１容量アレイ４４ａは圧電振動子４０のゲートｇ側に接続され、第２容量アレイ４４ｂは圧電振動子４０のドレインｄ側に接続されている。

次に、温度補償発振回路１０の動作について説明する。まず温度計測部２２は、制御部３４に入力されるタイミング信号に基づいて間欠的に動作する。すなわち温度センサ２４は、圧電振動子４０の温度を間欠的に計測して、この計測結果をアナログ信号で出力する。Ａ／Ｄコンバータ２６は、アナログ信号を入力すると、ディジタル信号に変換して出力する。カウンタ２８は、Ａ／Ｄコンバータ２６から出力されたディジタル信号を最下位ビットと上位ビットに分割したうちの上位ビットを入力する。また制御部３４は、ディジタル信号を最下位ビットと上位ビットに分割したうちの最下位ビットを入力する。

制御部３４は、入力した最下位ビットが「０」であるか、または「１」であるかを判別する。そして制御部３４は、最下位ビットが「０」であった場合、カウンタ２８に入力された上位ビットをアドレス値としてそのまま出力するように、カウンタ２８に設定信号を出力する。また制御部３４は、最下位ビットが「１」であった場合、２つ設けられたラッチ３２のうちの一方に補正値をセットするためにカウンタ２８に入力された上位ビットをアドレス値としてそのまま出力するとともに、２つ設けられたラッチ３２のうちの他方に補正値をセットするためにカウンタ２８に入力された上位ビットに基づくアドレス値を＋１した上位のアドレス値を出力するように、カウンタ２８に設定信号を出力する。なお上位ビットに基づくアドレス値を＋１した上位アドレス値とは、カウンタ２８に入力した上位ビットをそのままアドレス値としたときに、このアドレス値に隣接している上位のアドレス値のことをいう。

そしてカウンタ２８は、制御部３４から入力した設定信号に基づいて、Ａ／Ｄコンバータ２６から入力した上位ビットを設定し、この設定された上位ビットをアドレス値として出力する。

記憶部３０は、アドレス値を入力するとこのアドレス値に対応した補正値を読み出し、ラッチ３２を介して補正値を容量アレイ４４にそれぞれ出力する。具体的には、Ａ／Ｄコンバータ２６から出力されたディジタル信号の最下位ビットが「０」の場合、各ラッチ３２に同じ補正値が入力される。なお、この補正値は、Ａ／Ｄコンバータ２６から出力された上位ビットがそのままアドレス値とされたものに基づいている。またＡ／Ｄコンバータ２６から出力されたディジタル信号の最下位ビットが「１」の場合、各ラッチ３２に異なる補正値が入力される。すなわち第１ラッチ３２ａおよび第２ラッチ３２ｂのいずれか一方に入力される補正値は、Ａ／Ｄコンバータ２６から出力されたディジタル信号の上位ビットをアドレス値としてそのまま用いたものに基づいている。そして第１ラッチ３２ａおよび第２ラッチ３２ｂの他方に入力される補正値は、Ａ／Ｄコンバータ２６から出力されたディジタル信号の上位ビットに基づくアドレス値に１を足した上位アドレス値に基づいている。

各ラッチ３２は、補正値を入力すると、この補正値を容量アレイ４４に出力するとともに、この補正値を次の補正値が入力されるまで一時的に保持する。各容量アレイ４４は、補正値を入力すると、この補正値に応じて各スイッチ４８をオンまたはオフして、圧電振動子４０にコンデンサ４６を接続する。これにより容量アレイ４４の容量値が調整されて、圧電振動子４０の発振周波数が調整されるので、発振回路４２から出力されるクロック信号は温度補償されて出力される。

なお圧電振動子４０の発振周波数は、圧電振動子４０のゲートｇ側に接続された第１容量アレイ４４ａの容量値と、圧電振動子４０のドレインｄ側に接続された第２容量アレイ４４ｂの容量値を足した容量値に基づいて調整される。そして最下位ビットが「１」の場合、圧電振動子４０の発振周波数は、Ａ／Ｄコンバータ２６から出力された上位ビットをそのままアドレス値としたときの補正値に基づいたものと、Ａ／Ｄコンバータ２６から出力された上位ビットを＋１して上位アドレス値としたときの補正値に基づいたものによって調整される。したがって最下位ビットが「１」の場合、圧電振動子４０の発振周波数の調整量は、Ａ／Ｄコンバータ２６から出力される上位ビットをそのままアドレス値として用いたときの補正量に基づいて圧電振動子４０の発振周波数を調整するときと、Ａ／Ｄコンバータ２６から出力される上位ビットを＋１して上位アドレス値として用いたときの補正量に基づいて圧電振動子４０の発振周波数を調整するときの中間の調整量になる。よって温度補償発振回路１０は、本実施形態に比べて２倍のデータ量で温度補償している場合と同等の温度補償の効果がある。なお、このデータとは、アドレス値と補正値を１対１に対応させて記憶部３０に保存される情報のことである。

このような温度補償発振回路１０は、Ａ／Ｄコンバータ２６から出力されるディジタル信号のうち最下位ビットを使わず、上位ビットを使用して記憶部３０を参照するので、記憶部３０に保存されるデータの容量は半分になり、メモリ容量を少なくすることができる。これにより記憶部３０に保存するアドレス値と補正値を１対１に対応させたデータの書き込み量が減り、データの書き込み時間を短くすることができる。また記憶部３０は、少ないメモリ容量を有すればいいので、小型化することができる。そして記憶部３０が小型化できることにより、温度補償発振回路１０も小型化することができる。

さらにタイミング信号に基づいて温度計測部２２を動作させる間欠時間を設定し、圧電振動子４０を温度補償しているので、温度計測部２２を連続して動作させる場合に比べて消費電力を低減させることができる。

次に、第２の実施形態について説明する。第２の実施形態では、第１の実施形態で説明した温度補償発振回路に計時回路を接続して容量緩急方式のリアルタイムクロックモジュールを形成した構成について説明する。このため第２の実施形態では、第１の実施形態で説明した温度補償発振回路と同様の構成部分の説明を省略し、同番号を付す。

図４は第２の実施形態に係る温度補償発振回路のブロック図である。温度補償発振回路１０を構成している発振回路４２の後段には、計時回路５０が接続されている。この計時回路５０は、分周回路５２および時計・カレンダー回路５４を備えている。分周回路５２は、発振回路４２から出力されたクロック信号を入力すると、このクロック信号を所定の分周数で分周して出力する。時計・カレンダー回路５４は、分周回路５２から出力されたクロック信号を入力して、このクロック信号に基づいて時計やカレンダーを表示または出力する。

これにより温度補償発振回路１０は、リアルタイムクロックモジュールを構成することができる。そして温度補償発振回路１０は、温度センサ２４およびＡ／Ｄコンバータ２６を間欠的に動作させ、この間欠時間において補正値を切り換えて圧電振動子４０を温度補償しているので、温度センサ２４およびＡ／Ｄコンバータ２６を連続して動作させる場合に比べて消費電力を低減させることができる。

第１の実施形態に係る温度補償発振回路のブロック図である。補正値決定回路のブロック図である。容量アレイを説明する回路図である。第２の実施形態に係る温度補償発振回路のブロック図である。従来技術に係る温度補償型圧電発振器のブロック図である。

符号の説明

１０………温度補償発振回路、２０………補正値決定回路、２２………温度計測部、２８………カウンタ、３０………記憶部、３２………ラッチ、３４………制御部、４０………圧電振動子、４２………発振回路、４４………容量アレイ、５０………計時回路。

Claims

圧電振動子の温度を温度計測部で計測して、この計測結果をディジタル信号で出力し、
前記ディジタル信号を上位ビットと最下位ビットに分け、
前記最下位ビットに応じて前記上位ビットを設定して、この設定された前記上位ビットをアドレス値として記憶部に出力し、
容量アレイに設けられたスイッチをオン／オフ制御する補正値を前記アドレス値と１対１に対応させて前記記憶部に保存しておき、
前記アドレス値を前記記憶部に入力し、このアドレス値に対応した前記補正値を読み出して２つ設けられた前記容量アレイにそれぞれ出力し、
前記補正値に基づいて前記各容量アレイを同じ容量値に設定して、または前記各容量アレイを異なる容量値に設定して、前記圧電振動子の発振周波数を調整する、
ことを特徴とする温度補償方法。
前記最下位ビットに応じて、
前記温度計測部から出力された前記ディジタル信号の前記上位ビットをそのまま前記アドレス値として用いて、２つの前記容量アレイをいずれも同じ前記容量値に設定し、
または前記温度計測部から出力された前記ディジタル信号の前記上位ビットをそのまま前記アドレス値として用いて、２つ設けられた前記容量アレイにおける一方の前記容量アレイの前記容量値を設定するとともに、前記温度計測部から出力された前記ディジタル信号の前記上位ビットに基づくアドレス値を＋１して上位のアドレス値とし、この上位アドレス値を用いて他方の前記容量アレイの前記容量値を設定する、
ことを特徴とする請求項１に記載の温度補償方法。
前記温度計測部は間欠的に動作し、前記各容量アレイの前段に配置されたラッチに前記記憶部から出力された前記補正値が一時的に保持されることを特徴とする請求項１または２に記載の温度補償方法。
圧電振動子を備えた発振回路と、
前記圧電振動子の温度を間欠的に計測して、この計測結果をディジタル信号で出力する温度計測部と、
前記温度計測部から出力された前記ディジタル信号のうちの上位ビットを入力して、前記ディジタル信号のうちの最下位ビットに応じて前記上位ビットを設定し、これをアドレス値として出力するカウンタと、
容量アレイに設けられたスイッチのオン／オフを制御する補正値が前記アドレス値と１対１に対応させて保存され、前記カウンタから入力した前記アドレス値に応じた前記補正値を読み出して出力する記憶部と、
前記発振回路に２つ設けられ、前記記憶部から入力した前記補正値に基づいていずれも同じ容量値に設定される、またはそれぞれ異なる容量値に設定される前記容量アレイと、
を備えたことを特徴とする温度補償発振回路。
前記カウンタは、
前記最下位ビットが零のときに、入力した前記上位ビットを前記アドレス値として前記容量アレイに出力してなり、
前記最下位ビットが１のときに、２つ設けられた前記容量アレイのうちの一方に対して、入力した前記上位ビットを前記アドレス値として出力し、他方に対して、入力した前記上位ビットを＋１した上位の前記アドレス値を出力してなる、
ことを特徴とする請求項４に記載の温度補償発振回路。
２つ設けられた前記容量アレイのうち、一方の前記容量アレイは前記圧電振動子のゲート側に接続され、他方の前記容量アレイは前記圧電振動子のドレイン側に接続されたことを特徴とする請求項４または５に記載の温度補償発振回路。
前記発振回路の後段に計時回路を接続したことを特徴とする請求項４ないし６のいずれかに記載の温度補償発振回路。