JP4772746B2 - Worktable for semiconductor devices - Google Patents
Worktable for semiconductor devices Download PDFInfo
- Publication number
- JP4772746B2 JP4772746B2 JP2007138083A JP2007138083A JP4772746B2 JP 4772746 B2 JP4772746 B2 JP 4772746B2 JP 2007138083 A JP2007138083 A JP 2007138083A JP 2007138083 A JP2007138083 A JP 2007138083A JP 4772746 B2 JP4772746 B2 JP 4772746B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- socket
- burn
- opening
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 230000003068 static effect Effects 0.000 claims description 38
- 230000005611 electricity Effects 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 15
- 230000008030 elimination Effects 0.000 claims description 14
- 238000003379 elimination reaction Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000001680 brushing effect Effects 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 21
- 239000004020 conductor Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 210000000078 claw Anatomy 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体装置用作業台に関する。 The present invention relates to a work table for a semiconductor device.
電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン(Burn-In)試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス(Device Under Test)である半導体装置を複数装着したバーンインボードをバーンイン装置内に収納し、半導体装置に、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、半導体装置に動作用の電源や信号を供給して、半導体装置の動作テストを行い、各半導体装置が正常に動作しているかどうかを試す試験を行う。 2. Description of the Related Art A burn-in apparatus is known as an apparatus for performing a burn-in test, which is a kind of screening test for revealing an initial failure of a semiconductor device such as an electronic component and removing an initial failure product. This burn-in device is a type of semiconductor test device. A burn-in board with a plurality of semiconductor devices, which are devices under test, is housed in the burn-in device, and voltage is applied to the semiconductor device to apply electrical stress. In addition to heating the air inside the thermostatic chamber and applying a thermal stress at a predetermined temperature, the initial failure becomes obvious. Further, in this burn-in test, an operation power supply and a signal are supplied to the semiconductor device, an operation test of the semiconductor device is performed, and a test is performed to check whether each semiconductor device is operating normally.
このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の半導体装置を1枚のバーンインボードに装着するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である。 In such a burn-in apparatus, since a long-time burn-in test for several hours to several tens of hours is performed, in order to improve the test efficiency, a plurality of semiconductor devices are mounted on one burn-in board. In general, a plurality of burn-in boards are stored in a burn-in apparatus and a burn-in test is performed.
バーンインボードには数多くの半導体装置を装着することから、人手を介さずに、トレイ上の半導体装置をバーンインボードに装着したり、装着されている半導体装置を抜去したりする搬送装置が広く用いられている。このような作業を行う半導体装置の搬送装置は、インサーター/アンインサーターとも呼ばれ、半導体装置をインサートする際には、トレイ上に並べられた半導体装置をピックアップ装置でピックアップし、バーンインボードのソケットに挿入する作業を、すべてのソケットに半導体装置が挿入されるまで繰り返す。また、半導体装置をアンインサートする際には、バーンインボードのソケットに挿入されている半導体装置をピックアップ装置で抜去し、トレー上に載置する作業を、すべてのソケットから半導体装置が抜去されるまで繰り返す。 Since many semiconductor devices are mounted on the burn-in board, a transfer device is widely used for mounting the semiconductor device on the tray on the burn-in board or removing the mounted semiconductor device without human intervention. ing. A semiconductor device carrying device that performs such work is also called an inserter / uninserter. When inserting a semiconductor device, the semiconductor device arranged on the tray is picked up by the pickup device, and the burn-in board socket is inserted. The operation of inserting into the socket is repeated until the semiconductor devices are inserted into all the sockets. Also, when uninserting a semiconductor device, the semiconductor device inserted in the burn-in board socket is removed by the pickup device and placed on the tray until the semiconductor device is removed from all sockets. repeat.
しかし、ピックアップ装置で半導体装置をピックアップしたり、挿入したりする際に、静電気が発生し、この静電気が半導体装置に蓄積される。すなわち、剥離帯電、衝突帯電、摩擦帯電などの接触帯電により発生した静電気が、半導体装置に蓄積されていく。特に、バーンインボードのソケットには、一般に、半導体装置の装着を確実なもににするための開閉機構のある爪部が設けられており、この爪部の開閉機構が開閉することによっても、摩擦帯電により静電気が発生し、半導体装置が帯電する。 However, static electricity is generated when the semiconductor device is picked up or inserted by the pickup device, and this static electricity is accumulated in the semiconductor device. That is, static electricity generated by contact charging such as peeling charging, collision charging, friction charging, and the like is accumulated in the semiconductor device. In particular, the burn-in board socket is generally provided with a claw portion having an opening / closing mechanism for ensuring the mounting of the semiconductor device. The opening / closing mechanism of the claw portion also opens and closes the friction. Static electricity is generated by charging, and the semiconductor device is charged.
この帯電した半導体装置が装着されたバーンインボードを、グランド電位にあるバーンインボード用の台車に挿入したり、バーンイン装置のスロットに挿入したりすると、半導体装置に溜まった静電気が一気に放電し、半導体装置を損傷させてしまう恐れがある。 When the burn-in board with this charged semiconductor device is inserted into a burn-in board cart at a ground potential or into a slot of the burn-in device, static electricity accumulated in the semiconductor device is discharged at once, and the semiconductor device May be damaged.
このような静電気による半導体装置の損傷を防止するため、特開平7−58184号公報(特許文献1)では、ピックアップ装置でピックアップされた半導体装置に、搬送アームの内部から半導体装置の静電気を除去するためのイオンを送り込む技術を開示している。しかし、このような手法では、搬送アームの構造が複雑になり、可動部の多い搬送アームの性質上、好ましくない。また、搬送アームの製造コストの増大も招いてしまう。 In order to prevent such damage to the semiconductor device due to static electricity, Japanese Patent Laid-Open No. 7-58184 (Patent Document 1) removes the static electricity of the semiconductor device from the inside of the transfer arm to the semiconductor device picked up by the pickup device. A technique for feeding ions for the purpose is disclosed. However, such a method is not preferable because the structure of the transfer arm is complicated and the transfer arm has many movable parts. In addition, the manufacturing cost of the transfer arm is increased.
また、特開2001−44089号公報(特許文献2)では、クリーンルームの上部に軟X線照射装置を設け、このクリーンルーム内にある半導体ウエハの静電気を除去する技術を開示している。しかし、大きな容積のある空間の上部に軟X線照射装置を設けるだけでは、十分な帯電除去効果を発揮することは期待できない。 Japanese Patent Application Laid-Open No. 2001-44089 (Patent Document 2) discloses a technique for removing a static electricity from a semiconductor wafer in a clean room by providing a soft X-ray irradiation device above the clean room. However, it is not possible to expect a sufficient charge removal effect simply by providing a soft X-ray irradiation device above the space having a large volume.
さらに、半導体装置を装着したバーンインボードを、バーンイン装置のスロットに挿入した後に、各半導体装置に正常に電源や信号が供給されているかどうかを確かめる導通テストを行う。この導通テストで何らかの導通不良が発生している場合は、そのバーンインボードをスロットから抜去し、半導体装置がソケットに正常に装着されているかどうかを人手により確かめる作業を行う。この作業は、一般に作業台と呼ばれる半導体装置用作業台の上に、バーンインボードを置いて、ソケット開閉治具を用いて、半導体装置をソケットから抜き差しすることにより行われる。このため、この確認作業でも半導体装置が帯電し、静電気が蓄積されることとなり、バーンインボードをバーンイン装置のスロットに戻した際に、半導体装置から静電気が一気に放電し、やはり半導体装置を損傷させてしまう恐れがある。
そこで本発明は、前記課題に鑑みてなされたものであり、半導体装置がソケットに正常に装着されているかどうかを確かめるためにバーンインボードが置かれる半導体装置用作業台における、半導体装置の帯電を抑制することを目的とする。 Therefore, the present invention has been made in view of the above problems, and suppresses charging of a semiconductor device in a workbench for a semiconductor device on which a burn-in board is placed in order to check whether or not the semiconductor device is normally mounted in a socket. The purpose is to do.
上記課題を解決するため、本発明に係る半導体装置用作業台は、
半導体装置が装着されるソケットの設けられたバーンインボードが載置される天板を有する、支持構造本体部と、
前記天板に載置された前記バーンインボードに、除電用のイオンを供給する、イオナイザーと、
を備えることを特徴とする。
In order to solve the above problems, a work table for a semiconductor device according to the present invention includes:
A support structure body having a top plate on which a burn-in board provided with a socket on which a semiconductor device is mounted is placed;
An ionizer that supplies ions for charge removal to the burn-in board placed on the top plate;
It is characterized by providing.
この場合、前記バーンインボードをブラッシングすることにより、静電気を除去するための、除電ブラシであって、第1抵抗を介してグランドに接続される第1接地配線を有する、除電ブラシを、さらに備えるようにしてもよい。 In this case, a brush for removing static electricity by brushing the burn-in board, further comprising a brush for removing static electricity having a first ground wiring connected to the ground via a first resistor. It may be.
また、前記バーンインボードに設けられた前記ソケットは、半導体装置を着脱する際に開閉する開閉機構が設けられており、
当該半導体装置用作業台は、さらに、前記バーンインボードに設けられた前記ソケットの開閉機構の開閉を行うためのソケット開閉治具であって、第2抵抗を介してグランドに接続される第2接地配線を有する、ソケット開閉治具を、備えるようにしてもよい。
The socket provided on the burn-in board is provided with an opening / closing mechanism that opens and closes when the semiconductor device is attached / detached.
The semiconductor device workbench is further a socket opening / closing jig for opening / closing the socket opening / closing mechanism provided on the burn-in board, and is connected to the ground via a second resistor. You may make it provide the socket opening / closing jig | tool which has wiring.
この場合、前記ソケットには、スプリング機構により上方へ付勢された外周部が設けられており、
前記ソケット開閉治具を用いて、前記外周部を下方に押下することにより、前記開閉機構が開状態となるようにしてもよい。
In this case, the socket is provided with an outer peripheral portion biased upward by a spring mechanism,
The opening / closing mechanism may be opened by pressing the outer peripheral portion downward using the socket opening / closing jig.
また、当該半導体装置用作業台をグランドに接続する、第3接地配線を、さらに備えるようにしてもよい。 Moreover, you may make it further provide the 3rd grounding wiring which connects the said work table | surface for semiconductor devices to a ground.
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the embodiments described below do not limit the technical scope of the present invention.
図1は、本発明の一実施形態に係る半導体装置用作業台10を説明する斜視図である。この図1に示す半導体装置用作業台10は、バーンイン装置における導通テストで、コンタクト不良が生じたバーンインボードBIBを乗せて、被試験デバイスである半導体装置とソケットとの間の接続を調整するための作業台である。
FIG. 1 is a perspective view illustrating a
具体的には、図1に示す半導体装置用作業台10は、支持構造本体部20と、この支持構造本体部20上に設けられたイオナイザー30とを備えて構成されている。支持構造本体部20は、底部に設けられた底板22と、上部に設けられた天板24と、これら底板22と天板24との間に設けられて天板24を支持する柱状支持部26とを備えて構成されている。
Specifically, the work table 10 for a semiconductor device shown in FIG. 1 includes a support structure
底板22の裏面側における4つの角部には、それぞれ、滑走用の車輪28が設けられており、この車輪28が設けられていることにより、この半導体装置用作業台10は、人手により容易に移動可能となる。なお、通常、車輪28は、カーボン入り樹脂等の導電性の材料で形成されることが義務付けられており、本実施形態における車輪28も導電性の材料で形成されている。
The four corners on the back side of the
さらに、一般的には、半導体装置用作業台10は接地することが義務付けられているため、本実施形態では、例えば、底板22から延出する接地配線29により、半導体装置用作業台10が接地されている。すなわち、接地配線29の一端が支持構造本体部20に接続され、他端がグランドに接続されている。
Furthermore, since the
天板24の表面側には、バーンインボードBIBが載置される。すなわち、導通テストでコンタクト不良が生じた半導体装置のあるバーンインボードBIBを乗せて、ユーザが半導体装置の接続を確認する作業が行われる。すなわち、ユーザは、バーンインボードBIB上のソケットから半導体装置を抜き差ししたり、ソケットの開閉機構の開閉を繰り返したりすることにより、半導体装置とソケットとの間の導通を確認し、調整する。このような調整作業により、半導体装置やソケットが帯電してしまう。
A burn-in board BIB is placed on the surface side of the
すなわち、高絶縁材料で形成されたソケットは、開閉作業が行われることで数kVの静電気が発生し、帯電してしまう。一般的には、バーンインボードBIBと、半導体装置用作業台10の天板24との間は、絶縁されている。したがって、ソケットや半導体装置で発生した静電気は、放電されることなく蓄積される。
That is, a socket formed of a high-insulation material is charged with several kV of static electricity generated by opening and closing operations. In general, the burn-in board BIB and the
半導体装置やソケットが高い電圧に帯電した状態のまま、半導体装置のグランドが、この半導体装置用作業台10に接触したり、バーンインボードBIBがバーンイン装置のスロットに挿入されたりすると、蓄積した静電気が一瞬で放電することとになる。この放電の際に、被試験デバイスである半導体装置が破損したり、バーンイン装置内のテスト回路が破損したりする恐れが生じる。 If the ground of the semiconductor device comes into contact with the semiconductor device work table 10 or the burn-in board BIB is inserted into the slot of the burn-in device while the semiconductor device or the socket is charged to a high voltage, the accumulated static electricity is generated. It will be discharged in an instant. During this discharge, the semiconductor device as the device under test may be damaged, or the test circuit in the burn-in device may be damaged.
このため、本実施形態に係る半導体装置用作業台10では、天板24の表面側に、イオナイザー30を設けている。このイオナイザー40は、イオンを発生する装置であり、一般的には、プラスイオンとマイナスイオンの双方を発生するタイプと、プライスイオンとマイナスイオンのうちの一方のイオンを発生するタイプとがある。どちらのタイプのイオナイザーを用いるかは、発生する主たる静電気がプラスであるのかマイナスであるのか等に基づいて、任意に選択可能である。但し、一般的には、プラスイオンとマイナスイオンの双方を発生するタイプの方が使い勝手がよいと考えられていることから、本実施形態では、イオナイザー30には、プラスイオンとマイナスイオンの双方を発生するタイプを用いている。イオナイザー30が生成したイオンは、バーンインボードBIB上に供給される。このため、イオナイザー30が供給したイオンにより、帯電した半導体装置やソケットが徐々に放電されて、中和されるようになっている。
For this reason, in the
すなわち、イオナイザー30の送風口32からは、除電用のイオンを含む空気が送出される。必要であれば、送風口32から送出される風量を調整したり、イオナイザー30の設置位置を変更することで、送風口32からバーンインボードBIBまでの距離を調整したりする。
That is, the air containing the ion for static elimination is sent out from the
図2は、図1の半導体装置用作業台10上にバーンインボードBIBを乗せた状態で、このバーンインボードBIBをブラッシングすることにより、バーンインボードBIBのソケットや半導体装置の静電気を除去するための除電ブラシ100を示す図である。
FIG. 2 shows a state where the burn-in board BIB is mounted on the
この図2に示す本実施形態に係る除電ブラシ100は、導電性の材料で形成されているとともに、持ち手の部分がグランドに接続されている。具体的には、除電ブラシ100の刷毛部分である毛材部102は、柔軟性のある導電性の材料で形成されている。この毛材部102は、毛材支持部104に植設されており、さらに、この毛材支持部104の一端側にグリップ106が設けられている。
The neutralizing
グリップ106からは、接地配線110が延出しており、この除電ブラシ100をグランドに接続する。すなわち、接地配線110は、毛材部102と電気的に接続されている。毛材部102を接地配線110に接続する手法は任意であるが、例えば、毛材支持部104とグリップ106とを導電性の材料で形成することにより、毛材支持部104とグリップ106を介して毛材部102を接地配線110に接続するようにしてもよい。或いは、毛材支持部104を導電性の材料で形成するとともに、グリップ106の内部に接地配線110を埋設して、接地配線110の一端を、この毛材支持部104に接続するようにしてもよい。
A
接地配線110の他端は、抵抗112を介して、グランドに接続される。抵抗112は、帯電している半導体装置やソケットの静電気を、半導体装置が破損しない程度の速度で放電するのに適した大きさの抵抗値を有している。本実施形態では、この抵抗112の抵抗値は、1Mオームであるが、その大きさは、この目的を達成できる範囲で任意に選択可能である。
The other end of the
接地配線110の他端は、任意のグランドに接続すればよい。例えば、図1の半導体装置用作業台10とは別のグランドに接続することができる。或いは、図3に示すように、接地配線110の他端を、図1の半導体装置用作業台10の支持構造本体部20に接続することにより、グランド接続とすることも可能である。すなわち、半導体装置用作業台10の支持構造本体部20は、上述したようにグランド接続されているので、接地配線110を支持構造本体部20に接続すれば、グランド接続を実現することができる。
The other end of the
ユーザが、この除電ブラシ100で、半導体装置用作業台10上に乗せたバーンインボードBIBの上面をブラッシングすることにより、半導体装置やソケットに蓄積された静電気を、半導体装置が破損しない程度の速度で放電することができる。また、1回のブラッシングでは除電が十分でない場合も想定される場合には、ユーザはバーンインボードBIBの上面を複数回ブラッシングすることにより、必要な除電を行うことができる。
The user brushes the upper surface of the burn-in board BIB placed on the
図4は、図1の半導体装置用作業台10上にバーンインボードBIBを乗せた状態で、このバーンインボードBIBのソケットの開閉機構を開閉するためのソケット開閉治具200を示す図である。
FIG. 4 is a view showing a socket opening /
この図4に示すソケット開閉治具200は、貫通孔210が形成された本体部202を備えている。この貫通孔210の空洞内を通って、ソケット300から半導体装置が着脱されるため、貫通孔2210は半導体装置DUTが通過できる形状及び大きさで形成されている必要がある。
The socket opening /
また、本実施形態では、本体部202は、導電性の材料により形成されているとともに、バーンインボードBIB上のソケット300の外周部310を押下するのに適した形状に形成されている。本実施形態では、ソケット300の外周部310が平面視矩形状に形成されているため、ソケット開閉治具200の本体部202も平面視矩形状に形成されている。
In the present embodiment, the
ソケット300は、被試験デバイスである半導体装置DUTが着脱される装着孔320が形成されているとともに、半導体装置DUTの装着を確実ならしめるための開閉機構を備えている。本実施形態では、このソケット300は、樹脂材料で形成されている。半導体装置DUTをソケット300に装着する際には、まず、装着孔320に半導体装置DUTを挿入する。
The
装着孔320に半導体装置DUTを挿入した状態で、ソケット開閉治具200を用いて、外周部310を下方に押下する。これにより、ソケット300の開閉機構が開状態になり、被試験デバイスである半導体装置DUTがソケット300の所定位置まで挿入される。ソケット300の外周部310は、スプリング機構330により上方に付勢されており、ソケット開閉治具200による外周部310への押下がなくなると、外周部310は上方に移動し、ソケット300の開閉機構が閉状態となり、半導体装置DUTが装着された状態になる。これにより、半導体装置DUTのソケット300への装着が完了する。
In a state where the semiconductor device DUT is inserted into the mounting
被試験デバイスである半導体装置DUTのピックアップは、スポイト400を用いて行われる。すなわち、スポイト400を用いて半導体装置DUTを吸着し、ソケット300の装着孔320へ挿入する。ソケット300から半導体装置DUTを取り外す場合も、スポイト400で半導体装置DUTを吸着することにより行う。
The semiconductor device DUT, which is a device under test, is picked up using the
導通テストでコンタクト不良の発生したバーンインボードBIB上のソケット300については、ユーザは、導通を調整するために、半導体装置DUTを装着した状態のまま、ソケット300の開閉機構の開閉動作を行う。すなわちソケット300の外周部310を、ソケット開閉治具200を用いて押下した後に、押下していない状態戻す操作を、複数回繰り返すことにより、半導体装置DUTとソケット300の間の導通を調整する。このソケット300の開閉機構の開閉作業により、ソケット300や半導体装置DUTに静電気が発生し、帯電してしまう。
For the
そこで、本実施形態に係るソケット開閉治具200では、導電性の材料で形成された本体部202を、接地配線220によりグランドに接続することとしている。すなわち、この接地配線220の一端を本体部202に接続し、その他端を、抵抗230を介してグランドに接続している。抵抗230は、帯電している半導体装置DUTやソケット300の静電気を、半導体装置が破損しない程度の速度で放電するのに適した大きさの抵抗値を有している。本実施形態では、この抵抗320の抵抗値は、1Mオームであるが、その大きさは、この目的を達成できる範囲で任意に選択可能である。
Therefore, in the socket opening /
接地配線220の他端は、任意のグランドに接続すればよい。例えば、図1の半導体装置用作業台10とは別のグランドに接続することができる。或いは、図5に示すように、接地配線220の他端を、図1の半導体装置用作業台10の支持構造本体部20に接続することにより、グランド接続とすることも可能である。すなわち、半導体装置用作業台10の支持構造本体部20は、上述したようにグランド接続されているので、接地配線110を支持構造本体部20に接続すれば、グランド接続を実現することができる。
The other end of the
このようなソケット開閉治具200を用いることにより、半導体装置DUTやソケット300に発生した静電気を、半導体装置DUTを損傷しない程度の速度で放電することができる。すなわち、ソケット300の開閉機構を開閉することにより発生した静電気を、本体部202と接地配線220とを介して、徐々に放電することができる。
By using such a socket opening /
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、図6に示すように、半導体装置用作業台10の支持構造本体部20に、除電ブラシ100とソケット開閉治具200の双方の接地配線110、220を接続するようにしてもよい。これにより、除電ブラシ100とソケット開閉治具200の両方のグランドを、半導体装置用作業台10から得ることができる。また、ユーザも、半導体装置用作業台10で作業をする際に、半導体装置用作業台10の周囲に除電ブラシ100とソケット開閉治具200の双方を確保しておくことが容易になる。
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, as shown in FIG. 6, the
また、上述した実施形態では、半導体装置用作業台10は、底板22に車輪28を備えて構成されているが、車輪28は必ずしも必要なものではなく、省くことも可能である。この場合、半導体装置用作業台10は、所定の位置で固定的に使用されることとなる。
In the above-described embodiment, the
10 半導体装置用作業台
20 支持構造本体部
22 底板
24 天板
26 柱状支持部
28 車輪
30 イオナイザー
100 除電ブラシ
200 ソケット開閉治具
DESCRIPTION OF
Claims (3)
前記天板に載置された前記バーンインボードに、除電用のイオンを供給する、イオナイザーと、
前記バーンインボードをブラッシングすることにより、静電気を除去するための、除電ブラシであって、第1抵抗を介してグランドに接続される第1接地配線を有する、除電ブラシと、
を備えるとともに、
前記バーンインボードに設けられた前記ソケットは、半導体装置を着脱する際に開閉する開閉機構が設けられており、
当該半導体装置用作業台は、さらに、前記バーンインボードに設けられた前記ソケットの開閉機構の開閉を行うためのソケット開閉治具であって、第2抵抗を介してグランドに接続される第2接地配線を有する、ソケット開閉治具を、備える
ことを特徴とする半導体装置用作業台。 A support structure body having a top plate on which a burn-in board provided with a socket on which a semiconductor device is mounted is placed;
An ionizer that supplies ions for charge removal to the burn-in board placed on the top plate;
A static elimination brush for removing static electricity by brushing the burn-in board, the static elimination brush having a first ground wiring connected to the ground via a first resistor;
Provided with a,
The socket provided in the burn-in board is provided with an opening and closing mechanism that opens and closes when the semiconductor device is attached and detached.
The semiconductor device workbench is further a socket opening / closing jig for opening / closing the socket opening / closing mechanism provided on the burn-in board, and is connected to the ground via a second resistor. A workbench for semiconductor devices , comprising a socket opening / closing jig having wiring .
前記ソケット開閉治具を用いて、前記外周部を下方に押下することにより、前記開閉機構が開状態となる、ことを特徴とする請求項1に記載の半導体装置用作業台。 The socket is provided with an outer peripheral portion biased upward by a spring mechanism,
Using said socket opening jig, by pressing the outer peripheral portion downward, the opening and closing mechanism becomes the open state, the semiconductor device for workbench according to claim 1, characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138083A JP4772746B2 (en) | 2007-05-24 | 2007-05-24 | Worktable for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138083A JP4772746B2 (en) | 2007-05-24 | 2007-05-24 | Worktable for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008292304A JP2008292304A (en) | 2008-12-04 |
| JP4772746B2 true JP4772746B2 (en) | 2011-09-14 |
Family
ID=40167182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007138083A Expired - Fee Related JP4772746B2 (en) | 2007-05-24 | 2007-05-24 | Worktable for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4772746B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166380A (en) * | 1986-12-27 | 1988-07-09 | Sony Corp | Recording system for video signal |
| JPH05129480A (en) * | 1991-11-01 | 1993-05-25 | Mitsubishi Electric Corp | IC socket, burn-in board, burn-in furnace, and handler |
| JP4812057B2 (en) * | 2000-11-30 | 2011-11-09 | 一雄 岡野 | Pipe ionizer |
| JP4314902B2 (en) * | 2003-06-30 | 2009-08-19 | 住友電気工業株式会社 | Burn-in method |
-
2007
- 2007-05-24 JP JP2007138083A patent/JP4772746B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008292304A (en) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332927B2 (en) | Apparatus for temporary thermal coupling of an electronic device to a heat sink during test | |
| KR101599049B1 (en) | Semiconductor chip testing device | |
| KR100335331B1 (en) | Solder ball mounting apparatus and method | |
| TWI427295B (en) | Probe device and detection method | |
| JP2009117441A (en) | Work holding device | |
| US20130244462A1 (en) | Power socket and electrical connector assembly | |
| US20100132736A1 (en) | Test Cell Conditioner (TCC) Surrogate Cleaning Device | |
| KR102007802B1 (en) | Mounting apparatus for micro LED | |
| CN1969192A (en) | Socket cover and test interface | |
| TW200302535A (en) | Charge elimination mechanism of carrying platform and inspection apparatus | |
| TW200946922A (en) | Test system and probe apparatus | |
| CN101579856A (en) | Bad crystal grain selecting machine and method thereof | |
| CN102511008B (en) | Test device with electrostatic discharge capability | |
| JP4772746B2 (en) | Worktable for semiconductor devices | |
| JPH077072A (en) | Substrate attachment / detachment method and attachment / detachment mechanism in electrostatic chuck device | |
| CN110133415B (en) | Test mechanism and test device with same | |
| JP2014006097A (en) | Socket, tray, substrate assembly, and electronic part testing device | |
| US20020186016A1 (en) | Electrification quantity measurement apparatus, electrification quantity measurement method, static electricity discharge detection apparatus, and static electricity discharge detection method | |
| KR20110071617A (en) | Test cell conditioner replacement cleaning device | |
| JP2008028253A (en) | Wafer mounting table | |
| US11020811B2 (en) | Solder removal from semiconductor devices | |
| KR20080085656A (en) | Hit block | |
| JPH10213624A (en) | Method and apparatus for burn-in | |
| JP6852171B2 (en) | measuring device | |
| JP3781575B2 (en) | Conductive ball mounting apparatus and mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |