JP4779976B2 - Manufacturing method of electronic parts - Google Patents
Manufacturing method of electronic parts Download PDFInfo
- Publication number
- JP4779976B2 JP4779976B2 JP2007002630A JP2007002630A JP4779976B2 JP 4779976 B2 JP4779976 B2 JP 4779976B2 JP 2007002630 A JP2007002630 A JP 2007002630A JP 2007002630 A JP2007002630 A JP 2007002630A JP 4779976 B2 JP4779976 B2 JP 4779976B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- displacement
- voltage
- electronic component
- stacking direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、電子部品の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component.
この種の電子部品の製造方法として、絶縁層と導体層とを積層し焼成一体化したペレットを有する積層型電子部品の、ペレットの内部構造の良否を超音波顕微鏡で検査する超音波検査工程を含む積層型電子部品の製造方法が知られている(例えば、特許文献1参照)。
上記特許文献1に記載された超音波検査工程は、積層型電子部品に超音波を照射して、反射した音波の強度や時間などを検出することにより、積層型電子部品を破壊することなく、内部に発生したクラックを発見するものである。 The ultrasonic inspection process described in Patent Document 1 irradiates the multilayer electronic component with ultrasonic waves and detects the intensity and time of the reflected sound wave without destroying the multilayer electronic component. It is to discover cracks that have occurred inside.
ところで、電子部品の内部に発生するクラックには、誘電体材料の電歪現象に起因するものがある。すなわち、電圧印加で生ずる歪み(電歪)により、誘電体層にクラックが生じることがある。電歪現象により発生するクラック(以下、電歪クラックと称する)は、1μm程度の極めて微小なクラックであることが多い。このため、超音波探傷技術を用いた検査では、電歪クラックを精度良く検出できず、スクリーニングを適切に行うことができない懼れがある。 By the way, some cracks generated inside the electronic component are caused by the electrostriction phenomenon of the dielectric material. That is, cracks may occur in the dielectric layer due to distortion (electrostriction) generated by voltage application. Cracks generated by the electrostrictive phenomenon (hereinafter referred to as electrostrictive cracks) are often extremely minute cracks of about 1 μm. For this reason, in an inspection using ultrasonic flaw detection technology, electrostriction cracks cannot be detected with high accuracy, and screening may not be performed appropriately.
本発明は、電歪クラックの発生を精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することを課題とする。 It is an object of the present invention to provide a method for manufacturing an electronic component capable of appropriately performing screening by accurately detecting the occurrence of electrostrictive cracks and improving the manufacturing yield.
本発明者らは、上記課題を達成するために鋭意検討をした結果、誘電体層と電極層とが積層されてなる積層体では、内部に電歪クラックが発生した場合、電圧を印加したときの積層体の積層方向での変位量の印加電圧に対する変化率に変化が見られることを見出し、本発明に至った。 As a result of intensive investigations to achieve the above-mentioned problems, the inventors of the present invention have a laminated body in which a dielectric layer and an electrode layer are laminated. It has been found that a change is observed in the rate of change of the amount of displacement in the stacking direction of the stacked body with respect to the applied voltage, leading to the present invention.
本発明は、誘電体層と電極層とが積層されてなる積層体を有する電子部品の製造方法であって、所定の電圧を印加していく耐電圧試験の際に、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定する工程と、変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする。 The present invention relates to a method for manufacturing an electronic component having a laminate in which a dielectric layer and an electrode layer are laminated, and a predetermined voltage is applied during a withstand voltage test in which a predetermined voltage is applied. While measuring the amount of displacement in the stacking direction at a predetermined position on one surface intersecting the stacking direction of the stack, and determining and screening for the occurrence of electrostriction cracks based on the rate of change of the amount of displacement with respect to the applied voltage; It is characterized by providing.
本発明では、耐電圧試験のときに、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、電歪クラックが発生したことを精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体を確実に取り除くことができ、製造歩留まりを向上させることができる。また、本発明では、耐電圧試験と同時に積層体の積層方向での変位量を測定するので、工程を簡略化することができる。 In the present invention, during the withstand voltage test, the displacement amount in the stacking direction at a predetermined position on one surface intersecting the stacking direction of the laminate is measured while applying a predetermined voltage. Then, based on the rate of change of the measured displacement amount with respect to the applied voltage, the presence or absence of the occurrence of electrostriction cracks is judged and screened. For this reason, it is possible to accurately detect that an electrostrictive crack has occurred and perform screening appropriately. As a result, the object to be inspected in which the electrostrictive crack has occurred can be surely removed, and the manufacturing yield can be improved. Moreover, in this invention, since the displacement amount in the lamination direction of a laminated body is measured simultaneously with a withstand voltage test, a process can be simplified.
好ましくは、スクリーニングする工程において、変位量を印加電圧に対して2階微分した値のSN比に基づいて、該SN比が1より大きい場合に電歪クラックが発生しているとして判断する。この場合には、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便に判断することができる。 Preferably, in the screening step, based on the SN ratio of the value obtained by second-order differentiation of the displacement amount with respect to the applied voltage, it is determined that an electrostriction crack has occurred when the SN ratio is greater than 1. In this case, when determining the presence or absence of a crack based on the rate of change of the displacement amount with respect to the applied voltage, it can be easily determined.
好ましくは、変位量の測定には、レーザ変位計を用いる。この場合には、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。 Preferably, a laser displacement meter is used for measuring the amount of displacement. In this case, since the displacement amount can be measured more accurately, the presence / absence of a crack can be determined more reliably.
本発明によれば、電歪クラックを精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することができる。 According to the present invention, it is possible to provide a method of manufacturing an electronic component capable of appropriately performing screening by detecting electrostriction cracks with high accuracy and improving the manufacturing yield.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
図1は、本実施形態に係る製造方法が適用される積層セラミックスコンデンサの断面図である。この積層セラミックスコンデンサ1は、誘電体層2と内部電極層3とが交互に積層された略直方体の積層体4と、この積層体4の積層方向に交わる方向の両端面に形成された各端子電極5,6とを備える。
FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor to which the manufacturing method according to this embodiment is applied. The multilayer ceramic capacitor 1 includes a substantially rectangular
誘電体層2は、電歪特性を有する例えば、BaTiO3系、Ba(Ti,Zr)O3系、(Ba,Ca)TiO3系などの誘電体材料からなり、内部電極層3に挟まれる誘電体層2の厚みは、例えば、18.5μmに薄層化されている。また、内部電極層3は、誘電体材料の種類により異なるが、Ni、Cuなどの卑金属材料やPt,Agなどの貴金属材料からなり、誘電体層2を介して対向配置される。この対向配置される各内部電極層3は、各々別々の各端面に引き出され各端子電極5,6に電気的に接続される。各端子電極5,6は多層化されており、積層体4に接する部分では、例えば、Cu,Ni、Ag−Pdなどを用い、その外側にはNi−Snなどのめっきが施される。
The
続いて、図2を参照して、本実施形態に係る積層セラミックスコンデンサの製造方法について説明する。図2は、本実施形態に係る積層セラミックスコンデンサの製造方法のフローを示す図である。 Then, with reference to FIG. 2, the manufacturing method of the multilayer ceramic capacitor which concerns on this embodiment is demonstrated. FIG. 2 is a diagram showing a flow of a method for manufacturing a multilayer ceramic capacitor according to the present embodiment.
積層セラミックスコンデンサ1の製造においては、まず、誘電体層2を形成するためのセラミックスペースト、内部電極層3を形成するための内部電極ペーストをそれぞれ準備する。
In manufacturing the multilayer ceramic capacitor 1, first, a ceramic paste for forming the
セラミックスペーストは、誘電体層2を構成する誘電体材料の原料に有機ビヒクルなどを混合・混錬して得ることができる。誘電体材料の原料としては、例えば、誘電体材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物などの組み合わせが挙げられる。
The ceramic paste can be obtained by mixing and kneading an organic vehicle or the like with the raw material of the dielectric material constituting the
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂などが挙げられる。また、溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール、メチルエチルケトンなどの有機溶剤が挙げられる。 The organic vehicle includes a binder and a solvent. Examples of the binder include ethyl cellulose, polyvinyl butyral, acrylic resin, and the like. Examples of the solvent include organic solvents such as terpineol, butyl carbitol, acetone, toluene, xylene, ethanol, and methyl ethyl ketone.
また、セラミックスペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などが必要に応じて含有されていてもよい。 In addition to the above, the ceramic paste may contain various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as necessary.
内部電極ペーストは、内部電極層3を構成するための導電材料と有機ビヒクルとを混合・混錬したものである。導電材料としては、上述したような金属材料を用い、球状やリン片状などの種々の形状のものを適用できる。また、内部電極ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミックスグリーンシート及び内部電極ペースト層の体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、この応力に基づくクラックや反りなどの不具合を抑制することが可能となる。
The internal electrode paste is obtained by mixing and kneading a conductive material for forming the
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ブチルカルビトール、ケロシン、アセトンなどが挙げられる。 The organic vehicle includes a binder and a solvent. Examples of the binder include ethyl cellulose, acrylic resin, polyvinyl butyral, polyvinyl acetal, polyvinyl alcohol, polyolefin, polyurethane, polystyrene, and copolymers thereof. Examples of the solvent include terpineol, butyl carbitol, kerosene, acetone and the like.
内部電極ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル(BBP)などのフタル酸エステル、アジピン酸、リン酸エステル、グリコール類などが適用できる。 A plasticizer may be appropriately contained in the internal electrode paste. As the plasticizer, for example, phthalic acid esters such as benzylbutyl phthalate (BBP), adipic acid, phosphoric acid esters, glycols, and the like can be applied.
続いて、上述したセラミックスペースト及び内部電極ペーストを準備した後、まず、例えば、PETなどからなるキャリアシート上にセラミックスペーストをドクターブレード法などの公知の方法でセラミックスグリーンシートを形成する(ステップS1:シート成形工程)。そして、セラミックスグリーンシート上に内部電極ペーストをスクリーン印刷法などの公知の方法で複数の内部電極パターンを形成する(ステップS3:内部電極形成工程)。 Subsequently, after preparing the above-described ceramic paste and internal electrode paste, first, a ceramic green sheet is formed on the carrier sheet made of PET or the like by a known method such as a doctor blade method (step S1: Sheet forming process). Then, a plurality of internal electrode patterns are formed on the ceramic green sheet by a known method such as a screen printing method (step S3: internal electrode formation step).
続いて、内部電極パターンが形成されたセラミックスグリーンシートを所定の大きさに揃えて所定の枚数で積層し、積層方向から加圧してグリーン積層体を得る(ステップS5:積層・プレス工程)。そして、グリーン積層体を切断機で所定の大きさのチップに切断しグリーンチップを得る(ステップS7:切断工程)。 Subsequently, the ceramic green sheets on which the internal electrode patterns are formed are stacked in a predetermined size and stacked in a predetermined number, and pressed from the stacking direction to obtain a green stacked body (step S5: stacking / pressing step). Then, the green laminate is cut into chips of a predetermined size with a cutting machine to obtain green chips (step S7: cutting step).
続いて、グリーンチップから、各部に含まれるバインダーを除去した後(脱バインダー)、このグリーンチップを焼成する(ステップS9:焼成工程)。この焼成により、セラミックスグリーンシートから誘電体層2が、また、内部電極ペースト層から内部電極層3がそれぞれ形成された積層体4が得られる。脱バインダーは、グリーンチップを、空気中、又は、N2及びH2の混合ガスなどの還元雰囲気中で、200〜600℃程度に加熱することにより行うことができる。また、焼成は、脱バインダー後のグリーンチップを、例えば、還元雰囲気下で1100〜1300℃程度に加熱することにより行うことができる。そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて800〜1100℃、2〜10時間保持するアニール処理を施す。
Subsequently, after removing the binder contained in each part from the green chip (debinding), the green chip is fired (step S9: firing process). By this firing, a
続いて、積層体4の両端部に導電性ペーストを塗布して焼付けし、さらにめっきを施すことにより端子電極5,6を形成する(ステップS11:端子電極形成工程)。導電性ペーストは、Cuを主成分とする金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、Ni、Ag−PdあるいはAgを主成分とするものであってもよい。めっきは、Ni,Sn,Ni−Sn合金,Sn−Ag合金,Sn−Bi合金などの金属めっきを施すことができる。また、金属めっきは、例えば、NiとSnとで2層以上形成した多層構造としても良い。以上により、図1に示されるような構成の複数の積層セラミックスコンデンサ1が得られる。
Subsequently, a conductive paste is applied and baked on both ends of the
続いて、得られた積層セラミックスコンデンサ1(被検査体)について、耐電圧検査及びクラック検査を行う(ステップS13:耐電圧及びクラック検査工程)。ここでは、耐電圧試験、すなわち積層セラミックスコンデンサの定格電圧を超える所定の試験電圧を印加し、絶縁破壊又は破損がないかを調べる(耐電圧検査)。さらに、被検査体に電歪クラックが発生したか否かを調べる(クラック検査)。そして、これらの結果に基づいて、被検査体をスクリーニングする。 Subsequently, withstand voltage inspection and crack inspection are performed on the obtained multilayer ceramic capacitor 1 (inspected object) (step S13: withstand voltage and crack inspection step). Here, a withstand voltage test, that is, a predetermined test voltage exceeding the rated voltage of the multilayer ceramic capacitor is applied to examine whether there is any dielectric breakdown or damage (withstand voltage test). Further, it is examined whether or not an electrostrictive crack has occurred in the object to be inspected (crack inspection). Based on these results, the test object is screened.
以下、図3及び図4を参照して、クラック検査について、詳細に説明する。図3は、耐電圧及びクラック検査工程における測定装置の概略を示す図である。図4は、図3に示す測定装置による被検査体の測定位置を示す図である。耐電圧試験自体については、既知であるため、詳細な説明は省略する。 Hereinafter, the crack inspection will be described in detail with reference to FIGS. 3 and 4. FIG. 3 is a diagram showing an outline of the measuring apparatus in the withstand voltage and crack inspection process. FIG. 4 is a diagram showing the measurement position of the object to be inspected by the measuring apparatus shown in FIG. Since the withstand voltage test itself is already known, detailed description thereof is omitted.
まず、耐電圧試験として上記所定の試験電圧を印加する際に、被検査体の積層方向での変位量を測定する。ここでは、被検査体7を所定の冶具(図示せず)に、被検査体7の積層方向に交わる測定面が上方を向くように固定し、各端子電極5,6に外部端子8,9を電気的に接続する。次に、外部端子8,9を介して、被検査体7に昇圧可能な電源11から上記所定の試験電圧を印加する。試験電圧は、所定の昇圧速度(例えば、100V/sec)にて印加する。上記所定の昇圧速度は、100V/secよりも高くてもよく、例えば、100V/0.1secであってもよい。
First, when the predetermined test voltage is applied as a withstand voltage test, the amount of displacement in the stacking direction of the object to be inspected is measured. Here, the
そして、昇圧の開始と同時に被検査体7の上方に配置されたレーザ変位計12により、被検査体7の測定面における積層方向での変位量を測定する。ここで使用するレーザ変位計12は市販のものを使用することができる。図4に示されるように変位量の測定位置は、被検査体7の測定面における、略中央部Pに設定されている。変位量の測定位置は、略中央部P1に限られることなく、任意に設定することができる。例えば、積層方向から見たときに内部電極層3の側端部に対応する略角部に変位量の測定位置を設定してもよい。
Then, the displacement amount in the stacking direction on the measurement surface of the
そして、変位計測定器13により出力された、被検査体7の測定面の略中央部Pにおける変位量の変化率に基づいてクラックの有無を判断してスクリーニングする。具体的には、測定位置(略中央部P)における変位量を印加電圧に対して2階微分した値のSN比を算出し、算出したSN比が1より大きい場合に電歪クラックが発生していると判断し、算出したSN比が1以下の場合に電歪クラックが発生していないと判断する。
Then, screening is performed by determining the presence or absence of cracks based on the change rate of the displacement amount at the substantially central portion P of the measurement surface of the inspected
電歪効果を有する誘電体材料を用いた積層セラミックスコンデンサは、端子電極に電圧を印加すると、印加電圧に応じて内部電極に挟まれた誘電体層が積層方向に沿って伸びることが知られている。したがって、測定位置Pも印加電圧に応じて積層方向に所定量変位することとなるが、本発明者らが検討した結果、後述するように、積層セラミックスコンデンサの内部に電歪クラックが発生すると、印加電圧に対する積層方向での変位量の変化が特異的に変化することを見出した。 A multilayer ceramic capacitor using a dielectric material having an electrostrictive effect is known to have a dielectric layer sandwiched between internal electrodes extending in the stacking direction according to the applied voltage when a voltage is applied to a terminal electrode. Yes. Therefore, although the measurement position P is also displaced by a predetermined amount in the stacking direction according to the applied voltage, as a result of the study by the present inventors, as described later, when an electrostrictive crack occurs in the multilayer ceramic capacitor, It was found that the amount of displacement in the stacking direction with respect to the applied voltage changes specifically.
そのため、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られる場合には、被検査体には電歪クラックが発生したと判断することができる。一方で、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られない場合には、被検査体には電歪クラックが発生しなかったと判断することができる。 Therefore, when a specific change is seen in the change in the amount of displacement in the stacking direction at the measurement position with respect to the applied voltage, it can be determined that an electrostrictive crack has occurred in the object to be inspected. On the other hand, when no specific change is observed in the change in the amount of displacement in the stacking direction at the measurement position with respect to the applied voltage, it can be determined that no electrostrictive crack has occurred in the object to be inspected.
本実施形態では、積層方向での変位量の印加電圧に対する変化に特異的な変化が見られるか否かを、測定位置(略中央部P)における変位量を印加電圧に対して2階微分した値のSN比に基づいて判断している。SN比が1より大きい場合には、特異的な変化が見られるとし、電歪クラックが発生したと判断する。SN比が1以下である場合には、特異的な変化が見られないとし、電歪クラックが発生してなかったと判断する。測定位置における変位量を印加電圧に対して1階微分した値に基づいて判断することもできるが、2階微分した値に基づいて判断する方が、より適切に特異的な変化が見られるか否かを判断することができる。 In the present embodiment, whether or not a specific change is observed in the change of the displacement amount with respect to the applied voltage in the stacking direction is obtained by second-order differentiation of the displacement amount at the measurement position (substantially central portion P) with respect to the applied voltage. Judgment is made based on the SN ratio of the values. If the S / N ratio is greater than 1, it is determined that a specific change is observed, and it is determined that an electrostrictive crack has occurred. When the S / N ratio is 1 or less, it is determined that no specific change is observed, and no electrostrictive crack has occurred. Although it is possible to judge based on the value obtained by first-order differentiation of the displacement at the measurement position with respect to the applied voltage, is it more appropriate to see a specific change if judged based on the value obtained by second-order differentiation? It can be determined whether or not.
続いて、耐電圧試験及びクラックの有無によりスクリーニングされた被検査体について、その外観を検査(ステップS15:外観検査工程)する。外観検査は、カメラや目視により被検査体の外観に欠けた部分などが存在しないかを確認するものである。外観検査によりスクリーニングされた良品被検査体が積層セラミックスコンデンサとして、出荷されることとなる。 Subsequently, the appearance of the inspection object screened by the withstand voltage test and the presence / absence of cracks is inspected (step S15: appearance inspection step). The appearance inspection is to confirm whether or not there is a portion lacking in the appearance of the object to be inspected by a camera or visual inspection. A non-defective product inspected by visual inspection is shipped as a multilayer ceramic capacitor.
以上のように、本実施形態によれば、耐電圧試験のときに、所定の試験電圧を印加しながら被検査体7(積層セラミックスコンデンサ1)の積層体4の積層方向に交わる一面の所定位置(略中央部P)における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、極めて微小な電歪クラックが発生していても当該電歪クラックの発生を精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体7を確実に取り除くことができ、製造歩留まりを向上させることができる。
As described above, according to the present embodiment, during a withstand voltage test, a predetermined position on one surface that intersects the stacking direction of the
本実施形態では、被検査体7(積層セラミックスコンデンサ1)の耐電圧試験と同時に積層体4の積層方向での変位量を測定するので、変位量を測定するためだけに所定の電圧を印加する必要はなく、検査工程を簡略化することができる。
In the present embodiment, the displacement amount in the stacking direction of the
本実施形態では、クラック検査工程において、変位量を印加電圧に対して2階微分した値のSN比に基づいて、該SN比が1より大きい場合にクラックが存在しているとして判断している。これにより、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便且つより一層適切に判断することができる。 In the present embodiment, in the crack inspection process, it is determined that a crack is present when the SN ratio is greater than 1 based on the SN ratio obtained by second-order differentiation of the displacement with respect to the applied voltage. . Thereby, when determining the presence or absence of a crack based on the change rate with respect to the applied voltage of a displacement amount, it can be determined simply and more appropriately.
本実施形態では、レーザ変位計を用いて変位量を測定している。これにより、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。 In this embodiment, the amount of displacement is measured using a laser displacement meter. Thereby, since the displacement amount can be measured more accurately, the presence or absence of a crack can be determined more reliably.
続いて、本発明に係る電子部品の製造方法について、実施例を示して更に詳細に説明する。なお、本発明はこれらの実施例に限定されるものではない。 Next, the method for manufacturing an electronic component according to the present invention will be described in more detail with reference to examples. The present invention is not limited to these examples.
まず、上述した手順により被検査体となる複数の積層セラミックスコンデンサを得た。ここで、積層セラミックスコンデンサは、BaTiO2系の高誘電率セラミックスを誘電体材料として用いた容量が0.47μF、定格電圧16V、層間厚み2.6μmの1608形状(長さ1.6mm、幅0.8mm、高さ0.8mm)のものである。 First, a plurality of multilayer ceramic capacitors to be inspected were obtained by the procedure described above. Here, the multilayer ceramic capacitor has a 1608 shape (length: 1.6 mm, width: 0) having a capacitance of 0.47 μF, a rated voltage of 16 V, and an interlayer thickness of 2.6 μm using a BaTiO 2 -based high dielectric constant ceramic as a dielectric material. .8 mm, height 0.8 mm).
続いて、複数の被検査体7に定格電圧16Vを超える100Vの試験電圧を印加して耐電圧試験を行ない、同時に、各被検査体7の積層方向での変位量を測定した。
Subsequently, a withstand voltage test was performed by applying a test voltage of 100 V exceeding the rated voltage of 16 V to the plurality of inspected
試験電圧の印加及び変位量の測定は、上述したように図3に示される測定装置を用いて以下のような手順で変位量を測定した。まず、被検査体7を冶具により被検査体7の積層方向に交わる測定面が上側を向くように各端子電極を狭持して測定装置の支持台に固定し、冶具に電源11から延びた外部端子8,9を電気的に接続した。そして、被検査体7に電源11から50V/secの昇圧速度で100Vまで電圧を印加して、被検査体7の上方に配置されたレーザ変位計(株式会社キーエンス社製 LK−G10)12により、被検査体7の測定面における積層方向での変位量を測定した。測定は、図4に示される測定面の略中央部Pについて行った。
As described above, the test voltage was applied and the displacement amount was measured using the measuring apparatus shown in FIG. 3 according to the following procedure. First, the object to be inspected 7 was fixed to the support base of the measuring apparatus by holding each terminal electrode so that the measurement surface intersecting the stacking direction of the object to be inspected 7 was facing upward by the jig, and extended from the
図5に測定結果を示す。図5は、試験電圧に対する変位量の変化を示す線図である。また、変位量を印加電圧に対して1階微分した結果を図6に示し、変位量を印加電圧に対して2階微分した結果を図7に示す。 FIG. 5 shows the measurement results. FIG. 5 is a diagram showing a change in displacement with respect to a test voltage. FIG. 6 shows the result of first-order differentiation of the displacement with respect to the applied voltage, and FIG. 7 shows the result of second-order differentiation of the displacement with respect to the applied voltage.
図5〜7にて実線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していることが確認された。これに対して、図5〜7にて破線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していないことが確認された。 When the cross section was observed while polishing the sample having the characteristics indicated by the solid line in FIGS. 5 to 7, it was confirmed that a crack was generated. On the other hand, when the cross section was observed while polishing the sample having the characteristics indicated by the broken line in FIGS. 5 to 7, it was confirmed that no crack was generated.
以上により、積層方向での変位量の印加電圧に対する変化率に基づいて、電歪クラックの発生の有無を判断することができることが分かった。 From the above, it has been found that the presence or absence of electrostrictive cracks can be determined based on the rate of change of the amount of displacement in the stacking direction with respect to the applied voltage.
1…積層セラミックスコンデンサ、2…誘電体層、3…内部電極層、4…積層体、5,6…端子電極、7…被検査体、8,9…外部端子、11…電源、12…レーザ変位計、13…変位計測定器。 DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor, 2 ... Dielectric layer, 3 ... Internal electrode layer, 4 ... Laminated body, 5, 6 ... Terminal electrode, 7 ... Test object, 8, 9 ... External terminal, 11 ... Power supply, 12 ... Laser Displacement meter, 13 ... Displacement measuring instrument.
Claims (4)
所定の電圧を印加していく耐電圧試験の際に、前記所定の電圧を印加しながら前記積層体の積層方向に交わる一面の所定位置における前記積層方向での変位量を測定する工程と、
前記変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする電子部品の製造方法。 A method of manufacturing an electronic component having a laminate in which a dielectric layer and an electrode layer are laminated,
A step of measuring a displacement amount in the stacking direction at a predetermined position on one surface intersecting the stacking direction of the stacked body while applying the predetermined voltage during a withstand voltage test in which a predetermined voltage is applied;
And a step of screening based on a rate of change of the displacement amount with respect to the applied voltage to determine whether or not an electrostriction crack has occurred.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007002630A JP4779976B2 (en) | 2007-01-10 | 2007-01-10 | Manufacturing method of electronic parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007002630A JP4779976B2 (en) | 2007-01-10 | 2007-01-10 | Manufacturing method of electronic parts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008171949A JP2008171949A (en) | 2008-07-24 |
| JP4779976B2 true JP4779976B2 (en) | 2011-09-28 |
Family
ID=39699782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007002630A Active JP4779976B2 (en) | 2007-01-10 | 2007-01-10 | Manufacturing method of electronic parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4779976B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5768782B2 (en) * | 2012-08-10 | 2015-08-26 | 株式会社村田製作所 | Mounting board land structure and mounting board vibration noise reduction method |
| US9374901B2 (en) | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
| JP7431864B2 (en) | 2020-01-20 | 2024-02-15 | 京セラ株式会社 | Spacers for double glazing and double glazing |
| KR20230027599A (en) | 2021-08-19 | 2023-02-28 | 삼성전기주식회사 | Defect detection device of electronic components and defect detection method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196475A (en) * | 1984-10-17 | 1986-05-15 | Taiyo Yuden Co Ltd | Screening method of ceramic capacitor |
| JPH04223102A (en) * | 1990-12-25 | 1992-08-13 | Nippon Soken Inc | Manufacture of layer-built dielectric |
| JPH07111935B2 (en) * | 1991-07-30 | 1995-11-29 | 関西日本電気株式会社 | Method for manufacturing laminated electronic component |
| JP3521499B2 (en) * | 1993-11-26 | 2004-04-19 | 日本碍子株式会社 | Piezoelectric / electrostrictive film type element |
| JPH07174802A (en) * | 1993-12-16 | 1995-07-14 | Murata Mfg Co Ltd | Method for detecting internal crack in electronic part |
| JP3254624B2 (en) * | 1996-05-31 | 2002-02-12 | 株式会社山武 | Stick-slip detection method and detection device |
| JP2000150328A (en) * | 1998-11-17 | 2000-05-30 | Tdk Corp | Screening method for laminated ceramic capacitor |
-
2007
- 2007-01-10 JP JP2007002630A patent/JP4779976B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008171949A (en) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5711696B2 (en) | Multilayer ceramic electronic components | |
| US9870866B2 (en) | Multilayer electronic component | |
| JP5835150B2 (en) | Multilayer ceramic capacitor | |
| US9870865B2 (en) | Multilayer ceramic capacitor including a perovskite compound | |
| KR101426705B1 (en) | Ceramic electronic component | |
| US9997297B2 (en) | Multilayer electronic component | |
| US9991054B2 (en) | Multilayer electronic component | |
| JP5655036B2 (en) | Dielectric ceramics, dielectric ceramic manufacturing method and multilayer ceramic capacitor | |
| JP6812677B2 (en) | Laminated electronic components | |
| US9978521B2 (en) | Multilayer electronic component | |
| JP2017059820A (en) | Laminated electronic component | |
| JP2017059630A (en) | Laminate electronic component | |
| JP2009135322A (en) | Defect detecting method for multilayer electronic component, and method of manufacturing multilayer electronic component | |
| JP4779976B2 (en) | Manufacturing method of electronic parts | |
| CN113424281B (en) | Laminated ceramic electronic component | |
| JP4433010B2 (en) | Feedthrough capacitor and method of manufacturing feedthrough capacitor | |
| JP2011029272A (en) | Method of manufacturing electronic component, and inspection method of electronic component | |
| JP6116862B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP5887919B2 (en) | Electrode sintered body and laminated electronic component | |
| JP2008124276A (en) | Manufacturing method for electronic component | |
| JP7606330B2 (en) | Multilayer Electronic Components | |
| JP2008192994A (en) | Method of manufacturing electronic component | |
| JP2009164189A (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP4853316B2 (en) | Manufacturing method of electronic parts | |
| JP2017040563A (en) | Particulate matter detection sensor and method for manufacturing particulate matter detection sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4779976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |