JP4780587B2

JP4780587B2 - 検証プログラム、検証装置及び検証方法

Info

Publication number: JP4780587B2
Application number: JP2006135103A
Authority: JP
Inventors: 進近藤; 裕資川本
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2006-05-15
Filing date: 2006-05-15
Publication date: 2011-09-28
Anticipated expiration: 2026-05-15
Also published as: JP2007305036A

Description

本発明は、電子部品試験装置におけるテストヘッド本体と電子部品の複数の外部端子が接続される複数の接続端子とを電気的に接続する配線の設計を検証するプログラム、検証装置及び検証方法に関する。

従来、電子部品試験装置としては、例えば、テストヘッド本体とＩＣデバイス等の被試験電子部品の複数の外部端子が接続される複数の接続端子とを備えるものが使用されている。テストヘッド本体と複数の接続端子とを電気的に接続する配線は、電子部品試験装置の仕様や、被試験電子部品の種類によりそれぞれ異なる仕様に基づいて決定されるものであるため、電子部品試験装置で被試験電子部品の試験を行うにあたり、試験に使用する電子部品試験装置及び被試験電子部品の種類に応じて当該配線の設計をする必要がある。

その配線設計に誤りがあると、被試験電子部品について所望の試験をすることができないおそれがあるため、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証する必要がある。すなわち、その配線設計について、電子部品試験装置や被試験電子部品の仕様等に基づいて検証する必要がある。従来、配線設計を検証する方法として、プリント配線板（パフォーマンスボード）の設計回路図を目視により検証する方法が採用されている。

しかしながら、従来の目視による検証方法では、パフォーマンスボードの配線設計を検証するオペレータの知識レベル、そのオペレータの有する情報や記憶等によって、接続先の妥当性の判断が左右されてしまい、設計結果に対する検証が十分でなかった。

また、電子部品試験装置や被試験電子部品の仕様を理解した上で、適切な接続先を決定するという作業は困難であり、配線設計の確認ミスや確認漏れが生じることがあった。そのような場合に、被試験電子部品について電子部品試験装置を用いた所望の試験を行うことができないという問題があった。

このような実情に鑑みて、本発明は、テストヘッド本体と被試験電子部品の複数の外部端子が接続される複数の接続端子とを接続する配線の設計を確実に検証することのできる検証プログラム、検証装置及び検証方法を提供することを目的とする。

上記課題を解決するために、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する機能をコンピュータに実現させるための検証プログラムであって、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、前記取得した検証情報と設計情報とを照合する機能とを前記コンピュータに実現させることを特徴とする検証プログラムを提供する（請求項１）。

上記発明（請求項１）によれば、コンピュータにより配線の設計を検証することができるため、従来の目視による検証のように確認ミスや確認漏れが生じるおそれもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明（請求項１）によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。

ここで、本発明において「接続先を所定の基準で分類した接続先群」とは、例えば、接続先が高速信号ピンであるか、電源ピンであるか、グラウンドであるか等により分類した接続先のピンや部品等の属性等を意味するものである。

上記発明（請求項１）においては、前記検証情報を取得する機能は、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報を取得する機能は、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい（請求項２）。

上記発明（請求項２）によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を確実に検証することができる。

上記発明（請求項１，２）においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報を取得する機能は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項３）。

上記発明（請求項３）によれば、テストヘッド本体とソケット又はプローブカードの複数の端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。

また、上記発明（請求項１，２）においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報を取得する機能は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項４）。

上記発明（請求項４）によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。

上記発明（請求項１〜４）においては、前記照合した結果を表示する機能をさらに前記コンピュータに実現させることが好ましい（請求項５）。かかる発明（請求項５）によれば、照合結果が表示されるため、配線設計の正否を視覚的に判断することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。

ここで、本発明においては、照合した結果以外にも、配線設計が正常である場合に複数の接続端子のそれぞれが電気的に接続される接続先に関する情報、配線設計に誤りがある場合に複数の接続端子のそれぞれが電気的に接続されるべき接続先の属する接続先群に関する情報等が表示されるようにしてもよい。

また、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する装置であって、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、前記記憶部に記憶された検証情報を取得する検証情報取得部と、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部とを備えることを特徴とする検証装置を提供する（請求項６）。

上記発明（請求項６）によれば、従来の目視による検証のように確認漏れが生じることもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明（請求項６）によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。

上記発明（請求項６）においては、前記検証情報取得部は、前記記憶部に記憶された、前記複数の接続端子のうちの一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報取得部は、前記配線の設計に基づいて、前記一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい（請求項７）。

上記発明（請求項７）によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。

上記発明（請求項６，７）においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報取得部は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項８）。

上記発明（請求項８）によれば、テストヘッド本体とソケット又はプローブカードの複数の接続端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。

また、上記発明（請求項６，７）においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項９）。

上記発明（請求項９）によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。

上記発明（請求項６〜９）においては、前記照合部による照合結果を表示する表示部をさらに備えることが好ましい（請求項１０）。かかる発明（請求項１０）によれば、照合結果が表示部に表示されるため、配線設計の正否を視覚的に判断することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。

さらに、本発明は、テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する方法であって、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、前記取得した検証情報と設計情報とを照合するステップとを有することを特徴とする検証方法を提供する（請求項１１）。

上記発明（請求項１１）によれば、従来の目視による検証のように確認漏れが生じるおそれもなく、確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。また、一般に、テストヘッド本体と複数の接続端子とを電気的に接続する配線の設計は、被試験電子部品の仕様に基づいて複数の配線設計を得ることができ、それらはすべて配線設計の結果として許容範囲内のものであるが、上記発明（請求項１１）によれば、設計情報と照合する検証情報が、接続先の属する接続先群に関する情報という曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線設計を検証することができる。

上記発明（請求項１１）においては、前記検証情報を取得するステップにおいて、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、前記設計情報を取得するステップにおいて、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することが好ましい（請求項１２）。

上記発明（請求項１２）によれば、配線設計における複数の接続端子の接続先を一つずつ順に検証することができるため、より確実にテストヘッド本体と複数の接続端子とを電気的に接続する配線の設計を検証することができる。

上記発明（請求項１１，１２）においては、前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、前記設計情報を取得するステップは、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項１３）。

上記発明（請求項１３）によれば、テストヘッド本体とソケット又はプローブカードの複数の接続端子とを電気的に接続するパフォーマンスボードの配線の設計を確実に検証することができる。

また、上記発明（請求項１１，１２）においては、前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得するようにしてもよい（請求項１４）。

上記発明（請求項１４）によれば、テストヘッド本体と複数の接触子とを電気的に接続するプローブカードの配線の設計を確実に検証することができる。

上記発明（請求項１１〜１４）においては、前記照合した結果を表示するステップをさらに有することが好ましい（請求項１５）。かかる発明（請求項１５）によれば、照合結果が表示されるため、配線設計の正否を視覚的に確認することができ、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができる。

本発明によれば、テストヘッド本体と、被試験電子部品の複数の外部端子が接続される複数の接続端子とを電気的に接続する配線の設計を確実に検証することができ、また配線の設計情報と照合するための検証情報が曖昧な情報であるため、検証情報の作成ミスを防止することができ、より確実に配線の設計を検証することができる。

以下、図面に基づいて本発明の一実施形態に係る配線設計検証装置について詳細に説明する。図１は、本実施形態に係る配線設計検証装置の内部構成を示すブロック図であり、図２は、配線の設計回路図を示す概略図であり、図３Ａ及び図３Ｂは、ネットリスト情報及び制約条件情報のテーブルを示す図であり、図４は、本実施形態に係る配線設計検証装置の動作を示すフローチャートである。

本実施形態に係る配線設計検証装置１は、テストヘッド本体と電子部品（例えば、ＩＣデバイス等）が装着されるソケットとを備える電子部品試験装置における、テストヘッド本体とソケットの複数のピンのそれぞれとを接続する配線の設計を検証する装置であり、具体的には、テストヘッド本体とＩＣデバイス等が装着されるソケットの複数のピンとを接続するプリント配線板（以下「パフォーマンスボード」という。）の配線設計を検証する装置である。なお、本実施形態においては、ＩＣデバイス等の電子部品が装着されるソケットが実装されるパフォーマンスボードの配線設計を検証するための検証装置を一例に挙げて説明するが、本発明はこれに限定されるものではなく、例えば、複数のプローブピンとテストヘッド本体とを電気的に接続するプローブカード等の配線設計を検証するための検証装置であってもよい。

図１に示すように、本実施形態に係る配線設計検証装置１は、情報の演算処理等を実行する情報処理部２と、情報処理部２にて処理される情報や、配線設計検証装置１の各機能を実現させるためのプログラム等を記憶する記憶部３と、各種情報を入力させる入力部４と、情報処理部２による処理結果を表示する表示部５とを備える。

情報処理部２は、記憶部３に記憶されたプログラムの指示に従い、記憶部３に記憶された情報を読み取り、その情報に基づいて各種処理をしたり、入力部４から入力された情報又は各種処理により得られた情報を記憶部３に記憶させたり、記憶部３に記憶されている情報又は各種処理により得られた情報を表示部５に出力したりする。

具体的には、情報処理部２は、記憶部３に記憶されているネットリスト情報に基づいて、パフォーマンスボードの設計回路図におけるＩＣデバイスのピンの接続される接続先の属性を示す設計情報を取得する処理、その設計情報とＩＣデバイスのピンが接続されるべき接続先のピンや部品等の属性に関する検証情報（ＩＣデバイスの種類等に依存する制約条件情報）とを照合する処理、照合して得られた検証結果に関する情報を記憶部３に記憶させる処理、検証結果に関する情報を表示部５に出力する処理等をする。

ネットリスト情報は、パフォーマンスボードの設計回路図においてＩＣデバイスの複数のピンのそれぞれが接続される接続先のピンや部品等に関する情報である。このネットリスト情報は、図２に示すようなパフォーマンスボードの設計回路図に基づいて作成されるものである。

図３（Ａ）に示すように、ＩＣデバイスの複数のピンに関する情報（ピンナンバーに関する情報）のそれぞれと、それらの複数のピンが接続されている接続先のピンや部品等に関する情報とが関連付けられている。例えば、図３（Ａ）に示すように、ネットリスト情報は、ＩＣデバイスのピン（ＤＵＴ１−１）は、テスタの高速信号ピンＩＯ１に接続され、ＩＣデバイスのピン（ＤＵＴ１−５）は、テスタの電源ピンＰＳ３に接続され、ＩＣデバイスのピン（ＤＵＴ１−８）は、テスタのグラウンド（ＧＮＤ）に接続される旨等を示す情報である。なお、ネットリスト情報は、設計回路図に基づいて設計者等により作成されるものであってもよいし、設計回路図を作成したソフトウェア等（例えば、ＣＡＤ等）により自動的に作成されるものであってもよい。

また、制約条件情報は、ＩＣデバイスの複数のピンのそれぞれの接続されるべき接続先のピンや部品等の属性に関する検証情報であり、ＩＣデバイスの複数のピンのそれぞれの接続先についての曖昧な情報（すなわち、具体的な接続先を特定しない情報）である。この制約条件情報には、ＩＣデバイスの種類に依存する情報と、電子部品試験装置の機種に依存する情報とが含まれ、ＩＣデバイスの種類ごと、電子部品試験装置の機種ごとに作成されるものである。この制約条件情報のうち電子部品試験装置の機種に依存する情報は、電子部品試験装置の機種ごとに予め当該情報を作成しておけば、機種が同じであれば作成済みの当該情報を使用することで、当該情報を作成する工数を低減することができる。

図３（Ｂ）に示すように、ＩＣデバイスの複数のピンに関する情報（ピンナンバー情報）のそれぞれと、それらの複数のピンが接続されるべき接続先のピンや部品等の属性に関する検証情報とが関連付けられている。例えば、図３（Ｂ）に示すように、制約条件情報は、ＩＣデバイスのピン（ＤＵＴ１−１）には、高速信号ＩＯが接続されるべきであり、ＩＣデバイスのピン（ＤＵＴ１−５）には、高速信号ＩＯが接続されるべきであり、ＩＣデバイスのピン（ＤＵＴ１−８）には、グラウンドＧＮＤが接続されるべきである旨等を示す情報である。

記憶部３は、パフォーマンスボードの設計回路図から作成されたネットリスト情報を記憶するネットリスト情報記憶部３１、ＩＣデバイスの種類や電子部品試験装置の種類に依存する制約条件情報を記憶する制約条件情報記憶部３２、情報処理部２にて検証された検証結果情報を記憶する検証結果情報記憶部３３、及び情報処理部２の処理を指示するプログラム等（例えば、配線設計検証プログラム等）を記憶するプログラム等記憶部３４を備える。

記憶部３は、情報処理部２に接続されており、記憶部３に記憶されている各種情報は、情報処理部２からの指示に従い記憶部３から情報処理部２に読み取られ、情報処理部２にて処理される。

入力部４は、制約条件情報やネットリスト情報等を入力させることのできるインターフェースであり、オペレータ等が入力部４より入力した制約条件情報、ネットリスト情報等は、情報処理部２により取得され、情報処理部２は、その取得したネットリスト情報を記憶部３のネットリスト情報記憶部３１に記憶し、制約条件情報を記憶部３の制約情報条件記憶部３２に記憶する。

表示部５は、画像処理部５１と汎用のディスプレイ５２とから構成されるものであり、情報処理部２から出力された各種情報は、画像処理部５１により処理され、画像処理部５１により処理された画像は、ディスプレイ５２に表示される。

次に、図４を参照して、配線設計検証装置１の動作を説明する。
配線設計検証装置１においては、オペレータがネットリスト情報及び制約条件情報を入力部４から入力すると、情報処理部２は、当該ネットリスト情報をネットリスト情報記憶部３１に記憶させ、制約条件情報を制約条件情報記憶部３２に記憶させる（ステップ１０１）。

オペレータ等の指示により配線設計検証装置１による配線設計の検証処理を開始すると、情報処理部２は、制約条件情報記憶部３２に記憶されている制約条件情報を読み出す（ステップ１０２）。情報処理部２は、当該制約条件情報に基づいて、制約条件テーブルの行ナンバーｎ＝１（ｎは１以上の整数である。）の行に記載されているＩＣデバイスのピンナンバーに関する情報を取得し、取得したピンナンバーに関する情報に関連付けられた、そのピンの接続すべき接続先のピンや部品等の属性に関する検証情報を取得する（ステップ１０３）。

次に、情報処理部２は、ネットリスト情報記憶部３１に記憶されているネットリスト情報を読み出し（ステップ１０４）、当該ネットリスト情報に基づいて、行ナンバーｎ＝１の行に記載されているＩＣデバイスのピンの接続される接続先のピンや部品等の属性に関する設計情報を取得する（ステップ１０５）。

そして、情報処理部２は、制約条件情報に基づいて取得したＩＣデバイスのピンの接続すべき接続先のピンや部品等の属性に関する検証情報と、ネットリスト情報に基づいて取得したＩＣデバイスのピンの接続される接続先のピンや部品等の属性に関する設計情報とを照合する（ステップ１０６）。

検証情報と設計情報とを照合した結果、それらの検証情報と設計情報とが一致した場合（ステップ１０７，Ｙｅｓ）には、情報処理部２は、パフォーマンスボードの配線設計が正常である旨の照合結果に関する情報（照合結果情報）と、当該ＩＣデバイスのピンが接続される接続先のピンや部品等に関する情報（ネットリスト情報）とを、ログ情報として検証結果情報記憶部３３に書き込む（ステップ１０８）。

一方、照合した結果、それらの検証情報と設計情報とが一致しなかった場合（ステップ１０７，Ｎｏ）には、情報処理部２は、パフォーマンスボードの配線設計が誤りである旨の照合結果情報と、パフォーマンスボードの配線設計の内容に関する情報（エラーメッセージ情報）とを、ログ情報として検証結果情報記憶部３３に書き込む（ステップ１０９）。

情報処理部２は、ステップ１０２からステップ１０９までの検証処理が終了したＩＣデバイスのピンが、行ナンバーが最後（ｎ＝７）のピンであるか否かを判断し、検証処理が終了したＩＣデバイスのピンが、行ナンバーが最後のピンではないと判断した場合（ステップ１１０，Ｎｏ）、行ナンバーｎ＋１のピンについて、ステップ１０２からステップ１０９までの検証処理を繰り返す。

このように、本実施形態に係る配線設計検証装置１は、ＩＣデバイスごとに、ＩＣデバイスのすべてのピンについての配線設計を順次検証することができる。

情報処理部２は、検証処理が終了したＩＣデバイスのピンが、行ナンバーが最後のピンであると判断した場合（ステップ１１０，Ｙｅｓ）、検証結果情報記憶部３３に記憶されているログ情報を画像処理部５１に送信し（ステップ１１１）、画像処理部５１は、ディスプレイ５２に当該ログ情報を表示する（ステップ１１２）。

このように、本実施形態に係る配線設計検証装置１は、パフォーマンスボードの配線設計の検証結果を表示することができ、設計者等は、パフォーマンスボードの配線設計の正否を視覚的に確認することができる。これにより、配線設計に誤りがある場合には、配線設計のやり直しを容易に行うことができ、配線設計をやり直したパフォーマンスボードを用いた電子部品試験装置によりＩＣデバイスについて所望の試験を行うことができる。

本実施形態においては、行ナンバー１のＩＣデバイスのピン（ＤＵＴ１−１）の接続されるべき接続先のピン属性がＩＯであり、当該ピン（ＤＵＴ１−１）の接続される接続先のピン属性はＩＯであるため（図３(Ａ)，(Ｂ)参照）、情報処理部２は、検証情報と設計情報とが一致すると判断し（ステップ１０７，Ｙｅｓ）、パフォーマンスボードの配線設計が正常である旨の照合結果情報とＩＣデバイスのピン（ＤＵＴ１−１）が指定の属性（ＩＯ）に属するＩＯ１のピンに接続されている旨のネットリスト情報とを、ログ情報として検証結果情報記憶部３３に書き込む（ステップ１０８）。

次に、情報処理部２は、行ナンバー２のＩＣデバイスのピン（ＤＵＴ１−５）について検証処理を開始する。行ナンバー２のＩＣデバイスのピン（ＤＵＴ１−５）の接続されるべき接続先のピン属性がＩＯであるが、当該ピン（ＤＵＴ１−５）の接続される接続先のピン属性はＰＳであるため（図３(Ａ)，(Ｂ)参照）、情報処理部２は、検証情報と設計情報とが一致しないと判断し（ステップ１０７，Ｎｏ）、パフォーマンスボードの配線設計が誤りである旨の照合結果情報と、ＩＣデバイスのピン（ＤＵＴ１−５）が指定の属性（ＩＯ）に接続されていない旨のエラーメッセージ情報とを、ログ情報として検証結果情報記憶部３３に書き込む（ステップ１０９）。このような処理が行ナンバー７のＩＣデバイスのピン（ＤＵＴ１−１６）まで繰り返され、その後ログ情報がディスプレイ５１に表示される。

本実施形態に係る配線設計検証装置１によれば、パフォーマンスボードの配線設計を確実に検証することができる。一般に、パフォーマンスボードの配線設計は、ＩＣデバイスの仕様等に基づいて複数の配線設計を得ることができ、それらはすべて許容できるものではあるが、本実施形態に係る配線設計検証装置１は、ＩＣデバイスのピンが接続されるべき接続先のピンや部品の属性に関する情報という曖昧な情報に基づいて配線設計を検証することができるため、検証情報の作成ミスを防止することができる。これにより、ＩＣデバイス等について電子部品試験装置を用いた所望の試験をすることができる。

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

例えば、上記実施形態においては、検証情報は、そのすべてがＩＣデバイスの複数のピンのそれぞれが接続されるべき接続先の属性に関する情報であるが、一部のピンの接続先については、具体的な接続先を特定した情報（例えば、具体的なピンや部品等に関する情報）であってもよい。具体的には、検証情報として、「ＩＣデバイスのピン（ＤＵＴ１−８）が接続されるべき接続先は、ＡＧＮＤである」旨の情報が含まれていてもよい。

また、上記実施形態においては、検証結果情報等のログ情報がディスプレイ５２に表示されるようになっているが、これに限定されるものではなく、例えば、ログ情報のデータをプリンタ等に送信し、そのプリンタ等により紙媒体等にログ情報が印刷されるようにしてもよいし、ログ情報がディスプレイ５２に表示されるとともに、ログ情報のデータをプリンタ等に送信し、そのプリンタ等により紙媒体等にログ情報が印刷されるようにしてもよい。

さらに、上記実施形態においては、あらかじめオペレータが入力した制約条件情報が制約条件情報記憶部３２に記憶され、当該制約条件情報に基づいて取得した検証情報を用いて順次検証処理を行っているが、例えば、情報処理部２が、ソケットの一のピンの検証情報の入力を要求し、当該要求に応じてオペレータがソケットの一のピンの検証情報を入力することで、情報処理部２が、当該入力された検証情報と設計情報とを照合するようにしてもよい。このように、ソケットの任意のピンごとに、配線設計を検証するようにしてもよい。

本発明のパフォーマンスボード設計検証装置は、電子部品とテストヘッド本体とを電気的に接続するパフォーマンスボードの配線設計の検証に有用である。

本発明の一実施形態に係る配線設計検証装置を示すブロック図である。本発明の一実施形態に係る配線設計検証装置において検証するパフォーマンスボードの回路図を示す概略図である。Ａは、ネットリスト情報テーブルを示す図であり、Ｂは、制約条件情報テーブルを示す図である。本発明の一実施形態に係る配線設計検証装置の動作を示すフローチャートである。

符号の説明

１…配線設計検証装置
２…情報処理部
３…記憶部
３１…ネットリスト情報記憶部
３２…制約条件情報記憶部
５…表示部
５１…画像処理部
５２…ディスプレイ

Claims

テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する機能をコンピュータに実現させるための検証プログラムであって、
前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、
前記取得した検証情報と設計情報とを照合する機能と
を前記コンピュータに実現させ、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報を取得する機能は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証プログラム。
テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する機能をコンピュータに実現させるための検証プログラムであって、
前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得する機能と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、前記複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する機能と、
前記取得した検証情報と設計情報とを照合する機能と
を前記コンピュータに実現させ、
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、
前記設計情報を取得する機能は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証プログラム。
前記検証情報を取得する機能は、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、
前記設計情報を取得する機能は、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項１又は２に記載の検証プログラム。
前記照合した結果を表示する機能をさらに前記コンピュータに実現させることを特徴とする請求項１〜３のいずれかに記載の検証プログラム。
テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する装置であって、
前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、
前記記憶部に記憶された検証情報を取得する検証情報取得部と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、
前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部と
を備え、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報取得部は、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証装置。
テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する装置であって、
前記複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を、前記複数の接続端子に関する情報と関連付けて記憶する記憶部と、
前記記憶部に記憶された検証情報を取得する検証情報取得部と、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得する設計情報取得部と、
前記検証情報取得部により取得された検証情報と前記設計情報取得部により取得された設計情報とを照合する照合部と
を備え、
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、
前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証装置。
前記検証情報取得部は、前記記憶部に記憶された、前記複数の接続端子のうちの一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、
前記設計情報取得部は、前記配線の設計に基づいて、前記一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項５又は６に記載の検証装置。
前記照合部による照合結果を表示する表示部をさらに備えることを特徴とする請求項５〜７のいずれかに記載の検証装置。
テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する方法であって、
前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、
前記取得した検証情報と設計情報とを照合するステップと
を有し、
前記電子部品試験装置は、前記被試験電子部品が接続されるソケット又はプローブカードが電気的に接続されるパフォーマンスボードを備え、
前記設計情報を取得するステップは、前記パフォーマンスボードの設計回路に関する情報に基づいて、前記ソケット又は前記プローブカードの接続端子に関する情報に関連付けられた、前記ソケット又は前記プローブカードの接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証方法。
テストヘッド本体と、前記テストヘッド本体に電気的に接続され、被試験電子部品の複数の外部端子が接続される複数の接続端子とを備える電子部品試験装置における、前記テストヘッド本体と前記複数の接続端子とを電気的に接続する配線の設計を検証する方法であって、
前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続されるべき接続先を所定の基準で分類した接続先群に関する検証情報を取得するステップと、
前記配線の設計に基づいて、前記複数の接続端子に関する情報に関連付けられた、当該複数の接続端子のそれぞれが電気的に接続される接続先が属する接続先群に関する設計情報を取得するステップと、
前記取得した検証情報と設計情報とを照合するステップと
を有し、
前記電子部品試験装置は、前記テストヘッド本体に電気的に接続され、前記被試験電子部品の複数の外部端子が電気的に接続される複数の接触子を有するプローブカードを備え、
前記設計情報取得部は、前記プローブカードの設計回路に関する情報に基づいて、前記接触子に関する情報に関連付けられた、当該接触子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする検証方法。
前記検証情報を取得するステップにおいて、前記複数の接続端子のうちの一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続されるべき接続先が属する接続先群に関する検証情報を順次取得し、
前記設計情報を取得するステップにおいて、前記配線の設計に基づいて、前記一の接続端子に関する情報に関連付けられた、当該一の接続端子が電気的に接続される接続先が属する接続先群に関する設計情報を取得することを特徴とする請求項９又は１０に記載の検証方法。
前記照合した結果を表示するステップをさらに有することを特徴とする請求項９〜１１のいずれかに記載の検証方法。