JP4784064B2 - マトリクス装置、マトリクス装置の駆動方法、電気光学装置、電子機器 - Google Patents

Description

本発明は、行列状に配置された機能素子（例えば電気泳動素子など）を順次選択するマトリクス装置とその駆動方法に関する。

マトリクス状に配置された機能素子を順次選択し、所定の機能を発揮させるように動作させるマトリクス装置は種々のデバイスに用いられている。このようなデバイスとしては、例えば、特開２００２−１６９１９０号公報（特許文献１）に開示されている電気泳動装置がある。また、マトリクス装置は、電気泳動装置以外にも、液晶表示装置やエレクトロルミネッセンス表示装置、あるいは指紋センサ等の構成要素である静電容量検出装置など種々のデバイスに用いられている。

上述したようなマトリクス装置は、通常、互いに直交配置される複数の走査線及びデータ線と、当該走査線とデータ線の各交点に接続されて上記の機能素子に対する電流又は電圧の供給状態を制御する選択トランジスタを備えている。通例、マトリクス装置においては、走査線選択パルスを順次出力することによって走査線が１本ずつ選択される。しかしながら、実際には、配線抵抗や寄生容量などの影響により、走査線選択パルスの立ち上がり時間や立ち下がり時間には遅延が発生するので、走査線選択パルスが切り替わる前後においては、隣接する２つの走査線が同時に選択されてしまう可能性がある。また、通例、走査線が切り替わると同時にデータ線のデータが切り替えられるが、この際にも、寄生容量や配線抵抗、或いはデータバッファのゲート容量などの影響による信号遅延が発生し、データ線電位が不安定となる期間が生じる可能性がある。

上述したような不都合は、機能素子として電気泳動素子のようにメモリ性をもつ素子を採用した場合に特に顕著となる。これは、電気泳動素子等を採用した場合には、走査線の選択開始から終了までの期間のデータ線の電位の積分値が最終的な機能素子の振る舞い（動作）に反映されるためである。上記のように、走査線が２本同時に選択されたり、走査線選択期間中にデータ線電位が不安定な時間があったりすると、その期間のデータ線電位の変化は全て機能素子に履歴として蓄積されてしまい、良好な動作状態を確保できなくなる。例えば、機能素子として電気泳動素子を採用して表示装置（電気光学装置）を構成した場合であれば、コントラスト低下などの表示品質の悪化を招くことになる。

特開２００２−１６９１９０号公報

そこで、本発明は、マトリクス状に配列された複数の機能素子を備えるマトリクス装置において、各機能素子の良好な動作状態を確保することを可能とする技術を提供することを目的とする。

本発明のマトリクス装置は、Ｍ本の行線と、上記Ｍ本の行線のそれぞれと交差して設けられるＮ本の列線と、上記Ｍ本の行線と上記Ｎ本の列線との各交点に設けられる機能素子と、上記Ｍ本の行線を順次選択する行選択手段と、上記Ｎ本の列線を順次選択する列選択手段と、を備え、上記行選択手段は、上記Ｍ本の行線のうちのいずれか一の行線を選択した後に、上記Ｍ本の行線のいずれも選択しない行線非選択期間を経て、次に選択されるべき一の行線を選択するように構成されており、上記行選択手段は、複数の出力段を有する走査シフトレジスタを含み、上記複数の出力段のうち奇数番目の出力段と上記奇数番目の一つ上の偶数番目の出力段目とが２段ごとに一つ設けられる上記行線に接続され、上記走査シフトレジスタをシフトさせる走査クロック信号が高電位論理になっている間はいずれの上記行線も選択されないように構成されており、上記行選択手段は、選択する上記行線を行基準信号に基づいて切り替えるものであって、上記行基準信号のデューティ比が行線選択期間と上記行線非選択期間との比となっていることを特徴とするマトリクス装置である。

かかる構成によれば、一の行線を選択してから次の行線を選択するまでの間に、いずれの行線（例えば走査線）も選択されない非選択期間を経るように構成しているので、各機能素子の良好な動作状態を確保することが可能となる。

本発明の電気光学装置は、上述したマトリクス装置を用い、上記機能素子を電気泳動素子として構成されていることを特徴とする電気光学装置である。なお、機能素子として、ＥＬ（エレクトロルミネッセンス）素子、液晶素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などを採用してもよい。

かかる構成によれば、電気泳動素子の良好な動作状態が確保されることから、電気光学装置（表示装置）のコントラストを改善し、表示品質を向上させることが可能となる。

本発明の電子機器は、上記した電気光学装置を備える電子機器である。ここで「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、電子ペーパ、電子ブック、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳等が含まれる。

本発明のマトリクス装置の駆動方法は、Ｍ本の行線と、当該行線のそれぞれと交差して設けられるＮ本の列線と、上記Ｍ本の行線と上記Ｎ本の列線との各交点に設けられる機能素子と、を備えるマトリクス装置の駆動方法であって、上記Ｍ本の行線のうちのいずれか一の行線を選択する第１過程と、いずれの上記行線も選択しない行線非選択期間を経る第２過程と、上記Ｍ本の行線のうち、上記第１過程において選択された行線の次に選択されるべき一の行線を選択する第３過程と、を含み、上記マトリクス装置は複数の出力段を有する走査シフトレジスタを備えており、上記第２過程は、上記複数の出力段のうち奇数番目の出力段と上記奇数番目の一つ上の偶数番目の出力段目とが２段ごとに一つ設けられる上記行線に接続され、上記走査シフトレジスタをシフトさせる走査クロック信号が高電位論理になっている間はいずれの上記行線も選択されないように構成してあることによって上記行線非選択状態を実現するものであり、上記第１過程及び上記第３過程は、選択する上記行線を行基準信号に基づいて切り替えており、上記行基準信号のデューティ比は、上記第１過程及び上記第３過程における行線選択時間と上記第２過程における上記行線非選択期間との比となっていることを特徴とするマトリクス装置の駆動方法である。

かかる駆動方法によれば、一の行線を選択してから次の行線を選択するまでの間に、いずれの行線（例えば走査線）も選択されない非選択期間を経るように動作するので、各機能素子の良好な動作状態を確保することが可能となる。

以下、本発明の実施の形態として、本発明を適用した電気泳動表示装置について説明する。

＜第１の実施形態＞
図１は、第１の実施形態の電気泳動表示装置の構成を説明するブロック図である。図１に示す電気泳動表示装置１は、Ｍ本の走査線３２と、当該走査線３２を順次選択するための走査ドライバ２０と、走査線３２と交差して設けられるＮ本のデータ線３３と、当該データ線３３を順次選択するためのデータドライバ１０と、走査線３２とデータ線３３との各交点に設けられ、マトリクス状に配置される画素回路３１を含んでなるアクティブマトリクス部３０と、を含んで構成されている。なお、本発明との対応を説明すると、走査線３２が行線に相当し、データ線３３が列線に相当し、走査ドライバ２０が行選択手段に相当し、データドライバ１０が列選択手段に相当し、画素回路３１が機能素子に相当する。

データドライバ１０は、データラッチ１２と、当該データラッチ１２を順次選択するためのデータシフトレジスタ１１と、データバッファ１３と、を含んで構成される。走査ドライバ２０は、走査線３２を順次走査するための走査シフトレジスタ２１と、全ての走査線３２を非選択状態とする非選択化手段２２と、走査バッファ２３と、を含んで構成される。

図２は、画素回路３１の詳細構成を説明する回路図である。図２に示すように、画素回路３１は、電気泳動素子３７と、この電気泳動素子３７の電気分極状態を保持するための容量素子３８と、スイッチング動作を行って容量素子３８に電荷を蓄積させるための選択トランジスタ３４とを含んで構成されている。選択トランジスタ３４は、ゲートに走査線３２が接続され、ソースにデータ線３３が接続され、ドレインに電気泳動素子３７及び容量素子３８のそれぞれの一方端が接続されている。低電位電源線３６は、容量素子３８の他方端に接続されている。

図３は、データドライバ１０の詳細構成を説明する回路図である。上述したように、データドライバ１０は、データシフトレジスタ１１とデータラッチ１２とデータバッファ１３とを含んで構成される。

データシフトレジスタ１１は、前段からのデータの受け入れを制御するクロックドインバータ１４と、このクロックドインバータ１４の出力を反転するインバータ１５との組み合わせを一段とし、これを複数段に渡って接続して構成されている。データシフトレジスタ１１には、互いに逆位相のクロック信号ＣＬＫ及びクロック反転信号ＣＬＫＢが入力される。また、各段にはＮＡＮＤ１６が備わっており、その入力端子はそれぞれクロックドインバータ１４の入力部及びインバータ１５の出力部に接続されている。したがって、ＮＡＮＤ１６は、前段から転送されてきたスタートパルス信号ＳＰをラッチしてクロックドインバータ１４の入力部及びインバータ１５の出力部がともにレベルＨとなった時にレベルＬを出力する。ＮＡＮＤ１６の出力はインバータ１７によって反転されてレベルＨとされる。

データラッチ１２は、第１ラッチ１２ａと第２ラッチ１２ｂから構成される。第１ラッチ１２ａは、データシフトレジスタ１１からの順次選択信号ＸＳＥＬ｛ｎ｝（ｎは自然数）に応じて画像データＤＡＴＡをラッチする。第２ラッチ１２ｂは、第１ラッチ１２ａの各段からの信号をラッチパルスＬＰに応じてラッチする。

データバッファ１３は、データラッチ１２を構成する第２ラッチ１２ｂからの信号の駆動能力を高め、信号Ｘ｛ｎ｝（ｎは自然数）として出力する。

図４は、走査ドライバ２０の詳細構成を説明する回路図である。上述したように、走査ドライバ２０は、走査シフトレジスタ２１と非選択化手段２２と走査バッファ２３を含んで構成される。この走査ドライバ２０は、いずれかの走査線３２を選択した後、全走査線のいずれも選択しない非選択期間を経て、次に選択されるべき一の走査線３２を選択するように動作する。

走査シフトレジスタ２１は、その入力側２段（１段目と２段目）が、クロックドインバータ２４と、このクロックドインバータ２４の出力を反転するインバータ２５と、このインバータ２５の出力（後段への出力）を反転制御するためのクロックドインバータ２６との組み合わせで構成される。走査シフトレジスタ２１を構成する各段はＮＡＮＤ回路２７を備えており、その入力端子はそれぞれ走査シフトレジスタ２１の奇数段の出力と偶数段の出力に接続される。各ＮＡＮＤ回路２７の出力はバッファによって駆動能力を高められ、走査線選択パルスＹＳＥＬ｛ｍ｝（ｍは自然数）として出力される。

非選択化手段２２は、複数のＮＡＮＤ回路２８を含んで構成されており、各走査線３２のそれぞれに対して非選択化信号を供給することによって当該各走査線を同時に非選択状態に切り替える機能を担う。具体的には、各ＮＡＮＤ回路２８の入力端子には上記の走査シフトレジスタ２１からの出力信号ＹＳＥＬと、非選択化信号ＹＥＮＢとが入力される。非選択化信号ＹＥＮＢの電位がレベルＬ（低電位）であるとき、全ての走査線選択パルスＹＳＥＬは低電位、すなわち非選択状態となる。各ＮＡＮＤ回路２８の出力はバッファによって駆動能力を高められて出力される。非選択化信号ＹＥＮＢの供給は選択対象となる走査線３２が切り替わるタイミングで行われることが望ましい。

走査バッファ２３は、複数のインバータ２９を含んでなり、非選択化手段２２からの出力信号の駆動能力を高めて信号ＹＳＥＬ｛ｍ｝’（ｍは自然数）として出力する。

第１の実施形態の電気泳動表示装置１はこのような構成を備えており、次にその動作について説明する。

図５は、第１の実施形態の電気泳動表示装置１の動作を説明するタイミングチャートである。データシフトレジスタ１１は、データクロック信号ＸＣＬＫの立ち上がりと立ち下がりのタイミングでデータスタートパルスＸＳＰを順次転送する。これによりデータラッチ選択パルスＸＳＥＬ｛ｎ｝が順次出力され、画像データＤＡＴＡが順次、データラッチ１２中の第１ラッチ１２ａに取り込まれる。最終段のデータラッチ選択パルスＸＳＥＬ｛ｎ｝が出力された後に、ラッチパルスＬＰを入力すると、第１ラッチ１２ａに取り込まれた信号が第２ラッチ１２ｂへ転送され、各データ線へ信号Ｘ｛ｎ｝が出力される。

走査シフトレジスタ２１は、走査クロック信号ＹＣＬＫの立ち上がりと立ち下がりのタイミングで走査スタートパルスＹＳＰを順次転送する。これにより、走査線選択パルスＹＳＥＬ｛ｍ｝が順次出力される。図示のようなタイミングで非選択化信号ＹＥＮＢを入力すると、走査線選択信号ＹＳＥＬ｛ｍ｝’は、非選択化信号ＹＥＮＢが低電位になっている時間だけ間隔をもって出力される。

すなわち、本実施形態では、非選択化信号ＹＥＮＢが高電位の状態において、いずれか一の走査線３２が選択される（第１過程）。その後、非選択化信号ＹＥＮＢが低電位とされることによって全走査線３２が同時に非選択状態とされる。当該いずれの走査線３２も選択されない非選択期間を経て（第２過程）、次に選択されるべき一の走査線３２が選択される（第３過程）。

なお、非選択化信号ＹＥＮＢを低電位とするタイミングは、走査線選択信号ＹＳＥＬ｛ｎ｝が切り替わるタイミングにオーバーラップしていることが望ましい。また、非選択化信号ＹＥＮＢは、ＸＳＰが立ち下がってからデータ線電位が安定するまでの期間、低電位となっていることが望ましい。

＜第２の実施形態＞
図６は、第２の実施形態の電気泳動表示装置の構成を説明するブロック図である。図６では、上述した第１の実施形態と共通する構成要素については同符号を付してあり、以下では当該構成要素については詳細な説明を省略する。図６に示すように、第２の実施形態の電気泳動表示装置１ａは、基本的に上述した第１の実施形態の電気泳動表示装置１を同様の構成を有しており、走査ドライバ２０の構成が相違している。本実施形態における走査ドライバ２０は、選択パルス幅可変走査シフトレジスタ４１と、走査バッファ２３とからなる。

図７は、第２の実施形態の走査ドライバ２０の詳細構成を説明する回路図である。走査ドライバ２０を構成する選択パルス幅可変走査シフトレジスタ４１は、ｍ段の出力段ＹＳＥＬ｛ｍ｝と、２ｍ段のシフトレジスタからなる。入力側２段（１段目と２段目）が、クロックドインバータ４４と、このクロックドインバータ４４の出力を反転するインバータ４５と、このインバータ４５の出力（後段への出力）を反転制御するためのクロックドインバータ４６との組み合わせで構成される。そして、選択パルス幅可変走査シフトレジスタ４１は、シフトレジスタ２段ごとに１つのＮＡＮＤ回路４８を備えており、その入力端子はそれぞれ選択パルス幅可変走査シフトレジスタ４１の奇数段の出力と偶数段の出力に接続される。各ＮＡＮＤ回路４８の出力はバッファによって駆動能力を高められ、走査線選択パルスＹＳＥＬ｛ｍ｝（ｍは自然数）として出力される。すなわち、選択パルス幅可変走査シフトレジスタ４１には複数の出力段が備わっており、これらのうち奇数段の出力とその上の偶数段の出力とが一つの走査線に接続され、走査クロック信号が高電位になっている間は走査線選択パルスが出力されないような構成となっている。

第２の実施形態の電気泳動表示装置１ａはこのような構成を備えており、次にその動作について説明する。

図８は、第２の実施形態の電気泳動表示装置１ａの動作を説明するタイミングチャートである。データシフトレジスタ１１は、データクロック信号ＸＣＬＫの立ち上がりと立ち下がりのタイミングでデータスタートパルスＸＳＰを順次転送する。これによりデータラッチ選択パルスＸＳＥＬ｛ｎ｝が順次出力され、画像データＤＡＴＡが順次、データラッチ１２中の第１ラッチ１２ａに取り込まれる。最終段のデータラッチ選択パルスＸＳＥＬ｛ｎ｝が出力された後に、ラッチパルスＬＰを入力すると、第１ラッチ１２ａに取り込まれた信号が第２ラッチ１２ｂへ転送され、各データ線Ｘ｛ｎ｝へと出力される。

選択パルス幅可変走査シフトレジスタ４１は、走査クロック信号ＹＣＬＫにしたがって走査スタートパルスＹＳＰを順次転送する。図示のようなタイミングで走査クロック信号ＹＣＬＫを入力すると、走査ドライバ２０は以下のような動作をする。走査クロック信号ＹＣＬＫが高電位Ｈである期間においては、走査線選択パルスＹＳＥＬ｛ｍ｝’はどの段にも出力されない（走査線非選択状態）。走査線クロック信号ＹＣＬＫが立ち下がるタイミングで走査線選択パルスＹＳＥＬ｛ｍ｝’が出力され、１つの走査線が選択される。再び、走査クロック信号ＹＣＬＫが立ち上がると、走査線非選択状態となる。次の走査クロック信号ＹＣＬＫの立ち下がりのタイミングで、次段の走査線選択パルスが出力される。このようにして、走査線選択パルスＹＳＥＬ｛ｍ｝’が走査クロック信号ＹＣＬＫの高電位Ｈとなる期間（ＹＣＬＫのパルス幅に相当）の間隔をもって順次出力される。このとき、各走査線選択パルスＹＳＥＬ｛ｍ｝’のパルス幅は、走査クロック信号ＹＣＬＫが低電位Ｌとなっている期間と同じである。走査クロック信号（行基準信号に相当）のデューティ比をもって、走査線選択パルス幅（行線選択時間に相当）及びインターバル（行線非選択期間に相当）を決めることができる。

すなわち、本実施形態では、走査クロック信号ＹＣＬＫが低電位となるタイミングで、いずれか一の走査線３２が選択される（第１過程）。その後、走査クロック信号ＹＣＬＫが高電位となっている期間に対応して全走査線３２が同時に非選択状態とされる。当該いずれの走査線３２も選択されない非選択期間を経て（第２過程）、再び走査クロック信号ＹＣＬＫが低電位となるタイミングで、次に選択されるべき一の走査線３２が選択される（第３過程）。

なお、走査クロック信号ＹＣＬＫが高電位Ｈとなっている期間にラッチパルスＸＬＰが出力されることが望ましい。

＜第３の実施形態＞
図９は、上記第１又は第２の実施形態にかかる電気泳動表示装置を備える電子機器の例について説明する斜視図であり、電子機器の一例として、いわゆる電子ペーパが例示されている。図９（Ａ）に示すように、本実施形態の電子ペーパ１００は、電気泳動表示装置１（又は１ａ）を表示部１０１として備えている。また、図９（Ｂ）は、電子ペーパ１００を２つ折りに構成した場合の例であり、電気泳動表示装置１（又は１ａ）を表示部１０１ａ及び１０１ｂとして備えている。なお、例示の電子ペーパの他にも、表示部を備える各種の電子機器（例えば、ＩＣカード、ＰＤＡ、電子手帳等）について、電気泳動表示装置１（又は１ａ）を適用し得る。

上述した各実施形態によれば、一の行線を選択してから次の行線を選択するまでの間に、いずれの行線（例えば走査線）も選択されない非選択期間を経るように構成しているので、各機能素子の良好な動作状態を確保することが可能となる。

また、電気泳動素子の良好な動作状態が確保されることから、電気泳動表示装置のコントラストを改善し、表示品質を向上させることが可能となる。

なお、本発明は上述した各実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施形態では、マトリクス装置を用い、機能素子として電気泳動素子を採用して構成した電気泳動表示装置を例にして説明を行っていたが、機能素子としてはこれ以外にも、液晶表示素子、有機エレクトロルミネッセンス素子など種々のものを採用し得る。

第１の実施形態の電気泳動表示装置の構成を説明するブロック図である。 画素回路の詳細構成を説明する回路図である。 データドライバの詳細構成を説明する回路図である。 走査ドライバの詳細構成を説明する回路図である。 第１の実施形態の電気泳動表示装置の動作を説明するタイミングチャートである。 第２の実施形態の電気泳動表示装置の構成を説明するブロック図である。 第２の実施形態の走査ドライバの詳細構成を説明する回路図である。 第２の実施形態の電気泳動表示装置の動作を説明するタイミングチャートである。 電気泳動表示装置を備える電子機器の例について説明する斜視図である。

符号の説明

１…電気泳動表示装置、１０…データドライバ、１１…データシフトレジスタ、１２…データラッチ、１３…データバッファ、２０…走査ドライバ、２１…走査シフトレジスタ、２２…非選択化手段、２３…走査バッファ、３０…アクティブマトリクス部、３１…画素回路、３２…走査線、３３…データ線、１００…電子ペーパ

Claims (4)

1. Ｍ本の行線と、
   前記Ｍ本の行線のそれぞれと交差して設けられるＮ本の列線と、
   前記Ｍ本の行線と前記Ｎ本の列線との各交点に設けられる機能素子と、
   前記Ｍ本の行線を順次選択する行選択手段と、
   前記Ｎ本の列線を順次選択する列選択手段と、を備え、
   前記行選択手段は、前記Ｍ本の行線のうちのいずれか一の行線を選択した後に、前記Ｍ本の行線のいずれも選択しない行線非選択期間を経て、次に選択されるべき一の行線を選択するように構成されており、
   前記行選択手段は、複数の出力段を有する走査シフトレジスタを含み、
   前記複数の出力段のうち奇数番目の出力段と前記奇数番目の一つ上の偶数番目の出力段目とが２段ごとに一つ設けられる前記行線に接続され、前記走査シフトレジスタをシフトさせる走査クロック信号が高電位論理になっている間はいずれの前記行線も選択されないように構成されており、
   前記行選択手段は、選択する前記行線を行基準信号に基づいて切り替えるものであって、
   前記行基準信号のデューティ比が行線選択期間と前記行線非選択期間との比となっていることを特徴とするマトリクス装置。
2. 請求項１に記載のマトリクス装置を用い、前記機能素子として電気泳動素子を用いて構成されていることを特徴とする電気光学装置。
3. 請求項２に記載の電気光学装置を備える電子機器。
4. Ｍ本の行線と、当該行線のそれぞれと交差して設けられるＮ本の列線と、前記Ｍ本の行線と前記Ｎ本の列線との各交点に設けられる機能素子と、を備えるマトリクス装置の駆動方法であって、
   前記Ｍ本の行線のうちのいずれか一の行線を選択する第１過程と、
   前記Ｍ本の行線のいずれも選択しない行線非選択期間を経る第２過程と、
   前記Ｍ本の行線のうち、前記第１過程において選択された行線の次に選択されるべき一の行線を選択する第３過程と、
   を含み、
   前記マトリクス装置は複数の出力段を有する走査シフトレジスタを備えており、
   前記第２過程は、
   前記複数の出力段のうち奇数番目の出力段と前記奇数番目の一つ上の偶数番目の出力段目とが２段ごとに一つ設けられる前記行線に接続され、前記走査シフトレジスタをシフトさせる走査クロック信号が高電位論理になっている間はいずれの前記行線も選択されないように構成してあることによって前記行線非選択期間を実現するものであり、
   前記第１過程及び前記第３過程は、選択する前記行線を行基準信号に基づいて切り替えており、
   前記行基準信号のデューティ比は、前記第１過程及び前記第３過程における行線選択時間と前記第２過程における前記行線非選択期間との比となっていることを特徴とするマトリクス装置の駆動方法。

Images