JP4786522B2 - パケット中継方法及び装置 - Google Patents
パケット中継方法及び装置 Download PDFInfo
- Publication number
- JP4786522B2 JP4786522B2 JP2006348215A JP2006348215A JP4786522B2 JP 4786522 B2 JP4786522 B2 JP 4786522B2 JP 2006348215 A JP2006348215 A JP 2006348215A JP 2006348215 A JP2006348215 A JP 2006348215A JP 4786522 B2 JP4786522 B2 JP 4786522B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- segment
- segment header
- sequence number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/205—Quality of Service based
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図25に示すパケット中継装置1を構成する入力側インタフェースカード10_1〜10_n(以下、符号10で総称することがある。)では、それぞれ、受信部11_1〜11_nが、前段からパケットPDを受信し、セグメントデータ分割部12_1〜12_n(以下、符号12で総称することがある。)が、受信したパケットPDを所定長のセグメントデータSDに分割して順次スイッチカード20に与える。
入力されたパケットをそのクラス(優先度)に応じて複数のキューのいずれかにエンキューし、該クラスと、該入力されたパケットを所定長に分割する際のセグメントデータ数と、各キュー内のセグメントデータ数の総和とに基づきスケジューリング処理及び帯域計算を行って選択したキューからパケットをデキューするパケット処理装置(例えば、特許文献1参照。)。
同一宛先アドレスのパケットが入力側インタフェースカードに複数入力された時、宛先アドレス毎に複数の異なる経路情報を設定したマルチパスルーティングテーブルを参照し、各パケットを、該経路情報に従って少なくとも2つの出力側インタフェースカードに選択的に振り分けるパケット中継装置(例えば、特許文献2参照。)。
I. 本発明の全体構成例 (各実施例に共通):図1
II. 実施例[1]:図2〜14
II.1. 全体の動作例:図2
II.2. セグメントデータ分割部の構成例:図3
II.3. セグメントデータ分割部の動作例:図4及び5
II.3.A. セグメントデータ生成動作例:図4
II.3.B. 分散処理部の実施例:図5
II.4. パケット組立部の構成例:図6
II.5. パケット組立部の動作例:図7〜14
II.5.A. 受信処理部の実施例:図7
II.5.B. データバッファ制御部の実施例:図8及び9
II.5.C. リンクリスト制御部の実施例:図10〜14
III. 実施例[2]:図15〜24
III.1. 全体の動作例:図15
III.2. セグメントデータ分割部の構成例:図16
III.3. セグメントデータ分割部の動作例:図17及び18
III.3.A. シーケンス番号生成部の実施例:図17
III.3.B. セグメントデータ生成動作例:図18
III.4. パケット組立部の構成例:図19
III.5. パケット組立部の動作例:図20〜24
III.6.A. 並替部の実施例:図20〜24
図1に本発明の実施例[1]及び[2]に共通のパケット中継装置1の構成例を示す。
図2は、図1に示したパケット中継装置1の構成の内、一例として、セグメントデータ分割部12_1、12_10、及び12_20、スイッチカード20、並びにパケット組立部31_7を抜き出し強調して示したものである。なお、本実施例では、パケット組立部31_7が、3つのセグメントデータ分割部12_1、12_10、及び12_20からセグメントデータを並列に受信し、その受信順序が、各セグメントデータ分割部12_1、12_10、及び12_20からの送出順序と同じ場合について扱い、異なる場合については、後述する実施例[2]で説明する。
以下、この図2を参照して本実施例の全体動作を説明する。
図3に示すセグメントデータ分割部12は、受信したパケットPDから宛先カードID D_ID及びパケット長PLを抽出するパケットヘッダ抽出部121と、抽出されたパケット長PLに基づきパケットPDを所定長のデータDTに分割すると共に各データDTのパケットPD中の位置を示す位置情報POSをそれぞれ生成する分割部122と、各データDTに各位置情報POS、宛先カードIDD_ID、及び送信元カードID S_IDとして自分自身のカードIDをそれぞれ設定したセグメントヘッダを付加してセグメントデータSDを生成するセグメントヘッダ付加部123と、各セグメントデータSDを伝送路LS_1〜LS_mに並列に送出する分散処理部124とで構成されている。
次に、図3に示したセグメントデータ分割部12の動作について説明するが、まず、パケットヘッダ抽出部121、分割部122、及びセグメントヘッダ付加部123によるセグメントデータの生成動作例を、図4を参照して説明する。そして、分散処理部124の実施例を、図5を参照して説明する。
このセグメントデータ生成動作例では、図2に示したパケットPD-A〜PD-Cを例に取ってセグメントデータSD-A1〜SD-A3、SD-B1及びSD-B2、並びにSD-Cの生成工程を説明する。
図5に示す分散処理部124は、各セグメントデータSDを伝送路LS_1〜LS_mに対して巡回させながら送出する分散部1241と、この分散部1241と各伝送路LS_1〜LS_mとの間に設けられ、各セグメントデータSDを8B/10B符号則に従って符号化する回路1242_1〜1242_m(以下、符号1242で総称することがある。)と、符号化された各セグメントデータSDをパラレル-シリアル変換するP/S変換部1243_1〜1243_m(以下、符号1243で総称することがある。)とを備えている。
分散部1241は、まず始めに受信したセグメントデータSD-A1を例えば8B/10B符号化回路1242_1に与え、継続して受信するセグメントデータSD-A2及びSD-A3を、それぞれ8B/10B符号化回路1242_2及び1242_3に与える。
図6に示すパケット組立部31は、スイッチカード20でスイッチング処理された各セグメントデータSDを伝送路LR_1〜LR_mを介して並列に受信し、データDTとセグメントヘッダSHとに順次分離して出力する受信処理部311と、分離された各データDTをデータバッファBUF1に順次書き込み、そのデータ書込アドレスWAを出力するデータバッファ制御部312と、受信処理部311から出力された各セグメントヘッダSH及びデータバッファ制御部312から出力された各データ書込アドレスWAを対応付けたリンクリストLISTを作成してリンクリストメモリMEM1に格納すると共に、作成したリンクリストLISTの先頭ポインタHPを出力するリンクリスト制御部313と、このポインタHPにスケジューリング処理(例えば、リンクリスト先頭ポインタHPの入力順(リンクリストLISTの作成順)をそのまま出力の優先順位とした処理)を施したリンクリスト先頭ポインタHP_Sをリンクリスト制御部313に与え、ポインタHP_Sに対応するリンクリストLISTを参照させるスケジューラ314と、リンクリストLISTを参照して得られたアドレスWAをデータ読出アドレスRAとしてデータバッファ制御部312に与えてバッファBUF1から読み出させた各データDTを、リンクリストLISTを参照して得られた各セグメントヘッダSHに基づき結合してパケットPDを組み立てる組立部315とで構成されている。
次に、図6に示したパケット組立部31の動作を、受信処理部311の実施例、データバッファ制御部312の実施例、及びリンクリスト制御部313の実施例の順に、図7〜14を参照して説明する。
図7に示す受信処理部311は、スイッチカード20でスイッチング処理されたセグメントデータSDを伝送路LR_1〜LR_mを介して並列に受信すると共に、各セグメントデータSDをシリアル-パラレル変換するS/P変換部3111_1〜3112_m(以下、符号3111で総称することがある。)と、シリアル-パラレル変換された各セグメントデータSDを8B/10B符号則に従って復号化する回路3112_1〜3112_m(以下、符号3112で総称することがある。)と、復号化された各セグメントデータSDを順次出力するセレクタ3113と、このセレクタ3113から出力されたセグメントデータSDをデータDTとセグメントヘッダSHとに順次分割するセグメントデータ分割部3114とを備えている。
図8に示すデータバッファ制御部312は、その内部にデータバッファBUF1の空きアドレスを格納するための空きアドレスFIFOバッファBUF2を備えている。
図10に示すリンクリスト制御部313は、データ書込アドレスWA及びセグメントヘッダSHを受ける度毎に、リンクリスト管理情報メモリMEM2に読出制御信号RSを与えて読み出したリンクリスト管理情報LINFO中のリンクリスト末尾ポインタTPを参照してリンクリストメモリMEM1にデータ書込アドレスWA及びセグメントヘッダSHを対応付けたリンクリストを生成又は更新し、リンクリスト管理情報LINFOを更新する(更新後のリンクリスト管理情報LINFO_UをメモリMEM2に書き込む)と共に作成したリンクリストの先頭ポインタHPをスケジューラ314に与えるリンクリスト生成/更新部3131と、スケジューリング後のリンクリスト先頭ポインタHP_Sに対応するリンクリストを順次参照し、セグメントヘッダSH及びデータ読出アドレスRA(リンクリストを参照して得たデータ書込アドレスWA)を順次出力するリンクリスト参照部3132とを備えている。
図15は、図1に示したパケット中継装置1の構成の内、一例として、セグメントデータ分割部12_1、スイッチカード20、及びパケット組立部31_7を抜き出し強調して示したものであり、図2に示したパケットPD-A及びPD-Bが共にセグメントデータ分割部12_1に入力されている。本実施例では、上記の実施例[1]と異なり、パケット組立部31_7におけるセグメントデータの受信順序が、セグメントデータ分割部12_1での送出順序と異なる場合を扱う。
以下、この図15を参照して本実施例の全体動作を説明する。
図16に示すセグメントデータ分割部12は、上記の実施例[1]の構成に加えて、パケットヘッダ抽出部121から出力された宛先カードIDD_ID及び分割部122から位置情報POSの出力に同期したパルスPLSを受ける度毎に、シーケンス番号SNを生成してセグメントヘッダ付加部123に与えるシーケンス番号生成部125を備えている。
次に、図16に示したセグメントデータ分割部12の動作について説明するが、まず、シーケンス番号生成部125の実施例を、図17を参照して説明する。そして、パケットヘッダ抽出部121、分割部122、及びセグメントヘッダ付加部123によるセグメントデータの生成動作例を、図18を参照して説明する。
図17に示すシーケンス番号生成部125は、アドレス1〜nを宛先カードID D_IDと1対1に対応させ、宛先カードIDD_ID毎にシーケンス番号SNを格納できるようにしたシーケンス番号メモリMEM3と、このメモリMEM3から読み出されたシーケンス番号SNを“1”だけインクリメントするインクリメント部1251と、インクリメントされたシーケンス番号I_SNのメモリMEM3への書き込み(更新)タイミングを調整する更新タイミング調整部1252とを備えている。
図18(1)に示すように、図15に示したパケットPD-Aを受信した場合を例に取ると、まずパケットヘッダ抽出部121が、上記の実施例[1]と同様、パケットPD-A中のパケットヘッダPH-Aからパケット長PL=“aバイト”及び宛先カードIDD_ID=“7”を抽出し、抽出したパケット長PLを分割部122に与えるが、但し上記の実施例[1]とは異なり、宛先カードID D_IDをセグメントヘッダ付加部123及びシーケンス番号生成部125に与える。
図19に示すパケット組立部31は、上記の実施例[1]の構成に加えて、受信処理部311から出力されたセグメントヘッダSH及びデータバッファ制御部312から出力されたデータ書込アドレスWAを入力して並べ替えを行い、並替後のセグメントヘッダSH_R及びデータ書込アドレスWA_Rをリンクリスト制御部313に与える並替部316を備えている。
次に、図19に示したパケット組立部31の動作について説明する。但し、受信処理部311、データバッファ制御部312、リンクリスト制御部313、スケジューラ314、及び組立部315の動作は上記の実施例[1]と共通であるため、これらの説明は省略し、並替部316の実施例のみを、図20〜24を参照して説明する。
図20に示す並替部316は、データバッファ制御部312及び受信処理部311から受信したデータ書込アドレスWA及びセグメントヘッダSHを格納するためのバッファBUF3と、データ書込アドレスWA及びセグメントヘッダSHを受ける度毎に、そのセグメントヘッダSHに設定された送信元カードIDS_ID及びシーケンス番号SNをキーとしたバッファBUF3の書込アドレスAnx_Wに受信したデータ書込アドレスWA及びセグメントヘッダSHを書き込むと共に、そのシーケンス番号SN及び並替管理情報RINFOの読出制御信号RS1を出力する書込制御部3161と、読み出された並替管理情報RINFOに書込制御部3161から出力されたシーケンス番号SNを登録して更新する並替管理情報登録更新部3162と、読出制御信号RS2を出力して登録更新後の並替管理情報RINFO_AUを送信元カードIDS_ID毎に巡回しながら読み出す並替管理情報巡回読出部3163と、読み出された管理情報RINFO_AUに設定された送信元カードID S_ID及びその送信元カードIDS_IDに対して次に読み出すべき読出シーケンス番号SN_TOPをキーとしたバッファBUF3の読出アドレスAnx_Rからデータ書込アドレスWA及びセグメントヘッダSHを読み出して並替後のデータ書込アドレスWA_R及びセグメントヘッダSH_Rとしてリンクリスト制御部313に与えると共に、管理情報RINFO_AUから読出シーケンス番号SN_TOPを抹消して更新する読出制御部3164とを備えている。
パケットを受信する度毎に、該パケットから宛先アドレス及びパケット長を抽出する第1ステップと、
該パケット長に基づき該パケットを所定長のデータに分割すると共に、該分割した各データの該パケット中の位置を示す位置情報をそれぞれ生成する第2ステップと、
該分割された各データに、各位置情報、該宛先アドレス、及び送信元アドレスとして自分自身のアドレスをそれぞれ設定したセグメントヘッダを付加してセグメントデータを生成する第3ステップと、
各セグメントデータを、スイッチカードに並列に与える第4ステップと、
を備えたことを特徴とするパケット中継方法。
(付記2)付記1において、
該第4ステップが、各セグメントデータを該スイッチカードに並列に与えるための複数の物理的又は論理的な伝送路に順次巡回させながら送出することを特徴としたパケット中継方法。
(付記3)付記1において、
該宛先アドレス毎に各位置情報に対してシーケンス番号を付与する第5ステップをさらに備え、
該第3ステップが、該シーケンス番号を該セグメントヘッダに設定するステップを含むことを特徴としたパケット中継方法。
(付記4)
パケットを所定長単位に分割した内の一のデータに、送信元アドレス及び該一のデータの該パケット中の位置を示す位置情報を設定したセグメントヘッダが付加されたセグメントデータをスイッチカードから並列に受信する度毎に、各セグメントデータを該セグメントヘッダと該一のデータとに分離する第1ステップと、
該分離された一のデータを順次記憶する第2ステップと、
該分離されたセグメントヘッダに設定された該位置情報に基づき該送信元アドレス毎に該分離されたセグメントヘッダと、該分離された一のデータの記憶先とを対応付けたリンクリストを生成又は更新する第3ステップと、
該リンクリストを順次参照して得られた該記憶先から該一のデータを順次読み出す第4ステップと、
該リンクリストを順次参照して得られた該セグメントヘッダに設定された該位置情報に基づき、該読み出された一のデータを結合してパケットを組み立てる第5ステップと、
を備えたことを特徴とするパケット中継方法。
(付記5)付記4において、
該第3ステップで生成又は更新された各リンクリストのスケジューリング処理を行う第6ステップをさらに備え、
該第4及び該第5ステップが、該スケジューリング処理されたリンクリストから順に該参照を行うことを特徴としたパケット中継方法。
(付記6)付記4において、
該セグメントヘッダには、該セグメントデータのシーケンス番号が設定されており、
該第1ステップで分離されたセグメントヘッダと、該分離された一のデータの記憶先とを順次対応付けて記憶する第6ステップと、
該第6ステップで記憶されたセグメントヘッダを順次参照し、参照中のセグメントヘッダに設定された送信元アドレス及びシーケンス番号が、いずれかの送信元アドレス及びその送信元アドレスに対して読み出すべきセグメントデータの読出シーケンス番号と一致した時、該参照中のセグメントヘッダとこれに対応する該分離された一のデータの記憶先とを読み出して該第3ステップを実行すると共に、該読出シーケンス番号を次に読み出すべきシーケンス番号に更新する第7ステップと、
をさらに備えたことを特徴とするパケット中継方法。
(付記7)付記6において、
該第6ステップが、該分離されたセグメントヘッダに設定された送信元アドレス及びシーケンス番号をキーとして該記憶を行うステップを含み、
該第7ステップが、該送信元アドレス及び該読出シーケンス番号をキーとして該読出を行うステップを含むことを特徴としたパケット中継方法。
(付記8)付記6において、
該第6ステップが、該分離されたセグメントヘッダと該分離された一のデータの記憶先とを対応付けて記憶した時、各送信元アドレスに対する読出シーケンス番号と、各シーケンス番号が設定されたセグメントヘッダを記憶したか否かを示すフラグとを対応付けた管理情報中の該記憶したセグメントヘッダに設定されたシーケンス番号に対応するフラグを受信済みに設定するステップを含み、
該第7ステップが、該管理情報を該送信元アドレス毎に巡回しながら参照し、該読出シーケンス番号に対応するフラグが該受信済みに設定されている時、該一致と判定すると共に該参照中のフラグの設定を解除するステップを含むことを特徴としたパケット中継方法。
(付記9)
パケットを受信する度毎に、該パケットから宛先アドレス及びパケット長を抽出する第1手段と、
該パケット長に基づき該パケットを所定長のデータに分割すると共に、該分割した各データの該パケット中の位置を示す位置情報をそれぞれ生成する第2手段と、
該分割された各データに、各位置情報、該宛先アドレス、及び送信元アドレスとして自分自身のアドレスをそれぞれ設定したセグメントヘッダを付加してセグメントデータを生成する第3手段と、
各セグメントデータを、スイッチカードに並列に与える第4手段と、
を備えたことを特徴とするパケット中継装置。
(付記10)付記9において、
該第4手段が、各セグメントデータを該スイッチカードに並列に与えるための複数の物理的又は論理的な伝送路に順次巡回させながら送出することを特徴としたパケット中継装置。
(付記11)付記9において、
該宛先アドレス毎に各位置情報に対してシーケンス番号を付与する第5手段をさらに備え、
該第3手段が、該シーケンス番号を該セグメントヘッダに設定する手段を含むことを特徴としたパケット中継装置。
(付記12)
パケットを所定長単位に分割した内の一のデータに、送信元アドレス及び該一のデータの該パケット中の位置を示す位置情報を設定したセグメントヘッダが付加されたセグメントデータをスイッチカードから並列に受信する度毎に、各セグメントデータを該セグメントヘッダと該一のデータとに分離する第1手段と、
該分離された一のデータを順次記憶する第2手段と、
該分離されたセグメントヘッダに設定された該位置情報に基づき該送信元アドレス毎に該分離されたセグメントヘッダと、該分離された一のデータの記憶先とを対応付けたリンクリストを生成又は更新する第3手段と、
該リンクリストを順次参照して得られた該記憶先から該一のデータを順次読み出す第4手段と、
該リンクリストを順次参照して得られた該セグメントヘッダに設定された該位置情報に基づき、該読み出された一のデータを結合してパケットを組み立てる第5手段と、
を備えたことを特徴とするパケット中継装置。
(付記13)付記12において、
該第3手段で生成又は更新された各リンクリストのスケジューリング処理を行う第6手段をさらに備え、
該第4及び該第5手段が、該スケジューリング処理されたリンクリストから順に該参照を行うことを特徴としたパケット中継装置。
(付記14)付記12において、
該セグメントヘッダには、該セグメントデータのシーケンス番号が設定されており、
該第1手段で分離されたセグメントヘッダと、該分離された一のデータの記憶先とを順次対応付けて記憶する第6手段と、
該第6手段で記憶されたセグメントヘッダを順次参照し、参照中のセグメントヘッダに設定された送信元アドレス及びシーケンス番号が、いずれかの送信元アドレス及びその送信元アドレスに対して読み出すべきセグメントデータの読出シーケンス番号と一致した時、該参照中のセグメントヘッダとこれに対応する該分離された一のデータの記憶先とを読み出して該第3手段を実行すると共に、該読出シーケンス番号を次に読み出すべきシーケンス番号に更新する第7手段と、
をさらに備えたことを特徴とするパケット中継装置。
(付記15)付記14において、
該第6手段が、該分離されたセグメントヘッダに設定された送信元アドレス及びシーケンス番号をキーとして該記憶を行う手段を含み、
該第7手段が、該送信元アドレス及び該読出シーケンス番号をキーとして該読出を行う手段を含むことを特徴としたパケット中継装置。
(付記16)付記14において、
該第6手段が、該分離されたセグメントヘッダと該分離された一のデータの記憶先とを対応付けて記憶した時、各送信元アドレスに対する読出シーケンス番号と、各シーケンス番号が設定されたセグメントヘッダを記憶したか否かを示すフラグとを対応付けた管理情報中の該記憶したセグメントヘッダに設定されたシーケンス番号に対応するフラグを受信済みに設定する手段を含み、
該第7手段が、該管理情報を該送信元アドレス毎に巡回しながら参照し、該読出シーケンス番号に対応するフラグが該受信済みに設定されている時、該一致と判定すると共に該参照中のフラグの設定を解除するステップを含むことを特徴としたパケット中継装置。
10, 10_1〜10_n 入力側インタフェースカード
11, 11_1〜11_n 受信部
12, 12_1〜12_n セグメントデータ分割部
121 パケットヘッダ抽出部
122 分割部
123 セグメントヘッダ付加部
124 分散処理部
1241 分散部
1242, 1242_1〜1242_m 8B/10B符号化回路
1243, 1243_1〜1243_m P/S変換部
125 シーケンス番号生成部
1251 インクリメント部
1252 更新タイミング調整部
20 スイッチカード
21, 21_1〜21_m スイッチ
30, 30_1〜30_n 出力側インタフェースカード
31, 31_1〜31_n パケット組立部
311 受信処理部
3111, 3111_1〜3111_m S/P変換部
3112, 3112_1〜3112_m 8B/10B復号化回路
3113 セレクタ
3114 セグメントデータ分離部
312 データバッファ制御部
313 リンクリスト制御部
3131 リンクリスト生成/更新部
3132 リンクリスト参照部
314 スケジューラ
315 組立部
316 並替部
3161 書込制御部
3162 並替管理情報登録更新部
3163 並替管理情報巡回読出部
3164 読出制御部
32, 32_1〜32_n 送出部
PD, PD-A〜PD-C パケット
PH, PH-A〜PH-C パケットヘッダ
PY, PY-A〜PY-C ペイロード
PAD パディング
SD, SD-A1〜SD-A3, SD-B1〜SD-B2, SD-C セグメントデータ
SH, SH-A1〜SH-A3, SH-B1〜SH-B2, SH-C セグメントヘッダ
SH_R 並替後セグメントヘッダ
DT, DT-A1〜DT-A3, DT-B1〜DT-B2, DT-C データ
LS, LR, LS1_1〜LSn_m, LR1_1〜LR1_m 伝送路
S_ID 送信元カードID
D_ID 宛先カードID
POS 位置情報
SN シーケンス番号
I_SN インクリメント後シーケンス番号
SN_TOP 読出シーケンス番号
BUF1 データバッファ
BUF2 空きアドレスFIFOバッファ
BUF3 データ書込アドレス・セグメントヘッダ格納用バッファ
WA データ書込アドレス
RA データ読出アドレス
WA_R 並替後データ書込アドレス
Anx_W 書込アドレス
Anx_R 読出アドレス
MEM1 リンクリストメモリ
MEM2 リンクリスト管理情報メモリ
MEM3 シーケンス番号メモリ
HP リンクリスト先頭ポインタ
HP_S スケジューリング後リンクリスト先頭ポインタ
TP リンクリスト末尾ポインタ
NP 次ポインタ
LINFO リンクリスト管理情報
LINFO_U 更新後リンクリスト管理情報
LIST リンクリスト
RS 読出制御信号
PLS 同期パルス
RINFO 並替管理情報
RINFO_AU 登録更新後の並替管理情報
RINFO_EU 抹消更新後の並替管理情報
F フラグ
図中、同一符号は同一又は相当部分を示す。
Claims (4)
- パケット入力部と複数のスイッチ部とがそれぞれ接続され、該複数のスイッチ部のそれぞれとパケット出力部とが接続されているパケット中継装置のパケット中継方法であって、
該入力部でパケットをセグメントに分割する際のセグメントヘッダとして位置情報、宛先アドレス、送信元アドレスと宛先毎のシーケンス番号を該セグメントに付加し、
各スイッチ部は、入力された該セグメントデータを、該宛先アドレスに応じて該パケット出力部に出力し、
該パケット出力部は、同一パケット入力部毎に位置情報及びシーケンス番号に応じて1個以上のセグメントをパケットに組み立てて出力する、
ことを特徴とするパケット中継方法。 - パケットを所定長単位に分割した内の一のデータに、送信元アドレス及び該一のデータの該パケット中の位置を示す位置情報を設定したセグメントヘッダがそのシーケンス番号と共に付加されたセグメントデータをスイッチ部から並列に受信する度毎に、各セグメントデータを該セグメントヘッダと該一のデータとに分離する第1ステップと、
該分離された一のデータを順次記憶する第2ステップと、
該分離されたセグメントヘッダに設定された該位置情報に基づき該送信元アドレス毎に該分離されたセグメントヘッダと、該分離された一のデータの記憶先とを対応付けたリンクリストを生成又は更新する第3ステップと、
該リンクリストを順次参照して得られた該記憶先から該一のデータを順次読み出す第4ステップと、
該リンクリストを順次参照して得られた該セグメントヘッダに設定された該位置情報に基づき、該読み出された一のデータを結合してパケットを組み立てる第5ステップと、
該第1ステップで分離されたセグメントヘッダと、該分離された一のデータの記憶先とを順次対応付けて記憶する第6ステップと、
該第6ステップで記憶されたセグメントヘッダを順次参照し、参照中のセグメントヘッダに設定された送信元アドレス及びシーケンス番号が、いずれかの送信元アドレス及びその送信元アドレスに対して読み出すべきセグメントデータの読出シーケンス番号と一致した時、該参照中のセグメントヘッダとこれに対応する該分離された一のデータの記憶先とを読み出して該第3ステップを実行すると共に、該読出シーケンス番号を次に読み出すべきシーケンス番号に更新する第7ステップと、
をさらに備えたことを特徴とするパケット中継方法。 - パケット入力部と複数のスイッチ部とがそれぞれ接続され、該複数のスイッチ部のそれぞれとパケット出力部とが接続されているパケット中継装置であって、
該入力部でパケットをセグメントに分割する際のセグメントヘッダとして位置情報、宛先アドレス、送信元アドレスと宛先毎のシーケンス番号を該セグメントに付加し、
各スイッチ部は、入力された該セグメントデータを、該宛先アドレスに応じて該パケット出力部に出力し、
該パケット出力部は、同一パケット入力部毎に位置情報及びシーケンス番号に応じて1個以上のセグメントをパケットに組み立てて出力する、
ことを特徴とするパケット中継装置。 - パケットを所定長単位に分割した内の一のデータに、送信元アドレス及び該一のデータの該パケット中の位置を示す位置情報を設定したセグメントヘッダがそのシーケンス番号と共に付加されたセグメントデータをスイッチカードから並列に受信する度毎に、各セグメントデータを該セグメントヘッダと該一のデータとに分離する第1手段と、
該分離された一のデータを順次記憶する第2手段と、
該分離されたセグメントヘッダに設定された該位置情報に基づき該送信元アドレス毎に該分離されたセグメントヘッダと、該分離された一のデータの記憶先とを対応付けたリンクリストを生成又は更新する第3手段と、
該リンクリストを順次参照して得られた該記憶先から該一のデータを順次読み出す第4手段と、
該リンクリストを順次参照して得られた該セグメントヘッダに設定された該位置情報に基づき、該読み出された一のデータを結合してパケットを組み立てる第5手段と、
該第1手段で分離されたセグメントヘッダと、該分離された一のデータの記憶先とを順次対応付けて記憶する第6手段と、
該第6手段で記憶されたセグメントヘッダを順次参照し、参照中のセグメントヘッダに設定された送信元アドレス及びシーケンス番号が、いずれかの送信元アドレス及びその送信元アドレスに対して読み出すべきセグメントデータの読出シーケンス番号と一致した時、該参照中のセグメントヘッダとこれに対応する該分離された一のデータの記憶先とを読み出して該第3手段を実行すると共に、該読出シーケンス番号を次に読み出すべきシーケンス番号に更新する第7手段と、
をさらに備えたことを特徴とするパケット中継装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006348215A JP4786522B2 (ja) | 2006-12-25 | 2006-12-25 | パケット中継方法及び装置 |
| US11/959,615 US8594092B2 (en) | 2006-12-25 | 2007-12-19 | Packet relay method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006348215A JP4786522B2 (ja) | 2006-12-25 | 2006-12-25 | パケット中継方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008160570A JP2008160570A (ja) | 2008-07-10 |
| JP4786522B2 true JP4786522B2 (ja) | 2011-10-05 |
Family
ID=39542703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006348215A Expired - Fee Related JP4786522B2 (ja) | 2006-12-25 | 2006-12-25 | パケット中継方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8594092B2 (ja) |
| JP (1) | JP4786522B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011021246A1 (ja) * | 2009-08-20 | 2011-02-24 | 富士通株式会社 | 中継局、受信局、送信局、および、パケット通信システム |
| JP5509733B2 (ja) * | 2009-08-28 | 2014-06-04 | 富士通株式会社 | セグメントデータ処理回路、インタフェースユニット、フレーム伝送装置及びセグメントデータの分配方法 |
| JP5625290B2 (ja) * | 2009-09-09 | 2014-11-19 | 富士通株式会社 | 信号処理回路、インタフェースユニット、フレーム伝送装置及びセグメントデータの読み出し方法 |
| JP5630070B2 (ja) * | 2010-05-14 | 2014-11-26 | 富士通株式会社 | 中継装置、プログラム及び方法 |
| JP5565099B2 (ja) | 2010-05-27 | 2014-08-06 | 富士通株式会社 | スイッチ装置およびスイッチ方法 |
| JP2014007501A (ja) * | 2012-06-22 | 2014-01-16 | Fujitsu Ltd | 通信装置 |
| CN105099956B (zh) * | 2015-06-25 | 2018-08-14 | 华为技术有限公司 | 交换网系统和数据交换方法 |
| US10129178B1 (en) * | 2015-12-02 | 2018-11-13 | L-3 Communications Corp. | Combining and processing as a whole portions of a ordered segment of data elements split between two communications channels |
| US10581554B2 (en) | 2017-01-13 | 2020-03-03 | Dolby Laboratories Licensing Corporation | Systems and methods to generate copies of data for transmission over multiple communication channels |
| CN116980151A (zh) * | 2022-04-22 | 2023-10-31 | 戴尔产品有限公司 | 用于地址加密的方法、电子设备和计算机程序产品 |
| JP7596414B2 (ja) * | 2023-01-19 | 2024-12-09 | 日立ヴァンタラ株式会社 | マルチテナント管理システムおよび方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05292555A (ja) * | 1992-04-07 | 1993-11-05 | Hitachi Ltd | スイッチの制御方法およびスイッチシステム |
| JP3165229B2 (ja) * | 1992-05-15 | 2001-05-14 | 株式会社日立製作所 | Atmスイッチの同期化方法およびatmスイッチ |
| JPH06187311A (ja) * | 1992-09-07 | 1994-07-08 | Hitachi Ltd | マルチプロセッサシステムおよびプロセッサ間通信方法 |
| US6335933B1 (en) * | 1999-05-21 | 2002-01-01 | Broadcom Homenetworking, Inc. | Limited automatic repeat request protocol for frame-based communication channels |
| US7102999B1 (en) * | 1999-11-24 | 2006-09-05 | Juniper Networks, Inc. | Switching device |
| US6658596B1 (en) * | 2000-03-13 | 2003-12-02 | International Business Machines Corporation | Automated queue recovery using element- based journaling |
| US6859824B1 (en) * | 2000-06-30 | 2005-02-22 | Hitachi, Ltd. | Storage system connected to a data network with data integrity |
| JP3652245B2 (ja) * | 2000-12-13 | 2005-05-25 | 株式会社日立コミュニケーションテクノロジー | パケットスイッチ |
| US6977941B2 (en) | 2000-11-08 | 2005-12-20 | Hitachi, Ltd. | Shared buffer type variable length packet switch |
| JP3736338B2 (ja) * | 2000-11-13 | 2006-01-18 | 株式会社日立製作所 | パケットスイッチ |
| JP4489308B2 (ja) * | 2001-01-05 | 2010-06-23 | 富士通株式会社 | パケットスイッチ |
| JP2004064619A (ja) * | 2002-07-31 | 2004-02-26 | Fujitsu Ltd | スイッチング・システム |
| US20050129020A1 (en) * | 2003-12-11 | 2005-06-16 | Stephen Doyle | Method and system for providing data communications over a multi-link channel |
| JP2005286383A (ja) | 2004-03-26 | 2005-10-13 | Fujitsu Ltd | 帯域制御方法及びそれを用いたパケット処理装置 |
| JP4388464B2 (ja) | 2004-12-07 | 2009-12-24 | 株式会社日立製作所 | パケット中継装置およびパケット通信ネットワーク |
| JP2008092485A (ja) * | 2006-10-05 | 2008-04-17 | Hitachi Ltd | 分散型スイッチシステムのパケット再整列器およびパケット再整列方法 |
-
2006
- 2006-12-25 JP JP2006348215A patent/JP4786522B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-19 US US11/959,615 patent/US8594092B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008160570A (ja) | 2008-07-10 |
| US8594092B2 (en) | 2013-11-26 |
| US20080151897A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8948204B2 (en) | Fabric channel control apparatus and method | |
| US8594092B2 (en) | Packet relay method and device | |
| JP4822997B2 (ja) | 通信装置および通信方法 | |
| KR101017933B1 (ko) | 완전 중복형의 선형적으로 확장 가능한 방송 라우터 | |
| JP2009246525A (ja) | 転送装置及びパケット伝送装置 | |
| US20230085423A1 (en) | Packet communication system, and its transmitting apparatus, receiving apparatus, and program | |
| US7321596B2 (en) | Packet control system and communication method | |
| JP4588259B2 (ja) | 通信システム | |
| JP4342585B2 (ja) | パケット中継装置及びパケット中継方法 | |
| JP2009111653A (ja) | 多重化データ通信方法、そのシステムおよびそのシステムを構成する多重化データ通信装置 | |
| JP2009224946A (ja) | パケット伝送装置 | |
| EP1768308B1 (en) | Data distribution to nodes of a telecommunication network | |
| JP4901777B2 (ja) | ネットワーク中継装置およびネットワーク中継方法 | |
| JP2009218778A (ja) | パケット伝送システム | |
| JP2009171157A (ja) | リングバッファの使用方法およびスイッチング装置 | |
| JP5924208B2 (ja) | セル多重化装置及び方法 | |
| JP2013012827A (ja) | 通信システムおよび通信装置 | |
| JP4944377B2 (ja) | 線形拡張可能な配信ルータ装置 | |
| US20230087755A1 (en) | Communication system, transmitter, receiver, and communication method and program | |
| JP4802131B2 (ja) | パケット通信装置およびパケット通信方法 | |
| WO2015189971A1 (ja) | パケットキャプチャ装置、パケットキャプチャ方法、およびパケットの再構築方法 | |
| JP4692161B2 (ja) | 中継器及び光通信システム | |
| CN102075315A (zh) | 一种转发板间的数据同步方法及装置 | |
| JP2009218959A (ja) | 同期多重化伝送装置、同期多重化伝送方法、および同期多重化伝送プログラム | |
| WO2014017036A1 (ja) | データ伝送装置、データ分割装置及びデータ分割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4786522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |