JP4789797B2 - 基板上への層の堆積法 - Google Patents

Description

本発明の第１の態様は、多孔性シリコン、シリカ、又はアルミナの基板の孔に屈折率（ｎ）が電圧依存性を有する堆積材料を内張り又は充填する方法に関する。本発明は又、このような方法により作製されるもの、特に電圧調節可能なフォトニックデバイス、及びこれらデバイスの使用に関する。

本発明の第２の態様は、シリコン基板の高アスペクト比の溝に誘電堆積材料を内張りする方法に関する。本発明は又、このような方法により作製されるもの、特にシリコン集積回路に関する。

多孔性シリコン（Ｓｉ）及びアルミナ（Ａｌ_２Ｏ_３）基板がフォトニック結晶として有用であることは既に知られている。これら多孔性基板を作製する技法は既知であり、例えば、Ottow et alによるAppl. Phys.誌、A63号、153-159頁（1996年）や、Schilling et alによるAppl. Phys. Lett.誌、第78巻、第９号、2001年２月26日、1180〜1182頁に記載されている。

このような基板の孔に高屈折率ｎ（ｎは電圧の変数）の材料を内張り又は完全に充填することができると望ましい。様々な強誘電材料がこの特性を有しており、非強誘電材料の中にもこの特性を有するものがある。これにより、電圧調節可能なフォトニックデバイスを作ることができる。

Zhou et alによるAppl. Phys. Lett.誌、第78巻、第５号、2001年１月29日、661-663頁には、強誘電体のＢａＴｉＯ_３で充填したＳｉＯ_２コロイド結晶を作ることが記載されている。これによりフォトニックバンドギャップは拡大されるが、この構造は電極の取り付け及び電圧調節を許容しない。

Waser et alによるIntegrated Ferroelectrics、2001年、第36巻、３-20頁には、既知の化学的堆積技法が概説されいる。Waser et alは主に薄膜の堆積を論じているが、化学溶液堆積法（ＣＳＤ）を用いて、孔がパターン化されたＡｌ_２Ｏ_３膜の穴にチタン酸ジルコン酸鉛（ＰＺＴ）を充填する試みも記述している。もっとも、これらの孔を完全に充填することの問題が報告されている。

関連した問題は、シリコン集積回路、特にランダムアクセスメモリ（ＲＡＭ）において生じる。シリコン（Ｓｉ）ランダム−アクセスメモリについては、ダイナミックＤＲＡＭと不揮発性強誘電体ＦＲＡＭのいずれの場合にも、溝の内壁に均一なコーティングを堆積させる必要がある。これらの溝は高いアスペクト比（直径に対する深さの比）を有しており、例えば深さ６μｍで６０：１である。

ＲＡＭ用誘電材料は、一般的に、化学気相堆積法（ＣＶＤ）や、スパッタリングや、内壁に沿って均一な厚さを得ることを主要な目的とする関連技法により堆積される。しかし、現在既知であるシステムは、溝のほぼ全面に亘って均一に堆積させるという課題を未だ解決していない。

多孔性シリコン、シリカ、アルミナの基板の孔に、屈折率が電圧依存性を有する材料を均一に内張りする又は略完全に充填する方法を提供することは望ましいことである。これにより、新規な電圧調節の可能であるフォトニックデバイスを作ることができる。

又、アスペクト比の高い溝の内壁に誘電材料を均一に堆積させる方法を提供できると望ましい。

本発明の第１の態様によれば、次のような方法が提供される。即ち、多孔性シリコン、シリカ、又はアルミナ基板の孔に屈折率ｎが電圧依存性を有する材料を堆積させる方法であって、前記堆積材料の前駆体物質を含む前駆体溶液を用意すること、前記前駆体溶液の微細液滴を形成すること、及び、前記微細液滴を前記多孔性基板に接触させること、を含む方法である。なお、基板材料については、シリコンとアルミナが好ましい。

驚くべきことに、この微細ミスト堆積方法を用いることにより高い充填率（略完全に充填された孔の割合）が得られることが見出されている。この充填率は、ほぼ１００％にまで達し得る。更に驚くべきことに、本発明の方法は、（上記孔の充填に代わって必要とされる場合には）上記孔の内張りを許容する。これにより、上記孔の内面のコーティング率が高められる。上記基板の孔の大きさが前駆体溶液の液滴の大きさと同程度であることを考えれば、これは特に驚くべきことである。実際、本発明のシステムによれば、マイクロメートルサイズの孔を充填、内張りするのに比較的高い効果を有すると思われる化学気相堆積法（ＣＶＤ）などのシステムよりも、良好な充填及び内張り効率が得られることが思いがけなく見出されている。本技法の化学気相堆積法に対する更なる利点は、関係する装置がＣＶＤに必要な装置よりも小さく且つ簡易なことである。

本発明の第１の態様の方法は、高度に充填された多孔性基板の作製を許容する。これは従来達成されなかったことである。従って、本発明の第２の態様によれば、多孔性シリコン、シリカ、又はアルミナから形成される次のような結晶が提供される。即ち、上記孔が屈折率ｎが電圧依存性を有する材料で充填され、且つ、該充填率が少なくとも６０％であり、好ましくは少なくとも７０又は８０％であり、場合によっては少なくとも９９％であり得るような結晶である。なお、基板材料については、シリコンとアルミナが好ましい。

本発明の第１態様の方法により作製される物及び本発明の第２態様の方法により作製される物は、電圧調節可能なフォトニックデバイスとして使用することができる。従って、本発明の第３の態様は、上記孔の内面に屈折率ｎが電圧依存性を有する材料が堆積された多孔性シリコン、シリカ、又はアルミナ基板である電圧調節可能なフォトニックデバイスが提供される。基板材料については、シリコンとアルミナが好ましい。好ましい態様では、上記充填率は少なくとも６０％であり、上記基板には上部電極及び下部電極が設けられる。

本発明のこれらの態様においては、上記堆積材料が印加電圧に関して変化する屈折率ｎを有することが重要である。上記孔の中の空気を上記堆積材料で置き換えることにより、光ギャップの周波数比が変わる。この変化は印加電圧の関数である。本デバイスの厚さ方向における印加ＤＣ電圧を変化させることにより調節は可能である。

印加電場でのｎの変化は、光学誘電率ε＝ｎ^２（Ε，δ）（δは光の周波数）の変化をもたらす。本発明で使用される上記材料は、１００μｍのシリコンデバイスを横断する方向に降伏なしに持続可能な印加電場において約１％のｎの変化を示す。もっとも、１％の変化により光バンドギャップについて極めて大きな波長シフトが生じるため、１％未満の変化率も本発明においては有用である。

本発明のこれらの態様において有用な材料の多くは強誘電体である。その例を挙げると、ＢａＴｉＯ_３、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ストロンチウムビスマス（ＳＢＴ）、ヨウ硫化アンチモン（ＳｂＳＪ）、チタン酸ストロンチウムバリウム（ＢＳＴ）である。

屈折率が電圧可変である非強誘電材料も使用することができ、その例として、ルチル（ＴｉＯ_２）やチタン酸ストロンチウム（ＳｒＴｉＯ_３）がある。

本発明において、堆積される上記材料の前駆体物質を化学量論的比率で含む溶液は、液滴の微細ミストとして提供される。ここで用いられる技法は既知であり、McMillan et alによるIntegrated Ferroelectrics 1992、第２巻、351-359頁に記載されている。この刊行物において、著者はこの技法を「液体原料化学気相堆積法」として説明しているが、標準的なＣＶＤ条件とは多くの違いがあるので適切な用語ではない旨を述べている。

通常は、２種以上の異なる前駆体物質の混合物が使用される。本発明によれば、適切な前駆体物質の溶液は液滴の微細ミストを生成するように処理される。溶剤は非水性であるのが好ましい。溶剤としては、オクタン、トルエン等が適している。選択された条件下で前記前駆体物質を上記基板の上へと運んだ後、適当な条件下でこの多孔性基板から蒸発させることを許容するのに適した揮発性を有していれば、他の溶剤も選択可能である。このような前駆体物質の液体は、一般的には０〜５０℃で、好ましくは２５〜３０℃で蒸発する。

上記液滴の大きさは、一般的に、上記基板の孔の大きさに従い選択される。使用される上記基板の孔径は、一般的には約０．０５〜５μｍ、多くは０．１μｍ超、特には０．３〜４μｍである。この液滴の径は、好ましくは４μｍ以下、２μｍ以下、とりわけ１μｍ以下である。特に好ましいのは０．５μｍ以下である。本発明では、液滴の大きさが０．１〜０．３μｍであると好ましい。

適当な大きさの液滴を生成するための最も好ましい技術は超音波である。例えば、約１．５ＭＨｚで共振する圧電変換器を使用することができる。

こうして生成された液滴は、窒素やアルゴン等の不活性キャリアガスによって堆積チャンバ内に運ばれる。これとは別に、アルゴン５０％／酸素５０％の混合体のような活性ガスが有利な状況もあり得る。キャリアガスの流量は、５０〜２００ｃｍ^３／分が適当である。

堆積は通常、約１５〜３００Å／分の速度で行われる。

この堆積処理の間に、上記基板に紫外線を照射するのが好ましい。近紫外領域（３００〜４００ｎｍ）の紫外線が一般的には有効である。

ミスト状の液適が上記孔に浸透するのを助長するために、上記基板は固定的に保持することができる。但し、この基板を回転させることも可能である。

堆積は真空下で行われるが、本発明に係る方法の利点の一つとして、高真空が必要でないということがある。例えば、０．２気圧かそれ以上、好ましくは０．４気圧かそれ以上、場合によっては約０．５気圧でもよい。このことは、０．０１気圧オーダーの真空度が必要な多くの既知の堆積技法と比較して有利な点である。通常は０．９気圧以下であり、好ましくは０．８気圧以下である。０．６５〜０．９気圧の範囲内であるのが好ましい。

本発明の第１態様に係る方法の更なる利点は、上記処理が室温で行うことができるということである。広い温度範囲（例えば０〜１００℃）が使用可能であるが、１５〜４０℃の範囲、特に２０〜３０℃の範囲が好ましい。

この態様において、上記基板は多孔性シリコン又はアルミナであるのが好ましく、ウェーハの形態を成すことが多い。この基板の寸法は目的とする最終用途に応じて選択される。但し、幅と長さはそれぞれ、通常は０．１〜１０ｃｍであり、好ましくは０．５〜５ｃｍである。厚さは１〜２００μｍとすることができるが、好ましくは１０〜１００μｍである。

孔の適切な配置は既知であり、Ottow et alが記述した二次元アレイでも、Schilling et alが記述した三次元アレイでもよい。三次元アレイにおいては、先に検討した「孔径」が最小となる。アレイは長方形／正方形でも六角形でもよい。これら孔は通常、略円筒形であり、互いに略平行に上記基板の厚さ方向に延伸する。そのアスペクト比（直径に対する深さの比）は一般的に高く、例えば、少なくとも５（好ましくは少なくとも１０）であり、少なくとも５０の場合もある。

上述した前駆体溶液の液滴が上記孔内に堆積されると、上記キャリア溶剤を蒸発させるために、通常は上記基板を加熱する必要がある。このことは、前駆体物質が金属アルコキシドの場合に特に適当である。適当な加熱温度は上記溶剤及び上記前駆体物質に応じて選択することができるが、好ましくは２００〜４００℃であり、特に好ましくは２５０〜３５０℃である。

これとは別に、上記のようにして堆積した膜が室温（例えば約１５〜３０℃。通常はは２０〜２５℃）で加水分解されるようにしてもよい。このことは、前駆体物質が金属アルコキシドの場合に特に適当である。

本発明のこの態様に係る方法は、蒸発前に堆積が全て行われる一段階処理として実施することができる。もっとも、上記孔の充填が必要な場合、最も有効な充填効率は多段階処理により実現可能であることが見出されている。この多段階処理においては、幾分堆積させてから液滴の堆積を一旦止め、上記溶剤を蒸発させるために上記基板を先に検討した温度範囲で加熱する。それから、更に堆積を行った後、更なる蒸発の段階へと進む。このように、本発明の処理は、２回、３回、或いはそれ以上の回数（例えば６回まで）の堆積段階及び蒸発段階を別々に含むことができる。所望の充填率を達成するために必要な多くの段階が用いられる。

この充填の仕方によれば、底部から上に向かって充填するのではなく、孔壁へと付着させられる。これには、より迅速な充填と、上記コーティングからの有機材料のより一層の除去という利点があると考えられる。

適当なレベルまで堆積されたら、この堆積した材料を適当な結晶形に変えるために、通常は充填された上記基板をアニールするのが適当である。これに必要な時間と温度は、所望した材料や使用した前駆体物質によって変わる。上記基板がシリコンの場合、上記基板表面の酸化が最小限に抑えられるよう、比較的低いアニール温度が好ましい。適当なアニール時間は５分から２時間であるが、好ましくは１５分から１時間、例えば約３０分である。適当なアニール温度は、通常は６００〜８５０℃であり、好ましくは６５０℃以上及び／又は８００℃以下である。

前駆体物質は、金属カルボキシレートや金属アルコキシド等の有機金属錯体から選択することができる。適当な前駆体物質としては、例えば、Ｂｉ（ｔｈｄ）_３、ＳｒＴａ_２（ＯＥｔ）_１０（ｄｍａ_２、Ｔａ（ＯＥｔ）_４（ｄｍａｅ）、Ｂｉ（ｍｍｐ）_３がある。これら化学式において、ｔｈｄはテトラメチルヘプタジアマート基、ｄｍａｅはジメチルアミノエタノラート基、ｍｍｐはメトキシメチルプロパノラート基である。Ｂｉ（ｍｍｐ）_３は、強誘電材料中のＢｉ用前駆体物質としてはこれまでに記載されていない。本発明の第４の態様によれば、強誘電材料中のビスマス前駆体物質としてＢｉ（ｍｍｐ）_３を使用するようになっている。Ｂｉ（ｍｍｐ）_３は他のＢｉアルコキシドよりも安定性が高く、Ｓｒ−Ｔａアルコキシド前駆体物質との比較的良好な相溶性を示す。

充填が必要な場合、堆積、蒸発、及び必要であればアニール後に達成される最終的な充填率は、一般的に少なくとも６０％であり、好ましくは少なくとも７０又は８０％であり、より好ましくは少なくとも９５％である。本発明によれば、少なくとも９９％の充填率が達成可能な場合もある。

電圧調節可能なフォトニックデバイスとして使用するために、充填又は内張りされた上記多孔性基板の上面及び下面（通常はその間を孔が延伸する）に電極を設ける必要がある。下部電極は堆積処理の前又は後に付けることができる。ある種の状況では、蒸発段階を阻害する可能性を最小限にするために、堆積処理後に付けるのが好ましい。シリコン基板については、下部電極がプラチナであると好ましい。その場合、接着性を向上させるために、併せてシリコン層とプラチナ層との間をチタンでプレコートするのが一般的である。アルミナ基板については、アルミニウムや金などの任意の電極金属を使用することができる。

上部電極は堆積後に設けられる。上部電極としては、タングステンプローブチップや位置合わせマスク金属アレイ等が適当である。上記基板を通して短絡するのを防ぐため、上部電極は上記孔径よりも小さくしなければならない。

このようにして作られたデバイス、及び本発明の第２態様に係るデバイスは、電圧調節可能なフォトニックデバイスとして使用することができる。これらは、例えば光レーザのスイッチングのために用いることができる。他の用途として、充填された各孔に関連付けられたキャパシタを組み込み、フラットパネルディスプレイの基盤を形成することができる。

上記デバイスの厚さは、スイッチングを行うために必要な電圧に影響を及ぼす。この必要な電圧は又、選択される堆積材料にも依存する。例えば、拘束された形状のＰＺＴの抗電界は、一般的に約６０ｋＶ／ｃｍである。従って、１００μｍのデバイスでスイッチングを行うためには、６００Ｖを印加しなければならない。厚さが比較的小さい結晶を選択することで、印加電圧を低くすることができる。例えば、厚さ２０μｍのデバイスであると、１２０Ｖの使用が許容される。

上述した方法は又、シリコン集積回路の溝に誘電体層を堆積させることにおいても有用である。従って、本発明の第５の態様では、シリコン又はシリカ（好ましくはシリコン）基板表面の溝の内面に誘電材料を堆積させる方法が提供される。この方法は、堆積される材料の前駆体物質を含む前駆体溶液を用意すること、前記前駆体溶液の微細液滴を形成すること、及び、上記溝の内面に前記前駆体溶液を堆積させるために前記微細液滴を上記シリコン基板に接触させることを含む。

本発明の方法によれば、驚くべきことに、高アスペクト比の溝に、迅速且つ商業的に有用な堆積速度で、４０ｎｍの薄さの均一なコーティングを設けることを許容する。このことは液体前駆体溶液を使用する既知の方法（各溝の上でメニスカスが形成され、表面に液滴のアレイが生じる）とは対照的である。

本発明のこの態様においては、上記基板は、１つ又は複数の溝を備えたシリコン（又はシリカ）基板である。この溝のアスペクト比（幅に対する深さの比）は高く、一般的には３０：１〜１００：１であり、好ましくは５０：１〜７０：１であり、主として約６０：１である。例えば深さは１〜１０μｍ、２〜８μｍ、主として約６μｍとすることができるが、４０又は８０μｍとすることも可能である。溝の径は通常は０．０１〜１μｍであり、例えば０．０５〜０．５μｍ、主として約０．１μｍである。

本発明のこの態様は、適用可能であれば、本発明の第１態様の方法に関して先に検討した方法の特徴のいずれをも用いる。

本発明のこの第５態様において、上記堆積材料は誘電体、即ち、高い誘電率を有する電気絶縁体である。強誘電体ＲＡＭ（ＦＲＡＭ）において使用するには、この堆積材料も強誘電体でなければならない。この場合、好ましい堆積材料は、チタン酸ジルコン酸鉛（ＰＺＴ）、タンタル酸ストロンチウムビスマス（ＳＢＴ）、チタン酸ビスマス（ランタンドープの有無は問わない）（ＢｉＴ）である。ダイナミックＲＡＭ（ＤＲＡＭ）の作製等の他の用途では、好ましい材料は、酸化ハフニウム（ＨｆＯ_２）、酸化タンタル（Ｔａ_２Ｏ_５）、酸化ジルコニウム（ＺｒＯ_２）、ケイ酸ハフニウム（ＨｆＳｉＯ_４）である。

本発明のこの態様は、キャパシタンスを増加させたシリコン集積回路、特にＲＡＭを提供するのに特に有用である。

上記堆積材料は誘電体でなければならない。又、降伏電圧は高いことが好ましい。

上記溝の内面のコーティングは薄く、厚さは２００ｎｍ未満、特に１６０ｎｍ未満とすることができ、場合によっては１００ｎｍ未満（例えば２０〜６０ｎｍ）とすることも可能である。このような薄いコーティングの均一性は、従来のマイクロ電子デバイスのシリコン溝を内張りするのに用いられたＣＶＤやスパッタリング法によっては、これまで達成することができなかった。上部から下部までのステップ被覆率は、好ましくは少なくとも０．８０であり、より好ましくは０．９０であり、特には少なくとも０．９９である。化学量論的偏差は、好ましくは１０％以下であり、より好ましくは５％以下である。

本発明のこの態様及び第１態様では、本発明の方法により、通常は負電荷（多くは約５ｅ）を帯びた液滴が作られると考えられる。ある種のシリコン孔を設けるための処理手順が上記シリコン溝又は孔の内部に正味の正電荷を生じさせるため、このことは特に孔又は溝を含むシリコン表面と組み合わせた場合に特に有益であると考えられる。このことは、本発明の方法において、上記孔及び溝の内面における液滴コーティングの顕著な均一性に寄与し得る。

本発明の第１態様に係る方法の一実施形態を以下に説明する。

図１は、本発明に係るデバイスの概略図である。シリコン又はアルミナの基板１については、長さ（ｌ）と幅（ｗ）がそれぞれ約１ｃｍ、厚さ（ｔ）が約５０μｍのウェーハの形態で設けられており、上面５から下面３まで延伸する径約３μｍの孔２の二次元アレイを有する。

ＳｒＴａ_２（ＯＥｔ）_１０（ｄｍａｅ）_２及びＢｉ（ｍｍｐ）_３を含むオクタン又はトルエン中に、Ｓｒ_０．８Ｂｉ_２．２Ｔａ_２Ｏ_９＋５の比率で堆積材料が提供された溶液が形成される。圧電変換器を用いて、液体前駆体混合物が大きさ約０．３μｍの液滴とされる。この液滴は、不活性ガスにより、多孔性基板を収容する堆積チャンバ内へと運ばれる。堆積チャンバでは加熱されない。圧力は０．６５〜０．９０気圧である。堆積の間、多孔性基板はＵＶ照射される。

堆積は２０〜３０分間行ってから、一旦停止される。基板は約３００℃の温度まで１０分間加熱される。堆積の再開後、更なる加熱が行われる。この堆積と加熱のサイクルは５又は６回繰り返される。

堆積が完了すると、基板１の孔２内に完全に結晶化した単相のＳＢＴ堆積物が設けられるよう、基板が８００℃まで３０分間で加熱される。

堆積の完了後、下部電極層が充填された基板の下部表面３に付けられる。プラチナコーティングの後、チタンコーティングが加えられる。上部電極はタングステンプローブチップ４の形態を成す。

本発明に係るデバイスの概略図。

Claims (19)

1. 多孔性シリコン、シリカ、又はアルミナ基板において二次元に配列された孔であって、径が０．０５〜５μｍである孔、又は多孔性シリコン、シリカ、又はアルミナ基板において三次元に配列された孔であって、最小径が０．０５〜５μｍである孔に屈折率ｎが電圧依存性を有する材料を堆積させる方法であって、
   堆積される前記材料の前駆体物質を含む前駆体溶液を用意すること、
   前記前駆体溶液を径が４μｍ以下の微細液滴の形態にすること、及び、
   前記孔に前記前駆体溶液を堆積させるため、前記微細液滴を前記多孔性基板に接触させること、
   を含むことを特徴とする方法。
2. 上記液滴の径が２μｍ以下であり、好ましくは０．１〜０．３μｍであることを特徴とする請求項１に記載の方法。
3. 上記孔が二次元に配列されている場合、該孔の径が０．３〜４μｍであることを特徴とする請求項１又は２に記載の方法。
4. 上記孔が三次元に配列されている場合、該孔の最小径が０．３〜４μｍであることを特徴とする請求項１又は２に記載の方法。
5. 上記前駆体溶液が、非水溶剤中の溶液であることを特徴とする請求項１から４のいずれかに記載の方法。
6. 堆積の間、上記基板がＵＶ照射されることを含むことを特徴とする請求項１から５のいずれかに記載の方法。
7. 温度が１５〜４０℃である堆積チャンバにて堆積が行われる請求項１から６のいずれかに記載の方法。
8. 圧力が０．２〜０．９気圧である堆積チャンバにて堆積が行われることを特徴とする請求項１から７のいずれかに記載の方法。
9. （１）所定時間堆積を行うこと、
   （２）堆積を一旦停止すること、
   （３）上記前駆体溶液から溶剤を蒸発させるために上記基板を加熱すること、
   （４）更なる所定時間更なる堆積を行うこと、
   （５）堆積を一旦停止すること、及び、
   （６）上記前駆体溶液から溶剤を蒸発するために上記基板を更に加熱すること、
   を含むことを特徴とする請求項１から８のいずれかに記載の多段階方法。
10. 上記堆積材料を加熱によってアニールすることを特徴とする請求項１から９のいずれかに記載の方法。
11. 上記基板が上面及び下面を有し、上記孔が両者間に延伸しており、且つ、上記方法が更に該上面及び下面に電極を設けることを含むことを特徴とする請求項１から１０のいずれかに記載の方法。
12. 上記前駆体溶液を上記孔の中に堆積させることにより、屈折率ｎが電圧依存性を有する材料で該孔が充填されることを特徴とする請求項１から１１のいずれかに記載の方法。
13. 上記前駆体溶液を上記孔の中に堆積させることにより、屈折率ｎが電圧依存性を有する材料で該孔が内張りされることを特徴とする請求項１から１２のいずれかに記載の方法。
14. シリコン又はシリカ基板表面の溝であって、アスペクト比が少なくとも３０：１である溝の内面に誘電材料を堆積させる方法であって、
    堆積される前記材料の前駆体物質を含む前駆体溶液を用意すること、
    前記前駆体溶液を径が４μｍ以下の微細液滴の形態にすること、
    前記溝の内面に前記前駆体溶液を堆積させるために前記微細液滴を前記基板に接触させること、
    を含む方法。
15. 上記溝のアスペクト比が少なくとも５０：１であることを特徴とする請求項１４に記載の方法。
16. 上記誘電材料が、厚さが１６０ｎｍ以下、好ましくは１００ｎｍ以下であるコーティングとして堆積されることを特徴とする請求項１４又は１５に記載の方法。
17. 更に請求項２、５、６、７、８、１０に記載された特徴のいずれかを有することを特徴とする請求項１４から１６のいずれかに記載の方法。
18. 請求項１４から１７のいずれかに記載の方法により製造された製造物から成る、シリコン又はシリカのマイクロ電子デバイス、好ましくはシリコン又はシリカのランダムアクセスメモリ。
19. 請求項１〜１７のいずれかに記載の方法を用いて堆積させる強誘電体がビスマス前駆体物質であり、前記ビスマス前駆体物質としてビスマス（メトキシメチルプロパノラート）_３を使用する方法。

Images