Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4792132B2 - 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体 - Google Patents
[go: Go Back, main page]

JP4792132B2 - 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体 - Google Patents

誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体 Download PDF

Info

Publication number
JP4792132B2
JP4792132B2 JP2011501517A JP2011501517A JP4792132B2 JP 4792132 B2 JP4792132 B2 JP 4792132B2 JP 2011501517 A JP2011501517 A JP 2011501517A JP 2011501517 A JP2011501517 A JP 2011501517A JP 4792132 B2 JP4792132 B2 JP 4792132B2
Authority
JP
Japan
Prior art keywords
film
manufacturing
metal oxide
dielectric film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011501517A
Other languages
English (en)
Other versions
JPWO2010098121A1 (ja
Inventor
隆史 中川
尚武 北野
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2011501517A priority Critical patent/JP4792132B2/ja
Application granted granted Critical
Publication of JP4792132B2 publication Critical patent/JP4792132B2/ja
Publication of JPWO2010098121A1 publication Critical patent/JPWO2010098121A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/6929—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/6934—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/6936—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing two or more metal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/693—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69395—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69397—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing two or more metal elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、誘電体膜及び誘電体膜を用いた半導体装置の製造方法及び製造プログラムに関するものである。
素子の高集積化が進む半導体装置の開発では、各素子の微細化が進むとともに動作電圧の低減が図られている。例えば、ＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮発性半導体装置の分野では、素子の微細化に伴い電荷保持層とゲート電極との間を隔てるブロッキング膜があるが、素子の微細化に伴い、ブロッキング膜の高誘電率化が求められている。同様に、ＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）型の不揮発性半導体装置の分野では、素子の微細化に伴い、浮遊電極とゲート電極間の絶縁膜の高誘電率化が求められている。また、先端ＣＭＯＳデバイス開発の分野では、ゲート絶縁膜に高誘電率材料を用いて物理膜厚を厚くすることでゲートリーク電流を低減する技術が検討されている。また、高誘電率膜は、上述した半導体装置の製造工程における１０００℃のアニール処理に対する耐熱性が求められる。更には、高誘電率膜は半導体装置の動作電圧のバラツキを抑制するため、膜表面の平坦性が優れていることが求められる。
誘電体膜の比誘電率を増加させる手段として、誘電体膜として従来のＳｉＯ2膜、ＳｉＮ膜、あるいは両者を組み合わせたＳｉＯＮ膜より高い比誘電率を有しているＨｆＯ2、ＺｒＯ2、Ａｌ2Ｏ3を使用することが検討されている。また、最近では誘電体膜の薄膜化に伴うリーク電流を抑制するために、ＨｆＯ2、ＺｒＯ2、Ａｌ2Ｏ3の積層構造やＨｆＯ2、ＺｒＯ2に金属元素をドーピングした誘電体膜に関する研究が行われている。
高誘電体膜の形成方法として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層吸着堆積法、スパッタ法が挙げられる。ＣＶＤ法は、形成過程においてインキュベーションタイムが存在するため、膜厚の制御性、面内均一性、再現性が課題となる。一方、スパッタ法はプラズマダメージや被処理基板の酸化による界面層の形成が課題となる。
ＡＬＤ法あるいはＣＶＤ法による高誘電率誘電体膜の形成技術として、例えば、特許文献１の結晶質誘電体に非晶質酸化アルミニウムが含有されて、ＡｌxＭ(1-x)Ｏy（ただし、ＭはＨｆ、Ｚｒなどの結晶質誘電体を形成し得る金属）から形成され、０．０５＜ｘ＜０．３の組成を有する非晶質膜が開示されている。この技術は、非晶質ジルコンアルミネートにおいて２５〜２８の高い比誘電率が得られるという特徴がある。また、この特許文献１ではＺｒＯ2に比誘電率は３０と記載されている。
また、スパッタによる高誘電率誘電体膜の形成方法として、例えば、特許文献２に、電子サイクロトロン共鳴を利用したスパッタ法により、ＺｒＯ2を化学量論的組成となる範囲で、ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる酸素供給量範囲で形成する技術が開示されている。
また、特許文献３では、スパッタターゲットとしてＨｆＯ2およびＹ2Ｏ3のセラミックターゲットを用いて、ＨｆＯ2に金属元素としてイットリウム（Ｙ）と窒素をドーピングした誘電体膜が示されている。特許文献３によると、単斜晶のＨｆＯ2に上述のＹといった原子半径が大きい元素を添加することにより、立方晶の凝集エネルギーが減少して安定化するため、ＨｆＯ2の結晶系が単斜晶から正方晶、立方晶へと変化すると記載されている。その結果、ＨｆＹＯからなる誘電体膜で比誘電率７０の高誘電率膜が得られると記載されている。さらに、単斜晶のＨｆＯ2における酸素を窒素で置換していくと、窒素量が増えるにしたがって、単斜晶から、正方晶、菱面体晶、立方晶への結晶系が変化すると示されている。
特許文献４では、ＺｒxＳｉ(1-x)Ｏ(2-y)（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなる誘電体膜に関して、ＺｒおよびＳｉのターゲットを用い、アルゴンおよび酸素の混合雰囲気におけるスパッタ法によりアモルファス膜を形成し、その後、酸素を含む雰囲気下においてアモルファス膜に７５０℃以上のアニール処理を施すことにより、正方晶を有する誘電体膜が形成されると記載されている。
非特許文献１では、ＲＦスパッタ法により形成したＨｆＯ2の表面にＴｉＮを積層した誘電体膜が示されている。文献３によるとＨｆＯ2にＴｉＮを積層した状態で結晶化させることにより立方結晶相を有するＨｆＯ2が形成され、比誘電率値５０の誘電体膜が得られると記載されている。
特開２００４−２１４３０４号公報 特許第３７４８２１８号公報 特許第３９８１０９４号公報 特開２００７−２９９８７８号公報
Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ ｔｅｃｈｎｏｌｏｇｙ ｄｉｇｅｓｔ ｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐｅｒｓ．２００８，ｐ．１５２
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
特許文献１に記載のＺｒＯ2にＡｌを５〜３０％の範囲で含有させる技術では、非晶質構造で比誘電率が２５〜２８と高い値が得られるが、結晶構造を有するＺｒＯ2の比誘電率値３０よりも低下してしまうという課題が生じる。
特許文献２に記載の電子サイクロトロン共鳴を利用してＺｒＯ2を形成する技術では、６６０℃〜６８０℃のアニール処理で得られるＺｒＯ2の比誘電率値は１２であり、特許文献１記載されている誘電体膜と比較して比誘電率値が非常に低いという課題がある。また、ＺｒＯ2の結晶構造については何も述べられていないという課題がある。
特許文献３に記載のＨｆＹＯ膜を形成する技術は、比誘電率値７０と高誘電率膜が得られる点で効果的であるが、スパッタターゲットとしてＨｆＯ2およびＹ2Ｏ3の金属酸化物からなるセラミックターゲットを用いたスパッタ法はスパッタ率が低下するため誘電体膜の堆積速度が極めて遅くなるという課題がある。
特許文献４に記載の、ＺｒｘＳｉ(1-x)Ｏ(2-y)（０．８１≦ｘ≦０．９９、０．０４≦ｙ≦０．２５）からなる正方結晶構造を有する誘電体膜を形成する技術は、得られる誘電体膜の比誘電率値が２０〜２６と特許文献１に記載されているＺｒＯ2と比較して低いという課題がある。
非特許文献１に記載の、ＲＦスパッタ法により形成したＨｆＯ2の表面にＴｉＮを積層した状態で結晶化し立方晶を有するＨｆＯ2を形成する技術は、比誘電率値５０と高誘電率膜が得られる点で効果的であるが、スパッタターゲットとしてＨｆＯ2金属酸化物からなるセラミックターゲットを用いたスパッタ法はスパッタ率が低下するため誘電体膜の堆積速度が極めて遅くなるという課題がある。また、高誘電率を得るには、ＨｆＯ2膜上にＴｉＮを積層しアニール処理を施す必要があり、アニール工程におけるＨｆＯ2とＴｉＮの界面反応による酸化による膜質低下が懸念される。更には、７００℃〜８００℃のアニール処理では比誘電率５０の値が得られるが、８００℃以上のアニール処理で比誘電率が３０以下に減少することが示されている。従って、ＴｉＮとＨｆＯ2の積層膜により形成した立方晶のＨｆＯ2においても１０００℃のアニール処理に対する耐熱性がないという課題がある。
本発明は、上記従来の課題に対してなされたものであり、上述した課題を改善し、スパッタ率の低下による堆積速度の減少を招くことなく高い比誘電率を有し、１０００℃のアニール処理に対する耐熱性に優れた誘電体膜を形成する製造方法及び製造プログラムを提供することを目的としている。
本発明者らは、上記課題を解決すべく鋭意検討した結果、特定の組成を有し、非晶質構造を有する金属酸化物を形成し、更にアニール処理を施すことにより、比誘電率が高く、１０００℃の高温耐熱性を有した誘電体膜が得られることを見出し、本発明を完成するに至った。
即ち、本発明の誘電体膜の製造方法は、
基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を形成する誘電体膜の製造方法であって、
Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する工程と、
該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する工程と、
を備えたことを特徴とする。
本発明の誘電体膜の製造方法においては、
前記非晶質構造を有する金属酸化物を形成する工程が、
真空容器内で、酸素からなる反応性ガスと不活性ガスの混合雰囲気下において前記金属酸化物層を構成する金属ターゲットをマグネトロンスパッタする工程であり、
前記反応性ガスの供給量を、前記金属酸化物のＡ元素とＯのモル比率Ｏ／Ａが１．５＜（Ｏ／Ａ）＜２．０の範囲となるように設定することが好ましい。
また、前記反応性ガスの供給量を、前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することが好ましい。
また、前記真空容器内の圧力を１×１０-1Ｐａ以下に設定することが好ましい。
また、前記誘電体膜の比誘電率が４０以上であることが好ましい。
本発明の半導体装置の製造方法は、絶縁体膜として誘電体膜を有する半導体装置の製造方法であって、
前記誘電体膜を、上記の誘電体膜の製造方法により形成することを特徴とする。
本発明の半導体装置の製造方法は、少なくとも表面が半導体層で構成される基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、
前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、上記の誘電体膜の製造方法により形成することを特徴とする。
本発明の半導体装置の製造方法は、少なくとも表面が半導体層で構成される基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜が順次積層された構造を有する不揮発性半導体装置であって、
前記ゲート電極と前記浮遊電極との間を構成する絶縁膜の少なくとも一部を、上記の誘電体膜の製造方法により形成することを特徴とする。
本発明の半導体装置の製造方法は、少なくとも表面が半導体層で構成される基板上に、
ソース領域と、
ドレイン領域と、
絶縁膜を介して形成されたゲート電極と、
を有する半導体装置の製造方法であって、
前記絶縁膜を、上記の誘電体膜の製造方法により形成することを特徴とする。
また、本発明の誘電体膜の製造プログラムは、基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を形成する誘電体膜の製造プログラムであって、
Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する手順と、
該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する手順と、
をコンピューターに実行させることを特徴とする。
また、本発明の半導体装置の製造プログラムは、絶縁体膜として、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を有する半導体装置を製造する半導体装置の製造プログラムであって、
Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する手順と、
該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する手順と、
をコンピューターに実行させることを特徴とする。
また、本発明のコンピュータ読み取り可能な記録媒体は、上記いずれかの製造プログラムを記録したことを特徴とする。
本発明によれば、（１）比誘電率値４０以上の高い値を有し、かつ、（２）１０００℃の高温アニールに対する耐熱性を有する誘電体膜が得られる。従って、本発明の誘電体膜の製造方法を、高温アニール処理工程を有するＣＭＯＳトランジスタ素子のゲート絶縁膜の製造方法、ＭＯＮＯＳ型不揮発性半導体素子のブロッキング絶縁膜の製造方法、ＦＧ型不揮発性半導体素子の浮遊電極とゲート電極間の絶縁膜の製造方法に適用した場合であっても、高誘電率化による酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）の薄膜化が可能である。
本発明により誘電体膜を形成したＭＩＳキャパシタの断面図である。 非晶質構造を有する金属酸化物膜の形成工程に用いられる処理装置の一例の概略を示した図である。 ＨｆＡｌＯ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ）のＡｌターゲットパワー依存性を示した図である。 図１のＭＩＳキャパシタのＥＯＴと物理膜厚の関係を示した図である。 図１のＭＩＳキャパシタの比誘電率とアニール温度の関係を示した図である。 図１のＭＩＳキャパシタの比誘電率と誘電体膜組成の関係を示した図である。 誘電体膜のＸＲＤスペクトルとアニール温度の関係を示した図である。 誘電体膜のＸＲＤスペクトルを示した図である。 誘電体膜の含有酸素のモル比率と堆積工程における酸素供給量の関係を示した図である。 誘電体膜の断面ＴＥＭ像を示した図である。 誘電体膜のＸＲＤスペクトルを示した図である。 誘電体膜の比誘電率と堆積条件の関係を示した図である。 誘電体膜の堆積工程における堆積速度と酸素供給量の関係を示した図である。 実施例１のＭＩＳキャパシタの断面図を示す図である。 実施例２の半導体装置の製造方法の工程を示す図である。 実施例３の半導体装置の製造方法の工程を示す図である。 実施例４の半導体装置の断面図を示す図である。 コントローラを例示するブロック図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明で形成された誘電体膜について、表面にシリコン酸化膜を有するシリコン基板上に、誘電体膜として、Ａ元素がＨｆ、Ｂ元素がＡｌであるＨｆＡｌＯ膜を形成したＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタを例に取り説明する。
図１に示すように、表面に膜厚３ｎｍ〜５ｎｍの範囲のシリコン酸化膜２を有するシリコン基板１に、非晶質構造を有するＨｆＡｌＯ膜を堆積した。
図２に、非晶質構造を有するＨｆＡｌＯ膜の形成工程に用いられる処理装置の一例の概略を示す。
成膜処理室１００はヒータ１０１によって所定の温度に加熱できるようになっている。被処理基板１０２は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって所定の温度に加熱できるようになっている。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室１００内には、ターゲット１０６、１２６が、被処理基板１０２を望む位置に設置されている。
ターゲット１０６、１２６は、Ｃｕ等の金属から出来ているバックプレート１０７、１２７を介してターゲットホルダー１０８、１２８に設置されている。なお、ターゲット１０６、１２６とバックプレート１０７、１２７を組み合わせたターゲット組立体の外形を１つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。
Ｃｕ等の金属製のターゲットホルダー１０８、１２８には、スパッタ放電用電力を印加する直流電源１１０、１３０が接続されており、絶縁体１０９、１２９により接地電位の成膜処理室１００の壁から絶縁されている。
スパッタ面から見たターゲット１０６、１２６の背後には、マグネトロンスパッタリングを実現するためのマグネット１１１、１３１が配設されている。マグネット１１１、１３１は、マグネットホルダー１１２、１３２に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット１１１、１３１は回転している。
ターゲット１０６、１２６は、基板１０２に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット１０６、１２６のスパッタ面の中心点は、基板１０２の中心点の法線に対して所定の寸法ずれた位置にある。
ターゲット１０６、１２６と処理基板１０２の間には、遮蔽板１１６が設置され、電力が供給されたターゲット１０６、１２６から放出されるスパッタ粒子による処理基板１０２上への成膜を制御している。
ターゲットは、Ｈｆの金属ターゲット１０６とＡｌの金属ターゲット１２６を用いた。誘電体膜３の堆積は、金属ターゲット１０６、１２６に、それぞれ直流電源１１０、１３０より、ターゲットホルダー１０８、１２８およびバックプレート１０７、１２７を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源２０１から、バルブ２０２、２２２、マスフローコントローラ２０３、２２３、バルブ２０４、２２４を介してターゲット付近から処理室１００に導入される。また、酸素からなる反応性ガスは、酸素ガス源２０５から、バルブ２０６、マスフローコントローラ２０７、バルブ２０８を介して処理室１００内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ１１７を介して、排気ポンプ１１８によって排気される。
基板温度３０℃、Ｈｆのターゲットパワーを６００Ｗ、Ａｌのターゲットパワーを０Ｗ〜３００Ｗの範囲に設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を６０ｓｃｃｍとして、反応性ガスである酸素の供給量を０ｓｃｃｍ〜４０ｓｃｃｍの範囲で成膜を行った。
このとき、ＨｆＡｌＯ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ）は、Ａｌのターゲットに投入するパワーにより調節した。図３に、ＨｆＡｌＯＮ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ＋Ｎ）のＡｌターゲットパワー依存性を示す。組成は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；光電子分光法）による分析により評価した。このように、Ａｌのターゲットパワーを調節することにより、モル比率Ａｌ／（Ｈｆ＋Ａｌ）を０から０．１４の範囲に制御できることが確認できる。また、モル比率Ｏ／Ａは酸素供給量により１．０＜（Ｏ／Ａ）＜２．０の範囲になるように調節した。
上述の形成工程を用いて、ＨｆＡｌＯ膜、Ａｌを含まないＨｆＯ2膜を膜厚５ｎｍ〜２５ｎｍの範囲で成膜した。
次に、成膜したＨｆＡｌＯ膜、ＨｆＯ2膜を窒素雰囲気中５００℃〜１０００℃の範囲でアニール処理を施すことにより結晶化させ、誘電体膜３とした。
次に、誘電体膜３上にスパッタリング法により膜厚１０ｎｍのＴｉＮ膜４を堆積させた。尚、誘電体膜３上にＴｉＮ膜４を堆積させた後、アニール処理を施し結晶化させても良い。
次に、リソグラフィー技術とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いてＴｉＮ膜４を所望の大きさに加工し、ＭＩＳキャパシタ構造を形成した。ここで、シリコン基板１を下部電極、ＴｉＮ膜４を上部電極として電気特性の評価を行った。
図４に、ＨｆＡｌＯ膜（モル比率Ａｌ／（Ｈｆ＋Ａｌ）＝０．０３５）とＨｆＯ2膜の酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）と物理膜厚の関係を示す。また、全てのサンプルは１０００℃のアニール処理により結晶化させている。
ここで、酸化膜換算膜厚（ＥＯＴ）について説明する。絶縁膜の種類によらず、絶縁膜材料がシリコン酸化膜であると仮定して、容量から逆算して得られる絶縁膜の電気的な膜厚を酸化膜換算膜厚という。即ち、絶縁膜の比誘電率をεh、シリコン酸化膜の比誘電率をεoとし、絶縁膜の厚さをｄhとしたとき、酸化膜換算膜厚ｄeは、下記式（１）で表される。
ｄe＝ｄh×（εo／εh）・・・（１）
上記式（１）は、絶縁膜に、シリコン酸化膜の比誘電率εoに比べて大きな誘電率εhをもった材料を用いた場合には、酸化膜換算膜厚ｄeは、この絶縁膜の膜厚ｄhよりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εoは３．９程度である。そのため、例えば、εh＝３９の高誘電率材料からなる膜は、その物理膜厚ｄhを１５ｎｍとしても、酸化膜換算膜厚（電気膜厚）ｄeが１．５ｎｍになり、絶縁膜の容量値を膜厚が１．５ｎｍのシリコン酸化膜と同等に保ちつつ、リーク電流を著しく低減することができる。
図４より、物理膜厚２２ｎｍのＨｆＡｌＯ膜のＥＯＴは５．３ｎｍであり、物理膜厚２１ｎｍを有するＨｆＯ2膜（ＥＯＴ＝８．１ｎｍ）と比較してＥＯＴの薄膜化が実現できていることが確認できる。
また、図中にＥＯＴと物理膜厚の傾きから導出される比誘電率の値を示す。図４より、ＨｆＡｌＯ膜の比誘電率は５３と、ＨｆＯ2膜の比誘電率値の１８よりも顕著に大きいことが明らかになった。
次に、図５にＨｆＡｌＯ膜とＨｆＯ2膜の比誘電率のアニール温度依存性を示す。図５より、Ａｌを含有しないＨｆＯ2膜の比誘電率は８５０℃以上のアニール温度において比誘電率値が２０以下に低下しているのに対して、Ａｌを含有したＨｆＡｌＯ膜は８５０℃以上のアニール温度においても比誘電率値が５０以上であることが確認できる。この結果は、Ａｌを含まないＨｆＯ2膜は、８５０℃以上のアニール処理に対する耐熱性が無いことを示しており、Ａｌを含有することにより１０００℃の高温アニール処理に対する耐熱性が得られることが明らかになった。
図６に１０００℃のアニール処理により結晶化させたＨｆＡｌＯ膜の比誘電率とモル比率Ａｌ／（Ｈｆ＋Ａｌ）の関係を示す。図６より、モル比率Ａｌ／（Ｈｆ＋Ａｌ）が０．０２から０．０９５の範囲において比誘電率が４０以上の値が得られていることが確認できる。従って、ＨｆＡｌＯ膜のモル比率Ａｌ／（Ｈｆ＋Ａｌ）は、０．０２から０．０９５の範囲を有することが必要であり、顕著なＥＯＴの薄膜効果が得られる０．０２から０．０７の範囲を有することが好ましい。
次に、図７にモル比率Ａｌ／（Ｈｆ＋Ａｌ）が０．０３５であるＨｆＡｌＯ膜のＸ線回折スペクトルのアニール温度依存性を示す。図７より、ＨｆＡｌＯ膜はａｓ−ｄｅｐｏｓｉｔｅｄ状態から６００℃のアニール温度の範囲では非晶質構造を有し、７００℃以上のアニール温度により結晶化していることが確認できる。また、スペクトルの２θ＝３０°、５０°、６０°付近において立方晶と正方晶の結晶方位を表す［１１１］、［２２０］、［３１１］のピークが確認できる。ＸＲＤスペクトルにおいて立方晶と正方晶の混入割合を評価した結果、立方晶の混入割合が８０％以上であることを確認した。従って、本発明の誘電体膜は、立方晶を主体とする結晶相を有しており、立方晶が８０％以上含まれていれば充分にその効果を発揮できる。
次に、ＨｆＯ2膜およびＨｆＡｌＯ膜（モル比率Ａｌ／（Ｈｆ＋Ａｌ）＝０．０３５）の結晶構造のアニール温度依存性をＸ線回折法により評価した。図８に、それぞれのＸ線回折スペクトルを示す。図８より、ＨｆＯ2膜は６００℃のアニール処理では立方晶を主成分とする結晶構造を有しているが、８５０℃のアニール処理により単斜晶（Ｍｏｎｏｃｌｉｎｉｃ）を主成分とする結晶構造に変化していることが確認できる。一方、ＨｆＡｌＯ膜は、８５０℃のアニール温度においても立方晶を主成分とする結晶構造であることが確認できる。従って、Ａｌを含有させたＨｆＡｌＯ膜における高誘電率化と耐熱性の向上は結晶相に関連していると考えられる。
次に、図９に堆積したＨｆＯ2膜のモル比率Ｏ／Ｈｆと堆積時の酸素流量の関係を示す。酸素のモル比率はＸＰＳにより測定した。図９より、酸素流量が２０ｓｃｃｍ以上の領域において酸素は化学量論的比となるモル比率２．０を有することを確認した。
次に、図９における酸素流量が１８ｓｃｃｍ（点Ａ）と酸素流量が６０ｓｃｃｍ（点Ｂ）において形成したＨｆＯ2からなる金属酸化物膜の断面ＴＥＭ像を図１０に示す。図１０より、Ａの条件で得られたＨｆＯ2は非晶質であり、かつ優れた表面平坦性を有していることがわかる。一方、Ｂの条件で得られたＨｆＯ2は結晶化しており、かつ平坦性が大幅に悪化していることが確認できる。
図１１にＡおよびＢの条件で形成したＨｆＯ2のＸ線回折スペクトルを示す。また、Ａの条件で形成したＨｆＯ2を６００℃のアニール処理を施した場合のＸ線回折スペクトルを図中に示す。図中のＭは単斜晶（Ｍｏｎｏｃｌｉｎｉｃ）特有のピークを示している。図１１より、Ａの条件で得られたＨｆＯ2はａｓ−ｄｅｐｏｓｉｔｅｄ状態では非晶質であり、６００℃のアニール処理を施すことで立方晶を主体とする結晶相に結晶化することがわかる。一方、Ｂの条件で得られたＨｆＯ2の結晶相は単斜晶であることが確認できる。それぞれの比誘電率値（ｋ）を測定した結果、Ａの条件のＨｆＯ2はｋ＝２８、Ｂの条件のＨｆＯ2はｋ＝１７であることを確認した。また、図９における酸素流量が誘電体膜のモル比率Ｏ／Ｈｆが１．０となる条件（条件Ｃ）で形成し、電気特性を評価したところ、リーク電流値が大きくなることを確認した。従って、本発明における高い比誘電率を有する立方晶を主体とする結晶相を得るには、膜中のモル比率Ｏ／Ｈｆが１．０＜Ｏ／Ｈｆ＜２．０の範囲に設定し、非晶質状態で形成し、その後、アニール処理により立方晶に結晶化させることが重要であることが示される。
次に、図１２にＡｌを含有させたＨｆＡｌＯ膜の堆積条件と比誘電率の関係を示す。図１２より図９におけるＢの堆積条件にて形成したＨｆＡｌＯ膜の比誘電率値は３０であるのに対して、Ａの堆積条件にて形成したＨｆＡｌＯ膜の比誘電率値は５８と顕著に大きいことが確認できる。従って、ＨｆＡｌＯ膜おいてもモル比率Ｏ／Ｈｆが１．０＜Ｏ／Ｈｆ＜２．０の範囲になるように酸素流量を設定することで、非晶質状態で形成し、その後、アニール処理により立方晶を主体とする結晶構造に結晶化させることで高誘電率膜が得られることを確認した。
次に、図１３にＨｆＡｌＯ膜の堆積速度の酸素流量依存性を示す。図１３より、酸素流量が２０ｓｃｃｍ以上の領域では堆積速度が２ｎｍ／ｍｉｎ以下であるのに対して、２０ｓｃｃｍより低い領域では、１０ｎｍ／ｍｉｎ以上と大幅に堆積速度が増加することが確認できる。これは酸素の供給量が２０ｓｃｃｍになると金属ターゲット表面が酸化され、スパッタ率が低下するためである。従って、本発明における誘電体膜の形成は、堆積速度の低下を招くことなく実現できることを示している。
次に、形成された誘電体膜の膜厚の面内均一性と成膜中における真空容器内の圧力との関係を調査した。その結果、真空容器内の圧力が１×１０-1Ｐａ以下の領域において、±１％以下の均一性が得られることを確認した。
また、上述した実施形態においては誘電体膜としてＢ元素がＡｌであるＨｆＡｌＯ膜を用いた場合について説明したが、Ｂ元素としてＳｉを含有させたＨｆＳｉＯ膜においても同様の効果を有することを確認した。
また、上述した実施形態においては誘電体膜としてＡ元素がＨｆであるＨｆＡｌＯ膜を用いた場合について説明したが、Ａ元素としてＨｆにＺｒを含有させたＨｆＺｒＡｌＯ膜もしくはＨｆＺｒＳｉＯ膜においても同様の効果を有することを確認した。
以上より、比誘電率値が４０以上であり、１０００℃の高温アニールに対する耐熱性を有する誘電体膜を製造するには、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物においてＡ元素とＢ元素とＮのモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＯ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される範囲にし、非晶質構造を有するように形成すること、更に、７００℃以上のアニール処理を施し、立方晶を主体とする結晶相を含む誘電体膜にすることが必要である。
また、非晶質構造を有する金属酸化物を形成する工程が、真空容器内で、酸素からなる反応性ガスと不活性ガスの混合雰囲気下において前記金属酸化物層を構成する金属材料を含む金属ターゲットをマグネトロンスパッタする工程であり、前記反応性ガスの供給量を、前記金属酸化物のモル比率Ｏ／Ａが１．５＜（Ｏ／Ａ）＜２．０の範囲となるように設定することが好ましい。更に、堆積速度の低下を抑制するため、反応性ガスの供給量を前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することが好ましい。更に、形成される誘電体膜の膜厚均一性を±１％以下にするには、成膜中の真空容器内の圧力を１×１０-1Ｐａ以下に設定することが好ましい。
尚、上記の説明では、シリコン酸化膜上に誘電体膜を形成した場合について述べたが、これらに限定されるものではなく、ＭＯＮＯＳ型不揮発メモリにおけるブロッキング膜、ＦＧ型不揮発メモリ素子における浮遊電極とゲート電極間の絶縁膜、ＭＯＳトランジスタの一部に、本発明の方法を適用することで、十分にその効果を得ることができる。
即ち、絶縁体膜として誘電体膜を有する半導体装置の製造方法に、本発明の方法を適用することができ、例えば、以下の製造方法が挙げられる。
１．少なくとも表面が半導体層で構成される基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、本発明の方法により形成する半導体装置の製造方法。
２．少なくとも表面が半導体層で構成される基板と、前記基板上に形成されたゲート電極と、前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜が順次積層された構造を有する不揮発性半導体装置であって、前記ゲート電極と前記浮遊電極との間を構成する絶縁膜の少なくとも一部が、本発明の誘電体膜である半導体装置。
３．少なくとも表面が半導体層で構成される基板上に、ソース領域と、ドレイン領域と、絶縁膜を介して形成されたゲート電極と、を有する半導体装置の製造方法であって、前記絶縁膜を、本発明の方法により形成する半導体装置の製造方法。
次に、本発明の製造プログラムについて説明する。
本発明の製造プログラムは、基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を形成する誘電体膜の製造プログラム、及び、絶縁体膜として、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を有する半導体装置を製造する半導体装置の製造プログラムである。
そして、本発明の製造プログラムは、
Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表され、非晶質構造を有する金属酸化物を形成する手順と、
該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する手順と、
を有する。
図１８は、例えば図２の処理装置に備えられ、上記手順を実行するプロセスコントローラを例示するブロック図である。
図１８に示すように、処理装置１０１０には、プロセスコントローラ１０００が備えられている。プロセスコントローラ１０００は、処理装置１０１０からの入力信号を受け取り、本発明の製造プログラムに基づいて、処理装置１０１０に指示を出力するようになっている。プロセスコントローラ１０００は、一般的なコンピュータ１００１の基本構成、即ち、入力部１００２、プログラム及びデータを格納する記憶部１００３、プロセッサ（ＣＰＵ）１００４及び出力部１００５を備え、処理装置１０１０を制御する。
プロセッサ１００４は、プログラムにしたがって各部の制御や各種の演算処理等を行う。記憶部１００３は、予め各種プログラムやパラメータを格納しておくＨＤＤやＲＯＭ、作業領域として一時的にプログラムやデータを記憶するＲＡＭ等からなる。入力部１００２は、処理装置１０１０からのデータ入力機能の他に、外部からの命令の入力を可能とする。
本発明の製造プログラムは、コントローラ１０００の記憶部１００３に記憶されており、動作開始の際にプロセッサ１００４により読み出されて実行される。
本発明の製造プログラムは、コンピュータ（ＰＣ）により読み取り可能な記録媒体に記録されて、コントローラ１０００の記憶部１００３にインストールされる。記録媒体としては、フロッピー（登録商標）ディスク、ＺＩＰ（登録商標）等の磁気記録媒体、ＭＯ等の光磁気記録媒体、ＣＤ−Ｒ、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ，ＤＶＤ−ＲＡＭ、ＤＶＤ＋ＲＷ（登録商標）、ＰＤ等の光ディスク等が挙げられる。また、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、メモリースティック（登録商標）、ＳＤカード等のフラッシュメモリ系、マイクロドライブ（登録商標）、Ｊａｚ（登録商標）等のリムーバブルディスクが挙げられる。
＜実施例１（コスパッタによる実施例）＞
本発明の第１の実施例を、図面を参照しながら詳細に説明する。
図１４は、本発明の方法により形成された誘電体膜を有するＭＩＳキャパシタを示した図である。表面に膜厚３ｎｍ〜５ｎｍのシリコン酸化膜３０２を有するシリコン基板３０１に、スパッタリング法により非晶質構造を有するＨｆＡｌＯ膜を堆積した。ターゲットとしては、ＨｆおよびＡｌの金属ターゲットを用い、スパッタガスとしてアルゴンおよび酸素および窒素を用いた。
基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０２Ｐａ〜０．１Ｐａ、Ａｒガス流量は１ｓｃｃｍ〜２００ｓｃｃｍ、酸素ガス流量は１ｓｃｃｍ〜１００ｓｃｃｍの範囲内で適宜決定することができる。
ここでは、基板温度３０℃、Ｈｆのターゲットパワー６００Ｗ、Ａｌのターゲットパワー５０Ｗ〜５００Ｗ、スパッタガス圧０．０３Ｐａ、Ａｒガス流量２５ｓｃｃｍとして成膜を行った。また、酸素供給量は、非晶質構造を有するＨｆＡｌＯ膜を堆積させるため、図９に示されるモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の範囲になるように酸素供給量を設定した。
上述の形成工程を用いてＡｌモル比率０≦Ａｌ／（Ｈｆ＋Ａｌ）≦０．２０の範囲のＨｆＡｌＯ膜を膜厚５ｎｍ〜２５ｎｍの範囲で成膜した。
次に、ＨｆＡｌＯ膜上にスパッタリング法を用いて膜厚１０ｎｍのＴｉＮ膜３０４を堆積させた。ターゲットとしては、Ｔｉの金属ターゲットを用い、スパッタガスとしてはアルゴンおよび窒素を用いた。
基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０２Ｐａ〜０．１Ｐａ、Ａｒガス流量は１ｓｃｃｍ〜２００ｓｃｃｍ、窒素ガスは１ｓｃｃｍ〜５０ｓｃｃｍの範囲内で、適宜決定することができる。
ここでは、基板温度３０℃、Ｔｉのターゲットパワー７５０Ｗ、スパッタガス圧０．０３Ｐａ、Ａｒガス流量３０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍとして成膜を行った。
尚、ここではＴｉＮ膜３０４を堆積したが、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉも適宜、用いることができる。また、これらからなる群のうちから選択される膜を堆積してもよい。
次に、窒素雰囲気中で７００℃の温度において２ｍｉｎ、もしくは１０００℃の温度において１０ｓｅｃのアニール処理を行い、ＨｆＡｌＯ膜を結晶化させ、誘電体膜３０３とした。尚、ここではＴｉＮ膜３０４を堆積した後、アニール処理を行ったが、ＴｉＮ膜３０４を堆積する前にアニール処理を行ってもよい。また、ここでは窒素雰囲気中でアニール処理を行ったが、酸素、Ａｒ等の不活性ガスを適宜、用いることができる。また、これらからなる群のうち選択される雰囲気中でアニールしてもよい。
次に、リソグラフィー技術とＲＩＥ技術を用いてＴｉＮ膜３０４を所望の大きさに加工し、ＭＩＳキャパシタ構造を形成した。
以上のように作製した誘電体膜３０３の比誘電率を評価した。その結果、ＨｆＡｌＯ膜のＡｌモル比率Ａｌ／（Ｈｆ＋Ａｌ）が０．０２以上０．０９５以下の範囲で比誘電率が４０以上の値が得られることを確認した。また、７００℃以上のアニール処理を施した誘電体膜３０３のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
このように、本実施例によれば、ＨｆＡｌＯ（Ａｌモル比率０．０２≦（Ａｌ／（Ｈｆ＋Ａｌ））≦０．０９５）で表され、非晶質構造を有する金属酸化物を形成する工程と、非晶質構造からなる金属酸化物に７００℃以上のアニール処理を施し、立方晶を主体とする結晶相を含む金属酸化物を形成する工程と、を実施することにより比誘電率値が４０以上であり、かつ１０００℃の高温アニール工程に対する耐熱性を有した高誘電率膜が得られることを確認した。
また、本実施例では誘電体膜３０３としてＢ元素としてＳｉを含有させたＨｆＳｉＯにおいても同様の効果が得られることを確認した。
また、本実施例では誘電体膜３０３としてＡ元素としてＨｆとＺｒを含有させたＨｆＺｒＡｌＯおよびＨｆＺｒＳｉＯにおいても同様の効果が得られることを確認した。
また、誘電体膜３０３にＴｉＮ膜３０４を堆積させない構造においても、同様の効果が得られることを確認した。
また、ＴｉＮ膜３０４に代えて、Ｔｉ、ＴａＮ、Ｗ、Ｐｔ、Ｒｕ、Ａｌ、Ｓｉからなる群から選択される一つの材料を用いても、同様の効果が得られることを確認した。
＜実施例２（ゲート絶縁膜に適用した実施例）＞
本発明の第２の実施例を、図面を参照しながら詳細に説明する。
図１５（ａ）〜（ｃ）は、本発明の第２の実施例である半導体装置の製造方法の工程を示した図である。
まず図１５（ａ）に示すようにシリコン基板４０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域４０２を形成した。続いて、素子分離されたシリコン基板４０１表面に熱酸化法により膜厚１．８ｎｍのシリコン酸化膜４０３を形成する。その後、実施例１と同じ方法によりＨｆＡｌＯ膜を膜厚１ｎｍ〜１０ｎｍの範囲で形成する。続いて、窒素雰囲気中で１０００℃、１０ｓｅｃのアニール処理を行い、ＨｆＡｌＯ膜を結晶化させ、誘電体膜４０４とした。
次に、誘電体膜４０４上に、ゲート電極４０５として厚さ１５０ｎｍのｐｏｌｙ−Ｓｉを形成した後、図１６（ｂ）に示すようにリソグラフィー技術およびＲＩＥ技術を用いてゲート電極に加工し、引き続いてイオン注入を行い、エクステンション領域４０６をゲート電極をマスクとして自己整合的に形成した。
さらに、図１５（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後、エッチバックすることによってゲート側壁４０７を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域４０８を形成した。なお、ＨｆＡｌＯ膜の結晶化を活性化アニール工程で実施してもよい。その場合、ＨｆＡｌＯ膜を堆積した後の結晶化アニール工程を省くことができる。
作製した半導体装置の電気特性を評価した結果、誘電体膜４０４であるＨｆＡｌＯ膜のＡｌモル比率が０．０２≦（Ａｌ／（Ｈｆ＋Ａｌ）≦０．０９５の範囲で、Ａｌを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した誘電体膜４０４のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
このように、本実施例によれば、ＭＯＳＦＥＴのゲート絶縁膜の一部に、ＨｆＡｌＯ膜を有する半導体装置の製造方法において、本発明の誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜４０４としてＺｒを含有させたＨｆＺｒＡｌＯ膜においても同様の効果が得られることを確認した。また、本実施例では誘電体膜４０４としてＳｉを含有させたＨｆＳｉＯ膜、ＨｆＺｒＳｉＯ膜においても同様の効果が得られることを確認した。
＜実施例３（不揮発メモリ素子のブロッキング膜に適用した実施例）＞
図１６（ａ）〜（ｃ）は本発明の第３の実施例に関わる半導体素子の作製工程を示した断面図である。
まず図１６（ａ）に示すようにシリコン基板５０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域５０２を形成した。続いて、素子分離されたシリコン基板５０１表面に、第１の絶縁膜５０３としてシリコン酸化膜を熱酸化膜法により３０Å〜１００Å形成する。続いて、第２の絶縁膜５０４としてシリコン窒化膜をＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により３０Å〜１００Å形成する。続いて、第３の絶縁膜５０５として、酸化アルミニウム膜を５Å〜５０Å形成する。酸化アルミニウム膜は、ＭＯＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。続いて、第４の絶縁膜（誘電体膜）５０６として、実施例１と同じ方法によりＨｆＡｌＯ膜を膜厚５ｎｍ〜２０ｎｍの範囲で形成する。続いて、第５の絶縁膜５０７として、酸化アルミニウム膜を５Å〜５０Å形成する。形成方法は、ＭＯＣＶＤ法、ＡＬＤ法、ＰＶＤ法を用いて形成する。尚、第３の絶縁膜５０５と第４の絶縁膜５０６と第５の絶縁膜５０７の積層膜がブロッキング膜５１２である。
次に、ゲート電極５０８として厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ膜を形成した後、図１６（ｂ）に示すように、リソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いてゲート電極に加工し、引き続きイオン注入を行い、エクステンション領域５０９をゲート電極をマスクとして自己整合的に形成した。
さらに、図１６（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後エッチバックすることによってゲート側壁５１０を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域５１１を形成した。
作製した半導体装置の電気特性を評価した結果、第４の絶縁膜５０６であるＨｆＡｌＯ膜のＡｌモル比率が０．０２≦（Ａｌ／（Ｈｆ＋Ａｌ）≦０．０９５の範囲で、Ａｌを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した第４の絶縁膜５０６のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
以上のように、本実施例によれば、ＭＯＮＯＳ型不揮発メモリ素子のブロッキング絶縁膜５１２の一部に、ＨｆＡｌＯ膜を有する半導体装置の製造方法において、本発明の誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜５０６としてＺｒを含有させたＨｆＺｒＡｌＯ膜においても同様の効果が得られることを確認した。また、本実施例では誘電体膜５０６としてＳｉを含有させたＨｆＳｉＯ膜、ＨｆＺｒＳｉＯ膜においても同様の効果が得られることを確認した。
また、本実施例において、ゲート電極５０８としてｐｏｌｙ−Ｓｉ膜を用いたが、ゲート電極５０８としてＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ、Ｐｔ、Ｔａ、Ｔｉを用いても同様の効果を得ることができた。
また、本実施例においては、第１の絶縁膜５０３、第２の絶縁膜５０４、第３の絶縁膜５０５、第４の絶縁膜５０６、第５の絶縁膜５０７のアニール処理をイオン注入後の活性化アニールにより行っているが、各々の絶縁膜を形成した後に、アニール処理を行ってもよい。
また、本実施例においては、不揮発性半導体メモリ素子のブロッキング膜５１２として、第３の絶縁膜５０５と第４の絶縁膜５０６と第５の絶縁膜５０７の積層膜を用いたが、第３の絶縁膜５０５と第４の絶縁膜５０６の積層膜でも同様の効果を得ることができた。
＜実施例４（ＦＧ型不揮発性半導体素子に適用した実施例）＞
本発明の第４の実施例を、図面を参照しながら詳細に説明する。
図１７は、本発明の第４の実施例である半導体装置の断面図を示した図である。本実施例は、実施例３における半導体素子の第２の絶縁膜５０４を浮遊電極６０１としてのｐｏｌｙ−Ｓｉからなる層で形成する点で、実施例３と異なる。第２の絶縁膜５０４以降の形成工程は、実施例３と同一である。
作製した半導体装置の電気特性を評価した結果、第４の絶縁膜５０６であるＨｆＡｌＯ膜のＡｌモル比率が０．０２≦（Ａｌ／（Ｈｆ＋Ａｌ）≦０．０９５の範囲で、Ａｌを含有しないＨｆＯ2と比較して比誘電率が増加しリーク電流を低減できることを確認した。また、アニール処理を施した第４の絶縁膜５０６のＸ線回折を測定した結果、立方晶を主体とする結晶構造を有していることを確認した。
以上のように、本実施例によれば、浮遊電極６０１を有するＦＧ型の不揮発メモリ素子のブロッキング絶縁膜（インターポリ絶縁膜）５１２の一部に、ＨｆＡｌＯ膜を有する半導体装置の製造方法において、本発明誘電体膜の製造方法を実施することにより、ゲートリーク電流を低減できる半導体装置が得られることができる。また、本実施例では誘電体膜５０６としてＺｒを含有させたＨｆＺｒＡｌＯ膜においても同様の効果が得られることを確認した。また、本実施例では誘電体膜５０６としてＳｉを含有させたＨｆＳｉＯ膜、ＨｆＺｒＳｉＯ膜においても同様の効果が得られることを確認した。
また、本実施例において、ゲート電極５０８としてｐｏｌｙ−Ｓｉ膜を用いたが、ゲート電極５０８としてＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ、Ｐｔ、Ｔａ、Ｔｉを用いても同様の効果を得ることができた。
また、本実施例においては、第１の絶縁膜５０３、第２のｐｏｌｙ−Ｓｉ層６０１、第３の絶縁膜５０５、第４の絶縁膜５０６、第５の絶縁膜５０７のアニール処理をイオン注入後の活性化アニールにより行っているが、各々の絶縁膜を形成した後に、アニール処理を行ってもよい。
また、本実施例においては、不揮発性半導体メモリ素子のブロッキング層として、第３の絶縁膜５０５と第４の絶縁膜５０６と第５の絶縁膜５０７の積層膜を用いたが、第３の絶縁膜５０５と第４の絶縁膜５０６の積層膜でも同様の効果を得ることができた。
１ シリコン基板
２ シリコン酸化膜
３ 誘電体膜
４ ＴｉＮ膜
１００ 成膜処理室
１０１ ヒータ
１０２ 被処理基板
１０３ 基板支持台
１０４ サセプタ
１０５ ヒータ
１０６、１２６ 金属ターゲット
１０７、１２７ バックプレート
１０８、１２８ ターゲットホルダー
１０９、１２９ 絶縁体
１１０、１３０ 直流電源
１１１、１３１ マグネット
１１２、１３２ マグネットホルダー
１１６ 遮蔽板
１１７ コンダクタンスバルブ
１１８ 排気ポンプ
２０１ 不活性ガス源
２０２ バルブ
２０３ マスフローコントローラ
２０４ バルブ
２０５ 反応性ガス源
２０６ バルブ
２０７ マスフローコントローラ
２０８ バルブ
３０１ シリコン基板
３０２ シリコン酸化膜
３０３ 誘電体膜
３０４ ＴｉＮ膜
４０１ シリコン基板
４０２ 素子分離領域
４０３ シリコン酸化膜
４０４ 誘電体膜
４０５ ゲート電極
４０６ エクステンション領域
４０７ ゲート側壁
４０８ ソース・ドレイン領域
５０１ シリコン基板
５０２ 素子分離領域
５０３ 第１の絶縁膜
５０４ 第２の絶縁膜
５０５ 第３の絶縁膜
５０６ 第４の絶縁膜（誘電体膜）
５０７ 第５の絶縁膜
５０８ ゲート電極
５０９ エクステンション領域
５１０ ゲート側壁
５１１ ソース・ドレイン領域
６０１ 浮遊電極

Claims (12)

  1. 基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を形成する誘電体膜の製造方法であって、
    Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する工程と、
    該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する工程と、
    を備えたことを特徴とする誘電体膜の製造方法。
  2. 前記非晶質構造を有する金属酸化物を形成する工程が、
    真空容器内で、酸素からなる反応性ガスと不活性ガスの混合雰囲気下において前記金属酸化物層を構成する金属材料を含む金属ターゲットをマグネトロンスパッタする工程であり、
    前記反応性ガスの供給量を、前記金属酸化物のＡ元素とＯのモル比率Ｏ／Ａが１．５＜（Ｏ／Ａ）＜２．０の範囲となるように設定することを特徴とする請求項１に記載の誘電体膜の製造方法。
  3. 前記反応性ガスの供給量を、前記金属ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することを特徴とする請求項２に記載の誘電体膜の製造方法。
  4. 前記真空容器内の圧力を１×１０-1Ｐａ以下に設定することを特徴とする請求項２または３に記載の誘電体膜の製造方法。
  5. 前記誘電体膜の比誘電率が４０以上であることを特徴とする請求項１から４のいずれか１項に記載の誘電体膜の製造方法。
  6. 絶縁体膜として誘電体膜を有する半導体装置の製造方法であって、
    前記誘電体膜を、請求項１から５のいずれか１項に記載の方法により形成することを特徴とする半導体装置の製造方法。
  7. 少なくとも表面が半導体層で構成される基板と、
    前記基板上に形成されたゲート電極と、
    前記基板と前記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法であって、
    前記積層型ゲート絶縁膜を構成する絶縁膜の少なくとも一層を、請求項１から５のいずれかに１項に記載の方法により形成することを特徴とする半導体装置の製造方法。
  8. 少なくとも表面が半導体層で構成される基板と、
    前記基板上に形成されたゲート電極と、
    前記基板と前記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜が順次積層された構造を有する不揮発性半導体装置の製造方法であって、
    前記ゲート電極と前記浮遊電極との間を構成する絶縁膜の少なくとも一部を、請求項１から５のいずれかに１項に記載の方法により形成することを特徴とする半導体装置の製造方法。
  9. 少なくとも表面が半導体層で構成される基板上に、
    ソース領域と、
    ドレイン領域と、
    絶縁膜を介して形成されたゲート電極と、
    を有する半導体装置の製造方法であって、
    前記絶縁膜を、請求項１から５のいずれかに１項に記載の方法により形成することを特徴とする半導体装置の製造方法。
  10. 基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を形成する誘電体膜の製造プログラムであって、
    Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する手順と、
    該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する手順と、
    をコンピューターに実行させることを特徴とする誘電体膜の製造プログラム。
  11. 絶縁体膜として、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜を有する半導体装置の製造プログラムであって、
    Ａ元素とＢ元素のモル比率Ｂ／（Ａ＋Ｂ）が０．０２≦（Ｂ／（Ａ＋Ｂ））≦０．０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１．０＜（Ｏ／Ａ）＜２．０の間で表される非晶質構造を有する金属酸化物を形成する手順と、
    該非晶質構造を有する金属酸化物に７００℃以上のアニール処理を施し、立方晶の混入割合が８０％以上の結晶相を含む金属酸化物を形成する手順と、
    をコンピューターに実行させることを特徴とする半導体装置の製造プログラム。
  12. 請求項１０または１１に記載の製造プログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
JP2011501517A 2009-02-27 2010-02-26 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体 Active JP4792132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011501517A JP4792132B2 (ja) 2009-02-27 2010-02-26 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009044986 2009-02-27
JP2009044986 2009-02-27
JP2011501517A JP4792132B2 (ja) 2009-02-27 2010-02-26 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
PCT/JP2010/001304 WO2010098121A1 (ja) 2009-02-27 2010-02-26 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体

Publications (2)

Publication Number Publication Date
JP4792132B2 true JP4792132B2 (ja) 2011-10-12
JPWO2010098121A1 JPWO2010098121A1 (ja) 2012-08-30

Family

ID=42665334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501517A Active JP4792132B2 (ja) 2009-02-27 2010-02-26 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体

Country Status (4)

Country Link
US (1) US8524617B2 (ja)
JP (1) JP4792132B2 (ja)
KR (1) KR101234185B1 (ja)
WO (1) WO2010098121A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425393B2 (en) * 2008-12-19 2016-08-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching thin film devices
KR101347233B1 (ko) 2009-10-27 2014-01-07 캐논 아네르바 가부시키가이샤 비휘발성 기억 소자 및 이의 제조 방법
JP5456150B2 (ja) * 2010-02-17 2014-03-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US8921238B2 (en) * 2011-09-19 2014-12-30 United Microelectronics Corp. Method for processing high-k dielectric layer
JP5882075B2 (ja) * 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US10672084B2 (en) * 2012-05-07 2020-06-02 Oracle International Corporation Method and system for integrating an enterprise application with a social networking application
US20150255267A1 (en) * 2014-03-09 2015-09-10 Tokyo Electron Limited Atomic Layer Deposition of Aluminum-doped High-k Films
US20150279880A1 (en) * 2014-03-31 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
CN104037239A (zh) * 2014-06-26 2014-09-10 西安电子科技大学 SiC MOS电容及制造方法
US10224481B2 (en) 2014-10-07 2019-03-05 The Trustees Of The University Of Pennsylvania Mechanical forming of resistive memory devices
US20160138182A1 (en) * 2014-11-18 2016-05-19 Wisconsin Alumni Research Foundation Methods for forming mixed metal oxide epitaxial films
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
KR102397393B1 (ko) * 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치
CN108511424A (zh) * 2018-05-30 2018-09-07 睿力集成电路有限公司 集成电路电容器及其制造方法、半导体器件
KR102718284B1 (ko) * 2019-11-12 2024-10-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN111668023B (zh) * 2020-05-13 2021-10-08 肇庆市华师大光电产业研究院 一种铪铝氧薄膜的制备方法及其应用
CN111668372B (zh) 2020-06-18 2023-05-30 中国科学院微电子研究所 一种HfO2基铁电电容器及其制备方法和HfO2基铁电存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法
JP2003008011A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
WO2004107451A1 (ja) * 2003-05-29 2004-12-09 Nec Corporation Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2007299878A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
WO2008108128A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
JP2008244428A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP3748218B2 (ja) 2001-09-10 2006-02-22 日本電信電話株式会社 Ｍｉｓ型半導体装置の製造方法
JP3981094B2 (ja) 2004-03-11 2007-09-26 株式会社東芝 半導体装置
US7786539B2 (en) * 2007-01-15 2010-08-31 Elpida Memory, Inc. Dieletric film layered product
JP4358252B2 (ja) * 2007-03-27 2009-11-04 株式会社東芝 不揮発性半導体メモリのメモリセル
WO2010050291A1 (ja) * 2008-10-31 2010-05-06 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077111A (ja) * 1999-07-19 2001-03-23 Sharp Corp アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法
JP2003008011A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
WO2004107451A1 (ja) * 2003-05-29 2004-12-09 Nec Corporation Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2007299878A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
WO2008108128A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
JP2008244428A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
US8524617B2 (en) 2013-09-03
WO2010098121A1 (ja) 2010-09-02
US20120021612A1 (en) 2012-01-26
KR20110069821A (ko) 2011-06-23
KR101234185B1 (ko) 2013-02-18
JPWO2010098121A1 (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
JP4792132B2 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP4494525B1 (ja) 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
JP4871433B2 (ja) 半導体装置およびその製造方法
JP4465413B1 (ja) 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
JP2009060102A (ja) アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法
US8232189B2 (en) Dielectric film manufacturing method
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP5209791B2 (ja) 半導体装置およびその製造方法
JP2009246211A (ja) Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
JP5463423B2 (ja) チャージトラップ型記憶装置及びその製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4792132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250