JP4802246B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4802246B2 JP4802246B2 JP2008534303A JP2008534303A JP4802246B2 JP 4802246 B2 JP4802246 B2 JP 4802246B2 JP 2008534303 A JP2008534303 A JP 2008534303A JP 2008534303 A JP2008534303 A JP 2008534303A JP 4802246 B2 JP4802246 B2 JP 4802246B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- core material
- type
- layer
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/695—Organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
102 シリコンチップ
104 コア材
106 ビルドアップ層
108 多層基板
110 半田バンプ
112 アンダーフィル材
114 回路配線
120 マザーボード
122 2次ボール
1000 電子デバイス
1−2−1型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層が設けられている。すなわち、下側から見て、ビルドアップ層の表面に1層、コア材の両側に2層、ビルドアップ層の表面に1層の配線層が設けられているために1−2−1型の多層基板と称される。
本実施形態においては、インターポーザをはじめとする回路基板への半導体素子の実装方式としては、フリップチップ実装を採用している。図1は、実施の形態に係る半導体パッケージ100を含む電子デバイス1000の構成を説明するための写真である。この半導体パッケージ100では、半導体素子であるシリコンチップ102が、回路基板である多層基板(ラミネート)108上にフリップチップ方式により接続されている。また、シリコンチップ102および多層基板108の間には封止樹脂組成物であるアンダーフィル材112が封入されている。そして、これらの構成要素を含む半導体パッケージ100は、マザーボード120上に接続され、全体として電子デバイス1000を構成している。
図4(a)は、実施の形態に係る半導体パッケージ100の構成を説明するための断面図である。以下に具体的に説明する本実施形態の半導体パッケージ100では、上述の高密度実装の要請を満たすために500μm以下の厚みの薄型多基板(薄型のコア材およびビルドアップ層)108を用いている。
厚さ0.1mmの両面銅張積層板を全面エッチングし、得られた積層板から縦・横方向それぞれ4mm×20mmのテストピースを切り出し、TMA(TAインスツルメント(株)製)を用いて縦・横方向の線膨張係数を5℃/分で測定する(縦方向は圧縮モード、横方向は引っ張りモード)。
銅箔付き絶縁シート2枚の樹脂面を内側にはり合わせ、真空プレスにて圧力2MPa、温度220℃で1時間加熱加圧成形を行い、銅箔を全面エッチングし絶縁樹脂硬化物を得る。得られた絶縁樹脂硬化物から4mm×20mmのテストピースを切り出し、TMA(TAインスツルメント(株)製)を用いて線膨張係数を10℃/分で測定する。なお、ビルドアップ層は面内方向及び厚み方向のCTEが同じであるため、面内方向の引張りモード測定のみを実施すればよい。
まず、樹脂組成物を150℃×120分で硬化後、切削により5×5×10mmの試験片を得る。この試験片をセイコー製TMA/SS120を用いて圧縮荷重5g、−100℃から300℃の温度範囲を昇温速度10℃/分の条件で測定する。このように、TMA式測定装置によりCTEとTgの両方を算出することができる。
また、アンダーフィル材112のTMA法によるガラス転移温度Tg(℃)は、コア材104の厚みをT(mm)とすると、75≦Tgの式を満たし、好ましくは25T+75≦Tgの式を満たし、さらに好ましくは50T+75≦Tgの式を満たす。また、アンダーフィル材112のTMA法によるガラス転移温度Tg(℃)は、Tg<112.5T+95の式を満たし、好ましくは≦100T+95の式を満たし、さらに好ましくは75T+95の式を満たす。アンダーフィル材112のガラス転移温度Tgがこれらの範囲内であれば、温度変化にともなう多層基板108の変形などにより生じる半導体パッケージ100内部の応力を緩和して、温度変化にともなう半導体パッケージ100の損傷を抑制することができる。なお、これらのガラス転移温度Tg(℃)の数値限定は、基本的には、多層基板108の層構造に関係なく成立するものであり、多層基板108のビルドアップ層106の一層あたりの厚みが20〜60μm、銅箔(不図示)の一層あたりの厚みが3〜20μmの範囲にある場合には、特に好適に成立するものである。
(i)シリコンチップ102の回路面にLow−K膜を想定し、ここに加わる応力がLowK材料の層間剥離を進展させないこと
(ii)半田バンプ(ここではSnAgCuを想定)100の予測寿命が温度衝撃試験(−55℃30分、125℃30分)1000サイクル以上であること
(iii)半導体装置の反り変形によるシリコンチップ102の破壊がないこと
(iv)チップシリコンチップ102の側面とアンダーフィル材112界面の剥離応力がアンダーフィルの密着強度以下であること
の4つの観点で応力計算を行い、それぞれの要件を満たすアンダーフィル材の特性を求め、それらを総括した結果、上記のTgの関係式を得るに至った。
2−2−2型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ2層ずつ設けられている。すなわち、下側から見て、2層のビルドアップ層の表面にそれぞれ1層ずつで合計2層、コア材の両側に2層、2層のビルドアップ層の表面にそれぞれ1層ずつで合計2層の配線層が設けられているために2−2−2型の多層基板と称される。
3−2−3型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ3層ずつ設けられている。すなわち、下側から見て、3層のビルドアップ層の表面にそれぞれ1層ずつで合計3層、コア材の両側に2層、3層のビルドアップ層の表面にそれぞれ1層ずつで合計3層の配線層が設けられているために3−2−3型の多層基板と称される。
4−2−4型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ4層ずつ設けられている。すなわち、下側から見て、4層のビルドアップ層の表面にそれぞれ1層ずつで合計4層、コア材の両側に2層、4層のビルドアップ層の表面にそれぞれ1層ずつで合計4層の配線層が設けられているために3−2−3型の多層基板と称される。
なお、実施形態1〜4の半導体装置100の作用効果について理解を容易にするために、従来のFC−BGAの有していた課題について触れつつ、図6に示す従来の薄型FC−BGA型の半導体装置の故障事例を説明するための断面図を用いて説明する。
実施形態1〜4で用いられるコア材104は、上述の厚みおよび線膨張係数の条件を満たし、適切な強度を有していればよく、特に限定するものではないが、例えば、シアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材(例えばガラス繊維シートなど)に含浸させて硬化させてなる板状の基材(いわゆるプリプレグ)を好適に用いることができる。
上記の樹脂組成物を繊維基材(例えばガラス繊維シートなど)に含浸させて硬化させてなる板状の基材(いわゆるプリプレグ)であるコア材104は、誘電特性、高温多湿下での機械的、電気的接続信頼性等の各種特性に優れたプリント配線板であるインターポーザやマザーボードなどを製造するのに好適である。
以下、実施形態1〜4に用いられるビルドアップ層106を形成する樹脂組成物について説明する。ビルドアップ層106を形成する樹脂組成物は、特に限定されないが、熱硬化性樹脂を含む樹脂組成物で構成されていることが好ましい。これにより、絶縁樹脂層の耐熱性を向上することができる。
次に、多層基板の製造方法について説明する。
図3は、ビルドアップ型インターポーザの設計を説明するための概念図である。実施形態1〜4に用いる積層板である多層基板108は、上述のコア材104を少なくとも1枚、上述のビルドアップ層を少なくとも1枚、さらにそれらの表面に銅箔などからなる回路配線114を少なくとも1枚積層してなるものである。これにより、誘電特性、高温多湿化での機械的、電気的接続信頼性に優れた積層板を得ることができる。
実施形態1〜4で用いられるアンダーフィル材112は、上述の線膨張係数およびガラス転移温度の条件を満たしていればよく、特に限定するものではないが、エポキシ樹脂と、硬化剤と、無機充填材と、シランカップリング剤と、を含むことが好ましい。
X:水素基またはアルキル基
絶縁樹脂層形成用の液状樹脂組成物の原料は以下の通りである。
以下、各成分の配合量は固形分基準である。
シアネート樹脂1を15重量部、シアネート樹脂2を5重量部、エポキシ樹脂を10重量部、フェノール樹脂を10重量部、各々用い、これらを常温でメチルエチルケトンに溶解した。
3.1 絶縁樹脂層付きキャリアA−1の製造
キャリアとして厚み35μm、幅480mmのポリエチレンテレフタレートフィルム(三菱化学ポリエステル社製・ダイヤホイル)を用いた。
繊維布としてガラス織布(ユニチカグラスファイバー社製・「E02Z−SK」、幅360mm、坪量17g/m2)を用いた。
内層回路基板として、絶縁層厚み0.6mm、回路厚み12μm、回路幅及び回路間幅:L/S=50μm/50μmの回路加工が施されたプリント配線板を用いた。
アンダーフィル材の製造で用いた液状樹脂組成物の原料は以下の通りである。
さらに、上記のようにして得られた1−2−1型、2−2−2型、3−2−3型、4−2−4型の多層プリント配線板と、アンダーフィル樹脂UF1〜UF−9と、シリコンチップと、を用いて、表2〜表6に示す組合せによりフリップチップ実装による半導体パッケージを作製した。
図9は、1−2−1型のインターポーザを用いた薄型FC−BGA型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。アンダーフィルの線膨張係数は26ppm/℃で固定した条件で実験を行った。なお、この図の横軸はコア材の厚み(mm)を示し、縦軸はアンダーフィルのTMA法によるガラス転移温度(℃)を示す。後述する図10〜図12についても同様である。
Claims (3)
- コア材およびビルドアップ層を備える回路基板と、
前記回路基板に金属バンプを介して接続されている半導体素子と、
前記半導体素子および前記回路基板の間に封入されている封止樹脂組成物と、
を備える半導体装置であって、
前記回路基板の備えるビルドアップ層は1−2−1型の2層であり、
前記ビルドアップ層の1層あたりの厚みが10μm以上、60μm以下であり、
前記ビルドアップ層の室温からガラス転移温度までの面内方向の線膨張係数は35ppm/℃以下であり、
前記コア材の厚みは500μm以下であり、
前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、
前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は15ppm/℃以下であり、
前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は18ppm/℃以下であり、
前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は15ppm/℃以上30ppm/℃以下であり、
前記封止樹脂組成物のTMA法によるガラス転移温度Tg(℃)は、前記コア材の厚みをT(mm)とすると、75≦Tg<125T+95の式を満たすことを特徴とする半導体装置。 - コア材およびビルドアップ層を備える回路基板と、
前記回路基板に金属バンプを介して接続されている半導体素子と、
前記半導体素子および前記回路基板の間に封入されている封止樹脂組成物と、
を備える半導体装置であって、
前記回路基板の備えるビルドアップ層は2−2−2型の4層、3−2−3型の6層又は4−2−4型の8層であり、
前記ビルドアップ層の1層あたりの厚みが10μm以上、60μm以下であり、
前記ビルドアップ層の室温からガラス転移温度までの面内方向の線膨張係数は35ppm/℃以下であり、
前記コア材の厚みは500μm以下であり、
前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、
前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は15ppm/℃以下であり、
前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は18ppm/℃以下であり、
前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は15ppm/℃以上30ppm/℃以下であり、
前記封止樹脂組成物のTMA法によるガラス転移温度Tg(℃)は、前記コア材の厚みをT(mm)とすると、75≦Tg<100T+95の式を満たすことを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記コア材の厚みは200μm以下であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008534303A JP4802246B2 (ja) | 2006-09-13 | 2007-09-05 | 半導体装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006248473 | 2006-09-13 | ||
| JP2006248473 | 2006-09-13 | ||
| PCT/JP2007/067283 WO2008032620A1 (en) | 2006-09-13 | 2007-09-05 | Semiconductor device |
| JP2008534303A JP4802246B2 (ja) | 2006-09-13 | 2007-09-05 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009163904A Division JP2010004050A (ja) | 2006-09-13 | 2009-07-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008032620A1 JPWO2008032620A1 (ja) | 2010-01-21 |
| JP4802246B2 true JP4802246B2 (ja) | 2011-10-26 |
Family
ID=39183681
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008534303A Expired - Fee Related JP4802246B2 (ja) | 2006-09-13 | 2007-09-05 | 半導体装置 |
| JP2009163904A Pending JP2010004050A (ja) | 2006-09-13 | 2009-07-10 | 半導体装置の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009163904A Pending JP2010004050A (ja) | 2006-09-13 | 2009-07-10 | 半導体装置の製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US8008767B2 (ja) |
| EP (1) | EP1956648A4 (ja) |
| JP (2) | JP4802246B2 (ja) |
| KR (2) | KR101195408B1 (ja) |
| CN (1) | CN101356643B (ja) |
| CA (1) | CA2630824C (ja) |
| SG (1) | SG160403A1 (ja) |
| TW (1) | TW200830486A (ja) |
| WO (1) | WO2008032620A1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941245B2 (en) * | 2007-09-25 | 2018-04-10 | Intel Corporation | Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate |
| US8598719B2 (en) * | 2008-06-12 | 2013-12-03 | Sumitomo Bakelite Company Limited | Semiconductor element mounting board |
| US8399773B2 (en) * | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
| KR20120040183A (ko) * | 2009-06-22 | 2012-04-26 | 스미또모 베이크라이트 가부시키가이샤 | 반도체 밀봉용 수지 조성물, 및 반도체 장치 |
| CN101735562B (zh) * | 2009-12-11 | 2012-09-26 | 广东生益科技股份有限公司 | 环氧树脂组合物及其制备方法及采用其制作的层压材料及覆铜箔层压板 |
| JP2011222946A (ja) * | 2010-03-26 | 2011-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
| JP5593897B2 (ja) * | 2010-07-12 | 2014-09-24 | 住友ベークライト株式会社 | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
| JP2012049423A (ja) * | 2010-08-30 | 2012-03-08 | Sumitomo Bakelite Co Ltd | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
| KR101728203B1 (ko) | 2010-09-30 | 2017-04-18 | 히타치가세이가부시끼가이샤 | 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 |
| KR101464454B1 (ko) * | 2010-10-22 | 2014-11-21 | 히타치가세이가부시끼가이샤 | 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 |
| US20120156474A1 (en) * | 2010-12-20 | 2012-06-21 | E. I. Du Pont De Nemours And Company | Article having curable coating comprising imidazolium monocarboxylate salt |
| US8969732B2 (en) | 2011-09-28 | 2015-03-03 | Ibiden Co., Ltd. | Printed wiring board |
| KR20140144177A (ko) * | 2012-03-14 | 2014-12-18 | 스미토모 베이클리트 컴퍼니 리미티드 | 금속장 적층판, 프린트 배선 기판, 반도체 패키지 및 반도체 장치 |
| US9218875B2 (en) | 2013-03-14 | 2015-12-22 | Globalfoundries Singapore Pte. Ltd. | Resistive non-volatile memory |
| US9196356B2 (en) * | 2013-03-14 | 2015-11-24 | Globalfoundries Singapore Pte. Ltd. | Stackable non-volatile memory |
| KR102130547B1 (ko) * | 2013-03-27 | 2020-07-07 | 삼성디스플레이 주식회사 | 가요성 기판 및 이를 포함하는 가요성 표시 장치 |
| US9155191B2 (en) | 2013-05-31 | 2015-10-06 | Qualcomm Incorporated | Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage |
| KR102116962B1 (ko) | 2013-06-25 | 2020-05-29 | 삼성전자주식회사 | 반도체 패키지 |
| US9778510B2 (en) * | 2013-10-08 | 2017-10-03 | Samsung Electronics Co., Ltd. | Nanocrystal polymer composites and production methods thereof |
| MX2016011858A (es) * | 2014-03-28 | 2016-12-02 | Huntsman Advanced Mat Licensing (Switzerland) Gmbh | Un procedimiento para la preparacion de un articulo de material compuesto con fibra reforzada, los articulos compuestos obtenidos y el uso de los mismos. |
| JP6212011B2 (ja) * | 2014-09-17 | 2017-10-11 | 東芝メモリ株式会社 | 半導体製造装置 |
| TWI526129B (zh) | 2014-11-05 | 2016-03-11 | Elite Material Co Ltd | Multilayer printed circuit boards with dimensional stability |
| US20170287838A1 (en) | 2016-04-02 | 2017-10-05 | Intel Corporation | Electrical interconnect bridge |
| JP6793517B2 (ja) * | 2016-10-17 | 2020-12-02 | 株式会社ダイセル | シート状プリプレグ |
| US20190259731A1 (en) * | 2016-11-09 | 2019-08-22 | Unisem (M) Berhad | Substrate based fan-out wafer level packaging |
| US20180130768A1 (en) * | 2016-11-09 | 2018-05-10 | Unisem (M) Berhad | Substrate Based Fan-Out Wafer Level Packaging |
| JP6991014B2 (ja) * | 2017-08-29 | 2022-01-12 | キオクシア株式会社 | 半導体装置 |
| KR102397902B1 (ko) | 2018-01-29 | 2022-05-13 | 삼성전자주식회사 | 반도체 패키지 |
| JP7135364B2 (ja) * | 2018-03-23 | 2022-09-13 | 三菱マテリアル株式会社 | 絶縁回路基板、及び、絶縁回路基板の製造方法 |
| WO2020170847A1 (ja) * | 2019-02-21 | 2020-08-27 | パナソニックIpマネジメント株式会社 | 半導体封止材料及び半導体装置 |
| JP7344297B2 (ja) * | 2019-07-31 | 2023-09-13 | 株式会社Fuji | 3次元積層造形による回路配線の製造方法 |
| JP7346150B2 (ja) * | 2019-08-09 | 2023-09-19 | キヤノン株式会社 | インクジェット記録ヘッドおよびインクジェット記録装置 |
| KR20260002317A (ko) * | 2024-06-29 | 2026-01-06 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
| JP3238340B2 (ja) | 1996-12-04 | 2001-12-10 | 住友ベークライト株式会社 | 液状エポキシ樹脂封止材料 |
| JPH11116659A (ja) | 1997-10-20 | 1999-04-27 | Sumitomo Bakelite Co Ltd | デバイス封止用紫外線硬化型液状樹脂組成物 |
| JPH11233571A (ja) | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材 |
| US6225704B1 (en) * | 1999-02-12 | 2001-05-01 | Shin-Etsu Chemical Co., Ltd. | Flip-chip type semiconductor device |
| JP2001313314A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 |
| JP2002050718A (ja) | 2000-08-04 | 2002-02-15 | Hitachi Ltd | 半導体装置 |
| US7192997B2 (en) | 2001-02-07 | 2007-03-20 | International Business Machines Corporation | Encapsulant composition and electronic package utilizing same |
| US6512182B2 (en) * | 2001-03-12 | 2003-01-28 | Ngk Spark Plug Co., Ltd. | Wiring circuit board and method for producing same |
| US20050029666A1 (en) * | 2001-08-31 | 2005-02-10 | Yasutoshi Kurihara | Semiconductor device structural body and electronic device |
| US7038142B2 (en) * | 2002-01-24 | 2006-05-02 | Fujitsu Limited | Circuit board and method for fabricating the same, and electronic device |
| DE60334295D1 (de) * | 2002-05-23 | 2010-11-04 | 3M Innovative Properties Co | Elektronische baugruppe und verfahren zur herstellung einer elektronischen baugruppe |
| JP2004035668A (ja) | 2002-07-02 | 2004-02-05 | Sanyo Chem Ind Ltd | 注型用エポキシ樹脂組成物 |
| JP2004134679A (ja) * | 2002-10-11 | 2004-04-30 | Dainippon Printing Co Ltd | コア基板とその製造方法、および多層配線基板 |
| JP2004277671A (ja) * | 2003-03-19 | 2004-10-07 | Sumitomo Bakelite Co Ltd | プリプレグおよびそれを用いたプリント配線板 |
| JP2005097524A (ja) | 2003-09-05 | 2005-04-14 | Sumitomo Bakelite Co Ltd | 樹脂組成物、プリプレグおよび積層板 |
| US7285321B2 (en) * | 2003-11-12 | 2007-10-23 | E.I. Du Pont De Nemours And Company | Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto |
| JP4400191B2 (ja) * | 2003-11-28 | 2010-01-20 | 住友ベークライト株式会社 | 樹脂組成物およびそれを用いた基板 |
| US7148577B2 (en) * | 2003-12-31 | 2006-12-12 | Intel Corporation | Materials for electronic devices |
| JP2005236067A (ja) | 2004-02-20 | 2005-09-02 | Dainippon Printing Co Ltd | 配線基板と配線基板の製造方法、および半導パッケージ |
| JP2005236220A (ja) | 2004-02-23 | 2005-09-02 | Dainippon Printing Co Ltd | 配線基板と配線基板の製造方法、および半導パッケージ |
| JP2005254680A (ja) | 2004-03-12 | 2005-09-22 | Sumitomo Bakelite Co Ltd | 積層板の連続製造方法および装置 |
| JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
| KR100870216B1 (ko) * | 2004-05-27 | 2008-11-24 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
| JP4449608B2 (ja) | 2004-07-09 | 2010-04-14 | 凸版印刷株式会社 | 半導体装置 |
| JP2006080356A (ja) | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7335608B2 (en) | 2004-09-22 | 2008-02-26 | Intel Corporation | Materials, structures and methods for microelectronic packaging |
| US7459782B1 (en) * | 2005-10-05 | 2008-12-02 | Altera Corporation | Stiffener for flip chip BGA package |
| US20070298260A1 (en) * | 2006-06-22 | 2007-12-27 | Kuppusamy Kanakarajan | Multi-layer laminate substrates useful in electronic type applications |
-
2007
- 2007-09-05 US US12/094,775 patent/US8008767B2/en not_active Expired - Fee Related
- 2007-09-05 SG SG201001798-6A patent/SG160403A1/en unknown
- 2007-09-05 KR KR1020107028065A patent/KR101195408B1/ko not_active Expired - Fee Related
- 2007-09-05 WO PCT/JP2007/067283 patent/WO2008032620A1/ja not_active Ceased
- 2007-09-05 JP JP2008534303A patent/JP4802246B2/ja not_active Expired - Fee Related
- 2007-09-05 KR KR1020087012391A patent/KR20080091086A/ko not_active Ceased
- 2007-09-05 EP EP07806726A patent/EP1956648A4/en not_active Withdrawn
- 2007-09-05 CN CN2007800014055A patent/CN101356643B/zh not_active Expired - Fee Related
- 2007-09-05 CA CA2630824A patent/CA2630824C/en not_active Expired - Fee Related
- 2007-09-12 TW TW096133978A patent/TW200830486A/zh not_active IP Right Cessation
-
2009
- 2009-07-10 JP JP2009163904A patent/JP2010004050A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW200830486A (en) | 2008-07-16 |
| WO2008032620A1 (en) | 2008-03-20 |
| KR20080091086A (ko) | 2008-10-09 |
| US20090267212A1 (en) | 2009-10-29 |
| KR20110000761A (ko) | 2011-01-05 |
| JPWO2008032620A1 (ja) | 2010-01-21 |
| EP1956648A4 (en) | 2011-09-21 |
| EP1956648A1 (en) | 2008-08-13 |
| CN101356643B (zh) | 2012-04-25 |
| SG160403A1 (en) | 2010-04-29 |
| KR101195408B1 (ko) | 2012-10-29 |
| CA2630824A1 (en) | 2008-03-20 |
| CN101356643A (zh) | 2009-01-28 |
| CA2630824C (en) | 2013-01-08 |
| JP2010004050A (ja) | 2010-01-07 |
| US8008767B2 (en) | 2011-08-30 |
| TWI374523B (ja) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4802246B2 (ja) | 半導体装置 | |
| JP5660272B2 (ja) | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 | |
| JP5608977B2 (ja) | 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物 | |
| JP5771987B2 (ja) | 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ | |
| JP4888147B2 (ja) | 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置 | |
| JPWO2008018557A1 (ja) | 半導体パッケージ及びその製造方法、並びに封止樹脂 | |
| JP5533657B2 (ja) | 積層板、回路板および半導体装置 | |
| JP2015003982A (ja) | プライマー層形成用樹脂組成物 | |
| JP5263134B2 (ja) | 回路基板用樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板および半導体装置 | |
| WO2012157665A1 (ja) | 半導体モジュール部品及び液状封止用樹脂組成物 | |
| JP5256681B2 (ja) | 半導体装置、半導体装置用プリント配線板及び銅張積層板 | |
| JP2009094216A (ja) | 半導体装置の製造方法および半導体装置用プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4802246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |