JP4802442B2 - 化合物半導体エピタキシャル基板およびその製造方法 - Google Patents
化合物半導体エピタキシャル基板およびその製造方法 Download PDFInfo
- Publication number
- JP4802442B2 JP4802442B2 JP2003191764A JP2003191764A JP4802442B2 JP 4802442 B2 JP4802442 B2 JP 4802442B2 JP 2003191764 A JP2003191764 A JP 2003191764A JP 2003191764 A JP2003191764 A JP 2003191764A JP 4802442 B2 JP4802442 B2 JP 4802442B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- compound semiconductor
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体エピタキシャル基板に関し、特に、ヘテロ接合バイポーラトランジスタ（以下、「ＨＢＴ」と称することがある。）の製造用として好適な化合物半導体エピタキシャル基板に関するものである。
【０００２】
【従来の技術】
元基板上にバッファー層を有してなる化合物半導体エピタキシャル基板は、ＨＢＴの製造に用いられる。ＨＢＴは、エミッタ層にベース層よりもバンドギャップの大きい物質からなる層を用い、エミッタ−ベース接合をヘテロ接合とすることによりエミッタ注入効率を高めたバイポーラトランジスタであり、マイクロ波帯以上の高い周波数領域で使用できる半導体素子として知られている。
【０００３】
従来のＨＢＴは、例えば図３に示したように、ＧａＡｓからなる元基板１０１上にキャリアドーパント原料を与えずに成長させたＧａＡｓやＡｌＧａＡｓからなるバッファー層１０２、ｎ+−ＧａＡｓからなるサブコレクタ層１０３、ｎ−ＧａＡｓからなるコレクタ層１０４、ｐ−ＧａＡｓからなるベース層１０５、ｎ−ＩｎＧａＰあるいはｎ−ＡｌＧａＡｓからなるエミッタ層１０６、ｎ+−ＧａＡｓからなるサブエミッタ層１０７（無い場合もある。）、ｎ+−ＩｎＧａＡｓからなるコンタクト層１０８がこの順序でＭＯＣＶＤ法等の適宜の気相成長法を用いて成長させてなる。サブコレクタ層１０３上にはコレクタ電極１０９が、ベース層１０５上にはベース電極１１０が、そしてコンタクト層１０８上にはエミッタ電極１１１がそれぞれ形成された構造となっている。
【０００４】
このように形成されるＨＢＴにあっては、その電流増幅率を大きくすることが求められている。そして、電流増幅率はベース層の結晶性により大きく影響されることが知られており、電流増幅率を向上させるためにベース層の結晶性を向上させる検討が行われている。
【０００５】
元基板内に存在する欠陥が元基板上に形成されるベース層に伝播することを防ぐことによりベース層の結晶性を向上させるため、従来、例えばＧａＡｓからなる元基板を用いてなる化合物半導体エピタキシャル基板の場合、ＧａＡｓ、ＡｌＧａＡｓ、あるいはＧａＡｓ／ＡｌＧａＡｓからなり超格子構造を有する層をバッファー層として成長させた化合物半導体エピタキシャルが提案されている（例えば、特許文献１参照。）が、ＨＢＴを製造した場合の電流増幅率は十分ではなく、さらに高い電流増幅率を与える化合物半導体エピタキシャル基板が望まれている。
【０００６】
【特許文献１】
特開平１０−１１２４４４号公報
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与える化合物半導体エピタキシャル基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者等は、上述の問題点を解決すべく、ＨＢＴ用化合物半導体エピタキシャル基板のバッファー層について鋭意検討を重ねた結果、バッファー層をＩｎxＧａ1-xＡｓyＰ1-y層を含む層とし、元基板を構成する化合物に対するＩｎxＧａ1-xＡｓyＰ1-y層の格子定数差を１．９％以内とすることにより、該バッファー層を有してなる化合物半導体エピタキシャル基板は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与えることを見出し、本発明を完成するに到った。
【０００９】
すなわち本発明は、ＧａＡｓ元基板上にＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層およびベース層として働くｐ ＋ −ＧａＡｓ層を有してなり、該ＧａＡｓ元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が１．９％以内であるヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板を提供する。また本発明は、ＧａＡｓ元基板上に、該ＧａＡｓ元基板を構成する化合物に対する格子定数差が１．９％以内であるＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層、ベース層として働くｐ ＋ −ＧａＡｓ層、エミッタ層、コンタクト層をこの順にＭＯＣＶＤ法により形成することを特徴とするヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板の製造方法を提供する。
【００１０】
【発明の実施の形態】
本発明の化合物半導体エピタキシャル基板は、ＧａＡｓ元基板上にバッファー層を有してなるＨＢＴ用化合物半導体エピタキシャル基板であって、バッファー層が、式（１）
ＩｎxＧａ1-x Ｐ・・・（１）
で示される化合物からなる層を含むことを特徴とする。
式（１）において、ｘの範囲はそれぞれ０．４６≦ｘ≦０．５１である。
【００１１】
そして、本発明の化合物半導体エピタキシャル基板においては、ＧａＡｓ元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が１．９％以内であること、すなわちＧａＡｓ元基板を構成する化合物の格子定数をａとし、ＩｎxＧａ1-x Ｐ層の格子定数をｂとした場合、（ａ−ｂ）×１００／ａの絶対値が１．９％以内であり、この範囲内である場合に、該化合物半導体エピタキシャル基板は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与える化合物半導体エピタキシャル基板となる。この、元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差は、１．０％以内であることが好ましく、０．２％以内であることがより好ましい。
【００１２】
ここで、ＩｎxＧａ1-x Ｐ層が格子緩和を起こした場合には、化合物半導体エピタキシャル基板を用いてＨＢＴを製造した場合に、ＨＢＴの電流増幅率の向上効果が低減する傾向にあるので、本発明の化合物半導体エピタキシャル基板においては、ＩｎxＧａ1-x Ｐ層が格子緩和を起こしていないことが好ましい。
【００１３】
以下、図面を参照して本発明の化合物半導体エピタキシャル基板の一例およびその製造方法につき詳細に説明する。
図１は、本発明による実施の形態の一例を模式的に示す層構造図であり、ここでは、ＧａＡｓ系ＨＢＴの製造用化合物半導体エピタキシャル基板が示されている。
【００１４】
図１に示したＨＢＴ用化合物半導体エピタキシャル基板１の構造は次の通りである。
化合物半導体エピタキシャル基板１は半絶縁性のＧａＡｓ単結晶から成るＧａＡｓ元基板２上に複数の結晶成長層を次々と積層させて構成されたものである。
【００１５】
ＧａＡｓ元基板１の上には、バッファー層３が形成されている。バッファー層３は、式（１）
ＩｎxＧａ1-x Ｐ・・・（１）
（ただし、０．４６≦ｘ≦０．５１である。）で示される化合物半導体単結晶層からなる。
【００１６】
ここで、ＩｎＧａＰにおいてＩｎモル比ｘが０．４８５の場合にＩｎＧａＰとＧａＡｓとの格子定数のずれが０．００１％となり、殆ど格子整合する組成となるので、元基板がＧａＡｓの場合はｘは０．４８５付近の０．４６≦ｘ≦０．５１の範囲が好ましい。なお、格子定数は一般にベガード則により求めることができる。
【００１７】
また、バッファー層３の上に形成されているＨＢＴ機能層４は、該バッファー層３の上に、サブコレクタ層４１として働くｎ+−ＧａＡｓ層及びコレクタ層４２として働くｎ-−ＧａＡｓ層が、コレクタ層４２の上にベース層４３として働くｐ+−ＧａＡｓ層がベース層４３の上にはエミッタ層４４として働くｎ−ＩｎＧａＰ層が、エミッタ層４４の上にはｎ+−ＧａＡｓ層がサブエミッタ層として、ｎ+−ＧａＡｓ層及びｎ+−ＩｎＧａＡｓ層がそれぞれエミッタコンタクト層４６、コンタクト層４７として順次形成されている。本発明のＨＢＴ用化合物半導体エピタキシャル基板としては、前記バッファー層、サブコレクタ層、コレクタ層、ベース層、エミッタ層、コンタクト層を有してなるものが好ましい。なお、バッファー層３は、一つの層のみで形成されているものに限定されず、複数の層から形成されていてもよい。複数の層からなる場合は、少なくとも一つの層がＩｎxＧａ1-x Ｐ層であればよい。例えば、ＩｎxＧａ1-x Ｐ層と共にＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ等を含む層をバッファ層として用いてもよい。
【００１８】
本発明による化合物半導体エピタキシャル基板を製造するための方法は、ＭＯＣＶＤ法に限定されるものではなく、液相エピタキシャル成長法、分子線エピタキシャル法、化学ビームエピタキシャル法、原子層エピタキシャル法等を用いることができる。上述した本発明の化合物半導体エピタキシャル基板のＭＯＣＶＤ法による製造方法についてさらに詳しく説明する。
【００１９】
図２には、図１に示した化合物半導体エピタキシャル基板１をＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置１０の要部が概略的に示されており、図２を参照して説明する。
気相成長半導体製造装置１０は、図示していない原料ガス供給系統からの原料ガスが原料ガス供給ライン１１を介して供給される反応器１２を備え、反応器１２内にはＧａＡｓ元基板２を載せて加熱するためのサセプタ１３が設けられている。本実施の形態では、サセプタ１３は多角柱体でその表面にはＧａＡｓ基板２が複数枚取り付けられており、サセプタ１３は回転装置１４によって回転できる公知の構成となっている。サセプタ１３内部には、サセプタ１３を加熱するための赤外線ランプ１５が備えられている。赤外線ランプ１５に加熱用電源１６から加熱用の電流を流すことによりＧａＡｓ元基板２を所要の成長温度に加熱することができる。この加熱により、原料供給ライン１１を介して反応器１２に供給される原料ガスがＧａＡｓ元基板２上で熱分解し、ＧａＡｓ元基板２上に所望の化合物半導体薄膜結晶を気相成長させることができるようになっている。使用済みのガスは排気ポート１２Ａより外部に排出され、排ガス処理装置へ送られる。
【００２０】
ここで、ＧａＡｓ元基板として用いられるのは半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｏｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｅｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法等で製造されたＧａＡｓ元基板が好適である。いずれの方法で製造された場合であっても、これから結晶成長を行う面が、１つの結晶学的面方位から０．０５°〜１０°程度の傾きをもった元基板を用意するのが好ましいが、これに限定されるものではない。
【００２１】
上述の如く用意したＧａＡｓ元基板の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、このＧａＡｓ元基板を反応器１２内のサセプタ１３上にＧａＡｓ基板２として載せる。そして、反応炉１２内を高純度水素で充分置換した後加熱を開始する。５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃で安定したところで、キャリアガスとして水素を用い、５族原料としてフォスフィン、アルシン、３族原料として、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）を用いて、５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃でＩｎxＧａ1-xＡｓyＰ1-y層をＧａＡｓ元基板２上に２０ｎｍから１７０ｎｍの膜厚にて成長させてバッファー層３を形成する。
【００２２】
そして、ＩｎxＧａ1-x Ｐ層からなるバッファー層３上にサブコレクタ層４１、コレクタ層４２を５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃で成長させる。さらに、コレクタ層４２上に、ベース層４３、エミッタ層４４、サブエミッタ層４５を５３０℃から７５０℃の範囲望ましくは５８０℃から７００℃で成長させ、サブエミッタ層４５上にエミッタコンタクト層４６、コンタクト層４７を成長させ、本発明のＨＢＴ用化合物半導体エピタキシャル基板となる。
【００２３】
なお、バッファー層３によりＧａＡｓ元基板２中の欠陥の伝播が抑制される理由は次の通りであると考えられる。
ＩｎとＧａの結晶中でのイオン半径の差、ＡｓとＰの結晶中でのイオン半径の差は、従来の技術でバッファー層に使用されているＡｌＧａＡｓにおけるＡｌとＧａのイオン半径の差に比べ大きい。従って結晶内を微視的に見るとＩｎ／Ｇａの間、Ａｓ／Ｐの間にＡｌ／Ｇａの場合よりも大きな局所的な歪が生じているものと推定される。そして、局所的な歪は欠陥をトラップしやすいという性質を持っていると考えられるので、バッファー層３の存在によってＧａＡｓ元基板２から受け継がれた転位等の欠陥が拡散されるのを有効に抑えることができ、この結果、バッファー層３内においてＧａＡｓ元基板２から受け継がれた欠陥の多くはバッファー層３内で終端してしまい、ＨＢＴ機能層４の形成時にＧａＡｓ元基板２内の欠陥の影響を極めて小さくすることができ、ベース層４３の結晶性を著しく良好なものとすることができるものと考えられる。このため、従来のバッファー層を用いた場合と比べ、ＨＢＴの電流増幅率を増加し得るものと推定されるのである。
【００２５】
【実施例】
以下、実施例及び比較例により本発明をさらに具体的に説明するが、本発明はこれらにより限定されるものではない。
【００２６】
実施例１
図１に示した構造の化合物半導体エピタキシャル基板を次のようにして作製した。ＶＧＦ法によって作成した半絶縁性のＧａＡｓからなる元基板を用意し、このＧａＡｓ元基板の上に、次のようにしてＩｎ0.47Ｇａ0.53Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させた。このバッファー層の上にＨＢＴ機能層を次のようにしてＭＯＣＶＤ法により形成した。
【００２７】
図２に示した装置を用いた。反応炉１２内を高純度水素で充分置換した後加熱を開始し、６４０℃に安定したところで、キャリアガスとして水素を用い、５族化合物としてフォスフィン、３族化合物としてトリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）を用いて、６４０℃の成長温度でＩｎ0.47Ｇａ0.53Ｐ層をＧａＡｓ元基板２上に１００ｎｍの厚さに成長させてバッファー層３を形成した。そして、Ｉｎ0.47Ｇａ0.53Ｐ層からなるバッファー層３の上にサブコレクタ層４１、コレクタ層４２を、５族化合物としてアルシンを、３族化合物としてＴＭＧを用い、Ｓｉドーパントガスとしてジシランを用い、６４０℃の成長温度で成長させた。さらに、コレクタ層４２上に、ベース層４３、エミッタ層４４、サブエミッタ層４５を６２０℃の成長温度で成長させた。ベース層のドーパント原料には、ハロゲン化炭素を用いた。最後にサブエミッタ層４５上にエミッタコンタクト層４６、コンタクト層４７をアルシン、トリエチルガリウム、ジシランを用いて、５００℃の成長温度にて成長させ、本発明の化合物半導体エピタキシャル基板を製造した。
【００２８】
なお、各層の厚み、Ｉｎ組成等は以下の通りであった。コンタクト層４７はｎ+−ＩｎＧａＡｓ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）が０．５、膜厚が５０ｎｍ、キャリア濃度が２．０×１０19ｃｍ-3であった。エミッタコンタクト層４６はｎ+−ＩｎＧａＡｓ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）がサブエミッタ層４５の境界では０でコンタクト層４７の境界では０．５となるように連続的に変化しており、膜厚が５０ｎｍ、キャリア濃度が２．０×１０19ｃｍ-3であった。サブエミッタ層４５はｎ+−ＧａＡｓ層からなり、膜厚が１００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。エミッタ層４４はｎ−ＩｎＧａＰ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）が０．４８、膜厚が３０ｎｍ、キャリア濃度が３．０×１０17ｃｍ-3であった。ベース層４３はｐ+−ＧａＡｓ層からなり、膜厚が８０ｎｍ、キャリア濃度が４．０×１０19ｃｍ-3であった。コレクタ層４２はｎ-−ＧａＡｓ層からなり、膜厚が７００ｎｍ、キャリア濃度が５．０×１０15ｃｍ-3であった。サブコレクタ層４１はｎ+−ＧａＡｓ層からなり、膜厚が５００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。サブコレクタ層４１はｎ+−ＧａＡｓ層からなり、膜厚が５００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。
【００２９】
ここで得られた化合物半導体エピタキシャル基板を用いてＨＢＴ素子を製作した。元基板を構成するＧａＡｓに対するＩｎ0.47Ｇａ0.53Ｐ層の格子定数差は０．１１％であった。エミッタサイズは１００μｍ×１００μｍとした。このＨＢＴ素子の電流増幅率を測定したところ１２８であった。ここでは、コレクタ電流１ｋＡ／ｃｍ2流したときのコレクタ電流／ベース電流を電流増幅率とした。
【００３０】
実施例２
Ｉｎ0.475Ｇａ0.525Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１３０であった。
【００３１】
実施例３
Ｉｎ0.48Ｇａ0.52Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１２５であった。
【００３２】
実施例４
ＧａＡｓ0.985Ｐ0.015からなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１２５であった。
【００３３】
比較例１
Ａｌ0.475Ｇａ0.525Ａｓからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にして、ＨＢＴ機能層を形成した化合物半導体エピタキシャル基板を作製し、ＨＢＴ素子を作製した。このＨＢＴ素子の電流増幅率を測定したところ１１８であった。
【００３４】
【発明の効果】
本発明のＨＢＴ用化合物半導体エピタキシャル基板を用いてＨＢＴを製造すると、従来よりさらに高い電流増幅率を有するＨＢＴとなるので、本発明は工業的に極めて有用である。
【図面の簡単な説明】
【図１】本発明によるＨＢＴ用化合物半導体エピタキシャル基板の一実施形態を模式的に示す層構造図。
【図２】図１に示した化合物半導体エピタキシャル基板を製造するのに使用される気相成長半導体製造装置の要部を概略的に示す図。
【図３】従来における一般的なＧａＡｓ系ＨＢＴの層構造を模式的に示す図。
【符号の説明】
１ 化合物半導体エピタキシャル基板
２ ＧａＡｓ基板
３ バッファー層
４ ＨＢＴ機能層
１０ 気相成長半導体製造装置
１１ 原料ガス供給ライン
１２ 反応器
１３ サセプタ
１４ 回転装置
１５ 赤外線ランプ
１６ 加熱用電源
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ サブエミッタ層
４６ エミッタコンタクト層
４７ コンタクト層
１００ ＨＢＴ
１０１ ＧａＡｓ元基板
１０２ バッファー層
１０３ サブコレクタ層
１０４ コレクタ層
１０５ ベース層
１０６ エミッタ層
１０７ サブエミッタ層
１０８ コンタクト層
１０９ コレクタ電極
１１０ ベース電極
１１１ エミッタ電極
【発明の属する技術分野】
本発明は、化合物半導体エピタキシャル基板に関し、特に、ヘテロ接合バイポーラトランジスタ（以下、「ＨＢＴ」と称することがある。）の製造用として好適な化合物半導体エピタキシャル基板に関するものである。
【０００２】
【従来の技術】
元基板上にバッファー層を有してなる化合物半導体エピタキシャル基板は、ＨＢＴの製造に用いられる。ＨＢＴは、エミッタ層にベース層よりもバンドギャップの大きい物質からなる層を用い、エミッタ−ベース接合をヘテロ接合とすることによりエミッタ注入効率を高めたバイポーラトランジスタであり、マイクロ波帯以上の高い周波数領域で使用できる半導体素子として知られている。
【０００３】
従来のＨＢＴは、例えば図３に示したように、ＧａＡｓからなる元基板１０１上にキャリアドーパント原料を与えずに成長させたＧａＡｓやＡｌＧａＡｓからなるバッファー層１０２、ｎ+−ＧａＡｓからなるサブコレクタ層１０３、ｎ−ＧａＡｓからなるコレクタ層１０４、ｐ−ＧａＡｓからなるベース層１０５、ｎ−ＩｎＧａＰあるいはｎ−ＡｌＧａＡｓからなるエミッタ層１０６、ｎ+−ＧａＡｓからなるサブエミッタ層１０７（無い場合もある。）、ｎ+−ＩｎＧａＡｓからなるコンタクト層１０８がこの順序でＭＯＣＶＤ法等の適宜の気相成長法を用いて成長させてなる。サブコレクタ層１０３上にはコレクタ電極１０９が、ベース層１０５上にはベース電極１１０が、そしてコンタクト層１０８上にはエミッタ電極１１１がそれぞれ形成された構造となっている。
【０００４】
このように形成されるＨＢＴにあっては、その電流増幅率を大きくすることが求められている。そして、電流増幅率はベース層の結晶性により大きく影響されることが知られており、電流増幅率を向上させるためにベース層の結晶性を向上させる検討が行われている。
【０００５】
元基板内に存在する欠陥が元基板上に形成されるベース層に伝播することを防ぐことによりベース層の結晶性を向上させるため、従来、例えばＧａＡｓからなる元基板を用いてなる化合物半導体エピタキシャル基板の場合、ＧａＡｓ、ＡｌＧａＡｓ、あるいはＧａＡｓ／ＡｌＧａＡｓからなり超格子構造を有する層をバッファー層として成長させた化合物半導体エピタキシャルが提案されている（例えば、特許文献１参照。）が、ＨＢＴを製造した場合の電流増幅率は十分ではなく、さらに高い電流増幅率を与える化合物半導体エピタキシャル基板が望まれている。
【０００６】
【特許文献１】
特開平１０−１１２４４４号公報
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与える化合物半導体エピタキシャル基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者等は、上述の問題点を解決すべく、ＨＢＴ用化合物半導体エピタキシャル基板のバッファー層について鋭意検討を重ねた結果、バッファー層をＩｎxＧａ1-xＡｓyＰ1-y層を含む層とし、元基板を構成する化合物に対するＩｎxＧａ1-xＡｓyＰ1-y層の格子定数差を１．９％以内とすることにより、該バッファー層を有してなる化合物半導体エピタキシャル基板は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与えることを見出し、本発明を完成するに到った。
【０００９】
すなわち本発明は、ＧａＡｓ元基板上にＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層およびベース層として働くｐ ＋ −ＧａＡｓ層を有してなり、該ＧａＡｓ元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が１．９％以内であるヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板を提供する。また本発明は、ＧａＡｓ元基板上に、該ＧａＡｓ元基板を構成する化合物に対する格子定数差が１．９％以内であるＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層、ベース層として働くｐ ＋ −ＧａＡｓ層、エミッタ層、コンタクト層をこの順にＭＯＣＶＤ法により形成することを特徴とするヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板の製造方法を提供する。
【００１０】
【発明の実施の形態】
本発明の化合物半導体エピタキシャル基板は、ＧａＡｓ元基板上にバッファー層を有してなるＨＢＴ用化合物半導体エピタキシャル基板であって、バッファー層が、式（１）
ＩｎxＧａ1-x Ｐ・・・（１）
で示される化合物からなる層を含むことを特徴とする。
式（１）において、ｘの範囲はそれぞれ０．４６≦ｘ≦０．５１である。
【００１１】
そして、本発明の化合物半導体エピタキシャル基板においては、ＧａＡｓ元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が１．９％以内であること、すなわちＧａＡｓ元基板を構成する化合物の格子定数をａとし、ＩｎxＧａ1-x Ｐ層の格子定数をｂとした場合、（ａ−ｂ）×１００／ａの絶対値が１．９％以内であり、この範囲内である場合に、該化合物半導体エピタキシャル基板は、ＨＢＴを製造した場合に、従来よりさらに高い電流増幅率を与える化合物半導体エピタキシャル基板となる。この、元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差は、１．０％以内であることが好ましく、０．２％以内であることがより好ましい。
【００１２】
ここで、ＩｎxＧａ1-x Ｐ層が格子緩和を起こした場合には、化合物半導体エピタキシャル基板を用いてＨＢＴを製造した場合に、ＨＢＴの電流増幅率の向上効果が低減する傾向にあるので、本発明の化合物半導体エピタキシャル基板においては、ＩｎxＧａ1-x Ｐ層が格子緩和を起こしていないことが好ましい。
【００１３】
以下、図面を参照して本発明の化合物半導体エピタキシャル基板の一例およびその製造方法につき詳細に説明する。
図１は、本発明による実施の形態の一例を模式的に示す層構造図であり、ここでは、ＧａＡｓ系ＨＢＴの製造用化合物半導体エピタキシャル基板が示されている。
【００１４】
図１に示したＨＢＴ用化合物半導体エピタキシャル基板１の構造は次の通りである。
化合物半導体エピタキシャル基板１は半絶縁性のＧａＡｓ単結晶から成るＧａＡｓ元基板２上に複数の結晶成長層を次々と積層させて構成されたものである。
【００１５】
ＧａＡｓ元基板１の上には、バッファー層３が形成されている。バッファー層３は、式（１）
ＩｎxＧａ1-x Ｐ・・・（１）
（ただし、０．４６≦ｘ≦０．５１である。）で示される化合物半導体単結晶層からなる。
【００１６】
ここで、ＩｎＧａＰにおいてＩｎモル比ｘが０．４８５の場合にＩｎＧａＰとＧａＡｓとの格子定数のずれが０．００１％となり、殆ど格子整合する組成となるので、元基板がＧａＡｓの場合はｘは０．４８５付近の０．４６≦ｘ≦０．５１の範囲が好ましい。なお、格子定数は一般にベガード則により求めることができる。
【００１７】
また、バッファー層３の上に形成されているＨＢＴ機能層４は、該バッファー層３の上に、サブコレクタ層４１として働くｎ+−ＧａＡｓ層及びコレクタ層４２として働くｎ-−ＧａＡｓ層が、コレクタ層４２の上にベース層４３として働くｐ+−ＧａＡｓ層がベース層４３の上にはエミッタ層４４として働くｎ−ＩｎＧａＰ層が、エミッタ層４４の上にはｎ+−ＧａＡｓ層がサブエミッタ層として、ｎ+−ＧａＡｓ層及びｎ+−ＩｎＧａＡｓ層がそれぞれエミッタコンタクト層４６、コンタクト層４７として順次形成されている。本発明のＨＢＴ用化合物半導体エピタキシャル基板としては、前記バッファー層、サブコレクタ層、コレクタ層、ベース層、エミッタ層、コンタクト層を有してなるものが好ましい。なお、バッファー層３は、一つの層のみで形成されているものに限定されず、複数の層から形成されていてもよい。複数の層からなる場合は、少なくとも一つの層がＩｎxＧａ1-x Ｐ層であればよい。例えば、ＩｎxＧａ1-x Ｐ層と共にＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ等を含む層をバッファ層として用いてもよい。
【００１８】
本発明による化合物半導体エピタキシャル基板を製造するための方法は、ＭＯＣＶＤ法に限定されるものではなく、液相エピタキシャル成長法、分子線エピタキシャル法、化学ビームエピタキシャル法、原子層エピタキシャル法等を用いることができる。上述した本発明の化合物半導体エピタキシャル基板のＭＯＣＶＤ法による製造方法についてさらに詳しく説明する。
【００１９】
図２には、図１に示した化合物半導体エピタキシャル基板１をＭＯＣＶＤ法により製造するのに使用される気相成長半導体製造装置１０の要部が概略的に示されており、図２を参照して説明する。
気相成長半導体製造装置１０は、図示していない原料ガス供給系統からの原料ガスが原料ガス供給ライン１１を介して供給される反応器１２を備え、反応器１２内にはＧａＡｓ元基板２を載せて加熱するためのサセプタ１３が設けられている。本実施の形態では、サセプタ１３は多角柱体でその表面にはＧａＡｓ基板２が複数枚取り付けられており、サセプタ１３は回転装置１４によって回転できる公知の構成となっている。サセプタ１３内部には、サセプタ１３を加熱するための赤外線ランプ１５が備えられている。赤外線ランプ１５に加熱用電源１６から加熱用の電流を流すことによりＧａＡｓ元基板２を所要の成長温度に加熱することができる。この加熱により、原料供給ライン１１を介して反応器１２に供給される原料ガスがＧａＡｓ元基板２上で熱分解し、ＧａＡｓ元基板２上に所望の化合物半導体薄膜結晶を気相成長させることができるようになっている。使用済みのガスは排気ポート１２Ａより外部に排出され、排ガス処理装置へ送られる。
【００２０】
ここで、ＧａＡｓ元基板として用いられるのは半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｏｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｅｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法等で製造されたＧａＡｓ元基板が好適である。いずれの方法で製造された場合であっても、これから結晶成長を行う面が、１つの結晶学的面方位から０．０５°〜１０°程度の傾きをもった元基板を用意するのが好ましいが、これに限定されるものではない。
【００２１】
上述の如く用意したＧａＡｓ元基板の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、このＧａＡｓ元基板を反応器１２内のサセプタ１３上にＧａＡｓ基板２として載せる。そして、反応炉１２内を高純度水素で充分置換した後加熱を開始する。５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃で安定したところで、キャリアガスとして水素を用い、５族原料としてフォスフィン、アルシン、３族原料として、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）を用いて、５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃でＩｎxＧａ1-xＡｓyＰ1-y層をＧａＡｓ元基板２上に２０ｎｍから１７０ｎｍの膜厚にて成長させてバッファー層３を形成する。
【００２２】
そして、ＩｎxＧａ1-x Ｐ層からなるバッファー層３上にサブコレクタ層４１、コレクタ層４２を５５０℃から７５０℃の範囲、望ましくは６２０℃から７６０℃で成長させる。さらに、コレクタ層４２上に、ベース層４３、エミッタ層４４、サブエミッタ層４５を５３０℃から７５０℃の範囲望ましくは５８０℃から７００℃で成長させ、サブエミッタ層４５上にエミッタコンタクト層４６、コンタクト層４７を成長させ、本発明のＨＢＴ用化合物半導体エピタキシャル基板となる。
【００２３】
なお、バッファー層３によりＧａＡｓ元基板２中の欠陥の伝播が抑制される理由は次の通りであると考えられる。
ＩｎとＧａの結晶中でのイオン半径の差、ＡｓとＰの結晶中でのイオン半径の差は、従来の技術でバッファー層に使用されているＡｌＧａＡｓにおけるＡｌとＧａのイオン半径の差に比べ大きい。従って結晶内を微視的に見るとＩｎ／Ｇａの間、Ａｓ／Ｐの間にＡｌ／Ｇａの場合よりも大きな局所的な歪が生じているものと推定される。そして、局所的な歪は欠陥をトラップしやすいという性質を持っていると考えられるので、バッファー層３の存在によってＧａＡｓ元基板２から受け継がれた転位等の欠陥が拡散されるのを有効に抑えることができ、この結果、バッファー層３内においてＧａＡｓ元基板２から受け継がれた欠陥の多くはバッファー層３内で終端してしまい、ＨＢＴ機能層４の形成時にＧａＡｓ元基板２内の欠陥の影響を極めて小さくすることができ、ベース層４３の結晶性を著しく良好なものとすることができるものと考えられる。このため、従来のバッファー層を用いた場合と比べ、ＨＢＴの電流増幅率を増加し得るものと推定されるのである。
【００２５】
【実施例】
以下、実施例及び比較例により本発明をさらに具体的に説明するが、本発明はこれらにより限定されるものではない。
【００２６】
実施例１
図１に示した構造の化合物半導体エピタキシャル基板を次のようにして作製した。ＶＧＦ法によって作成した半絶縁性のＧａＡｓからなる元基板を用意し、このＧａＡｓ元基板の上に、次のようにしてＩｎ0.47Ｇａ0.53Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させた。このバッファー層の上にＨＢＴ機能層を次のようにしてＭＯＣＶＤ法により形成した。
【００２７】
図２に示した装置を用いた。反応炉１２内を高純度水素で充分置換した後加熱を開始し、６４０℃に安定したところで、キャリアガスとして水素を用い、５族化合物としてフォスフィン、３族化合物としてトリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）を用いて、６４０℃の成長温度でＩｎ0.47Ｇａ0.53Ｐ層をＧａＡｓ元基板２上に１００ｎｍの厚さに成長させてバッファー層３を形成した。そして、Ｉｎ0.47Ｇａ0.53Ｐ層からなるバッファー層３の上にサブコレクタ層４１、コレクタ層４２を、５族化合物としてアルシンを、３族化合物としてＴＭＧを用い、Ｓｉドーパントガスとしてジシランを用い、６４０℃の成長温度で成長させた。さらに、コレクタ層４２上に、ベース層４３、エミッタ層４４、サブエミッタ層４５を６２０℃の成長温度で成長させた。ベース層のドーパント原料には、ハロゲン化炭素を用いた。最後にサブエミッタ層４５上にエミッタコンタクト層４６、コンタクト層４７をアルシン、トリエチルガリウム、ジシランを用いて、５００℃の成長温度にて成長させ、本発明の化合物半導体エピタキシャル基板を製造した。
【００２８】
なお、各層の厚み、Ｉｎ組成等は以下の通りであった。コンタクト層４７はｎ+−ＩｎＧａＡｓ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）が０．５、膜厚が５０ｎｍ、キャリア濃度が２．０×１０19ｃｍ-3であった。エミッタコンタクト層４６はｎ+−ＩｎＧａＡｓ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）がサブエミッタ層４５の境界では０でコンタクト層４７の境界では０．５となるように連続的に変化しており、膜厚が５０ｎｍ、キャリア濃度が２．０×１０19ｃｍ-3であった。サブエミッタ層４５はｎ+−ＧａＡｓ層からなり、膜厚が１００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。エミッタ層４４はｎ−ＩｎＧａＰ層からなり、モル比Ｉｎ／（Ｉｎ＋Ｇａ）が０．４８、膜厚が３０ｎｍ、キャリア濃度が３．０×１０17ｃｍ-3であった。ベース層４３はｐ+−ＧａＡｓ層からなり、膜厚が８０ｎｍ、キャリア濃度が４．０×１０19ｃｍ-3であった。コレクタ層４２はｎ-−ＧａＡｓ層からなり、膜厚が７００ｎｍ、キャリア濃度が５．０×１０15ｃｍ-3であった。サブコレクタ層４１はｎ+−ＧａＡｓ層からなり、膜厚が５００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。サブコレクタ層４１はｎ+−ＧａＡｓ層からなり、膜厚が５００ｎｍ、キャリア濃度が３．０×１０18ｃｍ-3であった。
【００２９】
ここで得られた化合物半導体エピタキシャル基板を用いてＨＢＴ素子を製作した。元基板を構成するＧａＡｓに対するＩｎ0.47Ｇａ0.53Ｐ層の格子定数差は０．１１％であった。エミッタサイズは１００μｍ×１００μｍとした。このＨＢＴ素子の電流増幅率を測定したところ１２８であった。ここでは、コレクタ電流１ｋＡ／ｃｍ2流したときのコレクタ電流／ベース電流を電流増幅率とした。
【００３０】
実施例２
Ｉｎ0.475Ｇａ0.525Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１３０であった。
【００３１】
実施例３
Ｉｎ0.48Ｇａ0.52Ｐからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１２５であった。
【００３２】
実施例４
ＧａＡｓ0.985Ｐ0.015からなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にしてＨＢＴ素子を作製し、その電流増幅率を測定したところ１２５であった。
【００３３】
比較例１
Ａｌ0.475Ｇａ0.525Ａｓからなるバッファー層を厚み１００ｎｍとなるように成長させたことを除き、実施例１の場合と同様にして、ＨＢＴ機能層を形成した化合物半導体エピタキシャル基板を作製し、ＨＢＴ素子を作製した。このＨＢＴ素子の電流増幅率を測定したところ１１８であった。
【００３４】
【発明の効果】
本発明のＨＢＴ用化合物半導体エピタキシャル基板を用いてＨＢＴを製造すると、従来よりさらに高い電流増幅率を有するＨＢＴとなるので、本発明は工業的に極めて有用である。
【図面の簡単な説明】
【図１】本発明によるＨＢＴ用化合物半導体エピタキシャル基板の一実施形態を模式的に示す層構造図。
【図２】図１に示した化合物半導体エピタキシャル基板を製造するのに使用される気相成長半導体製造装置の要部を概略的に示す図。
【図３】従来における一般的なＧａＡｓ系ＨＢＴの層構造を模式的に示す図。
【符号の説明】
１ 化合物半導体エピタキシャル基板
２ ＧａＡｓ基板
３ バッファー層
４ ＨＢＴ機能層
１０ 気相成長半導体製造装置
１１ 原料ガス供給ライン
１２ 反応器
１３ サセプタ
１４ 回転装置
１５ 赤外線ランプ
１６ 加熱用電源
４１ サブコレクタ層
４２ コレクタ層
４３ ベース層
４４ エミッタ層
４５ サブエミッタ層
４６ エミッタコンタクト層
４７ コンタクト層
１００ ＨＢＴ
１０１ ＧａＡｓ元基板
１０２ バッファー層
１０３ サブコレクタ層
１０４ コレクタ層
１０５ ベース層
１０６ エミッタ層
１０７ サブエミッタ層
１０８ コンタクト層
１０９ コレクタ電極
１１０ ベース電極
１１１ エミッタ電極
Claims (4)
- ＧａＡｓ元基板上にＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層およびベース層として働くｐ ＋ −ＧａＡｓ層を有してなり、該ＧａＡｓ元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が１．９％以内であるヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板。
- 元基板を構成する化合物に対するＩｎxＧａ1-x Ｐ層の格子定数差が０．２％以内である請求項１に記載のヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板。
- ＩｎxＧａ1-x Ｐ層が格子緩和していないＩｎxＧａ1-x Ｐ層である請求項１または２に記載のヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板。
- ＧａＡｓ元基板上に、該ＧａＡｓ元基板を構成する化合物に対する格子定数差が１．９％以内であるＩｎxＧａ1-x Ｐ（ただし、０．４６≦ｘ≦０．５１である。）層を含むバッファー層、サブコレクタ層として働くｎ ＋ −ＧａＡｓ層、コレクタ層として働くｎ − −ＧａＡｓ層、ベース層として働くｐ ＋ −ＧａＡｓ層、エミッタ層、コンタクト層をこの順にＭＯＣＶＤ法により形成することを特徴とするヘテロ接合バイポーラトランジスタ用化合物半導体エピタキシャル基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191764A JP4802442B2 (ja) | 2003-07-04 | 2003-07-04 | 化合物半導体エピタキシャル基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191764A JP4802442B2 (ja) | 2003-07-04 | 2003-07-04 | 化合物半導体エピタキシャル基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005026541A JP2005026541A (ja) | 2005-01-27 |
| JP4802442B2 true JP4802442B2 (ja) | 2011-10-26 |
Family
ID=34189231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191764A Expired - Fee Related JP4802442B2 (ja) | 2003-07-04 | 2003-07-04 | 化合物半導体エピタキシャル基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4802442B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209008A (ja) * | 1993-01-11 | 1994-07-26 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
| JP3207618B2 (ja) * | 1993-06-25 | 2001-09-10 | 株式会社東芝 | 半導体装置 |
| JPH0878665A (ja) * | 1994-09-01 | 1996-03-22 | Toshiba Corp | 電界効果トランジスタ |
-
2003
- 2003-07-04 JP JP2003191764A patent/JP4802442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005026541A (ja) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799305A (ja) | Ｉｉｉ ／ｖ系化合物半導体装置とその製造方法 | |
| JP4883547B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP5324525B2 (ja) | 化合物半導体エピタキシャル基板 | |
| CN117766389A (zh) | 一种异质结双极晶体管及其mocvd外延生长方法 | |
| KR100990350B1 (ko) | 화합물 반도체 웨이퍼의 제조 방법 및 화합물 반도체 장치 | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| JP4961740B2 (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| JP2004342952A (ja) | 化合物半導体エピタキシャル基板 | |
| JPH02156522A (ja) | 半導体装置の製造方法 | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JP2003318185A (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JPH06124908A (ja) | 有機金属気相成長法 | |
| JP2004079679A (ja) | 化合物半導体及びそれを用いたバイポーラトランジスタ | |
| JPH0590160A (ja) | 結晶成長方法 | |
| JP2003303825A (ja) | 化合物半導体ウェーハの製造方法、及び化合物半導体素子 | |
| JP2009081213A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2001308315A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH03235323A (ja) | 化合物半導体結晶の気相成長法 | |
| JP2003017410A (ja) | 化合物半導体結晶層の気相成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060613 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080130 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |