JP4805587B2 - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP4805587B2 JP4805587B2 JP2005048251A JP2005048251A JP4805587B2 JP 4805587 B2 JP4805587 B2 JP 4805587B2 JP 2005048251 A JP2005048251 A JP 2005048251A JP 2005048251 A JP2005048251 A JP 2005048251A JP 4805587 B2 JP4805587 B2 JP 4805587B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- pixel electrode
- crystal display
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000010363 phase shift Effects 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 238000002310 reflectometry Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000843 powder Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 110
- 239000004925 Acrylic resin Substances 0.000 description 20
- 229920000178 Acrylic resin Polymers 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 230000004304 visual acuity Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
Description
本発明は液晶表示装置等の平面型表示装置に用いられるＴＦＴアレイ基板及びその製造方法に関する。
近年、ＣＲＴディスプレイに代わる平面型表示装置が盛んに商品開発されており、中でも液晶表示装置は、モバイル用小型ディスプレイ用途から大型テレビディスプレイ用途まで幅広く普及している。
液晶表示装置は一対の２枚の基板間に液晶を挟持してなる電気光学装置で、表示性能の優れたアクティブ型の液晶表示装置ではガラス基板等の透明絶縁基板の一主面上に複数本の信号線と走査線を格子状に形成し、信号線と走査線の交差点毎にアモルファスシリコン等の半導体薄膜を用いた薄膜トランジスタ（以下、ＴＦＴと略す）をスイッチング素子として設けたアレイ基板が広く使用されている。ＴＦＴアレイ基板を作成するためには半導体集積回路のようにフォトマスクを用いた複数回のフォトリソグラフィティ工程が不可欠であり、このフォトリソグラフィティ工程を含めて製造工程数を削減する事が液晶表示装置の生産性向上とコストダウンに大きく寄与することは自明である。
現在、アクティブマトリックス型アモルファスシリコンＴＦＴアレイ基板の作製において、５回あるいは４回のフォトリソグラフィ工程を経るプロセスが一般的であり、以下に「特開２００２−２０６５７１号公報」で開示されている特許公報及び「ＳＩＤ２０００、Ｄｉｇｅｓｔ、１０１６ページ〜１００９ページＡ ＮＯＶＥＬ ＦＯＵＲ ＭＡＳＫ ＣＯＵＮＴＰＲＯＣＥＳＳ ＡＲＣＨＩＴＥＣＴＵＲＥ ＦＯＲ ＴＦＴ−ＬＣＤＳ」で報告されているハーフトーンフォトプロセス技術を用いた４枚マスクプロセスを公知の従来例として紹介する。これは下記に説明するようにハーフトーン露光技術を用いてチャネルを含む半導体層の島化工程とソース・ドレイン配線工程を１枚のフォトマスクで形成する合理化技術である。
特開２００２−２０６５７１号公報
ＳＩＤ２０００，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
特許文献１を説明するに当り、図１〜図５を参照して走査線と信号線が交差する走査線―信号線交差部、スイッチング素子としてのＴＦＴ部、絵素部（画素部）及び走査線周辺回路に配置される電極端子部を並べた断面部分を製造工程の進捗に対応して模式的に示す。
先ず、図１（Ａ）に示すようにガラス基板１の一主面上にスパッタリング装置等の製膜装置を用いて、例えばクロム、モリブデン、タンタル、アルミニウム、銅あるいはそれらの合金もしくは積層を第１の金属膜２として被着する。次に第１の金属膜２の膜面上にフォトレジストを塗布し、１枚目のフォトマスクを使用して、図１（Ｂ）に示すレジストパターン３を選択的に形成する。その後、レジストパターン３をマスクとして第１の金属膜２のエッチングを行い、レジストを除去して図１（Ｃ）に示すような走査線も兼ねるゲート電極膜２Ａを形成する。ゲート電極膜２Ａの膜厚は通常、０．１〜０．３μｍの範囲で設定される。
次にプラズマＣＶＤ装置やスパッタリング装置等の製膜装置を用いて、図２（Ｄ）に示すようにゲート絶縁層としての第１のシリコン窒化膜４、トランジスタのチャネルとして不純物を殆ど含まない第１の非晶質シリコン膜（ａ―Ｓｉ）５及びトランジスタのソース・ドレインとしてＮ型不純物をドープした第２の非晶質シリコン膜（Ｎ＋ａ―Ｓｉ）６と３種類の薄膜を、例えば０．３−０．２−０．０５μｍの膜厚で被着する。さらにスパッタリング装置等を用いて、例えばクロム、モリブデン、アルミニウム、銅あるいはそれらの合金や積層を第２の金属膜７として被着する。ここでも膜厚は０．３μｍ程度が一般的である。その後、スリットパターン、ドットパターン等により透過する露光エネルギーを調整した２枚目のフォトマスクあるいは、半透過膜により透過する露光エネルギーを調整した２枚目のフォトマスクを使用し、未露光部分、完全露光部分及びハーフトーン露光部分を形成し、図２（Ｅ）に示ように領域によって膜厚が異なるレジストパターン８を作成する。同図において８Ａはハーフトーン露光によりパターニングされたチャネル部分を示し、この領域は他のソース・ドレイン配線に対応した領域よりも膜厚が薄いことが特徴である。次に図２（Ｆ）に示すように、レジストパターン８をマスクとして第２の金属膜７及び第２のシリコン層６と第１のシリコン層５のエッチングを行ってソース・ドレイン配線を形成し、ゲート絶縁層４Ａを露出する。続いて、図３（Ｇ）に示すように酸素プラズマ等のアッシング手段によりチャネル部分８Ａのレジスト除去を行い、信号線層７を露出する。そして図３（Ｈ）に示すように、膜厚が減少したレジストパターン８Ｂをマスクとして再び、信号線層７、第２のシリコン層６及び第１のシリコン層５をエッチングし、第１のシリコン層５は０．０５〜０．１０μｍ程度残すことでソース・ドレイン配線間の第２のシリコン膜を除去する。すなわち、ＴＦＴのチャネルとなる不純物を殆ど含まない第１のシリコン膜の選択的形成も行うとともにソース・ドレイン配線（ＳＤ配線）７Ａ，７Ｂの分離を行う。その後、図３（Ｉ）に示すようにレジストパターン８Ｂの除去を行う。
続いて図４（Ｊ）に示すように、例えば０．３μｍ程度の膜厚を有する第２のシリコン窒化膜等の保護膜またはパシベーション絶縁層９をスパッタリング法、あるいはＣＶＤ法により被着し、さらにアレイ基板１の表面を平坦にするための平坦化膜として感光性アクリル樹脂膜１０の塗布を行う。通常、平坦化膜としては３μｍ以上厚く塗布している。その後、図４（Ｋ）に示すように４枚目のフォトマスクを使用して、第１の金属膜２Ａ、第２の金属膜７Ｂに到達するためのコンタクトホール１０Ａ、１０Ｂを作成する。そして図４（Ｌ）に示すようにコンタクトホール部分１０Ａ、１０Ｂ内の絶縁膜である第２のシリコン窒化膜９と第１シリコン窒化膜４のエッチングを行い、第１の金属膜２Ａと第２の金属膜７Ｂを部分的に露出させる。
引き続き図５（Ｍ）に示すように、スパッタリング法や塗布法等によって透明導電膜１１をガラス基板１の全面に被着形成する。透明導電膜１１とは、例えば酸化インジニウム錫（ＩＴＯ）等の金属酸化膜が一般的である。その後、５枚目のフォトマスクを使用して図５（Ｎ）に示すレジストパターン１２をマスクとして透明導電膜１１を選択的にエッチングして絵素電極１１Ａのパターニングを行い、そして図５（Ｏ）に示すように不要なレジストパターン１２の除去を行えば、ガラス基板１はアクティブマトリクス型アモルファスシリコンＴＦＴアレイ基板として完成する。
このようにして得られたＴＦＴアレイ基板とカラーフィルタを貼り合せて液晶パネルを作製し、続いてバックライトと駆動用の回路基板を実装したものが液晶モジュールとして各種の液晶表示装置に組み込まれている。上記のアクティブマトリクス型アモルファスシリコンＴＦＴアレイ基板の製作方法においては４枚のフォトマスクが必要であるが、例えば特開２００２−２５０９３５号公報においては、撥水処理技術を用いて図４に示したコンタクト形成工程と図５に示した絵素電極の形成工程を１枚のフォトマスクで構成し、合計３枚のフォトマスクでＴＦＴアレイ基板を形成する製造工程の削減技術が開示されている。さらに特開２００２−９８９９６号公報においては、化学的機械研磨処理技術を用いて上記の２つのパターニング工程を同様に１枚のフォトマスクで構成し、合計３枚のフォトマスクでＴＦＴアレイ基板を形成する別の削減技術も開示されている。
特開２００２−２５０９３５号公報
特開２００２−９８９９６号公報
このように、アクティブマトリクス型アモルファスシリコンＴＦＴアレイ基板を作成するためには現時点では５枚あるいは４枚のフォトマスクが必要であり、プロセスリードタイムの長時間化や歩留まり低下の要因となっている。また、特許文献２に示されている先行技術では必要なフォトマスク枚数は３枚に削減されるが、撥水性処理を施す工程と撥水性を除去する工程が新たに必要となり、生産性を低下させる要因となる。また、絵素電極１１Ａの下地である平坦化膜がハーフトーンプロセスにさらされるためにアレイ基板１の表面の平坦性が損なわれ、コントラスト低下等のディスプレイ表示性能が悪化する恐れが高いと考えられる。そして特許文献３に示される先行技術においては新たに化学的機械研磨処理工程の追加が必要であり、加えて一辺が１ｍを超えるような大面積のガラス基板の研磨工程ではガラス基板の平坦度を維持することが困難であり、特許文献２と同様にハーフトーンプロセスによる表示性能への悪影響が懸念される。
請求項１は、一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、第１の透明性絶縁基板の一主面上に走査線と、絶縁ゲート型トランジスタと、信号線が形成され、その上に感光性有機絶縁層であるパシベーション絶縁層が形成され、前記感光性有機絶縁層には、前記ドレイン配線及び走査線の端子部までに達する開口部が形成されるとともに、絵素電極同士と電極端子同士を分離する部分である走査線―信号線交差部、ＴＦＴ部、及び走査線端子部の両側に該当する領域に前記感光性有機絶縁層の底まで届かない幅の細い溝が一つの単位絵素において複数本並列して形成され、前記感光性有機絶縁層上に絵素電極となる導電膜が被着されていることを特徴とする。
この構成により、絵素電極形成領域外の領域に設けられた感光性有機絶縁膜の底まで届かない幅の細い溝が感光性有機絶縁膜上に被着された導電膜を物理的、電気的に絶縁分離するので、透明導電膜は自動的に個々に独立して形成されることになる。すなわち、感光性樹脂パターンを用いた微細加工技術により絵素電極をパターニングした場合と同等の効果が得られる。導電膜は上記の物理的、電気的な絶縁分離が容易に行えるのであればその種類は問われないので、導電膜に透明導電膜を用いれば透過型の、また反射率の高い金属薄膜を用いれば反射型の液晶表示装置を得ることができる。
請求項２は、請求項１に記載の液晶表示装置の製造方法であって、
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、コンタクトホール形成工程で、少なくとも、
第１の透明性絶縁基板の一主面上に走査線と、絶縁ゲート型トランジスタと、信号線を形成し、
その上に感光性有機絶縁膜を塗布して表面が平坦な電気絶縁膜を形成し、
コンタクト形成領域を白、絵素電極形成領域を黒、絵素電極の周囲は光源からの照射光を位相シフトさせて通過させる中間調領域とする位相シフトフォトマスクを用いて、前記感光性有機絶縁膜を露光・現像し、
前記感光性有機絶縁膜には、前記ドレイン配線及び走査線の端子部までに達する開口部を形成するとともに、絵素電極同士と電極端子同士を分離する部分である走査線―信号線交差部、ＴＦＴ部、及び走査線端子部の両側に該当する領域に前記感光性有機絶縁層の底まで届かない幅の細い溝を一つの単位絵素において複数本並列して形成し、
前記感光性有機絶縁層上に絵素電極となる導電膜を被着することを特徴とする。
一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、コンタクトホール形成工程で、少なくとも、
第１の透明性絶縁基板の一主面上に走査線と、絶縁ゲート型トランジスタと、信号線を形成し、
その上に感光性有機絶縁膜を塗布して表面が平坦な電気絶縁膜を形成し、
コンタクト形成領域を白、絵素電極形成領域を黒、絵素電極の周囲は光源からの照射光を位相シフトさせて通過させる中間調領域とする位相シフトフォトマスクを用いて、前記感光性有機絶縁膜を露光・現像し、
前記感光性有機絶縁膜には、前記ドレイン配線及び走査線の端子部までに達する開口部を形成するとともに、絵素電極同士と電極端子同士を分離する部分である走査線―信号線交差部、ＴＦＴ部、及び走査線端子部の両側に該当する領域に前記感光性有機絶縁層の底まで届かない幅の細い溝を一つの単位絵素において複数本並列して形成し、
前記感光性有機絶縁層上に絵素電極となる導電膜を被着することを特徴とする。
この構成により中間調領域における位相シフト効果によって、該当領域の感光性有機絶縁膜の断面部のテーパ角度が９０度に近づき、また露光機の解像力限界以上の微細なライン＆スペースをパターニングする事が可能になり、絵素周辺の限られた領域により多くの溝を形成する事が可能になる。また、露光機の解像力限界以上のライン＆スペースでは、該当領域に照射される露光エネルギーは減衰し、パターニングされたスペース（溝）部分の底面は感光性有機絶縁膜の底まで至らない。一方、コンタクト形成領域は一般的なバイナリーマスクの透明部分と同様の原理でパターニングされるため、コンタクトホールに必要な比較的穏やかなテーパ角を形成出来る。絵素電極形成領域は一般的なバイナリーマスクの遮光部分と同様にパターニングされない。このように所定の開口部と細い溝を形成した後、絵素電極となる導電膜を被着すれば、位相シフト効果によってパターニングされた絵素電極の周辺領域において、感光性有機絶縁膜で形成されたパターンの形状（溝）により導電膜が断線するため、絵素電極形成領域が孤立して絵素電極として形成される。さらに、位相シフト効果により解像力以下のパターニングが可能となるため、限られた領域に複数本の溝の形成が可能となり、上記の断線確率を向上する事が容易となる。このため、位相シフトマスクを使用してコンタクトホール形成と絵素電極のパターニングを１回のフォトリソグラィ工程で行う事が出来るので、従来の製法とは異なり絵素電極形成工程においてフォトリソグラフィ工程が必要で無くなる。
請求項３によれば請求項２の液晶表示装置の製造方法において、絵素電極用の透明導電膜を従来通りのスパッタリング法で形成することが出来る。
請求項４によれば請求項２の液晶表示装置の製造方法において、絵素電極用の透明導電膜を、真空装置を必要としない塗布法によって形成することが出来る。
請求項５によれば請求項２の液晶表示装置の製造方法において、反射絵素電極用の高反射率金属薄膜を従来通りのスパッタリング法で形成することが出来る。
以上述べたように、感光性アクリル樹脂膜を含むコンタクトホール形成工程において位相シフトマスクを使用することにより、１度のフォトリソグラフィ工程のみで通常のコンタクト形成に必要なテーパ形状を有する開口パターンと細かくて比較的垂直に近いテーパ形状を有する溝状のパターンを同時に形成し、この細かくて比較的垂直に近いテーパ形状が、絵素電極形成工程においてフォトリソグラフィ工程を必要とせずに次工程で被着される導電層を分断してパターン化する事が可能となる。このように平坦化膜である感光性アクリル樹脂膜に形成された細くかつ深い溝の段差により、絵素電極の分離を行う新規な液晶表示装置用アレイ基板を提供する事ができる。
本発明では、液晶表示用アレイ基板の製作に当たりフォトリソグラフィ工程を１工程分、削減することができるので、公知の４枚マスクプロセスとの組み合わせにより、３枚マスクプロセスが実現し、製造コストの低減にも大きく貢献する。また、この技術は反射型の液晶表示差内においても同様に実施可能である。
本発明によれば絵素電極用導電性膜を従来例と同様にスパッタリング法で形成することができる。あるいは絵素電極用透明導電性膜を塗布法で形成することもできるのでスパッタ装置のような高価な真空装置や生産機械を必要とせず、更なる製造コストの低減も推進される。
本発明の優位性は、図４と図５に示したコンタクト形成工程と絵素電極の形成工程を１枚のフォトマスクで作製出来る技術を提供するだけではなく、前述した先行技術に示されるような追加工程を必要としないので、プロセスリードタイムがより短く、生産性がさらに高くなる点にある。また、絵素電極形成領域にはハーフトーンプロセスを使用しないため、アレイ基板の平坦性が損なわれることは無く、コントラスト等の表示性能を悪化させることもない。
図１（Ａ）〜図４（Ｊ）までの製造工程は従来例で説明した製造工程と同一である。それ以降の本発明の実施例による製造工程の断面図を図６で示す。また図７は位相差マスクを説明する位相差マスクの概略断面図である。製造工程の断面図は先述したように、走査線と信号線とが交差する走査線―信号線交差部、スイッチング素子としてのＴＦＴ部及び絵素部及び走査線の周辺回路に配置される電極端子部を並べた断面部分を模式的に示す。
先ず、図１（Ａ）に示すようにガラス基板１の一主面上にスパッタリング装置等の製膜装置を用いて、例えばクロム、モリブデン、タンタル、アルミニウム、銅あるいはそれらの合金や積層を第１の金属膜２として形成する。次に第１の金属膜２の一主面上にフォトレジストを塗布し、１枚目のフォトマスクを使用して、図１（Ｂ）に示すレジストパターン３を形成する。その後、レジストパターン３をマスクとして第１の金属膜２のエッチングを行った後、レジストパターン３を除去して図１（Ｃ）に示すようなゲート電極膜２Ａを形成する。
次にプラズマＣＶＤ装置やスパッタリング装置等を使用して、図２（Ｃ）に示すようにゲート絶縁層としての第１のシリコン窒化膜４、トランジスタのチャネルとしての第１のシリコン膜５、Ｎ型不純物をドープした第２のシリコン膜６を被着する。さらにスパッタリング装置等を利用して、例えばクロム、モリブデン、アルミニウム、銅あるいはそれらの合金や積層を第２の金属膜７として被着する。その後、スリットパターン、ドットパターン等により、透過する露光エネルギーを調整した２枚目のフォトマスクあるいは、半透過膜により透過する露光エネルギーを調整した２枚目のフォトマスクを使用し、未露光部分、完全露光部分及びハーフトーン露光部分を形成し、図２（Ｅ）に示すレジストパターン８を作成する。図２（Ｆ）に示すように、レジストパターン８をマスクとして第２の金属膜７及び第２のシリコン層６と第１のシリコン層５のエッチングを行った後、図３（Ｇ）に示すように酸素プラズマ等のアッシングプロセスによりチャネル部分８Ａのレジスト除去を行い、信号線層７を露出させる。その後、図３（Ｈ）に示すように膜厚が減少したレジストパターン８Ｂをマスクとして再び信号線層７、第２のシリコン層６及び第１のシリコン層５をエッチングし、第１のシリコン層は０．０５〜０．１μｍ程度残す。その後、図３（Ｉ）に示すように残されたレジスト除去を行い、ソース・ドレイン配線７Ａ，７Ｂの形成を終える。
次に図６（Ｐ）（図４（Ｊ）と同一）に示すように、例えば第２の窒化シリコン膜等の保護膜あるいいはパシベーション絶縁層９をスパッタリング法、あるいはＣＶＤ法により形成し、さらに平坦化膜として例えば３〜６μｍの厚さの感光性アクリル樹脂膜１０の塗布を行う。
その後、３枚目のフォトマスクとして、例えば図７に示すような位相シフトマスク１２を用いて感光性アクリル樹脂膜１０のパターニングを行う。位相シフトマスクとしては、例えばモリブデンシリサイド膜、ジルコニウムシリサイド膜を位相シフターとして機能させるものや、フォトマスクの母材となるクオーツガラスを掘り込むことにより、位相を変える掘り込み型、あるいはクロムレス位相シフトマスク等がある。これらの位相シフトマスク１２を使用して図６（Ｑ）と図７に示すように、コンタクトホール形成領域１０Ａ、１０Ｂに該当する部分には通常のバイナリーマスクと同様に透過部分１３を透過した光によりコンタクトホールに必要なテーパ形状を有するパターンを形成する。この時、１０Ａ、１０Ｂの開口部分は保護膜９の表面まで到達している。また、絵素電極同士と電極端子同士を分離する部分、あるいは電気的に導電膜を必要としない部分１０Ｃに該当する領域には位相シフト部分１４を持たしているため、コンタクトホール形成領域に比べて垂直に近い溝１５がパターニングされる。そして露光機の解像力を超えた細かなパターン形成も可能となる。これらの溝１５は露光機の解像力と同等以上に細かいため、感光性アクリル樹脂膜１０に照射されるエネルギーはコンタクト形成領域に比べて小さくなり、溝１５の底辺は感光性アクリル樹脂膜１０の底辺まで到達することはない。例えば、溝１５のスリット幅は１〜３μｍ、深さは１〜４μｍ程度とするような位相差シフト部分１４のパターン設計が可能である。位相シフト（位相シフト効果）部分１４は、隣り合うパターンの位相を変換することにより、パターンのエッジ部分を強調させるように調整されている。なお上記の説明ではポジティブ型の感光性アクリル樹脂膜を例にとったが、位相シフト露光は化学増幅型のネガティブ型の感光性アクリル樹脂膜にも適用出来ることは言うまでもない。そして図６（Ｑ）に示すように、このような位相差シフトマスク１２を用いて得られた感光性アクリル樹脂膜のパターンをマスクとしてエッチングを行い、第２の窒化シリコン膜９と第１の窒化シリコン膜４を選択的に除去する。
その後、図６（Ｒ）に示すように、例えば０．０４〜０．２μｍ程度の厚さの透明導電膜１１をスパッタリング法あるいは、塗布法によりパターン化された感光性アクリル樹脂膜１０上に被着させる。塗布法の場合は、導電材を含む溶液を塗布した後、加熱して透明導電性膜を物理的、化学的に安定させると良い。透明導電性膜は一般的に上記のように膜厚が薄く（０．１μｍ程度）、前工程で形成された電気的に導電膜を必要としない領域１０Ｃの深く（１μｍ以上）細かな溝１５により容易に物理的、電気的に分断されて絵素電極形成領域に透明導電性の絵素電極１１Ａが自動的に形成されるが、絵素電極１１Ａはコンタクト部分１０ＢでＴＦＴのドレイン７Ｂと物理的、電気的に接続されている。
実施例１で明らかなように本発明では、絵素電極はパターングの必要が無く、感光性アクリル樹脂膜１０に形成された深い溝１５によって絵素電極用の導電性薄膜が電気的、物理的に分断されれば良い。したがって絵素電極用の導電性薄膜にＡＬ及びＡＬ合金、または銀及び銀合金等の高反射率金属を用いると反射型液晶表示装置の絵素電極（反射電極）を得ることができる。これらの金属は通常スパッタで被着形成され、その膜厚は透過型の透明電極と同じく０．１μｍ程度が一般的である。これは膜厚の増大に伴う結晶の成長によって反射率が低下するのを回避する意味合いも含まれている。
ただし、図示はしないが反射型液晶表示装置の絵素電極は鏡面反射を回避するため、その下地が平坦ではなく、深さが０．５〜１μｍ前後の凹凸面が必要である。多くの場合、このような凹凸面を有する下地の形成にも感光性アクリル樹脂が用いられており、コスト的な課題はあるが、１層目の感光性アクリル樹脂層で凹凸を形成し、さらに２層目の感光性アクリル樹脂層を所謂、最終的なパシベーション絶縁層として被着形成し、絵素電極とドレイン電極との間を接続するための開口部を形成した後、絵素電極を形成すれば反射型の液晶表示装置が得られる。この場合には２層目の感光性アクリル樹脂層に本発明を適用すればプロセス削減の目的は達せられる。
感光性アクリル樹脂を１層だけ用いて本発明で提案する深い溝と、その表面に凹凸を持たせるためには、例えば凹凸形成領域のみに局所的に熱エネルギー、光エネルギーを与えるような技術開発が必要と推察されるが、それでも感光性アクリル樹脂層を２層用いて凹凸を形成する場合の長いプロセス処理と比較するとコストメリットが大きく、本発明による深い溝共々、反射型液晶表示装置の低コスト化に寄与することは間違いない。
以上の説明からも明らかなように、本発明においては絵素電極形成工程でフォトマスクを使用しないため、透過型の液晶表示装置用ＴＦＴアレイ基板を３枚のフォトマスクで製造することが可能である。
最後に本発明において感光性有機絶縁層（アクリル樹脂膜）１０は必須の構成部位であるが、チャネル上に保護絶縁層を有するエッチストップ型の絶縁ゲート型トランジスタを用いた液晶表示装置ではパシベーション絶縁膜あるいは保護膜９は必ずしも必要ではない事も補足しておく。
１−ガラス基板、２−第１の金属膜、３−レジストパターン、４−第１のシリコン窒化膜、５−第１のシリコン膜、６−第２のシリコン膜、７−第２の金属膜、８−レジストパターン、８Ａ−チャネル部分、９−第２のシリコン窒化膜、１０−感光性アクリル樹脂膜、１０Ａ，１０Ｂ−コンタクト部分（開口部）、１０Ｃ−導電膜を必要としない部分（溝形成領域）、１１−透明導電膜、１１Ａ−絵素電極、１２−位相差シフトマスク、１３−透過部分、１４−位相シフト部分、１５−感光性有機絶縁層に形成された（微少な）溝。
Claims (5)
- 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第１の透明性絶縁基板の一主面上に走査線と、絶縁ゲート型トランジスタと、信号線が形成され、その上に感光性有機絶縁層であるパシベーション絶縁層が形成され、
前記感光性有機絶縁層には、前記ドレイン配線及び走査線の端子部までに達する開口部が形成されるとともに、絵素電極同士と電極端子同士を分離する部分である走査線―信号線交差部、ＴＦＴ部、及び走査線端子部の両側に該当する領域に前記感光性有機絶縁層の底まで届かない幅の細い溝が一つの単位絵素において複数本並列して形成され、
前記感光性有機絶縁層上に絵素電極となる導電膜が被着されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置の作製に当たりコンタクトホール形成工程で、少なくとも、
第１の透明性絶縁基板の一主面上に走査線と、絶縁ゲート型トランジスタと、信号線を形成し、
その上に感光性有機絶縁膜を塗布して表面が平坦な電気絶縁膜を形成し、
コンタクト形成領域を白、絵素電極形成領域を黒、絵素電極の周囲は光源からの照射光を位相シフトさせて通過させる中間調領域とする位相シフトフォトマスクを用いて、前記感光性有機絶縁膜を露光・現像し、
前記感光性有機絶縁膜には、前記ドレイン配線及び走査線の端子部までに達する開口部を形成するとともに、絵素電極同士と電極端子同士を分離する部分である走査線―信号線交差部、ＴＦＴ部、及び走査線端子部の両側に該当する領域に前記感光性有機絶縁層の底まで届かない幅の細い溝を一つの単位絵素において複数本並列して形成し、
前記感光性有機絶縁層上に絵素電極となる導電膜を被着することを特徴とする液晶表示装置の製造方法。 - 絵素電極用導電膜としてＩＴＯまたはＩＺＯあるいはこれらの混晶体をスパッタで形成することを特徴とする請求項２に記載の液晶表示装置の製造方法。
- 絵素電極用導電膜としてＩＴＯ、ＩＺＯ、ＩＮ２Ｏ３、ＺｎＯ等の透明導電性粉体を少なくとも一つ以上分散させた塗布膜を用いて、加熱処理により安定化させることを特徴とする請求項２に記載の液晶表示装置の製造方法。
- 絵素電極用導電膜としてＡＬ及びＡＬ合金、または銀及び銀合金等の高反射率金属をスパッタで形成することを特徴とする請求項２に記載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005048251A JP4805587B2 (ja) | 2005-02-24 | 2005-02-24 | 液晶表示装置とその製造方法 |
| TW094133477A TWI279007B (en) | 2005-02-24 | 2005-09-27 | Liquid crystal display device and method for manufacturing the same |
| CNB2005101285983A CN100385328C (zh) | 2005-02-24 | 2005-11-29 | 液晶显示装置及其制造方法 |
| US11/351,488 US7553707B2 (en) | 2005-02-24 | 2006-02-09 | Method for manufacturing a Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005048251A JP4805587B2 (ja) | 2005-02-24 | 2005-02-24 | 液晶表示装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006235134A JP2006235134A (ja) | 2006-09-07 |
| JP4805587B2 true JP4805587B2 (ja) | 2011-11-02 |
Family
ID=36760393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005048251A Expired - Lifetime JP4805587B2 (ja) | 2005-02-24 | 2005-02-24 | 液晶表示装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7553707B2 (ja) |
| JP (1) | JP4805587B2 (ja) |
| CN (1) | CN100385328C (ja) |
| TW (1) | TWI279007B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696079B2 (en) * | 2005-09-27 | 2010-04-13 | Chunghwa Picture Tubes, Ltd. | Methods for patterning films, fabricating organic electroluminescence display and fabricating thin film transistor array substrate |
| KR101477262B1 (ko) * | 2005-12-28 | 2014-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| TWI330276B (en) * | 2006-04-25 | 2010-09-11 | Au Optronics Corp | Active device array substrate and fabricating method thereof |
| CN100419556C (zh) * | 2006-09-13 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| JP4956122B2 (ja) * | 2006-09-27 | 2012-06-20 | 東芝マイクロエレクトロニクス株式会社 | 多重露光フォトマスク及びそのレイアウト方法、多重露光フォトマスクを用いた半導体装置の製造方法 |
| TWI329232B (en) * | 2006-11-10 | 2010-08-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| US9645457B2 (en) | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
| JP5458486B2 (ja) * | 2006-11-22 | 2014-04-02 | 三菱電機株式会社 | アレイ基板、表示装置、及びその製造方法 |
| US7521298B2 (en) * | 2006-11-25 | 2009-04-21 | Wintec Corporation | Thin film transistor array panel of active liquid crystal display and fabrication method thereof |
| TWI332266B (en) * | 2007-08-31 | 2010-10-21 | Au Optronics Corp | Method for manufacturing a pixel structure of a liquid crystal display |
| JP5215617B2 (ja) * | 2007-09-04 | 2013-06-19 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| WO2009129391A2 (en) * | 2008-04-17 | 2009-10-22 | Applied Materials, Inc. | Low temperature thin film transistor process, device property, and device stability improvement |
| EP2320433B1 (en) * | 2008-08-22 | 2013-04-24 | Hitachi Chemical Company, Ltd. | Method of forming a conductive pattern |
| WO2011013407A1 (ja) * | 2009-07-31 | 2011-02-03 | シャープ株式会社 | マトリクス基板、その製造方法及び表示装置 |
| KR101233348B1 (ko) * | 2010-06-09 | 2013-02-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP5771377B2 (ja) * | 2010-10-05 | 2015-08-26 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
| KR101775726B1 (ko) * | 2010-11-26 | 2017-09-07 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
| TWI459563B (zh) * | 2011-04-01 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 電晶體陣列基板 |
| JP6076593B2 (ja) * | 2011-09-30 | 2017-02-08 | Hoya株式会社 | 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、パターン転写方法及び薄膜トランジスタの製造方法 |
| JP5897498B2 (ja) * | 2012-04-27 | 2016-03-30 | 富士フイルム株式会社 | 光学材料用永久膜の製造方法、有機ｅｌ表示装置の製造方法および液晶表示装置の製造方法 |
| JP2013243121A (ja) * | 2012-04-27 | 2013-12-05 | Fujifilm Corp | 光学材料用永久膜の製造方法、これにより作製した硬化膜、これを用いた有機ｅｌ表示装置および液晶表示装置 |
| US8704232B2 (en) | 2012-06-12 | 2014-04-22 | Apple Inc. | Thin film transistor with increased doping regions |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
| US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
| US8748320B2 (en) * | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
| US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
| US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
| KR20150043452A (ko) * | 2012-10-17 | 2015-04-22 | 후지필름 가부시키가이샤 | 광학 재료용 영구막의 제조 방법, 이것에 의해 제작한 경화막, 이것을 사용한 유기 el 표시 장치 및 액정 표시 장치 |
| US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
| US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
| TW201511112A (zh) * | 2013-07-16 | 2015-03-16 | Sony Corp | 基板之製造方法及電子器件之製造方法 |
| KR102070437B1 (ko) * | 2013-07-18 | 2020-01-29 | 삼성디스플레이 주식회사 | 액정 표시 장치의 제조 방법 |
| US9076804B2 (en) * | 2013-08-23 | 2015-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods to enhance passivation integrity |
| CN104576523A (zh) * | 2013-10-16 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| TWI539582B (zh) * | 2014-03-19 | 2016-06-21 | 友達光電股份有限公司 | 顯示面板及其製作方法 |
| JP6322607B2 (ja) * | 2015-07-30 | 2018-05-09 | Hoya株式会社 | 表示デバイス製造用多階調フォトマスク、表示デバイス製造用多階調フォトマスクの製造方法、及び薄膜トランジスタの製造方法 |
| CN105931995B (zh) * | 2016-04-29 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN106298646B (zh) * | 2016-08-17 | 2019-07-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN108091677A (zh) | 2017-12-14 | 2018-05-29 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示装置以及阵列基板的制造方法 |
| CN111341849B (zh) * | 2020-03-05 | 2022-04-12 | 合肥京东方光电科技有限公司 | 显示基板及其制备方法、显示面板 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09245966A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 光透過性反射層を有するｅｌランプおよびその製造方法 |
| JP3587426B2 (ja) * | 1996-09-25 | 2004-11-10 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP4105261B2 (ja) * | 1997-08-20 | 2008-06-25 | 株式会社半導体エネルギー研究所 | 電子機器の作製方法 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2002098996A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| JP2002206571A (ja) * | 2001-01-09 | 2002-07-26 | Koyo Seiko Co Ltd | 一方向クラッチならびにプーリユニット |
| JP3706033B2 (ja) * | 2001-02-26 | 2005-10-12 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| TW508830B (en) * | 2001-08-28 | 2002-11-01 | Hannstar Display Corp | Thin film transistor structure having four procedures of mask processing and the manufacturing method |
| JP2003098537A (ja) * | 2001-09-20 | 2003-04-03 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
| KR100475110B1 (ko) * | 2001-12-26 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시소자 및 그 제조방법 |
| CN1254709C (zh) * | 2002-11-15 | 2006-05-03 | 统宝光电股份有限公司 | 液晶显示器 |
| JP2004191557A (ja) * | 2002-12-10 | 2004-07-08 | Sharp Corp | 表示装置およびその製造方法 |
| JP2004212933A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びアレイ基板の製造方法 |
| KR100905051B1 (ko) * | 2003-02-11 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| US6972819B2 (en) * | 2003-04-17 | 2005-12-06 | Hannstar Display Corporation | Method of manufacturing IPS-LCD using 4-mask process |
| KR100558985B1 (ko) * | 2003-06-27 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| JP3855976B2 (ja) * | 2003-08-28 | 2006-12-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
2005
- 2005-02-24 JP JP2005048251A patent/JP4805587B2/ja not_active Expired - Lifetime
- 2005-09-27 TW TW094133477A patent/TWI279007B/zh not_active IP Right Cessation
- 2005-11-29 CN CNB2005101285983A patent/CN100385328C/zh not_active Expired - Fee Related
-
2006
- 2006-02-09 US US11/351,488 patent/US7553707B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI279007B (en) | 2007-04-11 |
| US20060186409A1 (en) | 2006-08-24 |
| US7553707B2 (en) | 2009-06-30 |
| CN100385328C (zh) | 2008-04-30 |
| TW200637008A (en) | 2006-10-16 |
| CN1773356A (zh) | 2006-05-17 |
| JP2006235134A (ja) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805587B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4469004B2 (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| KR100867866B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| CN112133708B (zh) | 一种显示面板、显示装置及显示面板的制作方法 | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| CN102087450B (zh) | 制造液晶显示装置的方法 | |
| US8045077B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US20090090912A1 (en) | Structure of thin film transistor array | |
| JP2005277418A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2010181668A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| KR101187268B1 (ko) | 식각용액과 이를 이용한 전극 및 배선형성방법 | |
| KR20060000639A (ko) | 박막 표시판의 제조 방법 | |
| CN101261962B (zh) | 有源元件阵列基板及其制造方法 | |
| US8530144B2 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| KR101036708B1 (ko) | 액정표시소자의 제조방법 | |
| TWI377682B (en) | A method for manufacturing an array substrate | |
| JP2008216608A (ja) | 薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法 | |
| JP2010032765A (ja) | Ｔｆｔアレイ基板およびそれを用いた液晶表示装置 | |
| JP4455827B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
| JP4863667B2 (ja) | 液晶表示装置とその製造方法 | |
| CN117276195A (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| JP2007248890A (ja) | 液晶表示装置及び液晶表示装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070820 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4805587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |