JP4808232B2 - 金属絶縁体金属キャパシタの製造方法 - Google Patents

Description

本発明は、半導体素子に係り、特に、金属絶縁体金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ；以下、‘ＭＩＭ’という。）キャパシタを製造する方法に関する。

近年、素子の多様化に伴い、ＭＩＭキャパシタ構造を持つ半導体素子が製造されてきている。

ＭＩＭキャパシタは、形成方法によって、トレンチ型（Ｔｒｅｎｃｈ Ｔｙｐｅ）と平板型（Ｐｌａｔｅ Ｔｙｐｅ）とに大別される。後者の場合は、下部電極（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ）の役割を担う金属（主に、電気的移動（ｅｌｅｃｔｒｏ ｍｉｇｒａｔｉｏｎ；以下、‘ＥＭ’という。）の防止のために少量のＣｕが加えられたＡｌＣｕ合金が使用される）がスパッタリングされた状態で絶縁膜蒸着（Ｉｎｓｕｌａｔｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を行い、続いて上部電極（Ｔｏｐ Ｅｌｅｃｔｒｏｄｅ）の役割を担う金属をスパッタリングした後、ＭＩＭキャパシタ部分にパターニングを行い、以降、プラズマを用いた選択的エッチングを行う。これにより、ＭＩＭ構造の上部電極を形成し、さらに、上部電極であるノーマル金属ラインを形成するためのパターニングとエッチングを行う。

しかしながら、ＭＩＭ構造の上部電極を形成するためにプラズマを用いたエッチングを行ったのち余分のフォトレジストを除去する工程を行う時、該当装備のエラーなど異常現象が発生する。このような異常現象によりストリップチャンバー（Ｓｔｒｉｐ Ｃｈａｍｂｅｒ）でウエハーがディレーされる場合が生じると、後続の下部電極を形成するための金属エッチング工程を行う時、金属ラインブリッジ（Ｍｅｔａｌ Ｌｉｎｅ Ｂｒｉｄｇｅ）を誘発し、結局としては、金属電極形成にエラーが発生するという問題につながる（Ｍｅｔａｌ Ｃｏｍｂ＿Ｌｅａｋａｇｅ Ｆａｉｌ）。

本発明は上記の点に鑑みてなされたもので、その目的は、ＭＩＭキャパシタを持つ金属膜においてエッチング時に発生するブリッジによるエラーを熱処理により解決することができるＭＩＭキャパシタの製造方法を提供することにある。

本発明の他の目的は、ＭＩＭ構造の電極形成のためのエッチング時に発生する異常現象により後続の下部電極エッチング工程に誘発されるエラーを防止することができるＭＩＭキャパシタの製造方法を提供することにある。

上記の目的を達成するための本発明によるＭＩＭキャパシタの製造方法の一特徴は、金属絶縁体金属（ＭＩＭ）キャパシタを製造する方法において、ウエハー上に、下部金属膜、絶縁膜、及び上部金属膜を順次に形成する段階と、前記上部金属膜と前記絶縁膜のエッチングのための第１パターンを形成する段階と、前記形成された第１パターンを用いて前記上部金属膜と前記絶縁膜をエッチングし、前記エッチング後に前記第１パターンをストリップする段階と、前記ウエハーに熱処理と冷却スプリットを実施する段階と、前記下部金属膜をエッチングするための金属パターンを形成する段階と、前記形成された金属パターンを用いて前記下部金属膜をエッチングし、前記エッチング後に前記金属パターンをストリップする段階と、からなることにある。

好ましくは、前記第１パターンをストリップした後に前記ウエハーを洗浄する段階をさらに含む。

好ましくは、前記熱処理と前記冷却スプリットを２００秒間実施する。

好ましくは、前記熱処理と前記冷却スプリットは、前記ウエハーを一定温度以上に加熱したのち急速冷却する。

ここで、前記ウエハーの加熱温度は、前記上部金属膜または前記下部金属膜に用いられる合金の溶解温度以上とする。

また、前記ウエハーの加熱温度を、前記エッチング及び前記ストリップが実施されるチャンバー内のディレータイムによって調節する。

好ましくは、前記下部金属膜は、下部電極を形成するためのもので、ＡｌまたはＡｌＣｕで形成され、前記上部金属膜は、上部電極を形成するためのもので、ＴｉまたはＴｉＮで形成され、前記絶縁膜はＳｉＮで形成される。

本発明の他の目的、特徴及び利点は、添付の図面に基づく実施例の詳細な説明から明白になる。

本発明によれば、上部電極形成のためのエッチング以降に加熱（ｈｅａｔｉｎｇ）と冷却（Ｑｕｅｎｃｈ）とからなる熱処理を行うことによって、ＭＩＭキャパシタを持つ金属膜においてエッチング時に発生するブリッジによるエラーを防止することが可能になる。

すなわち、本発明では、追加に実施される熱処理により、ＭＩＭ構造の電極形成のためのエッチング時に発生する異常現象により後続の下部電極（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ）エッチング工程に誘発されるエラーを防止することができる。

以下、添付の図面を参照しつつ、本発明の実施例の構成とその作用について説明する。ただし、図面に示され、この図面に基づいて説明される本発明の構成と作用は、少なくとも一つの実施例として説明されるもので、これらの実施例に本発明の技術的思想とその核心構成及び作用が制限されることはない。

図１Ａ及び図１Ｂは、平板型ＭＩＭキャパシタを形成する手順を示す断面図である。

図１Ａで、下部から積層されるＭＩＭ構造を形成する。すなわち、ウエハー上に、下部金属膜、絶縁膜、及び上部金属膜を順次に積層し、ＭＩＭ構造を形成する。

ここで、下部金属膜は下部電極を形成するためのもので、上部金属膜は上部電極を形成するためのものであり、以下ではこれらを電極と総称する。

上部電極（Ｔｏｐ Ｅｌｅｃｔｒｏｄｅ）であるＴｉＮと絶縁膜であるＳｉＮをエッチングするためのパターンを形成する。

以降、形成されたパターンを用いて上部電極（ＴｉＮ）と絶縁膜（ＳｉＮ）をエッチングする。このエッチング後には、形成されたパターンをストリップする。

図１Ｂで、下部電極の金属膜（ＡｌまたはＡｌＣｕ）とその上部のＴｉ／ＴｉＮをエッチングするための金属パターンを形成する。

以降、形成された金属パターンを用いてノーマル金属ラインである下部電極を形成するための金属エッチングを行う。

上記の過程によって平板型ＭＩＭキャパシタが形成される。一方、本発明は、上記の平板型ＭＩＭキャパシタに限定して適用されず、ＭＩＭキャパシタのいずれのタイプにも適切に変更修正して適用可能である。

なお、本発明では、下部電極のエッチングの前に（下部電極形成のための金属パターンが形成される前に）、ウエハーを加熱する熱処理と、この熱処理以降に急速冷却スプリットを行う。これにより、金属パターンが異常に形成されたり、ライン中の欠陥により金属ラインブリッジ（Ｍｅｔａｌ Ｌｉｎｅ Ｂｒｉｄｇｅ）が発生するのを防止する。これについて説明すると、下記の通りである。

上記のＭＩＭキャパシタを形成するための金属エッチング中にストリップチャンバー内で発生するディレータイムは、金属電極の形成にエラーを誘発する原因になりうる。

金属電極形成時の通常的なエラーとしては、金属パターンが異常に形成されることや、ライン内の欠陥により金属ラインブリッジが発生することなどがある。

しかし、ＭＩＭの積層構造を持つ金属膜では、上部電極を形成するためのエッチング工程を実施した後に、フォトレジスト（Ｐｈｏｔｏ−Ｒｅｓｉｓｔ）を除去する工程を行う。このようなフォトレジストを除去する工程時に、高温のチャンバーでウエハーがディレーされると、図２に示すように、後続の下部電極を形成するための金属エッチング工程を行う時に金属ラインブリッジを誘発することになる。

ＭＩＭ積層構造を形成する工程について詳細に説明すると、まず、シリコンウエハー上にバッファー酸化膜（Ｂｕｆｆｅｒ Ｏｘｉｄｅ）を形成する。ここで、シリコンウエハーはベアシリコンウエハー（Ｂａｒｅ Ｓｉ Ｗａｆｅｒ）である。

その後、下部電極のための金属スパッタリングを実施し、下部電極用金属膜を形成する。この時、使われる金属とその各厚さは、Ｔｉ １００Å、ＡｌＣｕ ４５００Å、Ｔｉ ５０Å、ＴｉＮ ６００Åである。

次に、絶縁膜を蒸着する。絶縁膜材料はＳｉＮとし、これを６４０Åの厚さに蒸着する。

続いて、上部電極のためのスパッタリングを行い、上部電極用膜を形成する。すなわち、上部電極のためにＴｉＮをスパッタリングし、ＴｉＮを１０００Å厚に形成する。

上記のようにして積層構造が形成された後に、ＭＩＭ構造のためのパターンを形成する。

なお、形成されたパターンを用いてエッチング及びストリップを行う。この工程は、ＬＡＭ社のＴＣＰ９６０８を用いて行う。このエッチング後にストリップを行う過程で発生するディレータイムスプリット（ｄｅｌａｙ ｔｉｍｅ ｓｐｌｉｔ）を、図３Ａ及び図３Ｂに示す。

次に、アーク蒸着（ＡＲＣ Ｄｅｐｏｓｉｔｉｏｎ）を実施し、ＳｉＯＮ膜を２５０Å厚に形成し、ＳｉＯ_２膜を５０Å厚に形成する。

続いて、下部電極をエッチングするための金属パターンを形成し、該金属パターンを用いて、下部電極のための金属膜をエッチング及びストリップする。この工程は、ＡＭＡＴ社のＣｅｎｔｕｒａ５２００ ＤＰＳチャンバーで行う。

上記の過程で、上部電極形成のためのエッチング後に、装備エラーなどの異常状況によってストリップチャンバーでのウエハーディレータイムが増加するほど、後続する下部電極形成のための金属エッチング時に金属電極形成にエラーが増加する。

例えば、上部電極形成のためのエッチング後、高温（２５０℃）のストリップチャンバー内にウエハーがディレーされる場合には、下部電極形成のための金属積層膜に影響を与え、当該下部電極形成のためのエッチングに影響を与える。

上記上部電極形成のためのエッチング後、高温（２５０℃）のストリップチャンバー内にウエハーがディレーされる時、下部電極形成エッチングに影響を与えるメカニズムを確認するために、図４Ａ及び図４Ｂは、ＡｌＣｕ合金の相を示す。一方、下部電極の金属積層構造から見られるように、金属ラインにＥＭマージンを確保するためにＡｌ−０．５％ｗｔ Ｃｕ合金を使用する。

図４Ａ及び図４Ｂの相ダイヤグラムを参照すると、Ａｌ−０．５％ｗｔ Ｃｕ合金の温度別相変化は、次の通りである。

温度別相変化：

α＋Θ相内で温度別詳細段階区分（結晶構造差異）：
α＋Θ／α＋Θ'／α＋Θ''

上記のダイヤグラムを参照すると、上部電極形成のためのエッチング後のエラー発生により、ストリップチャンバー（工程温度２５０℃）でのディレーによってウエハーが徐々に冷める。これにより、金属積層構造内のα相のＡｌＣｕ合金の温度が下がる。

これにより、Θ相の核を生成し、平衡状態のα＋構造を作るために相互に異なる領域で順次に核が成長する。ここで、ストリップ工程の温度観点からすれば、α⇒α＋Θまたはα＋Θ⇒α＋Θ’の相変化があったと見られる。

すなわち、ストリップチャンバー内でウエハーがディレーされながらウエハーの温度が徐々に下がり、よって、下部電極を形成するための金属積層膜のＡｌ−０．５％ｗｔ Ｃｕ合金の相が、温度低下によって、α⇒α＋Θまたはα＋Θ⇒α＋Θ’に相変化する。これにより、下部電極形成のためのエッチングが不十分エッチング（Ｕｎｄｅｒ Ｅｔｃｈ）となり、この不十分エッチングによって金属ラインブリッジ（Ｍｅｔａｌ Ｌｉｎｅ Ｂｒｉｄｇｅ）が誘発される。

一方、ストリップチャンバー内での装備エラーなどによるディレータイムが発生せず、正常な高速冷却（ｆａｓｔ ｃｏｏｌ ｄｏｗｎ、すなわち、Ｑｕｅｎｃｈｉｎｇ）を適用すると、拡散される時間が急に減り、これにより、非平衡状態のα相構造状態に相を維持する。

また、同じα＋Θ相内においても、温度によって結晶構造の差を見せる段階が存在する。

温度が下がるほどＣｕ原子がＡｌ原子から離れ、Ｃｕ原子が群集した形態のＣｕ分離結晶構造が形成される。これは、金属エッチングではエッチングを阻害する要素として作用する。

要するに、上部電極形成のためのエッチングの後に、ストリップチャンバーでウエハーがディレーされる間にウエハーの実際温度が下がりながら下部電極形成のための金属積層膜内のＡｌＣｕ間の相変化が起きる。これにより、後続の下部電極形成のためのエッチング時に、特定領域、すなわち、Ｃｕ原子が群集した形態（Ｃｕ Ｓｅｇｒｅｇａｔｉｏｎ）が発生する領域で不十分エッチング（Ｕｎｄｅｒ Ｅｔｃｈ）現象が起き、金属ラインブリッジ（Ｍｅｔａｌ Ｌｉｎｅ Ｂｒｉｄｇｅ）を招く。結果として、金属電極形成にエラーを誘発することができる。

次に、本発明による加熱（ｈｅａｔｉｎｇ）と冷却（Ｑｕｅｎｃｈ）からなる熱処理について説明する。

まず、上部電極形成のためのエッチングとストリップを６０分のディレータイムを適用して実施する。以降、ソルベントのような洗浄液を使ってウエハーを洗浄する。

次に、２００秒間の熱処理と急速冷却（Ｑｕｅｎｃｈ）スプリットを実施する。

この時、ＡｌＣｕ合金の相変化を引き起こすために、ストリップチャンバー内でのディレータイムを６０分適用する。

上記のように、本発明では、上部電極形成のためのエッチング以降に、ストリップチャンバー内でディレータイムが発生したウエハーに、一定温度（溶解温度、３００℃）以上に加熱し急速冷却する熱処理を行う。

これにより、金属積層膜内のＡｌＣｕ合金の相が、下記のように変化する。

α＋Θ／α＋Θ'／α＋Θ''⇒α

α相に相変移し、後続の下部電極形成のためのエッチング時に金属ラインブリッジによる金属電極形成時に発生しうるエラーを防止することができる。その結果を、図５Ａ及び乃至図５Ｂに示す。

一方、上部電極形成のためのエッチング後、ストリップチャンバー内のディレータイムが９０分である場合に、本発明による熱処理を３２０℃で２００秒間実施する。このような条件下に、ＤＣパラメトリックフルマップ（ＤＣ Ｐａｒａｍｅｔｒｉｃ Ｆｕｌｌｍａｐ）の結果を見ると、金属電極形成時にエラー無しに良好であり、ＭＰＹ結果も良好である。

図６は、ディレータイムと金属電極形成時のエラー発生確率間の関係と、熱処理温度と金属電極形成時のエラー発生確率間の関係を示すダイヤグラムである。

前述した金属電極形成時に発生するエラー確率は、一定時間以上からディレータイムに比例して増加する。また、本発明では、ストリップチャンバーで一定時間以上ディレータイムが発生することによって相変化するウエハーに熱処理を行い、加熱温度をＡｌ−０．５％ｗｔ Ｃｕ合金の溶解温度（３００℃）以上に上げる。これにより、金属積層膜内のＡｌＣｕ合金の相をα＋Θ／α＋Θ'／α＋Θ''⇒αのように元来の相に復元させる。

以上説明した内容に基づき、本発明の技術思想を離脱しない範囲で様々な変更及び修正が可能であることは当業者にとっては明らかである。

したがって、本発明の技術的範囲は、実施例に記載された内容に限定されるのではなく、特許請求の範囲によって定められるべきである。

平板型ＭＩＭキャパシタを形成する手順を示す断面図である。 平板型ＭＩＭキャパシタを形成する手順を示す断面図である。 下部電極（Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ）を形成するための金属エッチング工程時に誘発される金属ラインブリッジ（Ｍｅｔａｌ Ｌｉｎｅ Ｂｒｉｄｇｅ）を説明するための図である。 上部電極形成のためのエッチング後、ストリップ進行時におけるディレータイムスプリット（ｄｅｌａｙ ｔｉｍｅ ｓｐｌｉｔ）を示す図である。 上部電極形成のためのエッチング後、ストリップ進行時におけるディレータイムスプリット（ｄｅｌａｙ ｔｉｍｅ ｓｐｌｉｔ）を示す図である。 上部電極形成のためのエッチングにおいてウエハーがディレーされる時に、下部電極形成エッチングに影響を与えるメカニズムを確認するためのＡｌＣｕ合金の相を示すダイヤグラムである。 上部電極形成のためのエッチングにおいてウエハーがディレーされる時に、下部電極形成エッチングに影響を与えるメカニズムを確認するためのＡｌＣｕ合金の相を示すダイヤグラムである。 本発明による熱処理による上部電極形成のためのエッチング後にストリップ時の結果を示す図である。 本発明による熱処理による上部電極形成のためのエッチング後にストリップ時の結果を示す図である。 ディレータイムと金属電極形成時のエラー発生確率間の関係と、熱処理温度と金属電極形成時のエラー発生確率間の関係を示すダイヤグラムである。

Claims (14)

1. 金属絶縁体金属（ＭＩＭ）キャパシタを製造する方法であって、
   ウエハー上に、下部金属膜、絶縁膜、及び上部金属膜を順次に形成する段階と、
   前記上部金属膜と前記絶縁膜のエッチングのための第１パターンを形成する段階と、
   前記形成された第１パターンを用いて前記上部金属膜と前記絶縁膜をエッチングし、前記エッチング後に、前記第１パターンをストリップする段階と、
   前記ウエハーに対する熱処理と冷却スプリットを実施する段階と、
   前記下部金属膜をエッチングするための金属パターンを形成する段階と、
   前記形成された金属パターンを用いて前記下部金属膜をエッチングし、前記エッチング後に、前記金属パターンをストリップする段階と、
   からなることを特徴とする金属絶縁体金属キャパシタの製造方法。
2. 前記第１パターンをストリップした後に、前記ウエハーを洗浄する段階をさらに含むことを特徴とする、請求項１に記載の金属絶縁体金属キャパシタの製造方法。
3. 前記熱処理と前記冷却スプリットを２００秒間行うことを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
4. 前記熱処理と前記冷却スプリットは、前記ウエハーを一定温度以上に加熱したのち急速冷却することを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
5. 前記ウエハーの加熱温度は、前記上部金属膜に用いられる合金の溶解温度以上であることを特徴とする請求項４に記載の金属絶縁体金属キャパシタの製造方法。
6. 前記ウエハーの加熱温度は、前記下部金属膜に用いられる合金の溶解温度以上であることを特徴とする請求項４に記載の金属絶縁体金属キャパシタの製造方法。
7. 前記ウエハーの加熱温度を、前記エッチング及び前記ストリップが実施されるチャンバー内のディレータイムによって調節することを特徴とする請求項４に記載の金属絶縁体金属キャパシタの製造方法。
8. 前記下部金属膜は、下部電極を形成するための膜であることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
9. 前記下部金属膜は、Ａｌで形成されることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
10. 前記下部金属膜は、ＡｌＣｕで形成されることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
11. 前記上部金属膜は、上部電極を形成するための膜であることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
12. 前記上部金属膜は、Ｔｉで形成されることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
13. 前記上部金属膜は、ＴｉＮで形成されることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。
14. 前記絶縁膜は、ＳｉＮで形成されることを特徴とする請求項１に記載の金属絶縁体金属キャパシタの製造方法。