JP4808966B2 - 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 - Google Patents
抵抗変化機能体並びにそれを備えたメモリおよび電子機器 Download PDFInfo
- Publication number
- JP4808966B2 JP4808966B2 JP2004537593A JP2004537593A JP4808966B2 JP 4808966 B2 JP4808966 B2 JP 4808966B2 JP 2004537593 A JP2004537593 A JP 2004537593A JP 2004537593 A JP2004537593 A JP 2004537593A JP 4808966 B2 JP4808966 B2 JP 4808966B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- function body
- fine particles
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/38—Devices controlled only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H10D48/381—Multistable devices; Devices having two or more distinct operating states
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/90—Bulk effect device making
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、複数の微粒子を含む抵抗変化機能体に関する。また、そのような抵抗変化機能体を備えたメモリおよび電子機器に関する。
なお、「抵抗変化機能体」とは、電圧を印加する前と後で電気抵抗が変化する素子を意味する。典型的には、抵抗変化機能体は絶縁体中に複数の導電性微粒子を含むものである。このような抵抗変化機能体はメモリ効果を有するメモリ機能体として動作させることができるため、本明細書では、抵抗変化機能体という用語とメモリ機能体という用語とを適宜用いるが、文中明らかに異なる場合をのぞき、前者は後者を含む概念である。
近年、ナノメートルサイズの微粒子を用いて超微小な電子装置、例えば単電子トランジスタや単電子メモリ、ナノドットやナノクリスタルとよばれる微粒子をゲート絶縁膜に含むメモリが提案されている。この種のメモリは、クーロンブロッケイド現象などの量子サイズ効果を利用して低消費電力で動作することが期待されている。
しかしながら、従来の単電子トランジスタや単電子メモリでは、まさに電子１個または数個を格納することのできるナノサイズのドットを作製し、電子数個の流れを検出するために、非常に微細な加工を要し、集積化が困難な状況にある。また、多くの場合、熱揺らぎによる誤動作を抑制するため極低温にする必要があった。このため、クーロンブロッケイド現象等を用いたメモリ素子は、実用性に乏しく、実験レベルにとどまっている。
また、微粒子を浮遊ゲートに用いた従来のメモリ素子は、図６２に示すように、Ｐ型シリコン基板２８０１中に形成されたソース・ドレイン領域２８０６の間のチャネル領域上に、熱酸化で形成した厚さ２ｎｍの酸化膜２８０２と、その上に形成された粒径５ｎｍのシリコン微粒子２８０３と、そのシリコン微粒子を覆うように形成された酸化膜２８０４と、ゲート電極となるポリシリコン層２８０５と、より構成されている。
上記シリコン微粒子２８０３を絶縁膜中に形成する方法としては、シリコン熱酸化膜２８０２上にＬＰＣＶＤ（低圧化学的気相堆積）装置によってアモルフアスシリコンを堆積した後アニール処理してシリコン微粒子２８０３を形成し、さらにシリコン微粒子２８０３の上にＣＶＤ（化学的気相堆積）法によってシリコン酸化膜２８０４を堆積する方法が提案されている（例えば、特許文献１（特開２０００−２２００５号公報）参照。）。
このように微粒子を絶縁体中に形成する手法としてはＣＶＤや蒸着、ＭＢＥ（分子線エピタキシ）などを用いて基板上に結晶を作成する方法や、薄膜を形成したのちエッチングなどの微細加工技術を用いる方法が提案されている。このような方法では微粒子を形成したのち絶縁体層をその上に積層している。
特開２０００−２２００５号公報
この種のメモリ素子は微粒子の面密度が不十分なことや、微粒子のおおきさの微小化が不十分なことが多く、それゆえメモリウィンドウが狭い、あるいはばらつきが大きい、あるいは保持特性が悪いといった欠点があった。
面密度をあげるためには、ＣＶＤや蒸着、ＭＢＥなどを用いて微粒子を形成する方法では、一度の工程では一平面上にしか作成できないので、何度も同様の工程を繰り返す必要があった。
また、フォトリソグラフィやエッチングなどの微細加工技術を用いる方法では、微粒子の大きさと微粒子間の距離を同時にナノメートルオーダまで縮小することは極めて困難である。
一方において、多数の導電性微粒子が一度に作製され且つこの導電性微粒子が熱安定性に優れたナノメートルサイズの微粒子（ナノドット）である抵抗素子は、未だ知られてはいない。
そこで、この発明の課題は、複数の微粒子を含み電圧を印加する前と後で電気抵抗が変化する抵抗変化機能体であって実用性があるものを提供することにある。
また、この発明の課題は、そのような抵抗変化機能体を備えたメモリおよび電子機器を提供することにある。
上記課題を解決するため、この発明の抵抗変化機能体は、
第１の導電体と第２の導電体との間に形成された第１の材料からなる媒体と、
上記媒体中に形成され、第２の材料で覆われていると共に第３の材料からなる少なくとも１つの微粒子とを備え、
上記第２の材料は、電荷の通り抜けに対して障壁として働く絶縁材料であり、
上記第３の材料は、電荷を保持する機能を有する材料であることを特徴とする。
第１の導電体と第２の導電体との間に形成された第１の材料からなる媒体と、
上記媒体中に形成され、第２の材料で覆われていると共に第３の材料からなる少なくとも１つの微粒子とを備え、
上記第２の材料は、電荷の通り抜けに対して障壁として働く絶縁材料であり、
上記第３の材料は、電荷を保持する機能を有する材料であることを特徴とする。
この発明の抵抗変化機能体では、上記第３の材料からなる微粒子は、上記第２の材料に覆われているので、上記微粒子と、上記第１の材料からなる媒体との間で電荷が出入りすることが抑制される。したがって、上記微粒子に保持された電荷の量は、長時間に亘って変動が少なくなる。したがって、この抵抗変化機能体をメモリ機能体として用いた場合、メモリ機能が長時間に亘って安定する。
ここで、「導電体」または「導電性物質」とは、金属や半導体を含み、また、導電性を有する限り、有機物からなるものをも含む。また、「微粒子」とは、粒径（直径）が１μｍ未満の粒子をいう。
一実施形態の抵抗変化機能体では、上記第２の材料は、上記第３の材料が組成変化あるいは化学修飾されてなることを特徴とする。
この一実施形態の抵抗変化機能体では、上記第２の材料は、上記第３の材料が組成変化あるいは化学修飾されてなるので、上記第２の材料と第３の材料との界面は、第２の材料が第３の材料の組成変化したものあるいは化学修飾されたものでない材質からなる場合に比べて、例えば界面準位が比較的少なくて、良好な状態になる。したがって、上記第３の材料からなる微粒子は、保持する電荷のリークが従来のメモリ素子に比して少なくなる。したがって、長時間に亘って電荷の保持が可能なメモリ機能体が実現できる。
一実施形態の抵抗変化機能体では、上記第２の材料は、上記第３の材料が酸化または窒化されてなる。
この一実施形態の抵抗変化機能体では、上記第２の材料は、上記第３の材料を酸化または窒化して得られる。したがって、この抵抗変化機能体は、半導体産業で広く用いられている既存の酸化炉などを使用して製造できる。したがって、抵抗変化機能体を製造するための新たな製造装置が不要になり、設備投資が少額にできて、安価なメモリ機能体が得られる。
一実施形態の抵抗変化機能体では、上記微粒子は、上記第１の導電体と第２の導電体とを結ぶ方向に対して略平行な層方向に関して一様に分布するとともに、上記層方向に対して垂直な厚さ方向に関して或る範囲内に分布していることを特徴とする。
この構成によれば、上記微粒子が上記厚さ方向に関して或る範囲内に分布しているので、上記厚さ方向に電流が過度に流れ難くなったり、過度に流れ易くなったりすることが抑制される。したがって、上記層方向両側に設けられた上記第１の導電体と第２の導電体との間の電気抵抗の変化が安定する。この結果、安定した特性が得られる。
一実施形態の抵抗変化機能体では、上記微粒子の粒径は、上記分布内の或る位置で最大であり、その位置から上記厚さ方向に離れると小さくなっていることを特徴とする。
この実施形態によれば、上記厚さ方向に電流が過度に流れ難くなったり、過度に流れ易くなったりすることが抑制される。したがって、安定した特性が得られる。
一実施形態の抵抗変化機能体では、上記第１の導電体と第２の導電体との間に電圧が印加される場合において、上記電圧が上昇するときと低下するときとの間で上記第１の導電体と第２の導電体との間に流れる電流にヒステリシスが生ずることを特徴とする。
一実施形態の抵抗変化機能体では、上記第１の導電体と第２の導電体との間に電圧が印加される場合において、上記電圧が上昇するときと低下するときとの間で上記第１の導電体と第２の導電体との間の静電容量にヒステリシスが生ずることを特徴とする。
一実施形態の抵抗変化機能体では、上記第１の材料からなる媒体に対して、上記第１の導電体と第２の導電体とが対向する方向に略垂直な方向から電圧を印加し得る第３の導電体が隣接していることを特徴とする。
ここにおいて、上記抵抗変化機能体に上記第３の導電体が「隣接」するとは、上記第１の材料からなる媒体に対して、上記第３の導電体が直接接する場合と、絶縁膜を介して接する場合とを含む。また、「略垂直な方向から電圧を印加し得る」とは第３の導電体からの電気力線が第１の導電体と第２の導電体の対向する方向と垂直方向の成分を含むような構成であって、好ましくは電気力線の方向成分のほとんどがその垂直成分である構成を有していることである。
本発明者が実験したところ、上記第３の導電体によって、上記第１の導電体と第２の導電体とが対向する方向に垂直な方向から電圧を印加すれば、上記抵抗変化機能体を通して、つまり第１の導電体と第２の導電体との間を流れる電流の大小がさらに大きく変化することが分かった。つまり、抵抗変化の幅が増大して、機能が向上するのである。また、この抵抗変化機能体をメモリ機能体として用いたならば、メモリウィンドウ（ヒステリシス）の幅が増大して、記憶状態を読み出すときの読出しエラーが減少する。したがって、メモリの信頼性が向上する。
また、一実施形態の抵抗変化機能体は、上記第１の材料からなる媒体を挟んで上記第３の導電体に対向する位置に第４の導電体を備え、上記複数の微粒子は、上記第３の導電体と第４の導電体との間に所定の電圧を印加した前後で、上記第１の導電体と第２の導電体との間の電気抵抗を変化させるように配置されていることを特徴とする。
このような構成にすることにより、上記第３の導電体と第４の導電体の間に電圧を印加すれば、上記第１の導電体と第２の導電体との間を通して流れる電流の大小がさらに大きく変化することがわかった。また充分な抵抗変化が起こるまでに要する印加時間も短くできることが分かった。つまり、抵抗変化の幅が増大したり、抵抗変化の速度が増大して、機能が向上するのである。またこの抵抗変化機能体をメモリ機能体として用いたならば、メモリウィンドウ（ヒステリシス）の幅が増大して、記憶状態を読み出すときの読出しエラーが減少して、メモリの信頼性が向上する。また動作速度が増大し、機能が向上する。
この発明のメモリは、上記抵抗変化機能体を備える。
別の局面では、この発明のメモリは、上記抵抗変化機能体を備えたメモリであって、
上記第２の導電体は半導体基板であり、
上記第１の導電体はゲート電極であり、
上記半導体基板のうち上記ゲート電極の両側に相当する領域にソース領域とドレイン領域とが設けられて、電界効果型トランジスタが構成され、
上記電界効果型トランジスタの閾値が上記静電容量のヒステリシスによって変化することを特徴とする。
上記第２の導電体は半導体基板であり、
上記第１の導電体はゲート電極であり、
上記半導体基板のうち上記ゲート電極の両側に相当する領域にソース領域とドレイン領域とが設けられて、電界効果型トランジスタが構成され、
上記電界効果型トランジスタの閾値が上記静電容量のヒステリシスによって変化することを特徴とする。
また、別の局面では、この発明のメモリは、上記抵抗変化機能体と、上記抵抗変化機能体を選択するための選択トランジスタと、上記抵抗変化機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルを少なくとも５つ備え、
上記各メモリセルは列方向に延びるビットラインとソースラインとの間に接続され、上記各メモリセルの選択トランジスタは行方向に延びるワードラインによって制御されるようになっており、
上記５つのメモリセルのうち第１のセルに対して、行方向に隣り合って第２および第４のセルが配置されるとともに、列方向に隣り合って第３および第５のセルが配置され、
第１のセルと第２のセルについてビットラインは共通、ワードラインは共通、かつソースラインは非共通であり、
第１のセルと第３のセルについてビットラインは共通、ソースラインは共通、かつワードラインは非共通であり、
第１のセルと第４のセルについてソースラインは共通、ワードラインは共通、かつビットラインは非共通であり、
第１のセルと第５のセルについてワードラインは共通、第１のセルのソースラインと第５のセルのビットラインは共通、かつ第１のセルのビットラインと第５のセルのソースラインは共通であることを特徴とする。
上記各メモリセルは列方向に延びるビットラインとソースラインとの間に接続され、上記各メモリセルの選択トランジスタは行方向に延びるワードラインによって制御されるようになっており、
上記５つのメモリセルのうち第１のセルに対して、行方向に隣り合って第２および第４のセルが配置されるとともに、列方向に隣り合って第３および第５のセルが配置され、
第１のセルと第２のセルについてビットラインは共通、ワードラインは共通、かつソースラインは非共通であり、
第１のセルと第３のセルについてビットラインは共通、ソースラインは共通、かつワードラインは非共通であり、
第１のセルと第４のセルについてソースラインは共通、ワードラインは共通、かつビットラインは非共通であり、
第１のセルと第５のセルについてワードラインは共通、第１のセルのソースラインと第５のセルのビットラインは共通、かつ第１のセルのビットラインと第５のセルのソースラインは共通であることを特徴とする。
この発明のメモリでは、ワードライン、ビットライン、ソースラインを大幅に共用することができ、配線を削減することができる。したがって、占有面積の削減が可能となる。
また、上記抵抗変化機能体を含むメモリセルが基板に対して平行な方向に少なくとも２つ配置され、上記基板に対して平行な方向に隣り合うメモリセルの上記第１の材料からなる媒体は一体に連続して形成されていることが望ましい。
この場合、抵抗変化機能体をセル毎に分離する工程が省けるので、生産性が向上する。
また、上記抵抗変化機能体とこの抵抗変化機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルが、基板に対して平行な方向に少なくとも２つ配置され、上記基板に対して平行な方向に隣り合うメモリセルの上記第１の材料からなる媒体および／または整流機能体は一体に連続して形成されていることが望ましい。
この場合、抵抗変化機能体をセル毎に分離する工程および／または整流機能体をセル毎に分離する工程が省けるので、生産性が向上する。
この発明の電子機器は、上記メモリを備える。
別の局面では、この発明の抵抗変化機能体は、
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記複数の微粒子として、比較的小さな微粒子と、比較的大きな微粒子の少なくとも２種類の微粒子が存在し、
上記第１物質は第２物質に対して電気的に障壁となることを特徴とする。
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記複数の微粒子として、比較的小さな微粒子と、比較的大きな微粒子の少なくとも２種類の微粒子が存在し、
上記第１物質は第２物質に対して電気的に障壁となることを特徴とする。
この構成によれば、上記第１の電極と第２の電極との間に所定の電圧を印加することにより、第２物質からなる複数の微粒子の状態によって第１の電極と第２の電極の間の電気抵抗が変化する。つまり、電気抵抗を電気的に制御することができる。また、第１物質は第２物質に対して電気的に障壁となるので、主に第２物質からなる微粒子の状態によって電気抵抗を変化させることができる。また、第１物質からなる物体中に第２物質からなる微粒子が含まれるような簡単な構造なので、この抵抗変化機能体は小型に低コストで作製される。したがって、実用性がある抵抗変化機能体が提供される。
また、この抵抗変化機能体では、上記複数の微粒子として、比較的小さな微粒子と、比較的大きな微粒子の少なくとも２種類の微粒子が存在するので、２種類の微粒子はお互いに違う機能を担うことができる。したがって、１種類の微粒子を用いて２つの機能を担う場合のように２つの機能の性能の間でトレードオフが生じることを回避することが可能になる。よって、性能のよい抵抗変化機能体を構成することができる。
例えば、主に電荷を蓄積する微粒子と、主に電流を流すために電荷を伝達する微粒子の少なくとも２種類に分ければ、抵抗変化機能体の安定した動作が可能となる。また、この抵抗変化機能体をメモリ機能体として用いれば、読み出し時に誤書き込みや誤消去を抑制することが可能となり、不揮発あるいは準不揮発なメモリを構成することが可能となる。
一実施形態の抵抗変化機能体は、上記第１物質からなる物体は絶縁体であり、上記第２物質からなる微粒子は導電性微粒子であることを特徴とする。
言い換えれば、この抵抗変化機能体は、
第１の電極と第２の電極との間に挟まれた絶縁体と、
上記絶縁体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、複数の導電性微粒子を備えたことを特徴とする。
第１の電極と第２の電極との間に挟まれた絶縁体と、
上記絶縁体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、複数の導電性微粒子を備えたことを特徴とする。
この構成によれば、導電性微粒子は絶縁体中に配置されているので、第１の電極と第２の電極の間に電圧を印加した時に、大電流が流れることを抑制することができ、消費電力を抑制することができる。また導電性微粒子を用いているので、電気を蓄積する能力や、電気伝導性に優れるために、電気的に状態を変化させることが容易である。したがって、電気的に効率よく抵抗変化を行うことが可能な抵抗変化機能体が提供される。
ここで、「導電性微粒子」とは、バルク状態において導電性を有する物質で形成されている微粒子のことである。もしくは電荷を少なくとも一個蓄積する能力を有する微粒子のことである。
一実施形態の抵抗変化機能体では、上記第１の電極と第２の電極との間を流れる電流の大小が電荷阻止効果によって変化して、その電流の大小に応じて記憶状態が判別されるように、上記絶縁体中に上記導電体微粒子が分布している。
この構成によれば、導電体微粒子に蓄積された電荷により、電流を形成している電荷に対し影響を及ぼし、電流の流れを阻害することが可能になる。したがって、導電性微粒子に蓄積される電荷の有無あるいは多寡により、電流の大小を変化させることができる。また、導電性微粒子は絶縁体中に分布しているので、微粒子に蓄積された電荷は、長時間安定して保持される。したがって、記憶状態を保持するために必要な電力を削減することができ、低消費電力化が可能となる。したがって、この抵抗変化機能体を用いて、電流の大小によって記憶状態を判別するメモリを作製することができる。
一実施形態の抵抗変化機能体では、上記導電性微粒子の粒径は、０．２ｎｍ以上且つ４ｎｍ未満のものを含むことを特徴とする。
このような構成にすることにより、上記抵抗変化機能体を通して流れる電流の大小を大きく変化させることができる。なお、微粒子の大きさが大きすぎても小さすぎても、必要な電圧が大きくなったり、特性が不安定になったりして、機能が低下する。また、大きすぎるものについては、小型化が難しくなる。
この発明のメモリは、上記抵抗変化機能体を備え、上記抵抗変化機能体に流れる電流の向きを定めるように、整流作用を有する整流機能体が上記抵抗変化機能体と電気的に直列に接続されていることを特徴とする。
このような構成にすることにより、整流機能体によって、上記抵抗変化機能体に流れる電流の無機が一方向に限定される。これにより、上記抵抗変化機能体をそれぞれ含む複数のセルを行列状に配置し、それらの中から特定のセルを選択して動作させようとする場合に、非選択のセルに無用な電流が流れるのを上記整流機能体によって阻止できる。従って、セルの選択が容易になる。
また、上記整流機能体はショットキー接合を有するのが望ましい。このショットキー接合は金属と半導体の接合で作製され得る。したがって、既存の半導体製造装置で容易に製造可能であり、生産性に優れる。
また、上記整流機能体はＰＮ接合を有するのが望ましい。このＰＮ接合は半導体を用いて作製され得る。したがって、既存の半導体製造装置で容易に製造可能であり、生産性に優れる。また、Ｐ型半導体とＮ型半導体の濃度を調整することにより接合の特性を容易に変えることが可能であるので、汎用性に優れる。
また、上記整流機能体は整流作用を有する接合を備え、この接合を構成する物質の少なくとも一方は連続粒界シリコンであるのが望ましい。この場合、上記接合を形成するためには、エピタキシャル成長のような高温を必要としない。また通常の多結晶シリコンよりも結晶性がよいので、移動度が高く高速動作が可能となる。
別の局面では、この発明のメモリは、上記抵抗変化機能体を備え、上記抵抗変化機能体を選択するための選択トランジスタが上記抵抗変化機能体と電気的に直列に接続されていることを特徴とする。
この構成によれば、選択トランジスタをＯＮ（オン）またはＯＦＦ（オフ）することによって、セルを選択しまたは非選択にすることができる。また、選択トランジスタをＯＦＦすることによって抵抗変化機能体を通して電流が流れるのを防ぐことができるので、抵抗変化機能体の電流の流れ易さが変化するのを防ぐことができる。したがって、長時間安定した機能を維持することができる。
また、別の局面では、この発明のメモリは、
上記抵抗変化機能体を含むメモリセルを少なくとも２つ備え、
上記２つのメモリセルの上記第１物質からなる物体は一体に連続して形成され、
上記２つのメモリセルのうち一方のメモリセルの一方の電極と、他方のメモリセルの一方の電極とは互いに電気的に接続されており、上記一方のメモリセルの他方の電極と、上記他方のメモリセルの他方の電極とは互いに電気的に分離されていることを特徴とする。
上記抵抗変化機能体を含むメモリセルを少なくとも２つ備え、
上記２つのメモリセルの上記第１物質からなる物体は一体に連続して形成され、
上記２つのメモリセルのうち一方のメモリセルの一方の電極と、他方のメモリセルの一方の電極とは互いに電気的に接続されており、上記一方のメモリセルの他方の電極と、上記他方のメモリセルの他方の電極とは互いに電気的に分離されていることを特徴とする。
この発明のメモリでは、上記２つのメモリセルの上記第１物質からなる物体は一体に連続して形成されている。また、上記２つのメモリセルのうち一方のメモリセルの一方の電極と、他方のメモリセルの一方の電極とは互いに電気的に接続されている。したがって、別個に形成する場合に比べ分離領域を形成しなくてもよいため、占有面積を縮小することが可能となる。なお、上記一方のメモリセルの他方の電極と、上記他方のメモリセルの他方の電極とは互いに電気的に分離されているので、上記２つのメモリセルは互いに独立に動作することが可能である。
一実施形態の抵抗変化機能体では、
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記第１物質は第２物質に対して電気的に障壁となり、
上記第１物質からなる物体に対して、上記第１の電極と第２の電極とが対向する方向に略垂直な方向から電圧を印加し得る第３の電極が隣接していることを特徴とする。
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記第１物質は第２物質に対して電気的に障壁となり、
上記第１物質からなる物体に対して、上記第１の電極と第２の電極とが対向する方向に略垂直な方向から電圧を印加し得る第３の電極が隣接していることを特徴とする。
一実施形態の抵抗変化機能体は、上記第３の電極に印加する電圧の正負により、電気的特性が異なることを特徴とする。つまり、第３の電極の対向する方向に電気的特性が非対称性を有している。
これにより、第３の電極に加える電圧の正負により、抵抗変化機能体の抵抗を制御することが可能となる。したがって、紫外線照射などを用いることなく、第３の電極に加える電圧の正負により抵抗を制御することが容易になる。したがって、電気的に制御可能な、使いやすくて、汎用性のある抵抗変化機能体を構成できる。また、第３の電極に加える電圧あるいは電流の状態によって、抵抗変化を電気的に可逆的に変化させることが容易になる。したがって、書き換え可能なメモリを容易に構成することができ、高速動作が可能となる。
例えば、第３の電極に近い方が微粒子のサイズが小さく、第３の電極から遠い方が微粒子のサイズが大きい、または、第３の電極から遠い方が微粒子のサイズが小さく、第３の電極に近い方が微粒子のサイズが大きいことによって、第３の電極の対向する方向に関して上記微粒子の平均容量が変化していれば、電気的特性が非対称性を有する。
一実施形態の抵抗変化機能体では、上記微粒子を構成する元素の濃度は、上記分布内の或る位置で最大であり、その位置から上記厚さ方向に離れると小さくなっていることを特徴とする。
一実施形態の抵抗変化機能体では、上記微粒子の密度は、上記分布内の或る位置で最大であり、その位置から上記厚さ方向に離れると小さくなっていることを特徴とする。
一実施形態の抵抗変化機能体では、比較的大きな微粒子と比較的小さな微粒子との少なくとも２つの微粒子を含み、
上記層方向に沿った面に対して、上記２つの微粒子を結ぶ直線が交わる角度が４５度以上であることを特徴とする。
上記層方向に沿った面に対して、上記２つの微粒子を結ぶ直線が交わる角度が４５度以上であることを特徴とする。
このような構成にすることにより、第１の電極と第２の電極の間に電流を流す場合、比較的大きな微粒子と比較的小さな微粒子の両方を伝って電流が流れることを抑制することができる。また、比較的大きな微粒子と比較的小さな微粒子の間で電荷の移動が起こる可能性を抑制することができる。したがって、比較的大きな微粒子を伝って電流が流れている時に比較的小さな微粒子には、電荷の出入りが起こらないようにすることが可能となる。従って、主に電荷を蓄積する微粒子と、主に電流を流すために電荷を伝達する微粒子の少なくとも２種類に分けることができる。これにより、抵抗変化機能体の安定した動作が可能となる。また、この抵抗変化機能体をメモリ機能体として用いれば、読み出し時に誤書き込みや誤消去を抑制することが可能となり、不揮発あるいは準不揮発なメモリを構成することが可能となる。
一実施形態の抵抗変化機能体では、上記微粒子の粒径の分布は、上記厚さ方向に関して上記粒径が最大となる位置の両側で非対称になっていることを特徴とする。
このような構成にすることにより、粒径は上記層方向には比較的粒径が揃った粒子が揃うようになり、上記厚さ方向には異なる微粒子が並ぶようにすることができる。したがって、第１の電極と第２の電極の方向には電荷がスムーズに移動することができるが、第３の電極からの電荷は途中の微粒子にトラップされやすくすることができる。したがって、第１の電極と第２の電極との間では抵抗が少なく無駄な電力消費を抑えることができ、第３の電極からは電荷は無駄に流れて出すことを防ぐことができ、無駄な電力消費を抑えることができる。したがって、抵抗変化機能体の電気的特性が向上する。
例えば、第３の電極に近い方が微粒子のサイズが小さく、第３の電極から遠い方が微粒子のサイズが大きいのが望ましい。または、第３の電極から遠い方が微粒子のサイズが小さく、第３の電極に近い方が微粒子のサイズが大きいのが望ましい。
また、第３の電極に近い方が微粒子の電気容量が小さく、第３の電極から遠い方が微粒子の電気容量が大きいのが望ましい。または、第３の電極から遠い方が微粒子の電気容量が小さく、第３の電極に近い方が微粒子の電気容量が大きいのが望ましい。第３の電極の対向する方向に関して上記微粒子の平均容量が変化しているのが望ましい。
これらのような構成にすることにより、上記第１の電極と第２の電極とを結ぶ方向に略垂直な方向へ電圧を印加したり、電流を流したりした場合に、その印加方向や電流方向によって、抵抗変化機能体の抵抗を変化することが容易になる。したがって、効率よく動作させることができるので、低消費電力化が可能となる。
一実施形態の抵抗変化機能体では、上記第１物質からなる物体は絶縁体であり、上記厚さ方向の上記絶縁体の膜厚は、２ｎｍ以上且つ５０ｎｍ未満であることを特徴とする。
このような構成にすることにより、上記絶縁体の膜厚が５０ｎｍ未満であるから、第３の電極に電圧を加えた時の効果が顕著になる。したがって、第３の電極に加える電圧を低くすることが可能となる。また上記膜厚が２ｎｍ以上であるから、上記微粒子から第３の電極へ意図せず電荷がトンネルしてしまったり、上記微粒子と第３の電極が短絡したりすることが抑制される。したがって、無駄なリーク電流を抑制でき、消費電力を低減できる。
別の局面では、この発明のメモリは、上記抵抗変化機能体を備えたメモリであって、
上記第１の電極と第２の電極がそれぞれ基板の表面に形成された拡散領域からなり、
上記第１物質からなる物体が上記基板の表面のうち上記拡散領域の間の領域に形成されていることを特徴とする。
上記第１の電極と第２の電極がそれぞれ基板の表面に形成された拡散領域からなり、
上記第１物質からなる物体が上記基板の表面のうち上記拡散領域の間の領域に形成されていることを特徴とする。
別の局面では、この発明のメモリは、上記抵抗変化機能体を備えたメモリであって、
上記第１の電極と第２の電極がそれぞれ半導体基板の表面に形成された拡散領域からなり、
上記第１物質からなる物体が上記半導体基板の表面のうち上記拡散領域の間の領域に形成され、
上記第３の電極が上記第１物質からなる物体上に設けられていることを特徴とする。
上記第１の電極と第２の電極がそれぞれ半導体基板の表面に形成された拡散領域からなり、
上記第１物質からなる物体が上記半導体基板の表面のうち上記拡散領域の間の領域に形成され、
上記第３の電極が上記第１物質からなる物体上に設けられていることを特徴とする。
また、一実施の形態のメモリでは、上記第１の電極と第２の電極は上記基板の一部を導電体物質に置き換えて形成されていることを特徴とする。
このような構成にすることにより、上記抵抗変化機能体をＭＯＳ型トランジスタのチャネル部分に組み込んだものに近い構造にすることが可能である。この場合、構造が論理トランジスタに近い構造のため、製造や回路設計が低コストで可能となる。また、論理回路に組み込むことも容易である。さらに上記抵抗機能体をメモリとして用いて、記憶回路を構成することができるので、論理回路と記憶回路の混載も容易となり、電子機器の小型が可能となる。
また、別の局面では、この発明のメモリは、上記抵抗変化機能体を備えたメモリであって、
上記第１の電極と第２の電極がそれぞれ基板上に形成された導電体からなり、
上記第１物質からなる物体が上記導電体の間に挟まれた領域に形成された絶縁体からなり、
上記第３の電極が上記絶縁体上に設けられていることを特徴とする。
上記第１の電極と第２の電極がそれぞれ基板上に形成された導電体からなり、
上記第１物質からなる物体が上記導電体の間に挟まれた領域に形成された絶縁体からなり、
上記第３の電極が上記絶縁体上に設けられていることを特徴とする。
このような構成にすることにより、上記抵抗変化機能体をソース、ドレイン、チャネルが欠如した積み上げ拡散層付きのＭＯＳ型トランジスタの絶縁膜部分に組み込んだものにほぼ等しいか近い構造を有する。
このような構成にすることにより、上記抵抗変化機能体をＴＦＴ（薄膜トランジスタ）の絶縁体部分に込み込んだものに近い構造にすることが可能である。この場合、構造が論理トランジスタに近い構造のため、製造や回路設計が低コストで可能となる。また、論理回路に組み込むことも容易である。さらに上記抵抗機能体をメモリとして用いて、記憶回路を構成することができるので、論理回路と記憶回路の混載も容易となり、電子機器の小型が可能となる。またガラス基板や有機物に形成することも可能となる。
一実施形態の抵抗変化機能体では、
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記第１物質は第２物質に対して電気的に障壁となり、
上記第１物質からなる物体に対して、上記第１の電極と第２の電極とが対向する方向に略垂直な方向から電圧を印加し得る第３の電極が隣接すると共に、
上記第１物質からなる物体を挟んで上記第３の電極に対向する位置に第４の電極を備え、
上記複数の微粒子は、上記第３の電極と第４の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置されていることを特徴とする。
第１の電極と第２の電極との間に挟まれた第１物質からなる物体と、
上記物体中に、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置された、第２物質からなる複数の微粒子を備え、
上記第１物質は第２物質に対して電気的に障壁となり、
上記第１物質からなる物体に対して、上記第１の電極と第２の電極とが対向する方向に略垂直な方向から電圧を印加し得る第３の電極が隣接すると共に、
上記第１物質からなる物体を挟んで上記第３の電極に対向する位置に第４の電極を備え、
上記複数の微粒子は、上記第３の電極と第４の電極との間に所定の電圧を印加した前後で、上記第１の電極と第２の電極との間の電気抵抗を変化させるように配置されていることを特徴とする。
別の局面では、この発明のメモリは、上記抵抗変化機能体が基板に対して垂直な方向に少なくとも２つ積層されていることを特徴とする。
このような構成にすることにより上記抵抗変化機能体が基板に対して垂直な方向に少なくとも２つ積層されて、３次元的に集積化されている。したがって、大幅な実効占有面積の縮小が可能であり、上記抵抗変化機能体をメモリ機能体として用いた場合にはメモリ容量の増大が可能となる。
なお、上述のメモリを行列状に配置してランダムアクセスメモリを構成しても良い。この場合、浮遊ゲート型メモリと異なり、構造が簡単になるので高集積化に適し、生産性に優れる。また、コンパクトで低電圧動作可能なランダムアクセスメモリを実現することができる。
この発明の抵抗変化機能体の製造方法は、上記抵抗変化機能体を製造する製造方法であって、
上記第１物質からなる物体中に上記微粒子を形成するための第２物質を負イオン注入法により注入する工程を含むことを特徴とする。
上記第１物質からなる物体中に上記微粒子を形成するための第２物質を負イオン注入法により注入する工程を含むことを特徴とする。
上記第１物質からなる物体は絶縁体であり、上記第２物質からなる微粒子は導電性微粒子であるのが望ましい。
このような方法により、一度の負イオン注入により上記導電性微粒子を形成することができる。したがって、抵抗変化機能体を生産性よく作製できる。
なお、物質中に導電性微粒子を形成する方法としては、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などで導電性物質を堆積し、熱処理を行って導電性微粒子にする方法や、導電性薄膜を堆積し、フォトリソグラフィやエッチングなどの微細加工技術を用いる方法が考えられる。しかしながら、イオン注入を用いる方がより好ましい。イオン注入によれば、物質中に導電性微粒子を一度の処理で短時間に高密度に形成できるとともに、上記物質の厚さ方向に導電性微粒子を分布させることも容易にできる。
したがって、物質中に導電性微粒子を抵抗変化が効果的に発現するような所定の密度（高密度）に形成することや、抵抗変化が発現するように上記絶縁体の厚さ方向に導電性微粒子を分布させることが容易で、生産性が良い。しかも、イオン注入によれば、導電性微粒子を形成するためにフォトリソグラフィやエッチングなどの微細加工技術を要しない。したがって、生産性に優れる。
また、このようにイオン注入によって上記絶縁体中に導電性微粒子を形成すれば、作製された抵抗変化機能体は、上記物質の厚さ方向に、上記導電性微粒子を構成する元素の濃度が高い領域に連なって上記元素の濃度が低い領域が存在する状態にすることが容易である。また、上記物質の厚さ方向に、上記導電性微粒子を構成する元素の密度が高い領域に連なって上記元素の密度が低い領域が存在する状態にすることが容易である。さらに、上記物質の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在する状態にすることが容易である。このような状態になれば、既述のように、抵抗変化機能体の特性が安定する。
また、上記導電性微粒子を形成するための物質を負イオン注入法により注入しているので、注入時に第１物質やそれを支持する基板が帯電するのを抑制できる。したがって、注入エネルギを正確に制御でき、注入位置のばらつきを抑制できる。また、帯電が抑制されるので、帯電によって上記第１物質が破壊して欠陥が生じるのを抑制できる。これらの結果、信頼性の高い抵抗変化機能体が形成される。
また、一実施の形態の抵抗変化機能体の製造方法では、上記第１の電極、上記絶縁体および上記第２の電極が、基板の表面に沿ってこの順に並ぶように形成する工程と、その絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法により注入する工程とを含むことを特徴とする。
また、一実施の形態の抵抗変化機能体の製造方法では、基板の表面に、上記絶縁体を形成し、その絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法により注入する工程と、上記絶縁体の両側に接するようにそれぞれ第１の電極、第２の電極を形成する工程とを含むことを特徴とする。
また、一実施の形態の抵抗変化機能体の製造方法では、更に上記絶縁体上に第３の電極を形成する工程とを含むことを特徴とする。
また、一実施の形態の抵抗変化機能体の製造方法では、上記抵抗変化機能体における第３の電極および第４の電極のうちの一方を形成する工程と、上記形成された一方の電極上に上記絶縁体を形成する工程と、上記絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法によって注入する工程を含んでいる。
上記構成によれば、上記第３の電極および第４の電極のうちの一方上に形成された絶縁体中に、上記導電性微粒子を形成するための物質がイオン注入によって注入される。したがって、上記第３，第４の電極間の電気抵抗がサイズ効果によって変化するように、上記導電性微粒子が絶縁体の厚さ方向に分布することになる。すなわち、一度のイオン注入によって、所望の機能を呈するような上記導電性微粒子が、短時間に生産性良く形成される。
また、一実施の形態の抵抗変化機能体の製造方法では、上記負イオン注入が終了した後に、水素シンタを行う工程を含んでいることを特徴とする。
この工程を行うことにより、界面準位等の微粒子以外の電荷トラップ要因が抑制されて動作特性が安定し、信頼性が向上する。
また、一実施の形態の抵抗変化機能体の製造方法では、上記負イオン注入が終了した後に、５００℃以上の温度で熱処理を行う工程を含んでいることを特徴とする。
この工程を行うことにより、上記絶縁体（第１物質）中の欠陥を減らすことができるため、電気特性が改善されて特性が安定化し、信頼性が向上する。
別の局面では、この発明のメモリは、上述の抵抗変化機能体を備える。
この発明のメモリでは、微粒子を用いた抵抗変化機能体を用いているため、従来に比してメモリを小型に構成される。上述の抵抗変化機能体は比較的低電圧で動作可能になる。
また、高い生産性を有し、リーク耐性に優れ、さらに微細化が可能な不揮発性メモリが得られる。
この発明の回路は、上述のメモリを有する。
この発明の回路によれば、上記メモリは微細化が容易であるので、回路の占有面積を縮小して、小型化が有効に行なえる。
また、上述の回路を備えた半導体装置では、占有面積の縮小が可能なセルを用いているため、従来に比して回路の占有面積を縮小することができ、小型に構成される。上述の抵抗変化機能体はメモリとして用いることができ、比較的低電圧で動作可能であるので、そのようなメモリを含むメモリ回路とロジック回路等との間で電源を共用でき、メモリ回路とロジック回路等との混載が容易になる。この結果、低消費電力化が可能になる。
この発明の電子機器は、上記メモリを備える。
この発明の電子機器によれば、上記メモリの占有面積が小さくてすむので、電子機器の小型化を図ることができる。
別の局面では、この発明の電子機器は、上記回路を備える。
この発明の電子機器によれば、上記回路の占有面積が小さくてすむので、電子機器の小型化を図ることができる。
この発明の電子機器では、上述の回路が小型に構成される結果、この機器を小型することが可能である。また、上述の回路が低消費電力であるので、この機器に搭載された電池の寿命が延びる。したがって、この電子機器は携帯の用途に適する。
別の局面では、この発明のメモリは、第１の電極と第２の電極との間に、絶縁体中に複数の導電性微粒子を含むメモリ機能体が挟まれている。そして、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化して、その電流の大小に応じて記憶状態が判別されるように、上記絶縁体中に上記導電性微粒子が分布していることを特徴とする。
ここで、「導電性微粒子」とは、微粒子自体が導電性を有するものを指す。したがって、「導電性微粒子」は金属または半導体からなるものを含み、さらには、導電性を有する限り、有機物質からなるものをも含む。また、「微粒子」とは粒径が１μｍ未満の粒子を指す。
メモリの「記憶状態」としては、例えば論理１に相当する書込状態と、論理０に相当する消去状態とが挙げられる。
この発明のメモリでは、メモリ機能体の絶縁体中に分布した複数の導電性微粒子のお蔭で、第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化する。つまり、第１の電極と第２の電極との間に所定の電圧（書込用または消去用）を印加して上記メモリ機能体を通して電流を流すことによって、或る導電性微粒子に１個乃至数個の電荷が蓄積され、その蓄積された電荷が電流経路中の電子に対してクーロン相互作用を及ぼす。したがって、導電性微粒子に蓄積された電荷の有無や多寡に応じて、上記メモリ機能体を通して流れる電流の大小が変化する。そして、第１の電極と第２の電極との間に所定の電圧（読出用）を印加したとき、上記メモリ機能体を通して流れる電流の大小に応じて記憶状態が判別される。このメモリでは、上記メモリ機能体を通して流れる電流の大小を、常温で比較的低電圧で電気的に制御して変化させることができる。したがって、このメモリは実用性がある。
一実施形態のメモリでは、上記絶縁体中に、４個の導電性微粒子が互いに隣り合い、かつ互いに離間している単位領域が複数存在する。そして、上記４個の導電性微粒子のうち第１、第２の微粒子がそれぞれ上記第１、第２の電極に対して最も近くに位置し、残りの第３、第４の微粒子がそれぞれ上記絶縁体の厚さ方向に関して上記第１の微粒子と第２の微粒子との間に位置している。ここで、この一実施形態の抵抗変化機能体は、上記第１の微粒子と第３の微粒子との間隔をｄ１３、上記第２の微粒子と第３の微粒子との間隔をｄ２３、上記第１の微粒子と第４の微粒子との間隔をｄ１４、上記第２の微粒子と第４の微粒子との間隔をｄ２４としたとき、ｄ１３＜ｄ１４かつｄ２３＜ｄ２４なる関係を満たすことを特徴とする。
この一実施形態のメモリでは、第１の電極と第２の電極との間に十分な電位差を与えた場合に、電流は主に、第１の微粒子と第３の微粒子と第２の微粒子とを介した経路を流れる。ここで、第４の微粒子に蓄積された電荷によって、第１の微粒子と第３の微粒子と第２の微粒子とを介した電流経路中の電子に対してクーロン相互作用を及ぼすことが可能になる。したがって、第４の微粒子に蓄積された電荷の有無や多寡に応じて、上記単位領域における電流の流れ易さ、つまり電流の大小を変化させることができる。このような単位領域が上記絶縁体中に複数存在する結果、マクロなレベルで上記メモリ機能体を通して流れる電流の大小を変化させることができる。
一実施形態のメモリは、上記第３の微粒子と第４の微粒子との間隔をｄ３４としたとき、ｄ１３＞ｄ３４かつｄ２３＞ｄ３４なる関係を満たすことを特徴とする。
この一実施形態のメモリでは、第４の微粒子は、第１、第２の微粒子に比して第３の微粒子に近い位置、つまり主な電流経路に比較的近い位置に存在する。したがって、第４の微粒子に電荷を出し入れし易くなる。また、第４の微粒子が第３の微粒子に近い位置に存在するので、第４の微粒子に蓄積される電荷の有無や多寡によって第３の微粒子のポテンシャルを変化させ易い。したがって、上記単位領域における電流の流れ易さ、つまり電流の大小を容易に変化させることができる。
一実施形態のメモリは、上記絶縁体中に、上記導電性微粒子として粒径が０．４ｎｍ以上４ｎｍ以下のものが存在することを特徴とする。
この一実施形態のメモリでは、上記絶縁体中に、上記導電性微粒子として粒径が０．４ｎｍ以上４ｎｍ以下のものが存在するので、上記メモリ機能体を通して流れる電流の大小を大きく変化させることができる。なお、導電性微粒子の粒径が大きすぎても小さすぎてもメモリ機能が低下する（詳しくは、後述する。）。
一実施形態のメモリは、上記絶縁体の厚さ方向に、上記導電性微粒子を構成する元素の濃度が高い領域に連なって上記元素の濃度が低い領域が存在することを特徴とする。
「絶縁体の厚さ方向」とは、層状に形成された絶縁体の、層が延びる方向（層方向）に対して垂直な方向を指す。
この一実施形態のメモリでは、上記導電性微粒子を構成する元素の濃度は一様ではなく、上記絶縁体の厚さ方向に、上記導電性微粒子を構成する元素の濃度が高い領域に連なって上記元素の濃度が低い領域が存在する。この場合、上記絶縁体の厚さ方向、つまり上記第１の電極と第２の電極とが対向する方向に関して、電流が過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、メモリの特性が安定する。
一実施形態のメモリは、上記絶縁体の厚さ方向に、上記導電性微粒子の密度が高い領域に連なって上記導電性微粒子の密度が低い領域が存在することを特徴とする。
この一実施形態のメモリでは、上記導電性微粒子の密度は一様ではなく、上記絶縁体の厚さ方向に、上記導電性微粒子の密度が高い領域に連なって上記導電性微粒子の密度が低い領域が存在する。この場合、上記絶縁体の厚さ方向、つまり上記第１の電極と第２の電極とが対向する方向に関して、電流の流れ易さが過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、メモリの特性が安定する。
一実施形態のメモリは、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在することを特徴とする。
この一実施形態のメモリでは、上記導電性微粒子のサイズは一様ではなく、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在する。この場合、上記絶縁体の厚さ方向、つまり上記第１の電極と第２の電極とが対向する方向に関して、電流の流れ易さが過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、メモリの特性が安定する。
上記絶縁体はシリコン酸化物からなり、また、上記導電性微粒子は半導体または金属からなるのが望ましい。この場合、このメモリは、半導体産業で用いられている既存の装置を用いて作製可能である。
一実施形態のメモリは、上記メモリ機能体に流れる電流の向きを定めるように、整流作用を有する整流機能体が上記メモリ機能体と電気的に直列に接続されていることを特徴とする。
この一実施形態のメモリでは、整流機能体によって、上記メモリ機能体に流れる電流の向きが一方向に限定される。これにより、上記メモリ機能体をそれぞれ含む複数のメモリセルを行列状に配置し、それらの中から特定のメモリセルを選択して動作させようとする場合に、非選択のメモリセルに無用な電流が流れるのを上記整流機能体によって阻止できる。したがって、メモリセルの選択が容易になる。
また、上記整流機能体はショットキー接合を有するのが望ましい。このショットキー接合は金属と半導体の接合で作製され得る。したがって、既存の半導体装置で容易に製造可能であり、生産性に優れる。
また、上記整流機能体はＰＮ接合を有するのが望ましい。このＰＮ接合は半導体を用いて作製され得る。したがって、既存の半導体装置で容易に製造可能であり、生産性に優れる。また、Ｐ型半導体とＮ型半導体の濃度を調整することにより接合の特性を容易に変えることが可能であるので、汎用性に優れる。
また、上記整流機能体は整流作用を有する接合を備え、この接合を構成する物質の少なくとも一方は連続粒界シリコンであるのが望ましい。この場合、上記接合を形成するためには、エピタキシャル成長のような高温を必要としない。また通常の多結晶シリコンよりも結晶性がよいので、移動度が高く高速動作が可能となる。
一実施形態のメモリは、上記メモリ機能体を選択するための選択トランジスタが上記メモリ機能体と電気的に直列に接続されていることを特徴とする。
この一実施形態のメモリでは、選択トランジスタをＯＮ（オン）またはＯＦＦ（オフ）することによって、メモリセルを選択しまたは非選択にすることができる。また、選択トランジスタをＯＦＦすることによってメモリ機能体を通して電流が流れるのを防ぐことができるので、メモリ機能体の電流の流れ易さが変化するのを防ぐことができる。したがって、長時間安定したメモリ機能を維持することができる。
一実施形態のメモリは、上記第１の電極と第２の電極との間に、上記メモリ機能体の絶縁膜を破壊する電圧を加えるための装置を備える。このメモリは、上記メモリ機能体の絶縁膜を破壊することによって、いわゆるヒューズメモリとして用いられる。このメモリでは、微粒子を含まない絶縁膜をヒューズとして用いた従来のヒューズメモリと異なり、低電圧で書き込み可能になる。
なお、上述のメモリを行列状に配置してランダムアクセスメモリを構成しても良い。この場合、浮遊ゲート型メモリと異なり、構造が簡単になるので高集積化に適し、生産性に優れる。
別の局面では、この発明のメモリは、上述のメモリ機能体を含むメモリセルを少なくとも２つ備え、上記２つのメモリセルのメモリ機能体をなす絶縁体は一体に連続して形成されている。そして、上記２つのメモリセルのうち一方のメモリセルの一方の電極と、他方のメモリセルの一方の電極とは互いに電気的に接続されており、上記一方のメモリセルの他方の電極と、上記他方のメモリセルの他方の電極とは互いに電気的に分離されている。
この発明のメモリでは、上記２つのメモリセルのメモリ機能体をなす絶縁体は一体に連続して形成されている。また、上記２つのメモリセルのうち一方のメモリセルの一方の電極と、他方のメモリセルの一方の電極とは互いに電気的に接続されている。したがって、別個に形成する場合に比べ分離領域を形成しなくてもよいため、占有面積を縮小することが可能となる。なお、上記一方のメモリセルの他方の電極と、上記他方のメモリセルの他方の電極とは互いに電気的に分離されているので、上記２つのメモリセルは互いに独立に動作することが可能である。
さらに別の局面では、この発明のメモリは、上述のメモリ機能体と、上記メモリ機能体を選択するための選択トランジスタと、上記メモリ機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルを少なくとも５つ備える。上記各メモリセルは列方向に延びるビットラインとソースラインとの間に接続され、上記各メモリセルの選択トランジスタは行方向に延びるワードラインによって制御されるようになっている。上記５つのメモリセルのうち第１のセルに対して、行方向に隣り合って第２および第４のセルが配置されるとともに、列方向に隣り合って第３および第５のセルが配置されている。第１のセルと第２のセルについてビットラインは共通、ワードラインは共通、かつソースラインは非共通である。第１のセルと第３のセルについてビットラインは共通、ソースラインは共通、かつワードラインは非共通である。第１のセルと第４のセルについてソースラインは共通、ワードラインは共通、かつビットラインは非共通である。そして、第１のセルと第５のセルについてワードラインは共通、第１のセルのソースラインと第５のセルのビットラインは共通、かつ第１のセルのビットラインと第５のセルのソースラインは共通である。
この発明のメモリでは、ワードライン、ビットライン、ソースラインを大幅に共用することができ、配線を削減することができる。したがって、占有面積の削減が可能となる。
一実施形態のメモリは、上記メモリ機能体が基板に対して垂直な方向に少なくとも２つ積層されていることを特徴とする。
この一実施形態のメモリでは、上記メモリ機能体が基板に対して垂直な方向に少なくとも２つ積層されて、３次元的に集積化されている。したがって、大幅な実効占有面積の縮小が可能であり、メモリ容量の増大が可能となる。
さらに、上記メモリ機能体を含むメモリセルが上記基板に対して平行な方向に少なくとも２つ配置され、上記基板に対して平行な方向に隣り合うメモリセルのメモリ機能体をなす絶縁体は一体に連続して形成されているのが望ましい。この場合、メモリ機能体をセル毎に分離する工程が省けるので、生産性が向上する。
また、上記メモリ機能体とこのメモリ機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルが、上記基板に対して平行な方向に少なくとも２つ配置され、上記基板に対して平行な方向に隣り合うメモリセルのメモリ機能体をなす絶縁体および／または整流機能体は一体に連続して形成されているのが望ましい。この場合、メモリ機能体をセル毎に分離する工程および／または整流機能体をセル毎に分離する工程が省けるので、生産性が向上する。
この発明の半導体装置は、上述のメモリを有するメモリ回路を備える。
この発明の半導体装置では、占有面積の縮小が可能なメモリセルを用いているため、従来に比してメモリ回路の占有面積を縮小することができ、小型に構成される。上述のメモリは比較的低電圧で動作可能であるので、そのようなメモリを含むメモリ回路とロジック回路等との間で電源を共用でき、メモリ回路とロジック回路等との混載が容易になる。この結果、低消費電力化が可能になる。
この発明の電子機器は、上述の半導体装置を備える。
この発明の電子機器では、上述の半導体装置が小型に構成される結果、この機器を小型することが可能である。また、上述の半導体装置が低消費電力であるので、この機器に搭載された電池の寿命が延びる。したがって、この電子機器は携帯の用途に適する。
また、この発明のメモリの製造方法は、上述のメモリを製造するために、上記第１の電極または第２の電極の一方の上に上記絶縁体を形成する工程と、その絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法により注入する工程とを含むことを特徴とする。この後、上記絶縁体上に他方の電極を形成する。
この発明のメモリの製造方法によれば、作製されたメモリについて、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化するように、一度のイオン注入によって上記絶縁体中に導電性微粒子を所定の密度（高密度）に形成するとともに、上記絶縁体の厚さ方向に導電性微粒子を分布させることができる。したがって、メモリを生産性良く作製できる。
なお、絶縁体中に導電性微粒子を形成する方法としては、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などで導電性物質を堆積し、熱処理を行って導電性微粒子にする方法や、導電性薄膜を堆積し、フォトリソグラフィやエッチングなどの微細加工技術を用いる方法が考えられる。しかしながら、これらの方法では、絶縁体中に導電性微粒子をクーロンブロッケイド効果が発現するような所定の密度（高密度）に形成することが困難である。また、導電性微粒子を一度の処理で一平面上にしか形成できないため、クーロンブロッケイド効果が発現するように上記絶縁体の厚さ方向に導電性微粒子を分布させるためには、何度も処理を繰り返す必要があり、生産性が良くない。これに対して、イオン注入によれば、絶縁体中に導電性微粒子を一度の処理で短時間に高密度に形成できるとともに、上記絶縁体の厚さ方向に導電性微粒子を分布させることができる。しかも、イオン注入によれば、導電性微粒子を形成するためにフォトリソグラフィやエッチングなどの微細加工技術を要しない。したがって、生産性に優れる。
また、このようにイオン注入によって上記絶縁体中に導電性微粒子を形成すれば、作製されたメモリのメモリ機能体は、上記絶縁体の厚さ方向に、上記導電性微粒子を構成する元素の濃度が高い領域に連なって上記元素の濃度が低い領域が存在する状態になる。また、上記絶縁体の厚さ方向に、上記導電性微粒子の密度が高い領域に連なって上記導電性微粒子の密度が低い領域が存在する状態になる。さらに、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在する状態になる。このような状態になれば、既述のように、メモリの特性が安定する。
また、上記絶縁体中に導電性微粒子を形成するための物質を負イオン注入法により注入しているので、注入時に上記絶縁体やそれを支持する基板が帯電するのを抑制できる。したがって、注入エネルギを正確に制御でき、注入ばらつきを抑制できる。また、帯電が抑制されるので、帯電によって上記絶縁体が破壊して欠陥が生じるのを抑制できる。これらの結果、作製されたメモリの信頼性が向上する。
別の局面では、この発明のメモリは、第１の電極と第２の電極との間に、絶縁体中に複数の導電性微粒子を含むメモリ機能体が挟まれている。上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化して、その電流の大小に応じて記憶状態が判別されるように、上記絶縁体中に上記導電性微粒子が分布している。そして、上記メモリ機能体に対して、上記第１の電極と第２の電極とが対向する方向に垂直な方向から電圧を印加し得る第３の電極が隣接していることを特徴とする。
ここで、「導電性微粒子」とは、微粒子自体が導電性を有するものを指す。したがって、「導電性微粒子」は金属または半導体からなるものを含み、さらには、導電性を有する限り、有機物質からなるものをも含む。また、「微粒子」とは粒径が１μｍ未満の粒子を指す。
メモリの「記憶状態」としては、例えば論理１に相当する書込状態と、論理０に相当する消去状態とが挙げられる。
上記メモリ機能体に対して第３の電極が「隣接」するとは、直接接する場合と、絶縁膜を介して接する場合とを含む。
この発明のメモリでは、メモリ機能体の絶縁体中に分布した複数の導電性微粒子のお蔭で、第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化する。つまり、第１の電極と第２の電極との間に所定の電圧（書込用または消去用）を印加して上記メモリ機能体を通して電流を流すことによって、或る導電性微粒子に１個乃至数個の電荷が蓄積され、その蓄積された電荷が電流経路中の電子に対してクーロン相互作用を及ぼす。したがって、導電性微粒子に蓄積された電荷の有無や多寡に応じて、上記メモリ機能体を通して流れる電流の大小が変化する。そして、第１の電極と第２の電極との間に所定の電圧（読出用）を印加したとき、上記メモリ機能体を通して流れる電流の大小に応じて記憶状態が判別される。このメモリでは、上記メモリ機能体を通して流れる電流の大小を、常温で比較的低電圧で電気的に制御して変化させることができる。したがって、このメモリは実用性がある。
しかも、本発明者が実験したところ、第３の電極によって、上記メモリ機能体に対して、上記第１の電極と第２の電極とが対向する方向に垂直な方向から電圧を印加すれば、上記メモリ機能体を通して流れる電流の大小がさらに大きく変化することが分かった。つまり、メモリウィンドウ（ヒステリシス）の幅が増大して、メモリ機能が向上する。したがって、記憶状態を読み出すときの読出しエラーが減少して、メモリの信頼性が向上する。
一実施形態のメモリは、上記絶縁体中に、上記導電性微粒子として粒径が０．４ｎｍ以上４ｎｍ以下のものが存在することを特徴とする。
この一実施形態のメモリでは、上記絶縁体中に、上記導電性微粒子として粒径が０．４ｎｍ以上４ｎｍ以下のものが存在するので、上記メモリ機能体を通して流れる電流の大小を大きく変化させることができる。なお、導電性微粒子の粒径が大きすぎても小さすぎてもメモリ機能が低下する（詳しくは、後述する。）。
一実施形態のメモリは、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在することを特徴とする。
「絶縁体の厚さ方向」とは、層状に形成された絶縁体の、層が延びる方向（層方向）に対して垂直な方向を指す。
この一実施形態のメモリでは、上記導電性微粒子のサイズは一様ではなく、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在する。この場合、上記メモリ機能体を通して、電流の流れ易さが過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、メモリの特性が安定する。
一実施形態のメモリは、上記第１の電極と第２の電極がそれぞれ半導体基板の表面に形成された拡散領域からなる。上記メモリ機能体が上記半導体基板の表面のうち上記拡散領域の間の領域に形成されている。さらに、上記第３の電極が上記メモリ機能体上に設けられている。
この一実施形態メモリは、上記メモリ機能体をＭＯＳ型トランジスタのチャネル部分に組み込まんだのに略等しい構造を持つ。この場合、構造が論理トランジスタとよく似ているため、製造が容易である。また論理回路との混載も容易になる。
一実施形態のメモリは、上記第１の電極と第２の電極がそれぞれ基板上に形成された導電体からなる。上記メモリ機能体が上記導電体の間に挟まれた領域に形成されている。さらに、上記第３の電極が上記メモリ機能体上に設けられている。
この一実施形態メモリは、上記メモリ機能体を、ソース・ドレイン・チャネルが欠如した積み上げ拡散層付ＭＯＳ型トランジスタの絶縁膜部分に組み込んだのに略等しい構造を持つ。この場合、構造が論理トランジスタとよく似ているため、製造が容易である。また論理回路との混載も容易になる。また、ガラス基板上に形成することも可能である。
なお、上述のメモリを行列状に配置してランダムアクセスメモリを構成しても良い。この場合、浮遊ゲート型メモリと異なり、構造が簡単になるので高集積化に適し、生産性に優れる。また、コンパクトで低電圧動作可能なランダムアクセスメモリを実現することができる。
一実施形態のメモリは、上記メモリ機能体が基板に対して垂直な方向に少なくとも２つ積層されていることを特徴とする。
この一実施形態のメモリでは、上記メモリ機能体が基板に対して垂直な方向に少なくとも２つ積層されて、３次元的に集積化されている。したがって、大幅な実効占有面積の縮小が可能であり、メモリ容量の増大が可能となる。
この発明の半導体装置は、上述のメモリを備える。
この発明の半導体装置では、占有面積の縮小が可能なメモリセルを用いているため、従来に比してメモリ回路の占有面積を縮小することができ、小型に構成される。上述のメモリは比較的低電圧で動作可能であるので、そのようなメモリを含むメモリ回路とロジック回路等との間で電源を共用でき、メモリ回路とロジック回路等との混載が容易になる。この結果、低消費電力化が可能になる。
この発明の電子機器は、上述の半導体装置を備える。
この発明の電子機器では、上述の半導体装置が小型に構成される結果、この機器を小型することが可能である。また、上述の半導体装置が低消費電力であるので、この機器に搭載された電池の寿命が延びる。したがって、この電子機器は携帯の用途に適する。
また、この発明のメモリの製造方法は、上述のメモリを製造するメモリの製造方法であって、上記第１の電極、上記絶縁体および上記第２の電極が、基板の表面に沿ってこの順に並ぶように形成する工程と、その絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法により注入して上記メモリ絶縁体を形成する工程と、上記メモリ絶縁体上に第３の電極を形成する工程とを含むことを特徴とする。
または、この発明のメモリの製造方法は、上述のメモリを製造するメモリの製造方法であって、基板の表面に、上記絶縁体を形成し、その絶縁体中に上記導電性微粒子を形成するための物質を負イオン注入法により注入して上記メモリ絶縁体を形成する工程と、上記メモリ絶縁体の上に第３の電極を形成するとともに、上記メモリ絶縁体の両側に接するようにそれぞれ第１の電極、第２の電極を形成する工程とを含むことを特徴とする。
この発明のメモリの製造方法によれば、作製されたメモリについて、上記第１の電極と第２の電極との間に所定の電圧を印加した前後で、上記メモリ機能体を通して流れる電流の大小がクーロンブロッケイド効果によって変化するように、一度のイオン注入によって上記絶縁体中に導電性微粒子を所定の密度（高密度）に形成するとともに、上記絶縁体の厚さ方向に導電性微粒子を分布させることができる。したがって、メモリを生産性良く作製できる。
なお、絶縁体中に導電性微粒子を形成する方法としては、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などで導電性物質を堆積し、熱処理を行って導電性微粒子にする方法や、導電性薄膜を堆積し、フォトリソグラフィやエッチングなどの微細加工技術を用いる方法が考えられる。しかしながら、これらの方法では、絶縁体中に導電性微粒子をクーロンブロッケイド効果が発現するような所定の密度（高密度）に形成することが困難である。また、導電性微粒子を一度の処理で一平面上にしか形成できないため、クーロンブロッケイド効果が発現するように上記絶縁体の厚さ方向に導電性微粒子を分布させるためには、何度も処理を繰り返す必要があり、生産性が良くない。これに対して、イオン注入によれば、絶縁体中に導電性微粒子を一度の処理で短時間に高密度に形成できるとともに、上記絶縁体の厚さ方向に導電性微粒子を分布させることができる。しかも、イオン注入によれば、導電性微粒子を形成するためにフォトリソグラフィやエッチングなどの微細加工技術を要しない。したがって、生産性に優れる。
また、このようにイオン注入によって上記絶縁体中に導電性微粒子を形成すれば、作製されたメモリのメモリ機能体は、上記絶縁体の厚さ方向に、上記導電性微粒子を構成する元素の濃度が高い領域に連なって上記元素の濃度が低い領域が存在する状態になる。また、上記絶縁体の厚さ方向に、上記導電性微粒子の密度が高い領域に連なって上記導電性微粒子の密度が低い領域が存在する状態になる。さらに、上記絶縁体の厚さ方向に、上記導電性微粒子のサイズが大きい領域に連なって上記導電性微粒子のサイズが小さい領域が存在する状態になる。このような状態になれば、既述のように、メモリの特性が安定する。
また、上記絶縁体中に導電性微粒子を形成するための物質を負イオン注入法により注入しているので、注入時に上記絶縁体やそれを支持する基板が帯電するのを抑制できる。したがって、注入エネルギを正確に制御でき、注入ばらつきを抑制できる。また、帯電が抑制されるので、帯電によって上記絶縁体が破壊して欠陥が生じるのを抑制できる。これらの結果、作製されたメモリの信頼性が向上する。
図１は本発明の一実施形態の抵抗変化機能体１００の概略断面構造を示している。この抵抗変化機能体１００は、第１の電極１１１と第２の電極１１２との間に挟まれた絶縁体１０１中に、上記第１、第２の電極１１１，１１２間の電気抵抗が変化するように設けられたナノメートルサイズの複数の導電性微粒子１０２を含んでいる。この微粒子１０２を含んだ絶縁体１０１を微粒子含有体１１３と呼ぶ。
なお本発明による抵抗変化機能体は、メモリ機能体として用いることもできるので、適宜、メモリ機能体と呼ぶことがある。
この抵抗変化機能体１００は、図３（関連する図３Ａ〜図３Ｄを総称して図３と呼ぶ。他の図でも同様。）に示す工程にしたがって次のようにして作製されている。
この例では、半導体産業で用いられている既存の装置を用いて作製できるように、基板３００としてシリコン基板、絶縁体１０１の材料としてシリコン酸化膜、導電性微粒子１０２の材料として銀を用いるものとする。
ｉ） まず図３Ａに示すように、シリコン基板３００の表面に熱酸化工程により絶縁体としてシリコン酸化物１０１を形成する。この例では、形成されたシリコン酸化物１０１の膜厚は約５０ｎｍであった。なお、本実施の形態ではシリコン基板３００は第２の電極１１２として用いられる。このような工程であれば工程数が少なくて済む。
ii） 次に図３Ｂに示すように、シリコン酸化膜１０１中に銀３０３を負イオン注入法により導入する。
ここで、注入エネルギは、あまりに高すぎると、注入される銀の分布が広がりすぎて数百ｎｍ以下の薄膜１０１への注入に相応しくなく、また膜１０１へダメージを与えて欠陥を生じてしまう。このため、注入エネルギは、１００ｋｅＶ未満、より好ましくは５０ｋｅＶ未満に設定するのが好ましい。
また、注入ドーズ量は、あまりに多いと、微粒子の粒径が大きくなりすぎ、また膜１０１へのダメージも多くなる一方、少なすぎると微粒子密度が小さくなりすぎてしまう。このため、注入ドーズ量は、１×１０12／ｃｍ2より多く、かつ１×１０20／ｃｍ2より少なく設定するのが好ましく、例えば１×１０13／ｃｍ2より多く、かつ１×１０17／ｃｍ2より少なく設定するのが、より好ましい。
この例では、注入エネルギは約３０ｋｅＶ、ドーズ量は約１×１０15／ｃｍ2に設定した。最も好ましい設定量は材質や膜厚、狙いとする粒径や密度などで異なるが、注入濃度が０．１％未満だと形成される微粒子の大きさが小さすぎたり、密度が低すぎたり、あるいは形成に時間がかかり過ぎたりし、注入濃度が２０％を越えると形成される微粒子の大きさが大きすぎたり、密度が高すぎたりするので、おおむね注入濃度が０．１％〜２０％になるような値に設定するのが好ましい。この例では最も濃度が高いところでおおよそ１％程度になるように設定した。
また、上述のように、この例では、イオン注入法として負イオン注入法を採用している。負イオンを用いて注入した場合、正イオンの場合のように注入を受ける材料（この例ではシリコン酸化膜１０１）の表面電位が正イオンの加速電圧近くまで上昇することなく、数ボルト程度の非常に低い値に収まる。すなわち、正イオン注入の場合は、正の電荷のイオンが材料表面に入射し、負の電荷の二次電子が放出されるため材料表面は正に帯電する一方であり、最終的に正イオンの加速電圧まで上昇する。これに対して、負イオン注入の場合は、負の電荷のイオンが入射し負の電荷の二次電子が放出し、表面電位は±数ボルト程度に収まる。したがって、正イオン注入に比べ実効的な加速電圧の変動が少なくなるため、注入深さのばらつきを抑制することが可能となる。また、注入を受けるシリコン酸化膜１０１やそれを支持する基板３００が殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することが可能となる。
iii） 次に、熱処理を行って、注入元素（この例では銀）を凝集または拡散させる。これにより、図３Ｃに示すように、シリコン酸化膜１０１中に銀からなる所定の粒径の微粒子１０２を抵抗変化効果が起こるような所定の密度に形成するとともに、本実施例ではシリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２に微粒子１０２を分布させることもできる。また、イオン注入時に発生した欠陥を修復する。
この熱処理の温度は、低すぎると効果がないが、あまりに高温であると注入元素が拡散、溶融するため、微粒子を形成できない。したがって、熱処理の温度は、２００℃より高く、かつ注入元素の融点未満に設定するのが好ましい。また、熱処理の時間は、一定温度であっても長くすればその温度での効果は増大するが、あまりに長いと、粒径が過度に大きくなる場合や、注入元素が微粒子を形成すべき領域外まで拡散する場合がある。このため、熱処理時間は、２４時間より短く設定するのが好ましい。
例えば通常の熱処理炉を用いる場合は、アルゴンや窒素等の不活性雰囲気中で、熱処理の温度を３００℃〜９００℃の範囲内に設定するのが好ましい。この例では、アサヒ理化製作所製のセラミクス電気管状炉を用い、アルゴン雰囲気中で、約７００℃の温度で約１時間の熱処理を行った。
iv） この後、図３Ｄに示すように、この微粒子１０２を含んだシリコン酸化膜１０１上に、第１の電極１１１を形成する。
この第１の電極１１１の材料は、金属または半導体、さらには、導電性を有する限り、有機物質であっても良い。第１の電極１１１を形成する方法としては、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などを採用できる。
この例では、蒸着によって、第１の電極１１１としてＡl膜を形成した。
このようにして作製した抵抗変化機能体１００の、微粒子１０２を含んだシリコン酸化膜１０１、つまり微粒子含有体１１３を断面ＴＥＭ観察によって調べた。その結果、図１Ａに示すように、イオン注入された銀が凝集して、粒径が約３ｎｍ程度以下のナノメートルサイズの微粒子１０２となっていることが分かった。また、設定した注入エネルギ（銀イオンの加速エネルギ）から予想される深さを中心として、シリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２に微粒子１０２を分布させることができた。なお、厚さ方向Ｖ１，Ｖ２に関する微粒子１０２の分布については、後に詳述する。
このようにイオン注入によれば、絶縁体１０１中に導電性微粒子１０２を一度の処理で短時間に高密度に形成できるとともに、絶縁体１０１の厚さ方向Ｖ１，Ｖ２に導電性微粒子１０２を分布させることができる。しかも、イオン注入によれば、導電性微粒子１０２を形成するためにフォトリソグラフィやエッチングなどの微細加工技術を要しない。したがって、生産性に優れる。
また、この例では、絶縁体１０１中に導電性微粒子１０２を形成するための物質を負イオン注入法により注入しているので、注入時に上記絶縁体１０１やそれを支持する基板が帯電するのを抑制できる。したがって、注入エネルギを正確に制御でき、注入ばらつきを抑制できる。また、帯電が抑制されるので、帯電によって絶縁体１０１が破壊して欠陥が生じるのを抑制できる。これらの結果、抵抗変化機能体１００の信頼性を向上させることができる。
図２は、上述の方法で作製した抵抗変化機能体１００の常温（２５℃）における電流対電圧（Ｉ−Ｖ）特性のグラフを示している。
この特性は、第２の電極１１２（シリコン基板３００）を接地し、第１の電極１１１に電圧を印加して、第１の電極１１１に流れる電流を観測したものである。まず電圧を高い方から低い方へ連続的に変化させると、図２中に矢印Ｓ１で示すように、クーロンブロッケイド効果特有の階段状の変化を示しながら、電流が減少した。続いて、折り返し、電圧を高い方へ連続的に変化させると、図２中に矢印Ｓ２で示すように、クーロンブロッケイド効果特有の階段状の変化を示しながら、電流が増加した。図２から分かるように、この電流対電圧（Ｉ−Ｖ）特性にはヒステリシスも現れている。
第１の電極１１１と第２の電極１１２との間に十分な電位差を与えた場合、電流は主に、ほぼ直線上に配置された一連の微粒子を介した経路を流れる。ここで、その他の微粒子に１個乃至数個の電荷が蓄積され、その蓄積された電荷によって、前記一連の微粒子を介した電流経路中の電子に対してクーロン相互作用が及ぼされる。
前記その他の微粒子に蓄積される電荷の有無や多寡によって前記一連の微粒子の少なくとも一個のポテンシャルを変化させる。したがって、電流の流れ易さ、つまり電気抵抗を容易に階段状に変化させることができる。
この理由を、図１Ｃを用いて次に詳しく考察する。図１Ｃは、図１Ｂに示した微粒子含有体１１３のうち、４個の導電性微粒子１０２を含む単位領域１１４を拡大して模式的に表している。この単位領域１１４には、４個の導電性微粒子１０２が互いに隣り合い、かつ互いに離間した状態で含まれている。４個の導電性微粒子１０２のうち第１の微粒子１２１が第１の電極１１１に対して最も近くに位置し、第２の微粒子１２２が第２の電極１１２に対して最も近くに位置する。残りの第３の微粒子１２３、第４の微粒子１２４は、第１の電極１１１と第２の電極１１２とが対向する方向（図において上下方向であり、絶縁体１０１の厚さ方向に相当する。）に関して、それぞれ第１の微粒子１２１と第２の微粒子１２２との間に位置している。
ここで、第１の微粒子１２１と第３の微粒子１２３との間隔をｄ１３、第２の微粒子１２２と第３の微粒子１２３との間隔をｄ２３、第１の微粒子１２１と第４の微粒子１２４との間隔をｄ１４、第２の微粒子１２２と第４の微粒子１２４との間隔をｄ２４とする。このとき、ｄ１３＜ｄ１４かつｄ２３＜ｄ２４なる関係が満たされている。また、第３の微粒子１２３と第４の微粒子１２４との間隔をｄ３４としたとき、ｄ１３＞ｄ３４かつｄ２３＞ｄ３４なる関係が満たされている。
第１の電極１１１と第２の電極１１２との間に十分な電位差を与えた場合、この単位領域１１４では、電流は主に、ほぼ直線上に配置された第１の微粒子１２１と第３の微粒子１２３と第２の微粒子１２２とを介した経路を流れる。ここで、第４の微粒子１２４に１個乃至数個の電荷が蓄積され、その蓄積された電荷によって、第１の微粒子１２１と第３の微粒子１２３と第２の微粒子１２２とを介した電流経路中の電子に対してクーロン相互作用が及ぼされる。
しかも、第４の微粒子１２４は、第１、第２の微粒子１２２に比して第３の微粒子１２３に近い位置、つまり主な電流経路から少しだけ横方向に離れた比較的近い位置に存在する。したがって、第４の微粒子１２４に電荷を出し入れし易くなる。また、第４の微粒子１２４が第３の微粒子１２３に近い位置に存在するので、第４の微粒子１２４に蓄積される電荷の有無や多寡によって第３の微粒子１２３のポテンシャルを変化させ易い。したがって、単位領域１１４における電流の流れ易さ、つまり電気抵抗を容易に階段状に変化させることができる。
このような単位領域１１４が絶縁体１０１中に複数存在する結果、マクロなレベルで第１、第２の電極１１１，１１２間の電気抵抗が階段状に変化したと思われる。また、図２の電流対電圧（Ｉ−Ｖ）特性で、電圧を低くするとき（Ｓ１）と高くするとき（Ｓ２）との間で各単位領域１１４で第３の微粒子１２３のポテンシャルが変化した結果、ヒステリシスが現れたと思われる。
なお、第３の微粒子１２３と第４の微粒子１２４との間隔ｄ３４が大きすぎると、電流経路に与えるクーロン相互作用は極めて弱いものとなり、実質的に無視できる程度となる。ｄ１３＞ｄ３４かつｄ２３＞ｄ３４の場合、微粒子１２４に捕獲された電子による電流経路になっている微粒子への影響は大きいと推定され、ヒステリシスの増大が見込まれる。
また、ヒステリシスの発生原因は、微粒子群の中で極微小な粒径の微粒子が電流の影響により拡散消滅、または凝集大型化した結果、クーロンエネルギが変動したためとも考えられる。その他、ジュール熱による熱エネルギにより、微粒子から電子が放出された結果、クーロンエネルギが変動したためとも考えられる。
この抵抗変化機能体１００は、ヒステリシス効果を利用して、電流の大小を読み出すことで２値データを判別し、メモリとして使用することが可能である。また、本発明の抵抗変化機能体は、電子の捕獲をするため電荷保持機能体と言い換えることもできる。
なお、本抵抗変化機能体１００の第１、第２の電極１１１，１１２間に過剰な電圧を印加した場合、電流値が著しく増大した。これは絶縁体１０１中に含まれる微粒子１０２が変化したため、あるいは微粒子１０２，１０２間の絶縁体１０１が絶縁破壊をおこしたためと思われる。ただし、微粒子１０２，１０２間の絶縁体１０１はトンネル障壁であるので絶縁破壊をおこしにくいことから、ジュール熱により微粒子１０２が拡散または凝集したか、電流によるマイグレーションため微粒子１０２の状態が変化した可能性が高いと思われる。
また、通常の絶縁膜等の絶縁破壊を利用するヒューズメモリでは、その絶縁膜等を絶縁破壊させるために高電圧を必要とする。これに対して、微粒子含有体１１３を利用する本抵抗変化機能体１００では、微粒子１０２，１０２間の実質的な絶縁膜厚は薄く、また微粒子１０２，１０２間はトンネル可能な絶縁膜厚が大部分であるから、従来のヒューズメモリに比べて低電圧で書き込み動作が可能になる。したがって、本抵抗変化機能体１００は、低電圧で使用できるヒューズメモリとして用いることも可能である。
この例では、作製した微粒子１０２の粒径は、ＴＥＭ観察の範囲においてほぼ３ｎｍ以下であった。なお、同様の方法を用いて微粒子の粒径がほぼ６ｎｍ以下、ほぼ１０ｎｍ以下の試料も作製した。そのような試料のＩ−Ｖ特性を測定したところ、微粒子の粒径が大きくなるにつれて、Ｉ−Ｖ特性のグラフにおける階段形状やヒステリシスは小さくなり、室温よりも低温であっても、不明瞭になる傾向が観測された。したがって、ヒステリシスを得るために要求される微粒子１０２の粒径は１１ｎｍ以下、好ましくは７ｎｍ以下、より望ましくは４ｎｍ以下であることがわかった。
一方、熱処理温度を上げることによって微粒子１０２の粒径をさらに縮小し、ＴＥＭ観察の範囲においてほぼ１ｎｍに満たない粒径で、０．４ｎｍ未満の微粒子が多数を占めるような試料も作製した。そのような試料のＩ−Ｖ特性を測定したところ、Ｉ−Ｖ特性グラフにおける階段形状やヒステリシスは室温では明確には観測できなくなった。この理由は、銀イオンが絶縁膜全体に拡散したことによって、絶縁膜１０１の電気的な絶縁性が低下したためだと推測される。このときのイオン注入濃度は１×１０15ｉｏｎｓ／ｃｍ2であり、絶縁膜１０１の膜厚は約５０ｎｍであった。したがって体積濃度は約２×１０20ｉｏｎｓ／ｃｍ3となる。
この結果、微粒子１０２の粒径が０．２ｎｍ以上であることが好ましく、さらには０．４ｎｍ以上であることが好ましく、１ｎｍ程度がより好ましい。さらに微粒子が存在しない、または粒径が０．４ｎｍ未満の個所での濃度は約２×１０20ｉｏｎｓ／ｃｍ3以下であることが好ましいことがわかった。
なお、既述のように、好ましくはクーロンブロッケイド効果を用いることが望まれる。クーロンブロッケイド効果が顕著になるには、微粒子１０２の容量を考えた場合、電荷を離脱させるために必要なエネルギが周囲温度による熱エネルギと比較して十分大きくなければならない。そのためには微粒子１０２を完全導体球と仮定したとき微粒子１０２の半径は０．５ｎｍ〜１ｎｍ程度であろうと推定される。なお、微粒子１０２の粒径が小さくなるにつれてクーロンブロッケイド効果自体は顕著になるが、微粒子１０２の粒径が小さすぎると第１、第２の電極１１１，１１２間に高電圧が必要となるため、デバイス応用の観点からは好ましくない。
また、シリコン酸化膜１０１中に導電性微粒子１０２を形成するために負イオン注入を行っているので、作製後のシリコン酸化膜１０１は単一熱酸化膜と同等の品質を維持しており、非常に信頼性が高いものとなった。また、ＣＶＤなどに比して、処理時間が短くなり、生産性に優れる。
また、負イオン注入によれば、既述のように帯電による微粒子のばらつきを抑えられるので、シリコン酸化膜１０１の厚さ方向に関して微粒子１０２の分布がばらつくのを抑制できる。したがって、微粒子含有体１１３を薄膜化することができ、微細化が可能になる。そのように微粒子含有体１１３を薄膜化した場合、第１、第２の電極１１１，１１２間に同じ電圧を加えても微粒子含有体１１３に印加される実効電場が強くなる。したがって、抵抗変化機能体１００を動作させるための電圧を低電圧化することが可能となり、生産性および低消費電力性に優れる。
図１Ａに模式的に示したように、シリコン酸化膜１０１中の微粒子１０２を構成する銀元素の濃度は一様ではなく、シリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２に、微粒子１０２を構成する銀元素の濃度が高い領域に連なって銀元素の濃度が低い領域がそれぞれ存在する。同様に、シリコン酸化膜１０１中の微粒子１０２の密度は一様ではなく、シリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２に、微粒子１０２の密度が高い領域に連なって微粒子１０２の密度が低い領域が存在する。同様に、シリコン酸化膜１０１中の微粒子１０２のサイズは一様ではなく、シリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２に、微粒子１０２のサイズが大きい領域に連なって微粒子１０２のサイズが小さい領域が存在する。これらの場合、シリコン酸化膜１０１の厚さ方向Ｖ１，Ｖ２、つまり第１の電極１１１と第２の電極１１２とが対向する方向に関して、電流が過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、抵抗変化機能体１００の特性が安定する。
また、負イオン注入の際に斜め注入を行えば、シリコン酸化膜１０１の厚さ方向に関して微粒子１０２の分布の広がりを抑制することができる。したがって、微粒子含有体１１３を薄膜化することができ、微細化に適する。
図４は上記抵抗変化機能体１００の第１の電極としてＡｌ膜を蒸着しパターン化してなる電極４１１を備えた態様を示し（この電極４１１には図示しない電源および電流センサが接続されている。）、図５はこの電極４１１を備えた抵抗変化機能体１００の常温（２５℃）における電流対電圧（Ｉ−Ｖ）特性のグラフを示している。このグラフを用いて、上記抵抗変化機能体１００をメモリとして用いた時の記憶状態を判別する動作を説明する。
この特性は、図２におけるのと同様に、シリコン基板３００を接地し、第１の電極４１１に電圧を印加して、第１の電極４１１に流れる電流を観測したものである。まず電圧を高い方から低い方へ連続的に変化させると、図５中に矢印Ｓ１で示すように、クーロンブロッケイド効果特有の階段状の変化を示しながら、電流が減少した。続いて、折り返し、電圧を高い方へ連続的に変化させると、図５中に矢印Ｓ２で示すように、クーロンブロッケイド効果特有の階段状の変化を示しながら、電流が増加した。図５から分かるように、この電流対電圧（Ｉ−Ｖ）特性にはヒステリシスも現れている。
ここで、例えば図５中に示すように書込電圧をＶｗ、消去電圧をＶｅとする。そして、メモリウィンドウ（ヒステリシス）の中央になるように書込状態と消去状態とを判別するための読出電圧をＶｒ、判別基準となる電流値をＩｊに設定する。電圧Ｖｒを印加したときの電流の大きさを読み取り、その電流の読取値とＩｊとの大小関係で記憶状態を判別する。例えばその電流の読取値がＩｊよりも大きければ消去状態（論理０）、その電流の読取値がＩｊよりも小さければ書込状態（論理１）と判別する。
このように、この抵抗変化機能体１００は少なくとも２値以上のメモリとして用いることが可能である。以下、抵抗変化機能体をメモリ機能体と呼ぶことがある。
図６Ａは、メモリ機能体６０４（既述の微粒子含有体１１３と同じ物）を選択するための選択トランジスタ６０１が上記メモリ機能体６０４と電気的に著列に接続され、シリコン基板６００上に集積化された態様を模式的に示している。選択トランジスタ６０１は通常のＭＯＳトランジスタであり、シリコン基板６００の表面に互いに離間して形成されたドレイン領域６０２およびソース領域６０３と、それらの間の基板表面を覆うゲート酸化膜６０８およびゲート電極６０９を含んでいる。なお、コンタクト６０５，６０６がそれぞれドレイン領域６０２、ソース領域６０３に接続されている。
この例では、選択トランジスタ６０１のドレイン６０２につながるコンタクト６０５の一部としてメモリ機能体６０４が設けられている。具体的には、図６Ｂはドレイン領域６０２に接するようにメモリ機能体６０４を備えた例であり、図６Ｃはビットライン６２６のメタル配線に接してメモリ機能体６０４を備えた例であり、図６Ｄはコンタクト６０５の途中にメモリ機能体６０４を備えた例である。
図７は、上述のメモリ機能体と選択トランジスタとを含むメモリセルＭを行列状に備えたメモリの回路構成を示している。ワードラインＷ、ビットラインＢがそれぞれ行方向、列方向に延びている。各メモリセルＭのメモリ機能体６０４と選択トランジスタ６０１は、対応するビットラインＢとグランド（接地）との間に直列に接続されている。
例えばメモリセルＭ（３２０）を選択するとき、それに接続されたワードラインＷ（３００）に選択トランジスタの閾値電圧以上の電圧ＶＨを印加し、その他のワードラインＷ（１００），Ｗ（２００），Ｗ（４００）には０Ｖ（接地電位）を与える。かつ、メモリセルＭ（３２０）に接続されたビットラインＢ（０２０）に書き込み、読出し、消去に必要な電圧Ｖｂを印加し、その他のビットラインＢ（０１０），Ｂ（０３０），Ｂ（０４０）にはたとえ選択トランジスタがＯＮ状態であっても、書き込み、消去が行われない電圧、例えば０Ｖを与える。
このようにすれば、メモリセルＭ（３２０）のメモリ機能体６０４には電位差約Ｖｂの電圧が印加されメモリ動作が行われる。その他のメモリセルでは選択トランジスタ６０１がＯＦＦ状態であるか、選択トランジスタ６０１がＯＮ状態であってもビットラインＢの電位が０Ｖであるのでメモリ機能体には電圧が加わらずメモリ動作は行われない。
図８は、上述のメモリ機能体６０４と選択トランジスタ６０１とを含むメモリセルＭを行列状に備えたメモリの回路構成を示している。この例では、行方向に隣り合うメモリセルＭの間でメモリ機能体６０４と選択トランジスタ６０１との配置が対称（逆）になっており、各メモリセルＭのメモリ機能体６０４と選択トランジスタ６０１は、対応するビットラインＢとソースラインＳとの間に直列に接続されている。
例えばメモリセルＭ（３２０）を選択するとき、それに接続されたワードラインＷ（３００）に選択トランジスタの閾値電圧以上の電圧ＶＨを与え、その他のワードラインＷには０Ｖ（接地電位）を与える。かつ、メモリセルＭ（３２０）に接続されたビットラインＢ（０２０）に書き込み、読出し、消去に必要な電圧Ｖｂを印加し、ソースラインＳ（０１０）にはメモリセルＭ（３１０）が書き込みまたは消去動作しない電圧、例えば電圧Ｖｂを与える。その他のビットラインＢ（０４０）およびソースラインＳ（０３０），Ｓ（０５０）にはたとえ選択トランジスタがＯＮ状態であっても、書き込み、消去が行われない電圧、例えば０Ｖを与える。
このようにすれば、メモリセルＭ（３２０）のメモリ機能体６０４には電位差約Ｖｂの電圧が印加されメモリ動作が行われる。その他のメモリセルでは選択トランジスタ６０１がＯＦＦ状態であるか、選択トランジスタ６０１がＯＮ状態であってもビットラインＢとソースラインＳとの間の電位差が０Ｖであるので、メモリ機能体には電圧が加わらずメモリ動作は行われない。
図９Ａは、上述のメモリ機能体と選択トランジスタとが直列接続されたタイプの複数のメモリセルＭ１，Ｍ２，Ｍ３，…をシリコン基板９００上に集積化した一態様のメモリの断面構造を示している。各メモリセルＭの選択トランジスタは、シリコン基板９００の表面に互いに離間して形成されたドレイン領域９０３およびソース領域９０７と、それらの間の基板表面を覆うゲート酸化膜９０８およびゲート電極９０９を含んでいる。隣り合うメモリセルは基板９００と平行な方向（図９における左右方向）に関して対称に構成されている。メモリセルＭ１，Ｍ２のソース領域９０７は一体に連続して形成され、このソース領域９０７上に１つのソースコンタクト９０２が形成されている。つまり、メモリセルＭ１，Ｍ２間でソースコンタクト９０２が共有されている。メモリセルＭ２，Ｍ３のドレイン領域９０３，９０３は左右に離間して分離され、それらのドレイン領域９０３，９０３上にまたがって１つのメモリ機能体９０４（既述の微粒子含有体１１３と同じ物）と１つのビットコンタクト９０１が形成されている。つまり、メモリ機能体９０４は２つのドレイン領域９０３，９０３に接するように、左右方向に一体に連続して形成されている。また、メモリセルＭ２，Ｍ３間でビットコンタクト９０１が共有されている。ビットコンタクト９０１には対応するビットライン９２６が接続されている。
この構成では、メモリ機能体９０４のうちメモリ動作を行うのは、図９Ｂに示すように、ビットコンタクト９０１とドレイン領域９０３，９０３との間に挟まれて電圧が印加される領域９０５，９０５に限られる。メモリ機能体９０４は導電性微粒子を含有するとはいえ、基本的には絶縁体であるから、メモリ機能体９０４のうち有効な電圧が印加されない残りの部分（領域９０５，９０５の間に相当する部分）は、メモリ動作をしない。
したがって、このメモリでは、メモリ機能体９０４は２ビットメモリ機能体として働く。このため、個々のドレイン領域９０３上にそれぞれ１つのメモリ機能体を形成する場合に比べ、メモリ機能体９０４の占有面積は約半分になる。また、ビットコンタクト９０１、ソースコンタクト９０２の数も約半分に減少させることができる。したがって１セルあたりの占有面積が減少し集積度が向上する。
図１０Ａ，図１０Ｂはそれぞれ図９に示したメモリの変形例を示している。なお、既に示した図中の構成要素と同じ構成要素には同じ符号を付して、説明を省略する（以下同様。）。
これらの変形例では、隣り合うメモリセルＭ２，Ｍ３のドレイン領域９０３，９０３は、基板９００の表面に形成された断面矩形のトレンチ（溝）１００３によって左右に分離されている。トレンチ１００３を定める基板壁面（トレンチの内壁）に沿って絶縁膜１００１が断面コの字状に形成され、絶縁膜１００１の内側は例えばポリシリコンや金属などの導電性物質（トレンチ電極）１００５で埋め込まれている。トレンチ電極１００５はビットコンタクト１００６と電気的に接続されている。
図１０Ａのメモリでは、絶縁膜１００１のうち基板表面に近い領域のみに導電性微粒子が含有されてメモリ機能体１００４が構成されている。この例では、メモリ機能体１００４は、基板表面からドレイン領域９０３の深さよりも深くまで達している。一方、図１０Ｂのメモリでは、絶縁膜１００１のうち全領域に導電性微粒子が含有されてメモリ機能体１０１４が構成されている。
いずれにしても図１０Ｃに示すように、メモリ機能体１００４のうちメモリ動作を行うのは、トレンチ電極１００５とドレイン領域９０３とで挟まれて電圧が印加される領域１０２４，１０２４に限られる。メモリ機能体１００４は導電性微粒子を含有するとはいえ、基本的には絶縁体であるから、メモリ機能体１００４のうち有効な電圧が印加されない残りの部分は、メモリ動作をしない。
これらの図１０Ａ，図１０Ｂのメモリでは、図９のメモリと同様に、個々のドレイン領域９０３上にそれぞれ１つのメモリ機能体を形成する場合に比べ、メモリ機能体１００４，１０１４の占有面積は約半分になる。また、ビットコンタクト９０１、ソースコンタクト９０２の数も約半分に減少させることができる。したがって１セルあたりの占有面積が減少し集積度が向上する。
図１１は、上述のメモリ機能体と整流機能体とを含むメモリセルＭを行列状に備えたメモリの回路構成を示している。ワードラインＷ、ビットラインＢがそれぞれ行方向、列方向に延びている。各メモリセルＭのメモリ機能体１２０４（既述の微粒子含有体１１３と同じ物）と整流機能体１２０１は、対応するビットラインＢとワードラインＷとの間に直列に接続されている。各整流機能体１２０１は、ワードラインＷからメモリ機能体１２０４を通してビットラインＢへ電流が流れるのを許容する一方、ビットラインＢからメモリ機能体１２０４を通してワードラインＷへ電流が流れるのを阻止する。
例えばメモリセルＭ（３２０）を選択するとき、それに接続されたワードラインＷ（３００）に正電圧ＶＨを印加し、かつビットラインＢ（０２０）にメモリ機能体１２０４に書き込み、読出し、消去のうち所望の動作に必要な電位差になるような負電圧ＶＬを印加する。さらにその他のビットラインＢ（０１０），Ｂ（０３０），Ｂ（０１０）には、ワードラインＷに正電圧ＶＨが印加されていてもメモリ機能体１２０４に書き込み、消去が行われない電位差になるような電圧を印加する。例えば電位差を０にするならば電圧ＶＨを印加する。同様に、その他のワードラインＷ（１００），Ｗ（２００），Ｗ（４００）には電圧ＶＬを印加し選択しないメモリ機能体１２０４に加わる電位差を０になるようにする。
このようにすれば、メモリセルＭ（３２０）のメモリ機能体１２０４には電位差約（ＶＨ−ＶＬ）のが印加されメモリ動作が行われる。その他のメモリセルＭでは電位差が０であるか、電位差があっても整流機能体１２０１に対して逆方向電圧であるので、電流が制限されてメモリ機能体１２０４はメモリ動作を行わない。
あるいは、整流機能体１２０１として、閾値が存在し順方向であっても電位差Ｖｔ未満では電流が流れないかメモリ動作しない程度の小電流しか流れないものを用いても良い。但し、メモリ機能体１２０４のメモリ動作に必要な電位差をＶｍとしたとき、Ｖｔ＞（Ｖｍ／２）であるものとする。例えば、メモリセルＭ（３２０）を選択するためにはワードラインＷ（３００）に正電圧（Ｖｍ／２）、ビットラインＢ（０２０）に負電圧−（Ｖｍ／２）を印加して、メモリ機能体１２０４にメモリ動作に必要な電位差Ｖｍを与える。その他のワードラインＷおよびビットラインＢには電圧０Ｖを与える。この場合、非選択のメモリセルＭには最大（Ｖｍ／２）の電位差が加わるが、整流機能体１２０１によって電流が制限されるので、メモリ動作は行われない。
図１２は、上述のメモリ機能体とＰＮ接合からなる整流機能体とを含むメモリセルがとり得る様々な構造を示している。
図１２Ａは、メモリ機能体１２０４（既述の微粒子含有体１１３と同じ物）と整流機能体１２０１とが電気的に直列に接続された態様を模式的に示している。整流機能体１２０１は、Ｎ型半導体１２０２とＰ型半導体１２０３とが作るＰＮ接合を含んでいる。
図１２Ｂは、図１２Ａにおける整流機能体１２０１を半導体基板（例えばシリコン基板）１２１５上に形成した態様を模式的に表している。この例では、整流機能体１２０１のＰ型半導体領域１２０３およびＮ型半導体領域１２０２は、公知の方法により、半導体基板１２１５の表面へ順次不純物を注入、拡散等することにより形成されている。
図１２Ｃ〜図１２Ｅは、図１２Ｂにおけるメモリ機能体１２０４の配置を具体的に表している。図１２Ｃはメモリ機能体１２０４がコンタクト１２２６の途中に設けられた例であり、図１２Ｄはメモリ機能体１２０４がＮ型半導体領域１２０２に接するように設けられた例であり、また、図１２Ｅはメモリ機能体１２０４がビットライン１２４７に接するように設けられた例である。メモリ機能体１２０４は既述の方法により形成され、コンタクト１２２６，１２２７は公知の方法により形成される。
図１３は、各メモリセルにメモリ機能体とＰＮ接合からなる整流機能体とを含み、かつ隣り合う２つのメモリセルで構成要素を共有したときの様々な構造を示している。なお、この図１３ではコンタクトが簡略化した形で表されているが、公知の方法により形成される。
図１３Ａは、メモリ機能体１２０４と整流機能体１３０１とを含むメモリセルＭ１１，Ｍ１２，Ｍ１３，…が電気的に直列に接続された態様を模式的に示している。隣り合うメモリセルは互いに対称に構成されている。各整流機能体１３０１は、Ｎ型半導体領域１３０２とＰ型半導体領域１３０３とが作るＰＮ接合を含んでいる。Ｐ型半導体領域１３０３にはワードコンタクト１３０５、メモリ機能体１２０４にはビットコンタクト１３０４がそれぞれ電気的に接続されている。
図１３Ｂは、上述の複数のメモリセルＭ１１，Ｍ１２，Ｍ１３，…をシリコン基板１３１６上に集積化してなるメモリの断面構造を示している。隣り合うメモリセルＭ１１，Ｍ１２の間ではＮ型半導体領域１３０２，１３０２が基板１３１６と平行な方向（図１３における左右方向）に離間して形成され、それらのＮ型半導体領域１３０２，１３０２上にまたがって１つのメモリ機能体１２０４と１つのビットコンタクト１３０４が形成されている。つまり、メモリ機能体１２０４は２つのＮ型半導体領域１３０２，１３０２に接するように、左右方向に一体に連続して形成されている。隣り合うメモリセルＭ１２，Ｍ１３の間ではＰ型半導体領域１３０３が一体に連続して形成され、その上に１つのワードコンタクト１３０５が形成されている。このようにした場合、１セルあたりの占有面積が減少し集積度が向上する。
このメモリを作製するには、まずシリコン基板１３１６の表面に酸化膜（図示せず）を形成し、既述の方法でメモリ機能体１２０４を形成する。次に、シリコン基板１３１６の表面へ順次不純物を注入、拡散等することによりＰ型半導体領域１３０３、Ｎ型半導体領域１３０２を形成する。このとき、メモリ機能体１２０４に覆われた領域には不純物は注入されない。この後、公知の方法により、コンタクト１３０４，１３０５を形成する。
図１３Ｃは、図１３Ｂに示したメモリの変形例を示している。この変形例では、隣り合うメモリセルＭ１１，Ｍ１２のＮ型半導体領域１３０２，１３０２間に、公知の方法により素子分離領域１３２７が設けられている。このようにした場合、隣り合う２つのメモリセルＭ１１，Ｍ１２間を確実に電気的に分離できる。
図１３Ｄは、さらなる変形例を示している。この変形例では、隣り合うメモリセルＭ１１，Ｍ１２のＮ型半導体領域１３０２，１３０２間に、公知の方法により断面矩形のトレンチ（溝）１３３３が設けられている。トレンチ１３３３を定める基板壁面（トレンチの内壁）に沿って絶縁膜１３３１が断面コの字状に形成され、絶縁膜１３３１の内側は例えばポリシリコンや金属などの導電性物質（トレンチ電極）１３３５で埋め込まれている。トレンチ電極１３３５はビットコンタクト１３０４と電気的に接続されている。そして、絶縁膜１３３１のうち基板表面に近い領域のみに導電性微粒子が含有されてメモリ機能体１３３４が構成されている。この例では、メモリ機能体１３３４は、基板表面からＮ型半導体領域１３０２の深さと略同じ深さまで達している。このようにした場合、隣り合う２つのメモリセルＭ１１，Ｍ１２間を確実に電気的に分離できる。
図１４は、上述のメモリ機能体と整流機能体と選択トランジスタとを含むメモリセルＭを行列状に備えたメモリの回路構成を示している。ワードラインＷ、ビットラインＢがそれぞれ行方向、列方向に延びている。この例では、行方向に隣り合うメモリセルＭの間でメモリ機能体１２０４、整流機能体１２０１、選択トランジスタ１２０９（既述の選択トランジスタ６０１と同じ物）の配置が対称（逆）になっている。また、列方向に関してワードラインＷを介して隣り合うメモリセルＭの間でメモリ機能体１２０４、整流機能体１２０１、選択トランジスタ１２０９の配置が対称（逆）になっている。各メモリセルＭのメモリ機能体１２０４と整流機能体１２０１と選択トランジスタ１２０９は、対応するビットラインＢとビットラインＢとの間に直列に接続されている。なお、各ビットラインＢは、切り替えられてソースラインとしても働く。
メモリセルＭ（３２０）を第１のセルとし、それに対して行方向に隣り合うメモリセルＭ（３１０），Ｍ（３３０）をそれぞれ第２のセル、第４のセルとし、列方向に隣り合うメモリセルＭ（２２０），Ｍ（４２０）をそれぞれ第３のセル、第５のセルとする。第１のセルＭ（３２０）と第２のセルＭ（３１０）についてビットラインＢ（０２０）は共通、ワードラインＷ（２００）は共通、かつソースラインＢ（０１０），Ｂ（０３０）は非共通である。第１のセルＭ（３２０）と第３のセルＭ（２２０）についてビットラインＢ（０２０）は共通、ソースラインＢ（０３０）は共通、かつワードラインＷ（２００），Ｗ（１００）は非共通である。第１のセルＭ（３２０）と第４のセルＭ（３３０）についてソースラインＢ（０３０）は共通、ワードラインＷ（２００）は共通、かつビットラインＢ（０２０），Ｂ（０４０）は非共通である。そして、第１のセルＭ（３２０）と第５のセルＭ（４２０）についてワードラインＷ（２００）は共通、第１のセルＭ（３２０）のソースラインＢ（０３０）と第５のセルＭ（４２０）のビットラインＢ（０３０）は共通、かつ第１のセルＭ（３２０）のビットラインＢ（０２０）と第５のセルＭ（４２０）のソースラインＢ（０２０）は共通である。
例えば、第１のセルＭ（３２０）を選択する場合、ワードラインＷ（２００）に選択トランジスタ１２０９がＯＮする電圧Ｖｏ、その他のワードラインＷ（１００）には選択トランジスタ１２０９がＯＦＦする電圧Ｖｕを印加する。かつ、ビットラインＢ（０１０），Ｂ（０２０）には高電圧ＶＨ、その他のビットラインＢ（０３０），Ｂ（０４０）には低電圧ＶＬを印加する。ただし電位差（ＶＨ−ＶＬ）はメモリセルＭがメモリ動作するに十分な順方向電流が流れる電位差とする。
このようにすれば、第１のセルＭ（３２０）にはメモリ動作に必要な電位差と順方向電流が流れる。
第１のセルＭ（３２０）に対して行方向に隣り合い、それぞれ第１のセルＭ（３２０）とビットラインＢ（０２０），Ｂ（０３０）を共用しているセル、つまり第２のセルＭ（３１０）と第４のセルＭ（３３０）は、選択トランジスタ１２０９のＯＮ、ＯＦＦにかかわらず電位差がなく（電圧が加わらず）、電流が流れないのでメモリ動作はしない。
第１のセルＭ（３２０）に対して列方向に隣り合い、第１のセルＭ（３２０）とビットラインＢ（０２０），Ｂ（０３０）の両方を共用しているが、ワードラインＷ（２００）を共用していないセル、つまり第３のセルＭ（２２０）は、選択トランジスタ１２０９がＯＦＦであるので、メモリ動作に必要な電流が流れずメモリ動作はしない。
第１のセルＭ（３２０）に対して列方向に隣り合い、第１のセルＭ（３２０）とビットラインＢ（０２０），Ｂ（０３０）およびワードラインＷ（２００）の全てを共用しているセル、つまり第５のセルＭ（４２０）は、整流機能体１２０１のお蔭で逆方向電流しか流れないため、メモリ動作に必要な電流が流れずメモリ動作はしない。
このメモリでは、ビットラインおよびワードラインの共用が可能になるので、配線を減少させることができ、配線に起因する占有面積の増大を大幅に抑制することが可能となる。
図１５は、上述のメモリ機能体とショットキー接合からなる整流機能体とを含むメモリセルがとり得る様々な構造を示している。
図１５Ａは、メモリ機能体１５０４（既述の微粒子含有体１１３と同じ物）と整流機能体１５０１とが電気的に直列に接続された態様を模式的に示している。整流機能体１５０１は、金属１５０２とＮ型半導体１５０３とが作るショットキー接合を含んでいる。
図１５Ｂは、図１５Ａにおける整流機能体１５０１を半導体基板（例えばシリコン基板）１５１５上に形成した態様を模式的に表している。この例では、整流機能体１５０１のＮ型半導体領域１５０３は、公知の方法により、半導体基板１５１５の表面へ不純物を注入、拡散等することにより形成されている。その上に金属１５１２を形成して、金属１５０２とＮ型半導体１５０３との間にショットキー接合が形成されている。金属１５０２上にはコンタクト１５２６を介してメモリ機能体１５０４が設けられている。金属１５０２とコンタクト１５２６は同じ材質から成っていてもよく、その場合、工程を分けずに済むため工程を減らすことができ、生産性に優れる。
図１５Ｃ〜図１５Ｄは、図１５Ｂにおけるメモリ機能体１５０４の配置を具体的に表している。図１５Ｃはメモリ機能体１５０４がコンタクト１５２６の途中に設けられた例であり、図１５Ｄはメモリ機能体１５０４が金属１５０２に接するように設けられた例である。
ここで、金属と半導体との間にショットキー接合を形成するためには、半導体の不純物濃度（Ｎ型、Ｐ型を問わず）が低濃度、例えば１０18／ｃｍ3未満であることが望ましい。半導体の不純物濃度が高濃度すぎると、オーミック接合が形成されてしまうからである。なお、半導体をＮ型にするかＰ型にするかは整流方向をどちらにするかによる。例えば半導体をＮ型にした場合、金属−ｎ型半導体ショットキー接合の順方向は金属からＮ型半導体の方向になる。すなわち、電子はＮ型半導体から金属の方向へ移動する。
図１５Ｅは、上述のＮ型半導体領域１５０３が、金属１５０２に接する低濃度Ｎ型半導体層１５４３と、その周りを取り囲みコンタクト１５２７に接する高濃度Ｎ型半導体層１５４８とからなる態様を示している。高濃度Ｎ型半導体層１５４８の不純物濃度は、例えば１０20／ｃｍ3を超える程度とする。抵抗半導体層１５４８を備えた例である。このようにすれば、金属１５０２との間でショットキー接合を形成できるとともに、コンタクト１５２７との間でオーミック接合を形成できる。しかも、Ｎ型半導体領域１５０３（高濃度Ｎ型半導体層１５４８）の抵抗を低減することができ、動作速度の向上および低消費電力化が可能となる。
なお、コンタクトと半導体層との接合をオーミック接合とするには、半導体層の不純物濃度を高濃度にする、あるいは接合部分に金属シリサイドを形成するなどの方法を用いることができる。
図１６は、各メモリセルにメモリ機能体とショットキー接合からなる整流機能体とを含み、かつ隣り合う２つのメモリセルで構成要素を共有したときの様々な構造を示している。なお、この図１６ではコンタクトが簡略化した形で表されているが、公知の方法により形成される。
図１６Ａは、メモリ機能体１５０４と整流機能体１６０１とを含むメモリセルＭ２１，Ｍ２２，Ｍ２３，…が電気的に直列に接続された態様を模式的に示している。隣り合うメモリセルは互いに対称に構成されている。各整流機能体１６０１は、Ｎ型半導体領域１６０２と金属層１６０３とが作るショットキー接合を含んでいる。金属層１６０３にはビットコンタクト１６０５、メモリ機能体１５０４にはワードコンタクト１６０４がそれぞれ電気的に接続されている。
図１６Ｂは、上述の複数のメモリセルＭ２１，Ｍ２２，Ｍ２３，…をシリコン基板１６１６上に集積化してなるメモリの断面構造を示している。隣り合うメモリセルＭ２１，Ｍ２２の間ではＮ型半導体領域１６０２，１６０２が基板１６１６と平行な方向（図１６における左右方向）に離間して形成され、それらのＮ型半導体領域１６０２，１６０２上にまたがって１つのメモリ機能体１５０４と１つのワードコンタクト１６０４が形成されている。つまり、メモリ機能体１５０４は２つのＮ型半導体領域１６０２，１６０２に接するように、左右方向に一体に連続して形成されている。隣り合うメモリセルＭ２２，Ｍ２３の間では金属層１６０３が一体に連続して形成され、その上に１つのビットコンタクト１６０５が形成されている。このようにした場合、１セルあたりの占有面積が減少し集積度が向上する。
このメモリを作製するには、まずシリコン基板１６１６の表面に酸化膜（図示せず）を形成し、既述の方法でメモリ機能体１５０４を形成する。次に、シリコン基板１６１６の表面へ順次不純物を注入、拡散等することによりＮ型半導体領域１６０２を形成する。このとき、メモリ機能体１５０４に覆われた領域には不純物は注入されない。次に、Ｎ型半導体領域１６０２とショットキー接合を形成するように金属層１６０３を形成する。この後、公知の方法により、コンタクト１６０４，１６０５を形成する。
図１６Ｃは、図１６Ｂに示したメモリの変形例を示している。この変形例では、隣り合うメモリセルＭ２１，Ｍ１２のＮ型半導体領域１６０２，１６０２間に、公知の方法により素子分離領域１６２７が設けられている。このようにした場合、隣り合う２つのメモリセルＭ２１，Ｍ２２間を確実に電気的に分離できる。また、上述のＮ型半導体領域１６０２が、金属層１６０３に接する低濃度Ｎ型半導体層１６４３と、その周りを取り囲みメモリ機能体１５０４と接する高濃度Ｎ型半導体層１６４８とからなっている。これにより、Ｎ型半導体領域１６０２（高濃度Ｎ型半導体層１６４８）の抵抗を低減することができ、動作速度の向上および低消費電力化が可能となる。
図１６Ｄは、さらなる変形例を示している。この変形例では、隣り合うメモリセルＭ２１，Ｍ１２のＮ型半導体領域１６０２，１６０２間に、公知の方法により断面矩形のトレンチ（溝）１６３３が設けられている。トレンチ１６３３を定める基板壁面（トレンチの内壁）に沿って絶縁膜１６３１が断面コの字状に形成され、絶縁膜１６３１の内側は例えばポリシリコンや金属などの導電性物質（トレンチ電極）１６３５で埋め込まれている。トレンチ電極１６３５はワードコンタクト１６０４と電気的に接続されている。そして、絶縁膜１６３１のうち基板表面に近い領域のみに導電性微粒子が含有されてメモリ機能体１６３４が構成されている。この例では、メモリ機能体１６３４は、基板表面からＮ型半導体領域１６０２の深さと略同じ深さまで達している。このようにした場合、隣り合う２つのメモリセルＭ２１，Ｍ２２間を確実に電気的に分離できる。また、図１６Ｃにおけるのと同様に、上述のＮ型半導体領域１６０２が、金属層１６０３に接する低濃度Ｎ型半導体層１６４３と、その周りを取り囲みメモリ機能体１５０４と接する高濃度Ｎ型半導体層１６４８とからなっている。これにより、Ｎ型半導体領域１６０２（高濃度Ｎ型半導体層１６４８）の抵抗を低減することができ、動作速度の向上および低消費電力化が可能となる。
図１７Ａは上述のメモリ機能体が基板に対して垂直な方向に複数配置されているメモリの３次元立体構造を示し、図１７Ｂは図１７Ａ中の構成要素の電気的接続を示している。なお、図１７Ａでは層間絶縁体は図示していない。
このメモリは、図示しない基板に対して平行にそれぞれ異なる高さで延びる複数の配線１７０１，１７０２，１７０３，…を備えている。上層の配線１７０１と下層の配線１７０３とは平行で、これらに対して中間層の配線１７０２が交差している。配線１７０１と配線１７０２とが交差する箇所に、コンタクト１７０６を介してそれらの配線１７０１，１７０２に挟まれるようにメモリ機能体１７１０（既述の微粒子含有体１１３と同じ物）が設けられている。これにより、メタル配線１７０１とメタル配線１７０２とが交差する箇所に、メモリセルが構成されている。同様に、配線１７０２と配線１７０３とが交差する箇所に、コンタクト１７１６を介してそれらの配線１７０２，１７０３に挟まれるようにメモリ機能体１７２０（既述の微粒子含有体１１３と同じ物）が設けられて、メモリセルが構成されている。なお、別の言い方をすれば、コンタクト１７０６，１７１６をそれぞれ分断するようにメモリ機能体１７１０，１７２０が設けられている。
この図１７Ａの構造では、メモリ機能体１７１０，１７２０が３次元的に集積化されているので、大幅な実効占有面積の縮小が可能であり、メモリ容量の増大が可能となる。
図１８Ａは、上述のタイプの３次元立体構造を持つメモリであって、各メモリセルがメモリ機能体と整流機能体とを含むものを示している。図１８Ｂは図１８Ａ中の構成要素の電気的接続を示している。
このメモリは、図示しない基板に対してそれぞれ異なる高さで延びる複数のメタル配線１８０１，１８０２，１８０３Ａ，…を備えている。下層のメタル配線１８０１と上層のメタル配線１８０３Ａとは平行で、これらに対して中間層のメタル配線１８０２が交差している。メタル配線１８０１とメタル配線１８０２とが交差する箇所に、メタル配線１８０１に接してショットキー接合を形成するように半導体１８２０が設けられている。メタル配線１８０１と半導体１８２０とで整流機能体が構成されている。その整流機能体をなす半導体１８２０とメタル配線１８０２とに挟まれるようにメモリ機能体１８１０（既述の微粒子含有体１１３と同じ物）が設けられている（半導体１８２０とメタル配線１８０２とはメモリ機能体１８１０によって電気的に隔てられている。）。これにより、メタル配線１８０１とメタル配線１８０２とが交差する箇所に、メモリセルが構成されている。同様に、メタル配線１８０２とメタル配線１８０３Ａとが交差する箇所に、全く同じ態様で、半導体１８２０とメモリ機能体１８１０とが設けられて、メモリセル１８３２Ａが構成されている。さらに、メタル配線１８０３とその上層の図示しないメタル配線とが交差する箇所にも、全く同じ態様で、半導体１８２０とメモリ機能体１８１０とが設けられて、メモリセル１８３３Ａが構成されている。
図１８Ｂは、図１８Ａに示したメモリの変形例を示している。図１８Ａの構造では、例えばメタル配線１８０３Ａの上下に配置されたメモリセル１８３３Ａ，１８３２Ａが上下方向に１列に並んでいる。これに対して、この図１８Ｂの構造では、下層のメタル配線１８０１に対して上層のメタル配線１８０３Ｂが横方向（この配線１８０３Ｂの長手方向に対して垂直な方向）にずらして配置されている。これとともに、例えばメタル配線１８０３Ｂの下に配置されたメモリセル１８３２Ｂに対して、上に配置されたメモリセル１８３３Ｂがこの配線１８０３Ｂの長手方向にずらして配置されている。この結果、この図１８Ｂの構造では、図１８Ａの構造に比べて、メモリセル間の空間的な平均距離がより遠くなっている。したがって、メモリセル間で互いに影響を与えにくくなって、メモリの信頼性が向上する。
次に、図１９を用いて、図１８Ａに示したタイプの３次元立体構造を持つメモリの作製方法を説明する。図１９Ａ，図１９Ｂ，図１９Ｃ，図１９Ｄ，図１９Ｅは作製途中の物をそれぞれ同一方向から見たときの態様を示し、図１９Ｆ，図１９Ｇ，図１９Ｈ，図１９Ｉ，図１９Ｊはそれぞれ図１９Ａ，図１９Ｂ，図１９Ｃ，図１９Ｄ，図１９Ｅの物を右側方から見たときの態様を示している。
まず図１９Ａ，図１９Ｆに示すように、図示しない基板上の全域に、メタル配線層１９０１と、このメタル配線層とショットキー接合を形成するための半導体層（例えばポリシリコン層）１９０２と、メモリ機能体層１９０３とを順次積層する。メモリ機能体層１９０３は、既述の微粒子含有体１１３と同じ構造になるように、例えばシリコン酸化膜を形成した後、そのシリコン酸化膜中に導電性微粒子をイオン注入して形成する。
次に図１９Ｂ，図１９Ｇに示すように、各層１９０３，１９０２，１９０１を一括してエッチングして、一方向に延びるライン状にパターン加工する。このように一括してエッチングを行えば、各層１９０３，１９０２，１９０１毎にエッチングを繰り返すよりも、工程を簡略化することができる。なお、このエッチング後、全域に図示しない層間絶縁膜、例えば酸化シリコンを堆積し、ＣＭＰ（化学的機械的研磨）法によりその表面の平坦化を行う。
次に図１９Ｃ，図１９Ｈに示すように、この上の全域に、繰り返して、メタル配線層１９２４と、このメタル配線層とショットキー接合を形成するための半導体層１９２５と、メモリ機能体層１９２６とを順次積層する。
次に図１９Ｄ，図１９Ｉに示すように、各層１９２４，１９２５，１９２６一括してエッチングして、上記各層１９０３，１９０２，１９０１が延びる方向に対して略垂直に交差して延びるライン状にパターン加工する。このように一括してエッチングを行えば、各層１９２４，１９２５，１９２６毎にエッチングを繰り返すよりも、工程を簡略化することができる。この段階で、下層のメタル配線１９０１とその上のメタル配線１９２４とが交差する箇所に、パターン加工された半導体層１９０２とメモリ機能体１９０３とを含む１層目のメモリセルが形成されている。なお、このエッチング後、再び全域に図示しない層間絶縁膜、例えば酸化シリコンを堆積し、ＣＭＰ法によりその表面の平坦化を行う。
この後同様にして、図１９Ｅ，図１９Ｊに示すように、メタル配線となるべきメタル層１９４７、半導体層１９４８、メモリ機能体層１９４９の堆積と、一括エッチングとを繰り返す。この段階で、メタル配線１９２４とその上のメタル配線１９４７とが交差する箇所に、パターン加工された半導体層１９２５とメモリ機能体１９２６とを含む２層目のメモリセルが形成されている。
このようにして、メタル層、半導体層、メモリ機能体層の堆積と一括エッチングとを繰り返すことによって、３次元立体構造を持つメモリを作製することができる。
なお、次回の一括エッチングによって、パターン加工された半導体層１９４８とメモリ機能体層１９４９とを含む３層目のメモリセルが形成される。
さて、既に述べたように、メモリ機能体は導電性微粒子を含有するとはいえ、基本的には絶縁体であるから、メモリ機能体のうち有効な電圧が印加されない残りの部分は、メモリ動作をしない。
例えば図２０Ａに示すように、メモリ機能体層２００１を挟む上下一対の電極２００３，２００２；２００３，２００２；…が層方向（図２０における左右方向）に互いに離間して並べて置かれているものとする。この場合において、例えば右端の電極対２００３，２００２の間に電圧が印加されたとき、メモリ機能体層２００１のうちメモリ動作する領域は、右端の電極対２００３，２００２の間に挟まれた領域２００４Ａ近傍に限られる。したがって、電圧が印加されない中央の電極対２００３，２００２の間に挟まれた領域２００４Ｂが誤動作することはない。
また図２０Ｂに示すように、メモリ機能体層２０１１の下に左右方向に延びる配線層２０１２が形成され、メモリ機能体層２０１１の上に奥手前方向（図２０の紙面に垂直な方向）に延びる配線層２０１３，２０１３，…が互いに離間して並べて置かれているものとする。この場合も、例えば配線層２０１２と右端の配線層２０１３との間に電圧が印加されたとき、メモリ機能体層２０１１のうちメモリ動作する領域は、それらの配線層２０１２，２０１３が交差する領域２０１４Ａ近傍に限られる。したがって、配線層２０１２と中央の配線層２０１３との間に挟まれた領域２００４Ｂが誤動作することはない。
このように、メモリ機能体層のうち有効な電圧が印加されない残りの部分は、メモリ動作をしない。したがって、メモリ機能体層をエッチングによってメモリセル毎に分割せず、一体に連続した状態にすることができる。そのようにした場合、メモリ動作する領域にエッチングによるダメージを与えるのを防止でき、メモリの信頼性を向上することができる。
次に、図２１を用いて、３次元立体構造を持つメモリを作製する際に、メモリ機能体層を層方向に一体に連続した状態に形成する作製方法を説明する。図２１Ａ，図２１Ｂ，図２１Ｃ，図２１Ｄ，図２１Ｅは作製途中の物をそれぞれ同一方向から見たときの態様を示し、図２１Ｆ，図２１Ｇ，図２１Ｈ，図２１Ｉ，図２１Ｊはそれぞれ図２１Ａ，図２１Ｂ，図２１Ｃ，図２１Ｄ，図２１Ｅの物を右側方から見たときの態様を示している。
まず図２１Ａ，図２１Ｆに示すように、図示しない基板上の全域に、メタル配線層２１０１と、このメタル配線層とショットキー接合を形成するための半導体層（例えばポリシリコン層）２１０２とを順次積層し、これらの層２１０２，２１０１を一括してエッチングして、一方向に延びるライン状にパターン加工する。さらに、半導体層２１０２をエッチングして、メモリセル毎に分離する。このエッチング後、全域に層間絶縁膜となるべき絶縁体層２１０３、例えば酸化シリコンを十分厚く堆積し、図２１Ｂ，図２１Ｇに示すように、ＣＭＰ法によりその表面の平坦化を行う。この平坦化は、半導体層２１０２の上面が露出するまで行うのではなく、半導体層２１０２上の絶縁体層２１０３の厚さが、次工程で形成すべきメモリ機能体層の厚さに相当するところまで行う。
次に図２１Ｃ，図２１Ｈに示すように、絶縁体層２１０３のうち半導体層２１０２の上面より上の領域に、導電性微粒子をイオン注入してメモリ機能体層２１０４を形成する。メモリ機能体層２１０４は、既述の微粒子含有体１１３と同じ構造で、半導体層２１０２に接し、かつ基板上の全域に層方向に一体に連続した状態に形成される。
次に図２１Ｄ，図２１Ｉに示すように、再び全域にメタル配線層２１０５と、このメタル配線層とショットキー接合を形成するための半導体層２１０６とを順次積層し、これらの層２１０６，２１０５を一括してエッチングして、メタル層２１０１が延びる方向に対して略垂直に交差して延びるライン状にパターン加工する。さらに、半導体層２１０６をエッチングして、メモリセル毎に分離する。このエッチング後、全域に層間絶縁膜となるべき絶縁体層２１０７、例えば酸化シリコンを十分厚く堆積し、図２１Ｅ，図２１Ｊ中に示すように、ＣＭＰ法によりその表面の平坦化を行う。この平坦化は、半導体層２１０６の上面が露出するまで行うのではなく、半導体層２１０６上の絶縁体層２１０７の厚さが、次工程で形成すべきメモリ機能体層の厚さに相当するところまで行う。
この後、同様の工程を繰り返して、図２１Ｅ，図２１Ｊに示すような３次元立体構造を得る。この図２１Ｅ，図２１Ｊは、メタル配線層、半導体層、メモリ機能体層を３組積層した様子を表している。図中、２１０８はメモリ機能体層、２１０９はメタル配線層、２１１０は半導体層、２１１１は層間絶縁膜（絶縁体層）、２１１２はメモリ機能体層をそれぞれ示している。
この構造では、図２１Ｅから分かるように、例えばメタル配線２１０９の下に配置されたメモリセル２１２４に対して、上に配置されたメモリセル２１３４がこの配線２１０９の長手方向にずらして配置されている。また、図２１Ｊから分かるように、例えばメタル配線２１０５の下に配置されたメモリセル２１１４に対して、上に配置されたメモリセル２１２４がこの配線２１０５の長手方向にずらして配置されている。この結果、この構造では、メモリセルを上下方向に１列に並べる場合に比べて、メモリセル間の空間的な平均距離がより遠くなっている。したがって、メモリセル間で互いに影響を与えにくくなって、メモリの信頼性が向上する。
図２２Ａ，図２２Ｂは、図２１Ｅ，図２１Ｊに示した構造の変形例を示している。図２２Ｂは図２２Ａの物を右側方から見たときの態様を示している。
この変形例では、メモリ機能体層２１０４とその上下のメタル配線層２１０５、半導体層２１０２との間、メモリ機能体層２１０８とその上下のメタル配線層２１０９、半導体層２１０６との間、また、メモリ機能体層２１１２とその上下のメタル配線層２１１３、半導体層２１１０との間に、それぞれコンタクト２２０５が設けられている。
当然ながら、図２１、図２２においてそれぞれメモリ機能体をメモリセル毎に分離した構造を用いることもできる。
図２３Ａ，図２３Ｂは、図２１Ｅ，図２１Ｊに示した構造の別の変形例を示している。図２３Ｂは図２３Ａの物を右側方から見たときの態様を示している。
この変形例では、ショットキー接合からなる整流機能体に代えて、ＰＮ接合からなる整流機能体が設けられている。すなわち、メタル配線層２１０１とメモリ機能体層２１０４との間、メタル配線層２１０５とメモリ機能体層２１０８との間、また、メタル配線層２１０９とメモリ機能体層２１１２との間に、それぞれＰＮ接合をなすＰ型半導体層２３５３とＮ型半導体層２３５２との対が設けられている。
なお、Ｐ型半導体層とＮ型半導体層とは入れ替えても良い。Ｐ型とＮ型を入れ替えることにより整流方向を反転させることが可能である。
この図２３の構造は、半導体層をＰ型半導体層とＮ型半導体層との２層とする工程以外は、図２１の例と同様の工程で作製することができる。
一般に、ショットキー接合ダイオードに比べ、ＰＮ接合ダイオードは不純物濃度によって障壁高さを調節し易い。したがって、ショットキー接合からなる整流機能体に代えて、ＰＮ接合からなる整流機能体を用いた場合、整流機能体の特性を調整し易く、汎用性に優れる。例えば障壁高さを調節すれば、一定電圧下で流れる電流量あるいは容量を変化させることができ、メモリ動作電圧を調整することが容易である。
図２４Ａ，図２４Ｂは、図２３Ａ，図２３Ｂに示した構造の変形例を示している。図２４Ｂは図２４Ａの物を右側方から見たときの態様を示している。
この変形例では、整流機能体としてＰＮ接合をなす２層の半導体層のうち、メタル配線層に接する半導体層２４５１がそのメタル配線層に沿ってライン状に延びている。つまり、メタル配線層２１０１，２１０５，２１０９にそれぞれ接する半導体層２４５１，２４５１，２４５１はメモリセル毎に分離されるのではなく、メタル配線層２１０１，２１０５，２１０９とそれぞれ同じパターンに加工されている。
一般に、半導体層はメタルよりも高抵抗であるため、メモリセル毎に分離するよりも、この図２４Ａ，図２４Ｂの構造のように、例えばビットラインをなすメタル配線層に沿ってライン状に延びるものとするのが好ましい。これにより、半導体層２４５１を少なくとも２つ以上のメモリセルで共通化して、実効的に低抵抗化できる。
詳しくは、図２３Ａ，図２３Ｂに示した構造では、半導体層２３５３がメモリセル毎に分離されているため、メタル配線２１０１からメモリ機能体２１０４へ流れる電流経路は、図２５Ａ中に矢印で示すように、個々の半導体層２３５３のパターン内に限定される。これに対して図２４Ａ，図２４Ｂに示した構造では、メタル配線２１０１からメモリ機能体２１０４へ流れる電流経路は、図２５Ｂ中に矢印で示すように、メタル配線２１０１に沿った方向に広がる。したがって、配線実効断面積が増大して低抵抗となる。この結果、メモリの高速動作が可能となる。
当然ながら、半導体層２４５１がそのメタル配線層に沿ってライン状に延びていることによる効果は、メモリ機能体２５０４が層方向に一体に連続している場合だけでなく、メモリ機能体２５０４がメモリセル毎に分離されている場合でも同様である。
図２６Ａは一実施形態の半導体装置２６００の概略平面レイアウトを示している。
この半導体装置２６００は、上述のメモリ（メモリセル）を有するメモリ回路２６０１と、ロジック回路を有する周辺回路２６０２と、上記メモリ回路および周辺回路以外の機能を有する機能回路２６０３とを、同一の半導体基板上に集積化された態様で備えている。
図２６Ｂは、比較のため、従来の半導体装置２６１０の概略平面レイアウトを示している。メモリ回路２６１１には、従来のフローティングゲートを有するフラッシュメモリが集積されている。この従来の半導体装置２６１０は、上記フラッシュメモリの駆動電圧がロジック回路の駆動電圧よりも高いので、周辺回路２６１２に昇圧回路や制御回路などが必要になり、また、メモリ回路の高い駆動電圧に耐えるように、周辺回路のトランジスタのゲート酸化膜を厚くする必要があって、周辺回路２６１２の占有面積が大きくなっていた。したがって、半導体装置の小型化が困難であった。また、メモリ回路２６１１および周辺回路２６１２の占有面積が大きいので、他の機能のための機能回路２５１３の占有面積の割合が小さく制限されていた。
これに対して、この半導体装置２６００では、本発明によるメモリセルを有するメモリ回路２６０１が低電圧で動作可能であるので、周辺回路２６０２と同じ電源電圧で動作可能である。したがって、メモリ回路２６０１と周辺回路２６０２との間で電源を共有でき、従来の昇圧回路や制御回路が削除できる。この結果、周辺回路２６０２の占有面積を小さくできる。また、メモリ回路２６０１の駆動電圧が低いので、周辺回路２６０２が含むトランジスタのゲート酸化膜を薄くでき、周辺回路２６０２の占有面積を小さくできる。さらに、メモリ回路２６０１は高集積化できるので、メモリ回路２６０１の占有面積を小さくできる。これらの結果、この半導体装置２６０１は、従来の半導体装置２６１０よりも小型にできる。また、メモリ回路および周辺回路以外の機能回路２６０３のための占有面積を広げることができるので、従来よりも高機能の半導体装置を構成できる。
あるいは、この半導体装置２６００に従来の半導体装置２６１０と同じ占有面積を許せば、従来よりも多くのメモリセルを集積して、半導体装置の記憶容量を増大できる。これによって、大規模なプログラムを一時的に読み込み、電源を切断した後もそのプログラムを保持し、電源を再投入した後もプログラムを実行するといったことが可能となり、かつ、そのプログラムを他のプログラムと入れ替えることもできる。
図２７は、本発明による電子機器の一例として、上述の半導体装置を備えた携帯電話機２７００の構成を模式的に示している。
この携帯電話機２７００は、本体２７１０に、アンテナ部２７１５と、ＲＦ回路部２７１３と、表示部２７１４と、半導体装置としての制御回路２７１１と、これらの各構成要素に電力を供給するための電池２７１２とを搭載している。２７１６は信号線、２７１７は電源線である。
制御回路２７１１は、本発明のメモリを有するメモリ回路とロジック回路とを混載したＬＳＩ（大規模集積回路）であり、ＲＦ回路部２７１３と表示部２７１４を制御している。制御回路２７１１は、本発明による半導体装置が組み込まれているので、この携帯電話機を高機能化でき、また、消費電力を低減して、電池寿命を大幅に延長することができる。
なお、本実施形態では、電子機器の一例として携帯電話機を構成したが、携帯情報端末やゲーム機器など他の電子機器を構成しても同様の効果を発揮することが可能である。
なお、上述の実施形態では、絶縁体１０１の材料としてシリコン酸化物を挙げたが、シリコン窒化物、酸化アルミニウム、酸化チタン等の絶縁体であれば用いることができる。ただし、微粒子の大きさにもよるが、絶縁体１０１があまりに高誘電率材料であると、容量が増大して動作速度に影響を与える。このため、絶縁体１０１の材料としては、比誘電率が１０以下、好ましくは４以下の低誘電率を有するものが好ましい。
また、微粒子１０２を構成する材料として銀を挙げたが、微粒子１０２を構成する材料としては、金、銀、銅、アルミニウム、錫、ニッケル、白金、亜鉛、ハフニウム、マンガン、タンタル、チタン、タングステン、インジウム、ガリウム、など他の金属を用いることもできる。また、シリコン、ゲルマニウム等の半導体や化合物半導体を用いることも可能であり、または合金やその他の化合物を用いることも可能である。また磁性体であっても用いることが可能である。ただし単体元素であるほうが、注入工程が容易であるので好ましい。
また、第２（第４）の電極１１２としてシリコン基板を用いたが、シリコン以外の半導体または金属材料からなる基板を用いても良い。また、ガラス基板などの絶縁体材料からなる基板上に、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などによって導電層を形成し、その導電層を第２（第４）の電極として用いても良い。
シリコン膜の形成はエピタキシャル成長やポリシリコン堆積、ＣＧＳ（連続粒界シリコン）などを用いることができる。ただし、比較的低温での形成が可能なポリシリコンやＣＧＳを用いるのが好ましい。より好ましくは結晶性のよいＣＧＳを用いた方が、整流性能が向上し信頼性に優れる。ＣＧＳは特開平８−７８３２９号公報などに記載の作製方法によって低温で作製可能なシリコンであり、他の低温で作成可能なアモルファスシリコンやＣＧＳ以外の低温ポリシリコンなどに比べて結晶性が良く高移動度が得られるなどの利点を有する。
以上より明らかなように、本発明のメモリによれば、メモリ機能体を通して流れる電流の大小を、常温で比較的低電圧で電気的に制御して変化させることができる。したがって、実用性のあるメモリが提供される。
また、この発明のメモリの製造方法によれば、そのようなメモリを生産性良く作製できる。
また、この発明のメモリを含む半導体装置は、高集積化、低消費電力化が可能になる。
また、そのような半導体装置を備えた電子機器は、小型化、低消費電力化が可能になり、携帯の用途に適する。
図２８Ａは、第１の電極３６０１と第２の電極３６０２の間に設けられた微粒子含有体３１１３（既述の微粒子含有体１１３と同じ物）に対して、第１の電極３６０１と第２の電極３６０２とが対向する方向Ｖ１，Ｖ２に垂直な方向（これを「層方向」と呼ぶ。）Ｈ１から第３の電極３６０３が隣接している例を示している。第１の電極３６０１と第２の電極３６０２は微粒子含有体３１１３を厚さ方向Ｖ１，Ｖ２に挟んでいる。これに対して、図２８Ｂの例では、微粒子含有体３１１３に対する電極の配置が異なり、第１の電極３６１１と第２の電極３６１１とが上述の微粒子含有体３１１３を層方向Ｈ１，Ｈ２から挟み、微粒子含有体３１１３に対して厚さ方向Ｖ１から第３の電極３６１３が隣接している。
図２８Ａの例では、第２の電極３６０２を接地し、第１の電極３６０１に電圧を印加して、それらの電極３６０１，３６０２間に流れる電流を観測した。また、図２８Ｂの例では、第２の電極３６１２を接地し、第１の電極３６１１に電圧を印加して、それらの電極３６１１，３６１２間に流れる電流を観測した。いずれの場合も、観測は、第３の電極３６０３を接地した場合と、第３の電極３６０３に電圧を印加した場合との両方で行った。
第３の電極３６０３，３６１３を接地した条件下では、図２８Ａの例と図２８Ｂの例とでは、電流対電圧（Ｉ−Ｖ）特性に違いが見られたが、いずれの場合もヒステリシス特性が現れた。第３の電極３６０３，３６１３に電圧を印加した条件下では、いずれの場合も、第３の電極３６０３，３６１３を接地した場合に比してメモリウィンドウ（ヒステリシス）の幅が増大することが分かった。これは、第３の電極３６０３，３６１３に電圧を印加した場合、メモリ機能が向上することを意味する。これにより、記憶状態を読み出すときの読出しエラーが減少して、メモリの信頼性が向上する。
図２９は、図２８Ｂに示したタイプの電極配置を持つメモリを、半導体基板の表面に作製する方法を示している。
まず、図２９Ａに示すように、半導体基板、例えばシリコン基板３７００上に、酸化のためのマスクとしてシリコン窒化膜３７０１を堆積し、このシリコン窒化膜の所定の領域に開口３７０１ａを形成する。そして、図２９Ｂに示すように、通常の素子分離工程と同様に、開口３７０１ａを通してシリコン基板３７００の表面から酸化して、シリコン基板３７００の表面近傍領域（メモリ機能体を形成すべき領域）に、絶縁体としてのシリコン酸化膜３７１２を形成する。
次に、図２９Ｃに示すように、シリコン酸化膜３７１２に対して半導体または金属のイオン注入を行って、シリコン酸化膜３７１２中に導電性微粒子３７２３を形成する。この例では、既述の方法と同様に、シリコン酸化膜３７１２中に銀を負イオン注入法により導入した。この例では、さらに熱処理を行った。この熱処理は省略することも可能であるが、熱処理を行ったほうが好ましい。熱処理を行えば、導電性微粒子３７２３の粒径の調整や分布の調整ができ、更に注入欠陥等の回復が可能だからである。このようにして、既述の微粒子含有体３１１３と同じ構造を持つメモリ機能体３７１５を形成する。
次に、図２９Ｄに示すように、公知のＭＯＳトランジスタのゲート電極を形成するのと同様の方法で、メモリ機能体３７１５上に第３の電極としてのゲート電極３７３４を形成する。ここで、シリコン窒化膜３７０１を残したままゲート電極３７３４を形成するのが好ましい。そうすれば、ゲート電極３７３４とメモリ機能体３７１５との位置関係が自己整合的に定まるので、製造ばらつきが軽減するからである。
シリコン窒化膜３７０１を剥離した後、図２９Ｅに示すように、ゲート電極３７３４をマスクとして、半導体基板３７００の表面に不純物をイオン注入して、メモリ機能体３７１５を層方向（図２９における左右方向）両側から挟むように、第１，第２の電極としてのソース領域３７４５、ドレイン領域３７４６を形成する。
このようにして、図２８Ｂに示したタイプの電極配置を持つメモリを、半導体基板３７００の表面に作製することができる。作製されたメモリは、ソース領域３７４５とドレイン領域３７４６との間に所定の電圧を印加した前後で、メモリ機能体３７１５を通して流れる電流の大小が変化して、その電流の大小に応じて記憶状態（書込状態、消去状態）が判別される。
図３０は、図２８Ｂに示したタイプの電極配置を持つメモリを、半導体基板の表面に作製する別の方法を示している。
まず、図３０Ａに示すように、シリコン基板３８００上に熱酸化によるシリコン酸化膜３８０２を形成する。続いて、既述の方法と同様に、シリコン酸化膜３８０２中に銀を負イオン注入法により導入して、シリコン酸化膜３８０２中に導電性微粒子３８０３を含む層状のメモリ機能体３８１５を形成する。続いて、メモリ機能体３８１５上の全域に、第３の電極を形成するための物質、例えばポリシリコン３８０４を堆積する。
次に、図３０Ｂに示すように、公知のＭＯＳトランジスタのゲート電極をパターン形成するのと同様の方法で、メモリ機能体３８１５上に第３の電極としてのゲート電極３８０４（理解の容易のため、上記ポリシリコンのものと同じ符号を用いる。）を形成する。
次に、図３０Ｃに示すように、酸化を行って、シリコン基板３８００の表面にシリコン酸化膜３８２６を形成するとともに、ゲート電極３８０４の表面にシリコン酸化膜３８２７を形成する。
次に、図３０Ｄに示すように、公知の方法を用いて、メモリ機能体３８１５を層方向（図３０における左右方向）両側から挟むように、第１，第２の電極としてのポリシリコンサイドウォール３８３６，３８３７を形成する。ポリシリコンサイドウォール３８３６，３８３７は、シリコン酸化膜３８２６，３８２７によって、シリコン基板３８００とゲート電極３８０４に対して電気的に絶縁されている。
次に、この上に図示しない層間絶縁膜を形成した後、図３０Ｅに示すように、公知のコンタクト工程を実施して、ポリシリコンサイドウォール３８３６，３８３７およびゲート電極３８０４の上に、それぞれコンタクト配線３８４８，３８４９，３８５０を形成する。
なお、メモリ機能体３８１５内では、導電性微粒子３８０３はシリコン酸化膜３８０２の厚さ方向に関して、シリコン基板３８００に近い側に分布させるのが望ましい（図３０Ａ参照）。この理由は、導電性微粒子３８０３を第３の電極（ゲート電極）３８０４から離れるように形成して、第１，第２の電極（ポリシリコンサイドウォール）３８３６，３８３７と第３の電極（ゲート電極）３８０４との間で無用なメモリ動作が行われないようにするためである。具体的には、導電性微粒子を形成するためのイオン注入を、注入深さがシリコン酸化膜表面より十分深くなるように実施する方法や、メモリ機能体３８１５とゲート電極３８０４との間に絶縁体膜を形成する方法などを用いることができる。
図３１は、上述のメモリ機能体が基板に対して垂直な方向に複数配置されて、３次元的に集積化されたメモリの構造を示している。図３１Ａは層間絶縁膜を取り除いてメモリを上方から見たときの平面レイアウトを示し、図３１Ｂは図３１ＡにおけるＢ−Ｂ’線矢視断面を示している。図中、メモリ機能体は３９０４、第１の電極は３９０２、第２の電極は３９０３、第３の電極は３９０５で表されている。コンタクト配線３９０７は、基板に対して垂直な方向に複数配置された第２の電極３９０３，３９０３，…を電気的に接続している。
このメモリは、３次元的に集積化されているので、大幅な実効占有面積の縮小が可能であり、メモリ容量の増大が可能となる。
なお、図３１では図示を省略しているが、基板としては、例えば、ガラス基板や、シリコン基板の上層を酸化したもの等を用いることができる。従来の浮遊ゲート型のメモリでは通常のＭＯＳトランジスタを基本にしているため、シリコン基板上に作製するのが一般的であるが、本発明によるメモリは必ずしもシリコン基板上に作製する必要はない。
次に、図３２および図３３を用いて、図３１に示したタイプの３次元立体構造を持つメモリの作製方法を説明する。
図３２Ａ〜図３２Ｅは、上記メモリの作製途中の工程断面を示している。
まず、図３２Ａに示すように、下地あるいは基板４０００の上にシリコン酸化膜等の絶縁体膜４００１と、シリコン膜４００２を順に積層する。続いて、シリコン膜４００２上に、酸化のためのマスクとしてシリコン窒化膜４００３を堆積し、このシリコン窒化膜の所定の領域に開口４００３ａを形成する。そして、図３２Ｂに示すように、開口４００３ａを通してシリコン膜４００２の表面から酸化して、シリコン膜４００２の所定の領域（メモリ機能体を形成すべき領域）に、絶縁体としてのシリコン酸化膜４０１８を形成する。
続いて、図示しないマスクを用いて、既述の方法と同様に、シリコン酸化膜４０１８中に銀を負イオン注入法により導入し、さらに熱処理を行って、メモリ機能体３９０４を形成する。なお、シリコン膜４００２のうち酸化されずに残った領域は第１の電極３９０２および第２の電極３９０３として用いられる。
次に、図３２Ｃに示すように、この上の全域に、第３の電極を形成するための物質、例えばポリシリコンを堆積し、公知のＭＯＳトランジスタのゲート電極をパターン形成するのと同様の方法で、メモリ機能体３９０４上に第３の電極としてのゲート電極３９０５を形成する。その後、この上の全域に、層間絶縁膜４０２６を形成する。そして、この層間絶縁膜４０２６の表面をＣＭＰ（化学的機械的研磨法）などで平坦化しておく。
この後、層間絶縁膜４０２６上の全域に、再びシリコン膜４０３２を積層する。そして、上に述べたのと同様の工程を繰り返すことによって、図３２Ｄに示すように、２層目のメモリ機能体３９０４、第１の電極３９０２、第２の電極３９０３および第３の電極３９０５を形成する。その後、この上の全域に、層間絶縁膜４０５６を形成する。そして、この層間絶縁膜４０５６の表面をＣＭＰなどで平坦化しておく。
このようにして、所望の層数まで多層化した後、図３２Ｅに示すように、第２の電極３９０３，３９０３，…を基板４０００に対して垂直な方向に接続するようにコンタクト配線３９０７を形成する。
図３３Ａ〜図３３Ｆは、作製途中の上記メモリを上から見たときの平面レイアウトを示している。
図３３Ａに示すように、シリコン膜４００２は基板上の全域に形成される。
次に、図３３Ｂに示すように、シリコン膜４１０２は、第１の電極３９０２、第２の電極３９０３となる部分を残して部分的に酸化されて、シリコン酸化膜４０１８が形成される。第１の電極３９０２は図３３Ｂにおいて縦方向にライン状に延びている。一方、第２の電極３９０３は矩形のパターンを持ち、シリコン酸化膜４０１８中に個々に孤立している。シリコン酸化膜４０１８は素子分離の役割も果たす。第２の電極３９０３は、隣り合う第１の電極３９０２，３９０２間の中央に、縦方向に沿って複数配置されている。
次に、図３３Ｃに示すように、メモリ機能体３９０４は、シリコン酸化膜４０１８内で第１の電極３９０２と第２の電極３９０３との間に挟まれた矩形領域にそれぞれ形成される。このときの断面図が図３２Ｂに相当する。
次に、図３３Ｄに示すように、第３の電極としてのゲート電極３９０５が、縦方向に並ぶ複数のメモリ機能体３９０４上を通るように、縦方向に延びるライン状に形成される。
次に、図３３Ｅに示すように、この上の全域に層間絶縁膜４０２６が形成される。このときの断面図が図３２Ｃ，図３２Ｄに相当する。
その後、図３３Ｆに示すように、コンタクト配線３９０７が第２の電極３９０３を貫通する位置に形成される。このときの断面図が図３２Ｅに相当する。
また、この例では、第１の電極３９０２と第３の電極３９０５とが配線としていずれも縦方向に延びて平行になっているが、これに限られるものではない。通常の集積回路の作製におけるのと同様に配線を多層にすれば、第１の電極３９０２のための配線と、第２の電極３９０３のための配線３９０７と、第３の電極３９０５のための配線とが互いに交差するように形成することが可能である。
例えば図３４Ａは、第１、第２、第３の電極につながる配線が互いに実質的に垂直になっているメモリの構造を示している。図３４Ｂ，図３４Ｃ，図３４Ｄはそれぞれ図３４ＡのメモリをＢ方向、Ｃ方向、Ｄ方向から見たところを示している。
このメモリでは、メモリ機能体４２０４に対して、第１の電極４２０９、第２の電極４２０２、第３の電極４２０５が図３４Ａにおいてそれぞれ左方向、右方向、上方向から接している。第１の電極４２０９には、コンタクト４２１９を介して、図３４Ａにおいて奥手前方向に延びる第１の配線４２２９が電気的に接続されている。第２の電極４２０２には、図３４Ａにおいて上下方向に延びる第２の配線４２０７と電気的に接続されている。第３の電極４２０５には、コンタクト４２１５を介して、図３４Ａにおいて左右方向に延びる第３の配線４２２５が電気的に接続されている。
このように第１、第２、第３の電極につながる配線を互いに実質的に垂直に配置すれば、さらに大幅な実効占有面積の縮小が可能であり、メモリ容量の増大が可能となる。
なお、上述の実施形態では、微粒子含有体を構成する絶縁体の材料としてシリコン酸化物を挙げたが、シリコン窒化物、酸化アルミニウム、酸化チタン等の絶縁体であれば用いることができる。ただし、微粒子の大きさにもよるが、絶縁体があまりに高誘電率材料であると、容量が増大して動作速度に影響を与える。このため、絶縁体の材料としては、比誘電率が１０以下、好ましくは４以下の低誘電率を有するものが好ましい。
また、微粒子を構成する材料として銀を挙げたが、微粒子を構成する材料としては、金、銀、銅、アルミニウム、錫、ニッケル、白金、亜鉛、ハフニウム、マンガン、タンタル、チタン、タングステン、インジウム、ガリウム、など他の金属を用いることもできる。また、シリコン、ゲルマニウム等の半導体や化合物半導体を用いることも可能であり、または合金やその他の化合物を用いることも可能である。また磁性体であっても用いることが可能である。ただし単体元素であるほうが、注入工程が容易であるので好ましい。
また、基板としてシリコン基板を用いたが、シリコン以外の半導体または金属材料からなる基板を用いても良い。また、ガラス基板などの絶縁体材料からなる基板上に、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などによって導電層を形成し、その導電層を第２の電極として用いても良い。
シリコン膜の形成はエピタキシャル成長やポリシリコン堆積、ＣＧＳ（連続粒界シリコン）などを用いることができる。ただし、比較的低温での形成が可能なポリシリコンやＣＧＳを用いるのが好ましい。より好ましくは結晶性のよいＣＧＳを用いた方が、整流性能が向上し信頼性に優れる。ＣＧＳは特開平８−７８３２９号公報などに記載の作製方法によって低温で作製可能なシリコンであり、他の低温で作成可能なアモルファスシリコンやＣＧＳ以外の低温ポリシリコンなどに比べて結晶性が良く高移動度が得られるなどの利点を有する。
以上より明らかなように、本発明のメモリによれば、メモリ機能体を通して流れる電流の大小を、常温で比較的低電圧で電気的に制御して変化させることができる。したがって、実用性のあるメモリが提供される。
また、この発明のメモリの製造方法によれば、そのようなメモリを生産性良く作製できる。
また、この発明のメモリを含む半導体装置は、高集積化、低消費電力化が可能になる。
また、そのような半導体装置を備えた電子機器は、小型化、低消費電力化が可能になり、携帯の用途に適する。
図３５は、一実施形態の抵抗変化機能体（全体を符号５１００で示す。）の概略断面構造を示している。この抵抗変化機能体５１００は、第３の電極５１３０と第４の電極５１４０との間に挟まれると共に、これらの第３，第４の電極５１３０，５１４０とは別に設けられた第１の電極５１１０と第２の電極５１２０との間に挟まれた絶縁体５１５０を備えている。具体的には、第３の電極５１３０と第４の電極５１４０とは図における上下方向から絶縁体５１５０に接し、第１の電極５１１０と第２の電極５１２０とは図における左右方向から絶縁体５１５０に接している。絶縁体５１５０中には、第３の電極５１３０と第４の電極５１４０との間に所定の電圧を印加した前後で、第１の電極５１１０と第２の電極５１２０との間の電気抵抗がサイズ効果に基づいて変化するように配置された複数の導電性微粒子５１６０が含まれている。この例では、絶縁体５１５０の材料としてシリコン酸化膜を用いる一方、導電性微粒子としては粒径が１μｍ未満の銀粒子を用いるものとする。微粒子５１６０は、略均一な粒径で絶縁体５１５０の全域にわたって略一様に分布している。
この抵抗変化機能体５１００では、絶縁体５１５０中での複数の導電性微粒子５１６０の配置によって、第３の電極５１３０と第４の電極５１４０との間に所定の電圧を印加した前後で、第１の電極５１１０と第２の電極５１２０との間の電気抵抗が、導電性微粒子５１６０のサイズ効果に基づいて変化する。つまり、第３の電極５１３０と第４の電極５１４０との間に電流を流すことによって、電流経路の近傍あるいは電流経路中の或る導電性微粒子に１個乃至数個の電荷が蓄積され、その蓄積された電荷が電流経路中の電子に対してクーロン相互作用を及ぼす。したがって、導電性微粒子５１６０に蓄積された電荷の有無や多寡に応じて、第１，第２の電極５１１０，５１２０間の電気抵抗が変化する。
図３６は、更に好ましい一実施形態の抵抗変化機能体（全体を符号５２００で示す。）の概略断面構造を示している。この抵抗変化機能体５２００は、図３５の抵抗変化機能体５１００と同様に、第３の電極５２３０と第４の電極５２４０との間に挟まれると共に、これらの第３，第４の電極５２３０，５２４０とは別に設けられた第１の電極５２１０と第２の電極５２２０との間に挟まれた絶縁体５２５０を備えている。この例では、絶縁体５２５０は層状に形成されている。
第３の電極５２３０と第４の電極５２４０とは絶縁体５２５０の厚さ方向（図における上下方向）Ｖ１，Ｖ２両側に設けられている。第１の電極５２１０と第２の電極５２２０とは上記厚さ方向Ｖ１，Ｖ２に対して垂直な絶縁体５２５０の層方向（図における左右方向）両側に設けられている。
絶縁体５２５０中には、第３の電極５２３０と第４の電極５２４０との間に所定の電圧を印加した前後で、第１の電極５２１０と第２の電極５２２０との間の電気抵抗がサイズ効果に基づいて変化するように配置された複数の導電性微粒子５２６０が含まれている。この例では、先の例と同様に、絶縁体５２５０の材料としてシリコン酸化膜を用いる一方、導電性微粒子としては粒径が１μｍ未満の銀粒子を用いるものとする。
導電性微粒子５２６０は、絶縁体５２５０の層方向に関して一様に分布するとともに、絶縁体５２５０の厚さ方向に関して或る範囲内に分布している。これにより、第３の電極５２３０と第４の電極５２４０との間で、絶縁体５２５０の厚さ方向に、電流が過度に流れ難くなったり、過度に流れ易くなったりすることが抑制される。したがって、絶縁体５２５０の層方向両側に設けられた第１の電極５２１０と第２の電極５２２０との間の電気抵抗の変化が安定する。この結果、安定した特性が得られる。
また、図３６中に示すように、絶縁膜５２５０に含まれる微粒子の粒径が少なくとも２種類以上あって、第１の電極５２１０と第２の電極５２２０との間を移動する電荷は比較的大きな微粒子を伝って移動できるが、第３の電極５２３０と第４の電極５２４０との間を移動しようとする電荷は比較的小さな微粒子を伝って移動しなければならない構造を有していることが好ましい。
具体的には、導電性微粒子５２６０を構成する銀元素の濃度は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると低くなっているのが好ましい。その場合、第３の電極５２３０と第４の電極５２４０との間で、絶縁体５２５０の厚さ方向Ｖ１，Ｖ２に、電流が過度に流れ難くなったり、過度に流れ易くなったりすることがさらに抑制される。この結果、さらに安定した特性が得られる。
また、導電性微粒子５２６０の密度は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると低くなっているのが好ましい。その場合も、第３の電極５２３０と第４の電極５２４０との間で、絶縁体５２５０の厚さ方向Ｖ１，Ｖ２に、電流が過度に流れ難くなったり、過度に流れ易くなったりすることがさらに抑制される。この結果、さらに安定した特性が得られる。
また、導電性微粒子５２６０粒径は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると小さくなっているのが好ましい。その場合も、第３の電極５２３０と第４の電極５２４０との間で、絶縁体５２５０の厚さ方向Ｖ１，Ｖ２に、電流が過度に流れ難くなったり、過度に流れ易くなったりすることがさらに抑制される。この結果、さらに安定した特性が得られる。このように、導電性微粒子５２６０として複数の大きさの微粒子を用いれば、主に電気伝導を担う微粒子と、電荷を保持して電気抵抗を変化させることを担う微粒子とに役割を分担することが可能となり、優れた動作安定性を得ることができる。
この抵抗変化機能体５２００は以下のようにして形成される。
先ず、図３７Ａに示すように、シリコン基板５３００の表面に、熱酸化工程によって絶縁体としてシリコン酸化膜５２５０を形成する。この場合、形成されたシリコン酸化膜５２５０の膜厚は約２５ｎｍである。尚、シリコン基板５３００は、上記抵抗変化機能体５２００の第４の電極５２４０として用いられる。
次に、図３７Ｂに示すように、上記シリコン酸化膜５２５０中に、導電性微粒子を構成する元素として銀を負イオン注入法によって導入する。ここで、注入エネルギは、余りに高すぎると注入される銀の分布が広がり過ぎてシリコン酸化膜５２５０の薄膜への注入としては相応しくなく、さらにシリコン酸化膜５２５０にダメージを与えて欠陥を生じてしまう。そのため、上記注入エネルギは、１００ｋｅＶ未満に設定するのが好ましく、５０ｋｅＶ未満に設定するのがより好ましい。尚、１５ｋｅＶで注入することによって、シリコン酸化膜５２５０の中程の深さまで注入することができる。
また、注入ドーズ量は、余りに多い場合には微粒子の粒径が大きくなり過ぎ、シリコン酸化膜５２５０のダメージも多くなる。一方、余り少ない場合には、微粒子密度が小さくなり過ぎてしまう。そのため、注入ドーズ量は、１×１０１２／ｃｍ２より多く且つ１×１０２０／ｃｍ２より少なく設定するのが好ましく、１×１０１３／ｃｍ２より多く且つ１×１０１７／ｃｍ２より少なく設定するのがより好ましい。本実施の形態においては、注入エネルギを約１５ｋｅＶとし、ドーズ量を約１×１０１５／ｃｍ２に設定している。
また、上述のように、本実施の形態においては、イオン注入法として負イオン注入法を採用している。このように、負イオンを用いて注入を行った場合には、正イオンの場合のように、注入を受ける材料（この例ではシリコン酸化膜５２５０）の表面電位が正イオンの加速電圧近くまで上昇することがなく、数ボルト程度の非常に低い値に収まる。すなわち、正イオン注入の場合には、正の電荷のイオンが材料表面に入射され、負の電荷の二次電子が放出されるために材料表面は正に帯電する一方である。したがって、最終的には正イオンの加速電圧まで上昇するのである。
これに対して、負イオン注入の場合には、負の電荷のイオンが材料表面に入射され、負の電荷の二次電子が放出されるため材料表面には正の電荷が発生し、表面電位は±数ボルト程度に収まる。したがって、正イオン注入に比べて実効的な加速電圧の変動が少なくなり、そのために注入深さのばらつきを抑制することが可能になる。また、注入を受けるシリコン酸化膜５２５０やそれを支持するシリコン基板５３００が殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することも可能になる。
次に、図３７Ｃに示すように、熱処理を行って、注入元素（本実施の形態においては「銀」）を凝集または拡散させる。一旦十分拡散させたり、前出の注入工程において、注入分布濃度の勾配を緩やかにすることによって、図３５に示した例のように微粒子５１６０を均一な粒径で絶縁体５１５０の全域にわたって略均一に分布させることは可能である。しかし、図３６に示した例のように、より好ましい状態を実現するためには、注入濃度分布があまり広がらないように適度に熱処理を行う。これによって、シリコン酸化膜５２５０中に銀微粒子５２６０をサイズ効果が顕著になる粒径またはクーロン力もしくはその両方が有効になるような密度で形成すると共に、シリコン酸化膜５２５０における或る深さＣを中心としてその深さから厚さ方向Ｖ１，Ｖ２に或る範囲内に銀微粒子５２６０を分布させることができる。また、イオン注入時に発生した欠陥を修復することができる。
この熱処理の温度は、低過ぎると効果が無いが、余りに高温であると注入元素が拡散・溶融するために微粒子を形成することができない。したがって、熱処理の温度は、２００℃より高く且つ注入元素の融点未満に設定するのが好ましい。また、熱処理の時間は、一定温度であっても長くすれば、その温度効果は増大するが、余りに長いと粒径が過度に大きくなる場合や注入元素が微粒子を形成すべき領域外まで拡散する場合が生ずる。そのために、熱処理時間は２４時間よりも短く設定するのが好ましい。
例えば通常の熱処理炉を用いる場合は、アルゴンや窒素等の不活性雰囲気中で、熱処理の温度を３００℃〜１０００℃の範囲内に設定するのが好ましい。但し微粒子の材料として銀を用いている場合は、高温で長時間の熱処理を行うと略均一になるまで拡散してしまうので、この例では、アサヒ理化製作所製のセラミクス電気管状炉を用い、アルゴン雰囲気中で、約６００℃の温度で約１時間の熱処理を行った。
尚、上記微粒子５２６０として、上記「銀」以外のより高融点の材料の例えば「金」等の導電性物質を用いた場合、「金」の場合には、図３７に示すように約９００℃の高温のアニールでもあまり拡散せず微粒子５２６０を形成することができる。ところが、例えば「銀」を用いて同様の微粒子を形成した場合には、９００℃でアニールを実施すると略均一になるまで拡散してしまう。半導体産業において典型的なシリコンの酸化温度が９００℃程度であるから、微粒子５２６０として高融点材料を用いることが、既存の半導体プロセスと整合性の点で有利である。
以上のようにして、上記シリコン酸化物５２５０中に銀微粒子５２６０を適度に分散させて形成した後、図３７Ｄに示すように、シリコン酸化膜５２５０の層方向（図における左右方向）両側に、エッチングによって、銀微粒子５２６０の分布を越える深さをもつ溝５２５１，５２５２を設ける。更に、蒸着等によって、溝５２５１，５２５２を導電性物質で埋め込むことにより第１の電極５２１０および第２の電極５２２０を形成する。
また、図３７Ｅに示すように、シリコン酸化膜５２５０の表面上に、蒸着等によって、第３の電極５２３０を形成する。
これにより、第３の電極５２３０とシリコン基板５３００（つまり第４の電極５２４０）とがシリコン酸化膜５２５０を厚さ方向両側から挟み、第１の電極５２１０と第２の電極５２２０とがシリコン酸化膜５２５０を層方向両側から挟む状態になる。
この第１の電極５２１０および第２の電極５２２０および第３の電極５２３０の材料は、金属または半導体、更には、導電性を有する限り有機物質であっても差し支えない。本実施の形態では金を用いた。また、これらの電極を形成する方法としては、ＣＶＤ（化学気相成長）や蒸着やＭＢＥ（分子線エピタキシ）等を採用することができる。
さらに、水素シンタを実施することが好ましい。そうすることによって、界面準位等の微粒子５２６０以外の電荷トラップ要因を抑制することができ、動作特性を安定化させて信頼性を向上させることができる。尚、６００℃以上で水素シンタを行えば、上記欠陥回復のための熱処理と水素シンタとを同時に行うことが可能になり、工程の簡略化が可能となるためより好ましい。
このようにして作製した抵抗変化機能体５２００の、微粒子５２６０を含んだ層状のシリコン酸化膜５２５０の断面をＴＥＭ（Transmission Electron Microscope; 透過型電子顕微鏡）によって観察した。その結果、図３８に示すように、イオン注入された銀が凝集して、粒径が約３ｎｍ程度以下のナノメートルサイズの微粒子５２６０となっていることが分かった。また、シリコン酸化膜５２５０中で、設定した注入エネルギ（銀イオンの加速エネルギ）から予想される深さＣを中心として、厚さ方向Ｖ１，Ｖ２に関して或る範囲内に既述のように微粒子５２６０を分布させることができた。すなわち、導電性微粒子５２６０を構成する銀元素の濃度は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると低くなっていた。また、導電性微粒子５２６０の密度は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると低くなっていた。さらに、導電性微粒子５２６０粒径は、絶縁体５２５０中の或る位置Ｃで最大であり、その位置Ｃから厚さ方向Ｖ１，Ｖ２に離れると小さくなっていた。
このようにイオン注入によれば、絶縁体５２５０中に導電性微粒子５２６０を一度の処理で短時間に高密度に形成できるとともに、絶縁体５２５０の厚さ方向Ｖ１，Ｖ２に導電性微粒子５２６０を好ましく分布させることができる。しかも、イオン注入によれば、導電性微粒子５２６０を形成するためにフォトリソグラフィやエッチングなどの微細加工技術を要しない。したがって、生産性に優れる。
また、本実施の形態においては、上記絶縁体５２５０中に導電性微粒子５２６０を形成するための物質を負イオン注入法により注入しているので、注入時に上記絶縁体５２５０やそれを支持するシリコン基板５３００が帯電するのを抑制することができる。したがって、注入エネルギを正確に制御でき、注入ばらつきを抑制することができる。また、上述のごとく帯電が抑制されるので、帯電によって絶縁体５２５０が破壊されて欠陥が生じることを防止できる。以上の結果、抵抗変化機能体５２００の信頼性を向上させることができるのである。
図３９は、上述の方法で作製した抵抗変化機能体５２００の常温（２５℃）における電流対電圧（Ｉ−Ｖ）特性のグラフを示している。
この特性は、第２の電極５２２０を接地し、第１の電極５２１０に電圧を印加して、第１の電極５２１０に流れる電流を観測したものである。まず電圧を低い方から高い方へ連続的に変化させると、図３９中に特性データＳ１で示すように電流が増加した。続いて、第３の電極５２３０と第４の電極５２４０間に約５Ｖの電圧を印加した後、再び第１の電極５２１０と第２の電極５２２０の間に電圧を印加して同様に電流を観測すると、図３９中に特性データＳ２で示すように、電流が増加した。図３９から分かるように、この電流対電圧（Ｉ−Ｖ）特性から、第３の電極５２３０と第４の電極５２４０の間に電圧を印加した後、第１の電極５２１０と第２の電極５２２０の間に流れる電流は、測定した電圧範囲内ではどの電圧に対しても少なくなっている。すなわち、抵抗が増大している。この理由を、次に考察する。
図３９の特性データＳ１では、第１の電極５２１０と第２の電極５２２０の間に電圧を印加した場合、主に、シリコン酸化膜５２５０の厚さ方向に関して分布中央Ｃ付近に存在する比較的大きな微粒子を層方向に伝って電荷が移動、すなわち電流が流れると推察される。中央Ｃ付近の比較的大きな微粒子から厚さ方向Ｖ１，Ｖ２に離れた領域には比較的小さな微粒子が散在している。この領域は微粒子の粒子が小さく、また隣り合う微粒子の間隔も中央Ｃ付近に比べ離れている確率が高い。したがって、小さな微粒子を伝達する電荷は少ないと考えられる。
次に、第３の電極５２３０と第４の電極５２４０の間に電圧を印加した時の様子を考察する。この時、電圧の印加方向を考慮すれば、ある一定電圧以上を加えれば、中央Ｃ付近の比較的大きな微粒子から厚さ方向Ｖ１，Ｖ２に離れた領域に存在する比較的小さな微粒子にも、周りの酸化膜をトンネルして電荷が注入されることが容易に推察される。一旦、これら小さな微粒子に電荷が注入されれば、第３の電極５２３０と第４の電極５２４０の間の電圧印加をやめても、周囲を絶縁体で囲まれているので、それらの小さな微粒子に電荷が保持されていると考えられる。
この状態で、再び第１の電極５２１０と第２の電極５２２０の間に電圧を印加した場合を考察する。この時、中央Ｃ付近の比較的大きな微粒子から厚さ方向Ｖ１，Ｖ２に離れた領域に存在する小さな微粒子には電荷が保持されている。当然、それらの電荷は、中央Ｃ付近の大きな微粒子を伝達して第１の電極５２１０と第２の電極５２２０の間を移動しようとする電荷に対し、クーロン相互作用を及ぼし、電荷の移動を阻害することが予想される。すなわち、第１の電極５２１０と第２の電極５２２０の間を流れる電流は抑制され、特性データＳ１の状態に比べ電流は減少すると考えられる。つまり、第１の電極と第２の電極の間の電気抵抗を増大させると考えられる。
また、電気抵抗変化の原因は、微粒子が電流の影響により拡散消滅、または凝集大型化した結果、クーロンエネルギが変動したためとも考えられる。その他、ジュール熱による熱エネルギにより、微粒子から電子が放出された結果、クーロンエネルギが変動したためとも考えられる。
この抵抗変化機能体５２００は、抵抗変化を利用して、電流の大小を読み出すことで２値データを判別し、メモリとして使用することが可能である。また、本発明の抵抗変化機能体は、部分的に電荷の捕獲をするため局所電荷保持機能体と言い換えることもできる。
なお、本抵抗変化機能体５２００の第１、第２の電極５２１０，５２２０間や第３、第４の電極５２３０、５２４０間に過剰な電圧を印加した場合、電流値が著しく増大した。これは絶縁体中に含まれる微粒子が変化したため、あるいは微粒子間の絶縁体が絶縁破壊をおこしたためと思われる。ただし、微粒子間の絶縁体はトンネル障壁であるので絶縁破壊をおこしにくいことから、ジュール熱により微粒子が拡散または凝集したか、電流によるマイグレーションため微粒子の状態が変化した可能性が高いと思われる。
また、通常の絶縁膜等の絶縁破壊を利用するヒューズメモリでは、その絶縁膜等を絶縁破壊させるために高電圧を必要とする。これに対して、抵抗変化機能体を利用する本メモリでは、微粒子間の実質的な絶縁膜厚は薄く、また微粒子間はトンネル可能な絶縁膜厚が大部分であるから、従来のヒューズメモリに比べて低電圧で書き込み動作が可能になる。したがって、本メモリは、低電圧で使用できるヒューズメモリとして用いることも可能である。
なお、サイズ効果の一種のクーロンブロッケイド効果を利用して小さな微粒子に効率的に電荷を保持させる場合、クーロンブロッケイド効果が顕著になるには、微粒子の容量を考えた場合、電荷を離脱させるために必要なエネルギが周囲温度による熱エネルギと比較して十分大きくなければならない。そのためには微粒子を完全導体球と仮定したとき微粒子の半径は０．５ｎｍ〜１ｎｍ程度必要であろうと推定される。なお、微粒子の粒径が小さくなるにつれてクーロンブロッケイド効果自体は顕著になるが、微粒子の粒径が小さすぎると電荷の注入も難しくなり、高電圧や動作速度の低下が起こるので、デバイス応用の観点からは好ましくない。
また、シリコン酸化膜中に導電性微粒子を形成するために負イオン注入を行っているので、作製後のシリコン酸化膜は単一熱酸化膜と同等の品質を維持しており、非常に信頼性が高いものとなった。また、ＣＶＤなどに比して、処理時間が短くなり、生産性に優れる。
また、負イオン注入によれば、既述のように帯電による微粒子のばらつきを抑えられるので、シリコン酸化膜５２５０の厚さ方向Ｖ１，Ｖ２に関して微粒子５２６０の分布がばらつくのを抑制できる。したがって、抵抗変化機能体５２００を薄膜化することができ、微細化が可能になる。そのように抵抗変化機能体を薄膜化した場合、第３、第４の電極５２３０，５２４０間に同じ電圧を加えても抵抗変化機能体に印加される実効電場が強くなる。したがって、抵抗変化機能体を動作させるための電圧を低電圧化することが可能となり、生産性および低消費電力性に優れる。
図３６に模式的に示したように、シリコン酸化膜５２５０中の微粒子５２６０を構成する銀元素の濃度は一様ではなく、シリコン酸化膜５２５０の厚さ方向Ｖ１，Ｖ２に、微粒子５２６０を構成する銀元素の濃度が高い領域に連なって銀元素の濃度が低い領域がそれぞれ存在する。同様に、シリコン酸化膜５２５０中の微粒子５２６０の密度は一様ではなく、シリコン酸化膜５２５０の厚さ方向Ｖ１，Ｖ２に、微粒子５２６０の密度が高い領域に連なって微粒子５２６０の密度が低い領域が存在する。同様に、シリコン酸化膜５２５０中の微粒子５２６０のサイズは一様ではなく、シリコン酸化膜５２５０の厚さ方向Ｖ１，Ｖ２に、微粒子５２６０のサイズが大きい領域に連なって微粒子５２６０のサイズが小さい領域が存在する。これらの場合、シリコン酸化膜５２５０の厚さ方向Ｖ１，Ｖ２、つまり第３の電極５２３０と第４の電極５２４０とが対向する方向に関して、電流が過度に流れにくかったり、過度に流れ易くなったりすることを抑制することができる。したがって、抵抗変化機能体の特性が安定する。
また、負イオン注入の際に斜め注入を行えば、シリコン酸化膜５２５０の厚さ方向に関して微粒子５２６０の分布の広がりを抑制することができる。したがって、抵抗変化機能体を薄膜化することができ、微細化に適する。
図４０は、本発明の一実施形態の抵抗変化機能体を示す概略断面図である。この抵抗変化機能体６１００は、第１の電極６１１１と、第２の電極６１１２と、この第１の電極６１１１と第２の電極６１１２との間に挟まれた媒体としての絶縁体６１０１を備える。上記絶縁体６１０１中には、ナノメートルサイズを有すると共に絶縁体６１０４によって表面が覆われた導電性微粒子６１０３を１つ以上含んでいる。
上記抵抗変化機能体６１００は、図４１Ａ乃至図４１Ｄの工程図に示すようにして作製されている。
本実施形態では、半導体産業で用いられている既存の装置を用いて作製できるように、上記絶縁体６１０１の材料には、第１の材料としての酸化シリコンを用い、上記微粒子６１０３の材料には、第３の材料としての銀を用い、上記絶縁体６１０４の材料には、第２の材料としての酸化銀を用いる。
まず、図４１Ａに示すように、シリコン基板６３００の表面に、シリコン酸化膜６１０１を熱酸化工程によって形成する。この例では、上記シリコン酸化膜６１０１の膜厚を約３５ｎｍに形成する。なお、上記シリコン基板の上記シリコン酸化膜６１０１以外の部分は、第２の電極として用いられる。
次に、図４１Ｂに示すように、シリコン酸化膜６１０１中に、負イオン注入法によって銀６３０３を導入する。
ここで、注入エネルギが過大であると、上記注入された銀６３０３のシリコン酸化膜６１０１における分布範囲が広くなり過ぎて、抵抗変化機能に対して不適切であり、また、上記シリコン酸化膜６１０１へのダメージが過大になって欠陥を生じてしまう。したがって、注入エネルギは、１００ｋｅＶ未満であるのが好ましく、特に、５０ｋｅＶ未満に設定するのが、より好ましい。
また、上記銀のドーズ量（単位面積当りの注入量）は、過大であると、導電性微粒子の粒径が過大になり、また、上記シリコン酸化膜６１０１へのダメージが多くなる一方、過小であると、導電性微粒子の分布密度が過小になる。したがって、上記銀のドーズ量は、１×１０１２／ｃｍ２より多く、かつ、１×１０２０／ｃｍ２より少なく設定するのが好ましく、例えば、１×１０１４／ｃｍ２より多く、かつ、１×１０１７／ｃｍ２より少なく設定するのが好ましい。
本実施形態では、注入エネルギは約１５ｋｅＶ、ドーズ量は約１×１０１５／ｃｍ２に設定した。言うまでもまく、注入するイオン種によって、選択すべき注入エネルギおよび注入量は異なる。
また、本実施形態では、イオン注入法として負イオン注入法を採用している。この負イオンを用いた注入法によれば、正イオンを用いた場合のように、注入を受ける材料（本実施形態ではシリコン酸化膜６１０１）の表面電位が正イオンの加速電圧近くまで上昇することが無くて、上記シリコン酸化膜６１０１の表面電位を、数ボルト程度の非常に低い値に留めることができる。より詳しくは、正イオン注入法を用いた場合、正の電荷のイオンが上記シリコン酸化膜６１０１表面に入射した際、負の電荷の二次電子が放出される。したがって、上記シリコン酸化膜６１０１の表面は、上記正イオンの注入を続けるに伴って正に帯電する一方であり、最終的に、表面電位が上記正イオンの加速電圧にまで上昇する。これに対して、負イオン注入法では、負の電荷のイオンが上記シリコン酸化膜６１０１表面に入射した際、負の電荷の二次電子が放出される。したがって、上記シリコン酸化膜６１０１の表面電位は、±数ボルト程度に収まる。その結果、正イオン注入に比べて、実効的な加速電圧の変動が少なくなるため、銀の注入深さのばらつきを抑制することが可能となる。また、注入を受けるシリコン酸化膜６１０１や、この下方の上記シリコン基板６３００が殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することが可能となる。本実施形態では、負イオン注入装置として日新電機株式会社製のものを用いた。
次に、上記シリコン酸化膜６１０１に熱処理を行って、このシリコン酸化膜６１０１に注入された銀を、凝集または拡散させる。これによって、図４１Ｃに示すように、シリコン酸化膜６１０１中に、導電性微粒子としての銀微粒子６１０２を形成する。また、上記熱処理によって、上記イオン注入時にシリコン酸化膜６１０１に発生した欠陥が、修復される。
上記熱処理の温度は、低過ぎると効果がないが、高過ぎると注入元素（銀）が拡散、溶融するので、微粒子を形成できない。したがって、熱処理の温度は、２００℃より高く、かつ、注入元素（銀）の融点未満に設定するのが好ましい。また、上記熱処理は、比較的低い温度であっても、長時間施すことによって上記温度での効果が増大するが、あまりに長時間であると、微粒子の粒径が過大になる場合や、注入元素が、微粒子を形成すべき領域の外の領域まで拡散する場合がある。このため、上記熱処理を施す時間は、２４時間より短く設定するのが好ましい。
一般的に、熱処理は、アルゴン等の不活性雰囲気中で行なうが、本実施形態の熱処理は、上記銀微粒子６１０２の表面を覆う絶縁体を形成する雰囲気中で行なう。すなわち、酸素を含む気相中で熱処理を行なって、上記シリコン酸化膜６１０１中に銀微粒子６１０２を形成するとともに、上記シリコン酸化膜６１０１中に酸素を拡散させる。これによって、上記銀微粒子６１０２の表面部分に、絶縁性物質であって第２の材料としての酸化銀６１０４を形成する。つまり、上記第２の材料としての酸化銀は、上記第３の材料としての銀を用いて形成された絶縁物質である。
なお、上記熱処理の温度、時間、気相の流量等の条件は、用いる材料や、形成すべき微粒子の粒径、および、その表面に形成する絶縁体の厚みによって異なる。
本実施形態では、シリコン熱酸化条件よりやや低い温度で数時間程度、酸化雰囲気中で熱処理を行なって、図４１Ｄに示すような酸化銀６１０４で覆われた銀微粒子６１０３を形成する。
上記銀微粒子６１０３の周りには、第２の材料として、酸化物からなる絶縁膜を形成する他に、窒化物からなる絶縁膜を形成してもよい。例えば、導電性微粒子をシリコンで形成する場合、導電体としてのシリコンを注入した後、例えばアンモニア雰囲気中で熱処理を実行する。これによって、シリコン微粒子を形成すると共に、このシリコン微粒子の周りに、絶縁体としてのシリコン窒化物を形成する。
また、初めにアルゴンや窒素等の不活性雰囲気中で熱処理を行って、導電性微粒子がある程度形成されてから、この導電性微粒子が絶縁化される雰囲気中での熱処理に切り替えてもよい。この方法によれば、導電性微粒子の大きさを所望の大きさに調整してから、この導電性微粒子の絶縁化を行うことができるので、上記導電性微粒子の粒径を、正確に所望の大きさに形成することができる。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中において、凡そ３００℃〜９００℃程度の処理温度が好ましい。例えば、アサヒ理化製作所製のセラミクス電気管状炉を用いて、アルゴン雰囲気中で約７００℃の温度によって、約１時間熱処理を行う。この熱処理の条件は銀微粒子の場合であって、導電性微粒子を形成する材料に応じて、最適な熱処理条件は異なる。
さらに、導電性微粒子を形成するための熱処理を比較的低温で行なう場合、媒体としての絶縁膜に、注入によって発生した欠陥を修復するために、５００℃〜１０００℃程度の熱処理を行うことが好ましい。このとき、熱処理を長時間行うと、導電性微粒子が融解したり拡散したりする不都合が生じるので、ＲＴＡ（Rapid Thermal Annealing）、すなわち、短時間の熱処理を行うのが好ましい。
なお、導電性微粒子の表面に絶縁体を形成する方法としては、上述のような酸化性雰囲気による熱酸化や窒化性雰囲気による熱窒化処理の他に、酸素あるいは窒素などをイオン注入した後、アニール処理により酸化あるいは窒化などを行う方法がある。この方法によれば、熱処理炉における表面からの熱拡散による方法に比べて、所望の深さに酸素あるいは窒素を供給できる。したがって、例えば、導電性微粒子を含む第１の材料からなる媒体の表面付近について、酸化あるいは窒化等を避けたい場合に、特に有効である。
本実施形態の製造方法によって作製した導電性微粒子および絶縁体の様子を、断ＴＥＭ（透過型電子顕微鏡）観察によって調べた。その結果、図４１Ｄに示すように、銀イオンの加速エネルギに応じた所定深さに、粒径がおよそ２ｎｍ〜３ｎｍ程度のナノメートルサイズの銀微粒子６１０３と、その周りを覆う酸化銀６１０４とが形成されていることが確認できた。図４１Ｅは、図４１Ｄの一部を拡大したものである。
このように、本実施形態によれば、上記シリコン酸化膜６１０１中に銀微粒子６１０２を形成する際、負イオン注入法を用いるので、上記シリコン酸化膜６１０１の帯電を抑制しつつ、このシリコン酸化膜６１０１中に、所望の深さに容易に銀を注入することができる。また、上記銀粒子６１０２を形成するためにイオン注入法を用いるので、従来におけるように導電性膜をエッチングするよりも工程が少なく、また、ナノスケールの微細加工技術を用いることがない。したがって、ナノメートルサイズの微粒子を、良好な生産性で形成できる。
上記シリコン酸化膜６１０１中に上記酸化銀６１０４で覆われた銀微粒子６１０３を形成した後、上記シリコン酸化膜６１０１上に、第１の電極６１１１を形成する。この第１の電極６１１１の材料は、金属または半導体のいずれでもよく、また、導電性を有する限り、有機物質であっても良い。上記第１の電極６１１１を形成する方法としては、ＣＶＤ（化学気相成長法）や蒸着、ＭＢＥ（分子線エピタキシ法）などを採用できる。本実施形態では、通常の真空蒸着法によってＡｌ膜を成膜して第１の電極６１１１を形成し、これによって、抵抗変化機能体が完成する。
本実施形態の抵抗変化機能体は、上記シリコン酸化膜６１０１中に、イオン注入および熱処理によって、銀微粒子６１０２を少ない工程で短時間に高密度に形成できる。上記イオン注入によれば、上記銀微粒子６１０２を形成するために微細加工技術を要しないので、良好な生産性で抵抗変化機能体が製造できる。
なお、本実施形態では、導電性微粒子として銀微粒子６１０２を用いたが、銀以外の金、銅などの金属や、シリコン、ゲルマニウムなどの半導体等の導伝体を用いて導電性微粒子を形成してもよい。ただし、金は酸化されにくいので、微粒子を形成した後に、その周りに絶縁体を形成し難い。これに対して、例えばアルミニウムなどのように、酸化によって表面に強固な酸化被膜を形成する材料を用いることが好ましく、アルミニウムの他に、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモン、鉛などを用いて導電性微粒子を形成してもよい。
また、上記導電性微粒子としての銀微粒子６１０２は、シリコン基板に熱酸化を施して形成したシリコン酸化膜６１０１中に形成したが、ガラス基板などの他の絶縁体や、半導体基板等の中に形成してもよい。
また、上記シリコン酸化膜は、熱酸化膜に限らず、ＣＶＤ法などによって成膜したシリコン酸化膜であってもよく、ポリシリコンやアモルファスシリコンを酸化したものであってもよい。ただし、単結晶シリコンを熱酸化してなるシリコン酸化膜のほうが、膜質がよく、好ましい。さらに、窒化シリコンなどの他のシリコン系絶縁物はもちろん、他の絶縁体を用いることも可能である。
また、本実施形態では、絶縁性物質からなる媒体中に、導電性微粒子の材料を負イオン注入法によって注入しているので、注入時に上記絶縁性媒体やそれを支持する基板が帯電するのを効果的に抑制できる。したがって、上記導電性微粒子の材料の注入深さを正確に制御できて、分布のばらつきを抑制できる。すなわち、導電性微粒子の形成深さおよび領域を、正確に制御できる。また、上記注入時の帯電が抑制されるので、帯電によって絶縁性媒体が破壊して欠陥が生じるのを抑制できる。これらの結果、抵抗変化機能体の信頼性を、効果的に向上することができる。
図４２は、上述の方法で作製した抵抗変化機能体６１００の常温（２５℃）における電流対電圧（Ｉ−Ｖ）特性を示した図である。
この電流体電圧特性は、第２の電極６１１２を接地すると共に、第１の電極６１１１に印加する電圧を変化させた際、この第１の電極６１１１に流れる電流の変化を示したものである。まず、第１の電極６１１１の印加電圧を−１Ｖ程度から連続的に上昇させると、矢印Ｓ１で示すように、電流の絶対値が減少する。これに続いて、０Ｖ程度から電圧を連続的に低下させると、矢印Ｓ２で示すように、電流値の絶対値が、矢印Ｓ１とは異なる経路を通って増加する。そして、印加電圧が−１Ｖに達したとき、上記矢印Ｓ２のように低下した電流の値は、印加電圧が−１Ｖから上昇を開始したときの当初の電流の値と比べて、絶対値が小さくなる。同一の印加電圧で電流の絶対値が小さくなったことは、抵抗が大きくなったことを意味する。このように、図４２に示す電流対電圧（Ｉ−Ｖ）特性には、ヒステリシスが現れる。これは、上記微粒子６１０３が、この微粒子を覆う絶縁体６１０４によって、良好な障壁効果が与えられて互いに孤立していることにより、良好なクーロンブロッケイドの条件が実現されているからだと言える。
また、ヒステリシスの発生原因は、複数の導電体微粒子のうちの極微小な微粒子が、電流の影響によって拡散または消滅したり、あるいは、凝集して大型化した結果、クーロンエネルギが変動したためとも考えられる。その他、ジュール熱による熱エネルギにより、導電体微粒子から電子が放出された結果、クーロンエネルギが変動したためとも考えられる。
また、上記ヒステリシスが生じる他の原因としては、以下のことが考えられる。すなわち、シリコン酸化膜６１０１中の複数の銀微粒子６１０３のうち、所定の銀微粒子６１０３に１個乃至数個の電荷が蓄積され、この蓄積された電荷によって、この銀微粒子６１０３の近傍で電流経路を形成する他の銀微粒子６１０３の電子に対して、クーロン相互作用が及ぶ。その結果、上記電流経路における電流の流れ易さ、つまり電気抵抗が変化すると考えられる。これらのいずれかの効果、あるいは、複数の効果が組み合わさって、上記ヒステリシスが現れると考えられる。
しかしながら、これら以外の要因によってヒステリシスが現れている可能性もある。いずれにせよ、要因の如何にかかわらず、本発明の抵抗機能体によれば、実用上十分に大きなヒステリシスが得られることは明らかである。
なお、上記抵抗変化機能体６１００の第１、第２の電極６１１１，６１１２間に過剰な電圧を印加した場合、電流値が著しく増大した。これは、上記シリコン酸化膜６１０１中に含まれる銀微粒子６１０３が変化したためであると考えられる。あるいは、銀微粒子６１０３，６１０３間のシリコン酸化膜６１０１の部分、または、酸化銀６１０４のいずれか一方または両方が、絶縁破壊を起こしたためであると考えられる。ただし、上記銀微粒子６１０３，６１０３間のシリコン酸化膜６１０１の部分または酸化銀６１０４は、トンネル障壁であるので絶縁破壊を起こし難い。したがって、ジュール熱によって、上記銀微粒子６１０３が拡散または凝集したか、あるいは、上記酸化銀６１０４が変化したか、あるいは、電流によるマイグレーションによって銀微粒子６１０３の状態が変化したか、のいずれかであるとも考えられる。
この性質を利用すれば、適正な電圧で動作させる場合と、過剰な電圧を印加する場合とで、電流値の変化に大きな差が生じるため、１つの素子で２つ以上のモードで動作させることも可能である。
本実施形態の抵抗変化機能体６１００は、上記ヒステリシスの効果を利用して、電流値の大小を読み出すことで２値データを判別し、メモリとして使用することが可能である。つまり、上記銀微粒子６１０３および酸化銀６１０４を含むシリコン酸化膜６１０１は、メモリ効果を有するメモリ機能体６１１３として機能する。本発明の抵抗変化機能体は、電子の捕獲をする能力を有していると考えられるため、電荷保持機能体と言うこともできる。
従来、絶縁膜等の絶縁破壊を利用するヒューズメモリでは、その絶縁膜等を絶縁破壊させるために高電圧が必要であった。これに対して、本実施形態の抵抗変化機能体６１００は、ヒューズメモリとして用いた場合、実質的な絶縁膜厚に該当する上記銀微粒子６１０３，６１０３間のシリコン酸化膜６１０１および酸化銀６１０４の部分の厚みは比較的小さく、また、これらの絶縁膜はトンネル可能であるので、従来のヒューズメモリよりも低電圧で書き込み動作が可能になる。したがって、本抵抗変化機能体６１００は、低電圧動作のヒューズメモリとして用いることも可能である。
本実施形態では、上記銀微粒子６１０３の粒径は、ＴＥＭ観察の範囲において略３ｎｍ以下であった。なお、本実施形態と同様の製造方法によって、粒径が略６ｎｍ以下、および、略１０ｎｍ以下の導電性微粒子を有する抵抗変化機能体を作製し、これらの抵抗変化機能体について、Ｉ−Ｖ特性を測定する実験を行なった。その結果、導電性微粒子の粒径が大きくなるにつれて、Ｉ−Ｖ特性のヒステリシスは小さくなり、室温よりも低温であっても、ヒステリシスが不明瞭になる傾向を有することが判明した。他の粒径の導電性微粒子についても実験を行なった結果、ヒステリシスを得るためには、導電性微粒子の粒径が１１ｎｍ以下、好ましくは７ｎｍ以下、より好ましくは４ｎｍ以下とする必要があることが明らかになった。
なお、本明細書において、「粒径」とは、微粒子の大きさをいい、上記微粒子の形状が略球形である場合や、球形に近似できる場合には、その「直径」に相当する。本発明において、上記微粒子は球形に近いほうが好ましいが、歪んだ形状の粒子や、不完全な導電体を用いる場合には、その容量と同等の容量を有する球形の導体の直径や、その表面積と同等の表面積を有する球体の直径や、その体積と同等の体積を有する球体の直径、あるいは、微粒子において互いに最も離れた２つの点を結ぶ距離のいずれかを、粒径とみなすことが可能である。例えば、微粒子の形状が楕円球体に近似できる場合における「長半径」、あるいは、長半径×短半径×短半径の３平方根などを、粒径とみなすことが可能である。
なお、電荷の保持のためにクーロンブロッケイド効果を用いる場合、クーロンブロッケイド効果が顕著になるには、上記導電性微粒子の容量を考慮して、この導電性微粒子の電荷を離脱させるために必要なエネルギが、周囲温度による熱エネルギよりも十分大きい必要がある。そのためには、導電性微粒子完全導体球と仮定したときに上記導電性微粒子が有すべき半径は、０．５ｎｍ〜１ｎｍ程度になる。なお、導電性微粒子の粒径が小さくなるにつれてクーロンブロッケイド効果自体は顕著になるが、導電性微粒子の粒径が小さすぎると、第１、第２の電極間に高電圧が必要となるため、デバイス応用の観点からは、過小な粒径は好ましくない。
また、本実施形態の抵抗変化機能体６１００は、シリコン酸化膜６１０１中に銀粒子６１０２を形成するために負イオン注入を行っているので、上記シリコン酸化膜６１０１は、注入前のシリコン酸化膜と同等の品質を維持しており、非常に信頼性が高いものとなった。また、ＣＶＤなどで導電性微粒子を形成する場合に比べて、微粒子の形成の処理時間が短くなるので、良好な生産性を有する。
また、上記負イオン注入によれば、上述のように帯電による導電性微粒子の分布のばらつきを抑えることができるので、シリコン酸化膜６１０１の厚さ方向に関して微粒子６１０２の分布がばらつくのを抑制できる。したがって、上記銀微粒子６１０３および酸化銀６１０４を含むシリコン酸化膜６１０１、すなわち、メモリ機能体６１１３を薄膜化することができ、微細化が可能になる。このようにメモリ機能体６１１３を薄膜化した場合、上記第１、第２の電極６１１１，６１１２間に印加する電圧が同じであっても、上記メモリ機能体６１１３に印加される実効電場は、メモリ機能体６１１３が厚い場合よりも強くなる。したがって、抵抗変化機能体６１００でメモリを形成した場合、このメモリの動作電圧を低電圧化することが可能となり、生産性および低消費電力化を、いずれも向上することができる。
図４３は、上記抵抗変化機能体と同様の構造を有すると共に、Ａｌ膜を蒸着しパターン化してなる第１の電極としての電極６４１１を備えたメモリ６１５０を示す図である。すなわち、上記シリコン酸化膜６１０１が第１の絶縁体であり、上記銀微粒子６１０３が導電体微粒子であり、上記酸化銀６１０４が第２の絶縁体である。上記電極６４１１には、図示しない電源および電流センサを接続する。
図４４は、この電極６４１１を備えたメモリ６１５０の常温（２５℃）における電流対電圧（Ｉ−Ｖ）特性を示す図である。このグラフを用いて、上記メモリ６１５０の記憶状態を判別する動作を説明する。
図４４に示したメモリ６１５０の特性は、上記抵抗変化機能体に関する図４２におけるのと同様に、シリコン基板６３００を接地し、第１の電極６４１１に電圧を印加して、第１の電極６４１１に流れる電流を観測して得られたものである。まず、上記第１の電極６４１１の印加電圧をＶｗから連続的に上昇させると、矢印Ｓ１で示すように、第１の電極６４１１の電流値が当初のｉｉから増大する。これに続いて、上記印加電圧がＶｅに達した後、この第１の電極６４１１の印加電圧を連続的に低下させると、矢印Ｓ２で示すように、矢印Ｓ１とは異なる経路を経て電流値が減少する。そして、上記印加電圧がＶｗにまで低下したとき、この印加電圧を上昇したときの当初の電流値ｉｉよりも絶対値が小さい電流値ｉｊとなる。このように、同一電圧Ｖｗで電流の大きさが小さくなったということは、抵抗が大きくなったと言える。このように、図４４に示した電流対電圧（Ｉ−Ｖ）特性には、ヒステリシスが現れる。
ここで、例えば図４４に示すように、書込電圧Ｖｗ、消去電圧Ｖｅを設定する。そして、メモリウィンドウ（ヒステリシスを生じる電圧値の幅）の中央の電圧値になるように、書込状態と消去状態とを判別するための読出電圧Ｖｒを設定し、判別基準となる基準電流値Ｉｊを設定する。上記読出電圧Ｖｒを印加したときの電流の大きさを読み取り、その電流の読取値と基準電流値Ｉｊとの大小関係によって、このメモリ６１５０の記憶状態を判別することができる。例えば、上記電流の読取値が基準電流値Ｉｊよりも大きければ消去状態（論理０）であり、上記電流の読取値が基準電流値Ｉｊよりも小さければ書込状態（論理１）であると判別する。
このように、上記抵抗変化機能体を用いたメモリ６１５０は、２値メモリとして用いることが可能である。
他の実施形態では、銀に換えてシリコンで導電性微粒子を形成することができる。すなわち、シリコン熱酸化膜中に、１０ｋｅＶ〜１５ｋｅＶの注入エネルギの下で、１×１０１５／ｃｍ２〜１×１０１６／ｃｍ２のドーズ量でシリコンを注入した。そして、窒化雰囲気中で熱処理を行い、ＳｉＯ２中に、シリコン微粒子表面がＳｉＮで覆われたＳｉＮ／Ｓｉ微粒子が離散的に存在してなるメモリ機能体を作製した。上記熱処理は、アンモニア雰囲気中でおよそ９００℃で数時間施した。
本実施形態で作製したメモリ機能体は、従来のＣＶＤおよびエッチングで形成した微粒子を有するメモリ機能体に比べて、ヒステリシスが大きく（すなわちメモリウィンドウが大きく）、また、良好な電荷保持特性を有する。これは、上記ＳｉＮ／Ｓｉ微粒子を含む絶縁膜が、シリコン熱酸化膜であるため、従来のＣＶＤ膜や多結晶シリコンの酸化膜よりも良質だからである。さらに、上記シリコン微粒子表面がＳｉＮで覆われており、このＳｉＮは、アニール処理によって厚みが略均一に形成された良質のものであることが影響している。
また、他の実施形態では、銀に換えてアルミニウムによって導電性微粒子を形成する。上記アルミニウムは、５ｋｅＶ〜１５ｋｅＶの注入エネルギの下で、１×１０１４／ｃｍ２〜１××１０１６／ｃｍ２のドーズ量で、シリコン熱酸化膜に注入する。して、６００℃以下の温度で熱処理を行う。これによって、ＳｉＯ２中に、アルミニウム微粒子の表面がアルミナで覆われたＡｌ２Ｏ３／Ａｌ微粒子が離散存在してなるメモリ機能体を作製した。
本実施形態のメモリ機能体は、従来のメモリ機能体よりもヒステリシスが大きく（すなわちメモリウィンドウが大きく）、また、良好な電荷保持特性を有する。これは、導電性微粒子として、金属であるアルミニウムを用いたことで、優れた電荷蓄積能力が得られるからである。また、上記導電性微粒子を、良好な絶縁体であるアルミナで囲むことで、優れた電荷保持能力が得られるからである。上記アルミナは、いわゆる不動態であり、上記アルミニウム微粒子表面の酸化によって形成された後は、その後は酸化が殆ど進まない。したがって、上記アルミナは、厚みが略均一に形成される。これによって、メモリ動作が安定し、信頼性の高いメモリ機能体が実現できる。
他の実施形態では、メモリ機能体に含まれる微粒子を、他の方法で形成する。すなわち、第１の絶縁体中に、導電性微粒子を形成する材料を加える方法として、イオン注入法に換えて拡散法を用いる。例えば、上記実施形態と同様にシリコン熱酸化膜中にアルミニウム微粒子を形成する場合、上記実施形態と同様にシリコン熱酸化膜を形成した後、このシリコン熱酸化膜上に、真空蒸着装置によってアルミニウム膜を製膜する。蒸着法に換えてスパッタ法を用いても良く、アルミニウム膜が形成できればどのような方法を用いても良い。
その後、凡そ４００℃〜６００℃程度の温度で熱処理を行い、シリコン熱酸化膜中にアルミニウムを拡散させる。その後、拡散した温度より低温で熱処理を行った後、酸化を行って、第２の絶縁体としてのアルミナを形成する。
その後、上記実施形態と同様に、電極を形成してメモリ機能体を形成する。このメモリ機能体は、注入によってアルミニウム微粒子を形成した実施形態と同様に、優れたメモリ特性を有することが確認された。
本実施形態のメモリ機能体は、拡散法を用いるので、本発明のメモリ機能体をさらに簡単に作製できる。
なお、上記シリコン熱酸化膜上に形成したアルミニウム膜に換えて、Ａｌを含有するシリコン膜を用いた方が、上記シリコン熱酸化膜の表面付近のアルミニウム濃度が高濃度になることを防ぐことができるので、より好ましい。さらに、アルミニウムに代表されるような、酸化物が不動態を形成するような材料を用いれば、酸化によって良質の絶縁体を導電性微粒子の周りに形成することができるので、より好ましい。
本実施形態では、特別な微細加工技術を用いることなく、既存の半導体装置を用いて作製できる。また、近年提案されている単電子トランジスタのように、電子ビーム等の微細加工技術を用いて微粒子を１つのみ作製することも、当然可能である。
また、上記導電性微粒子を形成する際、水素シンタ処理を行なうことは、不要な界面準位などを抑制することができ、安定動作の抵抗変化機能体およびメモリ機能体が得られるので、好ましい。
なお、上述の実施形態では、第１の絶縁体である上記絶縁体６１０１の材料として、シリコン酸化物を用いたが、シリコン窒化物、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウム等を用いることもできる。更には、本発明の一実施形態のように、微粒子表面を絶縁体で覆っている場合には、必ずしも絶縁性物質で形成する必要はない。
また、導電性微粒子を構成する材料として銀を用いたが、上記微粒子６１０３を構成する材料としては、銅、アルミニウム、錫、ニッケル、亜鉛、ハフニウム、ジルコニウム、マンガン、タンタル、チタン、タングステン、インジウム、ガリウム、など他の金属を用いることもできる。また、シリコン、ゲルマニウム等の半導体や化合物半導体を用いることも可能であり、または合金やその他の化合物を用いることも可能である。また磁性体であっても用いることが可能である。ただし単体元素であるほうが、注入が容易であるので好ましい。また、上記微粒子表面を覆う絶縁体としては、上記微粒子を構成する物質の酸化物や窒化物などの化合物のうちで絶縁性の良いものなら何であってもかまわない。
図４５Ａ〜図４５Ｅは、微粒子の形成方法を示す工程図である。この例では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
まず、図４５Ａに示すように、半導体基板としてのシリコン基板７１００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜７１１０を形成する。この例では、およそ５０ｎｍの膜厚に形成する。
次に、図４５Ｂに示すように、上記シリコン酸化膜７１１０中に、導電性微粒子を形成するための物質としての銀を、イオン注入法により導入する。ここで、注入エネルギはあまり高エネルギであると、注入分布が広がり過ぎるので、比較的薄い上記シリコン酸化膜７１１０への注入に相応しくなく、また、上記シリコン酸化膜７１１０にダメージを与えて欠陥を生じてしまう。したがって、注入エネルギは、１００ｋｅＶ未満が好ましく、特に、５０ｋｅＶ未満が好ましい。この例では、上記シリコン酸化膜７１１０の厚み方向の中央付近に微粒子を形成すべく、約３０ｋｅＶで注入を行った。
また、注入ドーズ量があまりに多いと微粒子の粒径が大きくなりすぎ、また、シリコン膜７１１０へのダメージも多くなる一方、少な過ぎると、微粒子密度が小さくなり過ぎてしまう。したがって、注入ドーズ量は、１×１０１２／ｃｍ２より多く１×１０２０／ｃｍ２より少ないほうが良い。例えば、１×１０１３／ｃｍ２より多く１×１０１７／ｃｍ２より少ない注入ドーズ量が、より好ましい。この例では、およそ３０ｋｅＶのエネルギ、かつ、およそ１×１０１５／ｃｍ２の注入量で、銀を導入した。
いうまでもなく、イオン種によって、選択すべき注入エネルギ及び注入量は異なる。
また、上記銀を注入するイオン注入法としては、負イオン注入法であるのが好ましい。負イオンを用いて注入を行なった場合、注入を受ける絶縁体（この例ではシリコン酸化膜７１１０）の表面電位は、正イオンを用いた場合の正イオンの加速電圧近くまで上昇することが無く、数Ｖ程度の非常に低い値に抑えることができる。すなわち、正イオン注入法では、正の電荷のイオンが絶縁体の表面に入射した際、負の電荷の二次電子が放出されるので、上記絶縁体表面は正に帯電する一方であり、最終的に正イオンの加速電圧まで上昇する。一方、負イオン注入法の場合、負の電荷のイオンが入射して負の電荷の二次電子が放出し、表面電位は±数Ｖ程度に収まるのである。したがって、正イオン注入法と比べて、実効的な加速電圧の変動が少なくなるため、導電性微粒子を形成するための物質（銀）の注入深さのばらつきを抑制することが可能となる。また、上記絶縁体は、殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することが可能となる。この例では、日新電機株式会社製の負イオン注入装置を用いた。
続いて、上記銀が注入されたシリコン酸化膜７１１０に、熱処理を加える。この熱処理によって、注入元素（銀）を凝集または拡散することにより、図４５Ｃに示すように、所定の粒径の銀微粒子７１２０が形成される。また、イオン注入時に発生した上記シリコン酸化膜７１１０の欠陥を修復することも可能である。上記熱処理の温度は、あまりに低いと効果がなく、あまりに高温であると注入元素が拡散、溶融して微粒子が形成できない。したがって、上記熱処理の温度は、２００℃より高く、注入元素（銀）の融点未満であることが好ましい。また、同一温度であっても、処理時間を長くすればその温度での効果は増大するが、あまりに長時間であると、微粒子の粒径が過度に大きくなる場合や、あるいは、微粒子を形成すべき領域外まで注入元素が拡散する場合があるので、２４時間より短いほうが好ましい。
通常の熱処理は、アルゴン等の不活性雰囲気中で実行するが、本発明では、導電性微粒子の表面部分が絶縁化される雰囲気中で実施する。この例では、酸素を含む気相中で熱処理を実施し、銀微粒子を形成するとともに、シリコン酸化膜７１１０中に酸素を拡散させて銀微粒子の表面に酸素を供給することによって、上記銀微粒子の表面部分を酸化して絶縁化を行なう。
上記熱処理における温度、時間、気相の流量等の条件は、用いる材料や所望の微粒子径およびその表面に形成する絶縁層の厚さによって異なる。
この例では、シリコン熱酸化条件よりもやや低い温度で、数時間程度、酸化雰囲気中で熱処理を実施する。これによって、図４５Ｄに示すように上記銀微粒子７１２０の表面部分を絶縁化して、酸化銀７１４０を形成する。
上記熱処理において、酸化による他に、窒化によって絶縁化を行なうこともできる。例えば導電性微粒子を形成する金属としてシリコンを注入した後、例えばアンモニア雰囲気中で熱処理を実行することにより、微粒子の表面に絶縁体としてのシリコン窒化物を形成できる。
また、当初はアルゴンや窒素等の不活性雰囲気中で熱処理を行って、ある程度微粒子が形成されてから、この形成された微粒子が絶縁化される雰囲気中での熱処理に切り替えることもできる。この方法では、上記微粒子の大きさを任意の大きさに調整してから絶縁化を行うことができるので、より多様な大きさの微粒子を正確に形成することができる。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中、おおよそ３００℃〜９００℃程度で当初の熱処理を行なうのが好ましく、アサヒ理化製作所製のセラミクス電気管状炉を用いて、アルゴン雰囲気中で約１時間熱処理を行うことができる。もちろん、これは銀微粒子の場合であって、微粒子を形成する元素によって、最適な熱処理条件は異なる。
さらに、微粒子形成のための熱処理が比較的低温である場合、注入によって絶縁体に発生した欠陥を修復するために、５００℃〜１０００℃程度の熱処理を行うことが好ましい。この時、長時間熱処理を行うと、微粒子が融解したり拡散したりするので、ＲＴＡ（Rapid Thermal Annealing）、すなわち、短時間の熱処理を行うのが好ましい。
この微粒子形成方法によって形成した微粒子の様子を、断面ＴＥＭ（透過型電子顕微鏡）観察によって調べた。その結果、図４５Ｄに示すように、イオン注入された銀が凝集して、粒径（直径）がおよそ２ｎｍ〜３ｎｍ程度のいわゆるナノメートルサイズの銀微粒子７１３０が形成された。そして、この銀微粒子７１３０を覆うように、酸化銀７１４０が形成された。上記銀微粒子７１３０は、銀イオンの加速エネルギから予想される深さに、正確に分布して形成された。図４５Ｅは、図４５Ｄの一部を拡大したものである。
このように、負イオン注入法によれば、注入を受ける絶縁体の帯電効果を抑制できるので、上記絶縁体において、狙い通りの深さおよび濃度の注入を行ない易いという利点を有する。また、注入によって、微粒子を形成するための物質を絶縁体に導入するので、上記絶縁体中の適切位置に散在するナノメートルサイズの微粒子を、一度の工程で形成できる。したがって、従来におけるように、薄膜形成工程とこの薄膜の微細加工工程とを、何度も繰り返す必要が無い。また、ナノスケールの微細加工技術を用いる必要がないので、生産性が良い。
なお、この例では、微粒子として銀を用いたが、その他の金、銅などの金属や、シリコン、ゲルマニウムなどの半導体等の導伝体を用いることができる。ただし、金は酸化され難いので、微粒子の表面部分の絶縁化が多少困難である。一方、例えばアルミニウムなどのような、酸化によってその表面に強固な酸化被膜を形成する物質は、微粒子を覆う絶縁体が安定して形成される点で好ましく、アルミニウムの他に、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモン、鉛などが好ましい。
また、微粒子を形成する絶縁体として、シリコン基板上の熱酸化膜の例をあげたが、ガラス基板など、その他の絶縁体、あるいは半導体の基板等をも用いることができる。
図４６Ａ〜図４６Ｄは、微粒子の別の形成方法を示す工程図である。この微粒子の形成方法では、図４５に示した微粒子の形成方法に加えて、微粒子形成工程と絶縁化工程との間に、エッチング工程を設け、上記微粒子が形成された絶縁体の表面から所定深さまでの領域を除去する。
この例では、図４５の例と同様に、導電性微粒子として銀微粒子を形成する。
まず、図４６Ａに示すように、半導体基板としてのシリコン基板７２００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜７２１０を形成する。この例では、およそ１００ｎｍの膜厚に形成する。
次に、図４６Ｂのように、上記シリコン酸化膜７２１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギは注入深さが５０ｎｍ程度になるように設定する。
通常、上記イオン注入では注入分布が生じて、注入物質の濃度が、所定の深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。この例では、表面からおよそ５０ｎｍの深さにおいて、注入された銀が最大濃度となる。したがって、図４５の例と同様に導電性微粒子を形成すると、この導電性微粒子は、上記イオン濃度に依存した粒径の分布を形成する。すなわち、注入濃度が最大の深さに、粒径が比較的大きい微粒子が形成され、この粒径が比較的大きい微粒子が形成される位置の上下位置に、粒径が比較的小さい微粒子が形成される。
ここで、この例では、エッチングによって、上記絶縁体（シリコン酸化膜７２１０）表面から所定の深さまで除去する。これによって、図４６Ｃに示すように、粒径が比較的大きい微粒子が絶縁体表面付近に位置すると共に、上記絶縁体表面付近から基板側に向って、微粒子の粒径が小さくなるようにする。上記絶縁体を除去するエッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。この例では、上記絶縁体は酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
上記エッチング工程で除去する絶縁体の厚みは、この絶縁体への微粒子を形成するための物質の注入深さと、同程度またはそれ以上とする。この例では、表面から約５０ｎｍの深さまでエッチングを行った。
その後、図４５の例と同様に、例えば熱酸化によって、上記導電性微粒子の表面部分の絶縁化を行なう。これによって、図４６Ｄに示すように、銀微粒子７２３０の表面に酸化銀を形成する。この絶縁化の工程では、国際電気株式会社製のロードロック式酸化炉を用いた。上記銀微粒子は、シリコン酸化膜７２１０の表面に近いものほど酸化される度合いが大きいが、上記銀微粒子は、表面に近いものほど粒径が大きい。したがって、絶縁化後の銀微粒子７２３０の粒径は、深さ方向において、絶縁化前の銀微粒子７２２０の粒径よりもばらつきが比較的少なくなる。
図４７Ａ〜図４７Ｄは、微粒子のさらに別の形成方法を示す工程図である。この例では、イオン注入工程と熱処理工程との間にエッチング工程を備え、導電性微粒子を形成するための物質が注入された絶縁体について、表面から所定深さまでの領域を除去する。
この例では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
まず、半導体基板としてのシリコン基板７３００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜７３１０を形成する。この例では、およそ１００ｎｍの膜厚に形成する。
次に、図４７Ａに示すように、上記シリコン酸化膜７３１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギは、注入深さが５０ｎｍ程度になるように設定する。
ここで、上記銀の注入濃度は、上記シリコン酸化膜７３１０表面からおよそ５０ｎｍの深さの領域を最大濃度として、深さ方向に、ガウス分布に類似した濃度分布が形成される。
続いて、図４７Ｂに示すように、上記銀の注入濃度が高い部分が表面付近になるように、上記シリコン酸化膜７３１０の表面部分をエッチングで除去する。すなわち、上記シリコン酸化膜７２１０を、上記注入深さと同程度かもしくはそれ以上の深さに亘って、エッチング除去する。この例では、表面から約５０ｎｍの深さまでエッチングを行った。エッチングの方法は、図４６の例と同様、ウエットエッチングでもドライエッチングでもよい。この例では、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
その後、図４６の例と同様に、上記シリコン酸化膜７３１０の熱処理、および、銀微粒子の絶縁化を行なう。
まず、上記シリコン酸化膜７３１０の熱処理を行うことにより、図４７Ｃに示すように、銀微粒子７３２０が、その粒径がシリコン酸化膜７３１０の表面付近から基板７３００側向って小さくなるように分布して形成される。
そして、上記銀微粒子の表面部分について、熱酸化によって絶縁化を行った。この例では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図４７Ｄのように、銀微粒子７３３０の表面に銀酸化膜が形成されて、上記シリコン酸化膜７３１０の表面付近の微粒子は比較的厚い銀酸化膜が形成される一方、シリコン基板７３００側、すなわち、シリコン酸化膜７３１０表面から遠い位置の銀微粒子７３３０は、比較的薄い銀酸化膜が形成された。これによって、絶縁化後の上記銀微粒子７３３０は、上記シリコン酸化膜７３１０の厚み方向において、粒径が略同じになった。その結果、形成当初の銀微粒子７３２０の中心部分であって、絶縁化されずに残った銀微粒子７３３０の粒径は、上記形成当初の銀微粒子７３２０に比べて、ばらつきが比較的少ない粒径分布となった。
なお、図４５乃至図４７の例では、注入工程、熱処理工程、絶縁化工程を別々に行ったが、イオン注入直後であっても、注入条件によっては、熱処理工程を施すことなく微粒子を形成することができる。また、上記絶縁化工程は、例えば熱酸化のように熱を伴う工程であるので、実質的に熱処理工程を兼ねることも可能である。
しかしながら、所望の微粒子を得るための条件が厳しくなったり、工程が不安定になったりするので、夫々別工程とするほうが、大量生産を行なう上では好ましい。
図４８Ａ〜図４８Ｄは、微粒子のさらに別の形成方法を示す工程図である。この例では、半導体基板に、導電性微粒子を形成するための物質を注入し、その後に、上記半導体基板の酸化工程を行なう。この半導体基板の酸化工程は、上記物質の注入濃度が高い領域付近まで酸化するように行う。この半導体基板の酸化工程に続いて、例えば希弗酸によってエッチングを行い、上記酸化領域を除去する。この時点で、上記物質の注入濃度が高い部分が表面に現れる。そして、上記注入濃度が高い部分が表面に現れた半導体基板を熱処理して、上記注入した物質の金属を拡散または凝集させて、この時点で、所望の微粒子を形成する。続いて、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、導電性微粒子の表面部分を酸化して、絶縁化を行なう。
図４８Ａ乃至Ｄは、上述の例と同様に、シリコン酸化膜中に銀微粒子を形成する方法を説明する図である。
この例では、図４５乃至図４７の例と異なり、シリコン基板中に、シリコン酸化膜が無い状態で、あるいは、薄いパッド膜越しに、銀イオン注入を行う。すなわち、図４８Ａに示すように、シリコン基板７４００中に銀をイオン注入法により導入する。ここで、注入エネルギは、上記銀イオンの注入深さが５０ｎｍ程度になるように設定した。
ここにおいても、上述の例と同様に、上記銀イオンの注入濃度は、深さ方向において、シリコン基板７４００の表面からおよそ５０ｎｍの深さの位置が最大濃度となるガウス分布に類似した濃度分布となる。
その後、酸化工程を実行する。すなわち、図４８Ｂに示すように、上記シリコン基板７４００を酸化してシリコン酸化膜７４１０を形成する。このシリコン酸化膜７４１０とシリコン基板７４００との界面付近に、銀の注入濃度が高い部分が位置するように上記酸化を行なう。すなわち、上記シリコン基板７４００の酸化深さは、およそ銀の注入深さと同程度またはそれ以上とする。この例では、酸化前のシリコン基板表面から約５０ｎｍの深さまで酸化を行った。この酸化を行った時の熱によって、銀微粒子７４２０が形成される。
次に、上記シリコン酸化膜７４１０を除去する。この例では、希弗酸によって上記シリコン酸化膜７４１０を除去する。その結果、図４８Ｃのように、シリコン基板７４００の表面付近の銀微粒子７４２０の粒径が最も大きく、このシリコン基板７４００の表面から深さ方向に向って、粒径が小さくなるように分布する銀微粒子７４２０が形成される。
その後、再び、上記シリコン基板７４００について、酸化を行なう。この酸化は、熱酸化法によって行ない、これによって、上記シリコン基板７４００の表面に、膜厚が約５０ｎｍ程度のシリコン酸化膜７４４０を形成した。その結果、図４８Ｄに示すように、銀微粒子７４２０の表面部分もまた酸化されて、表面が酸化銀で覆われた銀微粒子７４３０が形成された。この表面に酸化銀で覆われた銀微粒子７４３０の粒径について、図４７の例と同様に、酸化銀が形成される前の銀微粒子７４２０の粒径よりも、ばらつきが比較的少ない分布となった。
図４９Ａ〜図４９Ｄは、微粒子のさらに別の形成方法を示す工程図である。概して言うと、この例では、導電性微粒子を形成するための物質の注入の前に、この物質の注入を行なう半導体基板上に、パッド酸化膜を形成しておく。
次に、上記パッド酸化膜越しに、上記物質を注入する。この時、上記パッド酸化膜と半導体基板との界面が、上記物質の注入濃度が高い部分になるように、予め上記パッド酸化膜の厚さと注入条件とを設定しておく。
上記物質の注入後、熱処理を施して、導電性微粒子を形成する。その後、例えば希弗酸によって、上記パッド酸化膜のエッチングを行う。
次に、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、上記導電体粒子の表面部分をも酸化して、絶縁化行なう。上記導電性微粒子は、上記半導体基板の表面付近にあるもの程酸化の程度が大きいが、上記半導体基板の表面付近の微粒子は径が比較的大きいので、絶縁化後の導電性微粒子の径は、上記半導体基板の深さ方向において、ばらつきが比較的少なくなる。
その微粒子形成方法の具体例を、図４９Ａ乃至図４９Ｄを用いて説明する。
まず、半導体基板としてのシリコン基板７５００の表面に、熱酸化工程によって、パッド酸化膜としてシリコン酸化膜７５１０を形成する。このシリコン酸化膜７５１０は、約２５ｎｍの厚みに形成する。
次に、図４９Ａに示すように、上記シリコン酸化膜７５１０およびシリコン基板７５００中に、銀をイオン注入法によって導入する。ここで、注入エネルギは、上記銀の注入深さが、シリコン酸化膜７５１０とシリコン基板７５００との界面付近になるように設定する。この例では、注入深さが約５０ｎｍ程度になるように注入を行なった。
この例においても、上記銀の注入濃度は、シリコン酸化膜７５１０の表面から約５０ｎｍの深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。
次に、熱処理工程を行って、銀微粒子７５２０を形成する。上記シリコン酸化膜７５１０とシリコン基板７５００では、母材の違いから、上記銀微粒子７５２０の形成状態は異なるが、図４９Ｂのように、それぞれの母材中ではイオン濃度に依存した粒径分布をなす。
ここで、酸化膜エッチングによって、パッド酸化膜としてのシリコン酸化膜７５１０を除去する。このシリコン酸化膜７５１０を除去した結果、図４９Ｃに示すように、シリコン基板７５００表面付近から深さ方向に向って粒径が小さくなるように分布する銀微粒子７５２０が得られる。上記エッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。この例では、濃度が０．５％の沸酸溶液によるウエットエッチングを行なった。
その後、図４８の例と同様に、熱酸化工程によって、シリコン基板７５００の酸化、および、微粒子の絶縁化を行なう。この工程では、国際電気株式会社製のロードロック式酸化炉を用いた。この熱酸化工程によって、絶縁体７５４０の表面に近い銀微粒子７５３０ほど酸化銀が厚く形成されたが、上記絶縁体７５４０表面に近い微粒子は、絶縁化前の粒径が上記表面に近いほど大きいので、上記絶縁化後において、銀微粒子７５３０の粒径は、絶縁化前よりも粒径のばらつきが少なくなった。
また、上記熱酸化工程によって、上記シリコン基板７５００の表面に、約３０ｎｍの厚みの酸化膜７５４０が形成された。
図５０Ａ〜図５０Ｄは、微粒子のさらに別の形成方法を示す工程図である。概して言うと、この例では、図４９の例に対して、パッド酸化膜をエッチングする工程と熱処理工程との順序が違う。
すなわち、この例では、パッド酸化膜を介して、微粒子を形成するための物質の注入を行ったのち、上記パッド酸化膜を除去し、その後、熱処理を実施して導電性微粒子を形成する。この後、酸化工程を実施して、半導体基板を酸化すると共に、導電性微粒子の表面部分を酸化して絶縁化を行なう。
図５０Ａ乃至図５０Ｄは、上記導電性微粒子として銀微粒子を形成する方法を具体的に示している。
まず、半導体基板としてのシリコン基板７６００の表面に、熱酸化によってパッド酸化膜としてのシリコン酸化膜７６１０を形成する。この例では、約２５ｎｍの厚みに形成した。
次に、図５０Ａに示すように、上記シリコン酸化膜７６１０およびシリコン基板７６００中に、イオン注入法によって銀を導入する。ここで、注入エネルギは、最大の注入深さがシリコン酸化膜７６１０とシリコン基板７６００との界面付近になるように設定する。この例では、約５０ｎｍ程度の注入深さになるように設定した。
この例では、上記銀の注入濃度は、シリコン酸化膜７６１０表面から約５０ｎｍの深さが最大濃度となるガウス分布に類似した分布となる。
次に、図５０Ｂに示すように、酸化膜エッチングによって、シリコン酸化膜７６１０を除去し、上記銀の注入濃度が高い部分が表面付近になるように加工する。上記エッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。この例では、除去すべきパッド膜が酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いたウエットエッチングを行なった。
なお、条件に応じて、銀イオンを注入した時点で銀微粒子が形成される場合がある。
その後、熱処理および酸化工程を行なう。
まず、熱処理を行って、図５０Ｃに示すように、シリコン基板７６００の表面付近から深さ方向に向って粒径が小さくなるように分布した微粒子７６２０を形成する。
そして、熱酸化によって、絶縁化工程を行う。この例では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図５０Ｄに示すように、シリコン基板７６００上に、厚みが約３０ｎｍのシリコン酸化膜７６４０が形成される。また、このシリコン酸化膜７６４０の表面近傍の銀微粒子７６３０は、比較的厚い酸化銀が表面に形成され、上記シリコン酸化膜７６４０の深さ方向に向うにつれて、銀微粒子７６３０の表面に形成される酸化銀は厚みが薄く形成された。その結果、上記絶縁化後の銀微粒子７６３０は、絶縁前の銀微粒子７６２０と比べて、上記シリコン酸化膜７６４０の深さ方向において、粒径のばらつきが比較的少なく形成された。
図４５乃至図５０の例では、導電性微粒子の材料として銀を用いたが、銀以外の例えば金、銅、アルミニウム、錫、ニッケル、白金、亜鉛、ハフニウム、マンガン、タンタル、チタン、タングステン、インジウムなど他の金属を用いることもできる。
特に、アルミニウムなどのように表面に緻密な酸化被膜を形成する物質は、微粒子を欠陥の少ない絶縁体で囲むことができるため、このアルミニウム微粒子に電荷が保持された場合、効果的に電荷のリーク現象を抑制することができる。したがって、電荷の保持特性の優れたメモリ機能体が形成できる。
また、上記導電性微粒子には、シリコン、ゲルマニウム等の半導体を用いることも可能であり、半導体以外の合金や化合物を用いることも可能である。
特に、上記導電性微粒子としてシリコンを用い、このシリコン微粒子を、酸化または窒化によって絶縁化して、上記シリコン微粒子の表面にシリコン酸化膜またはシリコン窒化膜を形成した場合、上記シリコン微粒子に保持された電荷に対して、有効な障壁として機能することができる。すなわち、電荷のリークが殆ど無くて、良好な保持特性を有するメモリ機能体を形成することができる。
上述の例において、導電性微粒子の材料をイオン注入によって絶縁体中に導入する工程において、上記注入を、上記絶縁体の表面に対して鋭角をなす方向から行なっても良い。
具体的には、シリコン基板上に形成したシリコン酸化膜に、このシリコン酸化膜表面の法線に対して約７０°程度の入射角をなして、銀負イオンを注入する。上記シリコン酸化膜厚は、約１００ｎｍである。上記銀負イオンの注入条件は、図５０の例におけるのと略同様の条件である。
この後、図５０の例と同様に、熱処理工程を行なって銀微粒子を形成した結果、この銀微粒子は、上記シリコン酸化膜の深さ方向において、図５０の例よりも狭い幅に分布して形成された。この例では、図５０の例に対して約半分程度の厚みの領域に銀微粒子を形成することができた。
ここで、正イオンを用いた注入法では、注入を受けるシリコン酸化膜などの絶縁体が帯電してしまい、鋭角をなして銀イオンの注入を行っても、銀イオンの注入分布が広がる場合や、所望の注入深さが得られない場合が多い。これに対して、この例では、負イオン注入法を用いるので、上記シリコン酸化膜が高電圧に帯電することがなく、注入した銀イオンを設定通りに分布させることができ、その結果、所望の深さに比較的狭い分布幅をなして微粒子を形成することができる。したがって、例えば、シリコン基板上に形成されて銀イオンの注入を受けるシリコン酸化膜を薄膜化しても、上記シリコン基板まで銀イオンを注入してしまうといった不都合を避けることが可能となる。
同様の条件で、シリコン酸化膜厚を約５０ｎｍに薄膜化した試料に銀微粒子を形成した結果、厚みが１００ｎｍの上記シリコン酸化膜と同様に、所定の深さの領域に渡って正確に銀微粒子を形成することができた。また、注入エネルギを低エネルギ化することや、上記シリコン酸化膜表面に対する注入角度を高角にすることによって、さらに、上記シリコン酸化膜を薄膜化することが可能となる。
図５１Ａは、導電性微粒子の材料を絶縁体に注入するための装置を示す概略図である。この装置を用いて、導電性微粒子を形成する母体に、上記導電性微粒子の材料の注入を行いながら、表面をエッチングする。例えば、シリコン基板上に形成されたシリコン酸化膜に銀イオンを注入しながら、上記シリコン酸化膜に対して異方性エッチングを行う。
図５１Ａに示すように、この装置は、ドライエッチング装置の反応室７７１０に、イオン注入装置のビーム輸送部７７２０の出口を設け、イオン注入装置の注入室を兼ねる構造を有する。このドライエッチング装置は、コイル７７４０、マイクロ波導波管７７５０、エッチングガス導入管７７６０、真空排気口７７７０を有する。また本装置では、ビーム輸送部７７２０の周りに磁気シールド７７８０を設けて、コイル７７４０などからの外部磁場によってイオンビームが影響を受けるのを防いでいる。
また、この例では、絶縁体への導電体イオンの斜め注入を実施すべく、図５１Ｂに示すように、イオンの入射方向が、基板保持台７７３０の法線に対して約７０°の角度を有する構造になっている。また、ビーム輸送部７７２０の取り付け方向を変更することによって、あるいは、ビーム輸送部７７２０にビーム径路の変更機構を備えることによって、上記導電体イオンの注入方向を所望の方向に設定することも可能である。
あるいは、基板保持台７７３０に可動機構を備えることにより、基板保持台７７３０の傾きを変化することによって、基板上の絶縁体に対する注入方向を任意に設定することができる。図５１Ｂは、図５１Ａの状態から基板保持台７７３０のみを約１５°傾けた状態を模式的に示した図である。したがって、図５１Ｂの状態では、導電体イオンの注入角度は約５５°となる。
ここで、シリコン基板上の膜厚が約４０ｎｍのシリコン酸化膜に対して、図５１Ａの装置を用いて、銀負イオンを約３０ｋｅＶの注入エネルギで１×１０１５／ｃｍ２程度注入した。これと共に、ドライエッチングによって、上記シリコン酸化膜を一定レートで約１０ｎｍエッチング行った。この例では、ビームの平均電流密度は約１μＡ／ｃｍ２であり、エッチングレートはおよそ４ｎｍ／ｍｉｎ程度であった。
その後、図４５乃至図５０の例と同様の方法で熱処理を行った。上述の例では、シリコン酸化膜表面から所定の深さにおいて、最も大きい粒径の微粒子が形成され、この所定深さの上下に、上記粒径よりも小さい粒径の微粒子が形成された。また、微粒子の密度が、シリコン酸化膜の膜厚方向において、不均一になる傾向があった。しかしながら、この図５１の装置を用いた例では、上記シリコン酸化膜の表面付近から約１０ｎｍ程度の深さまでの領域において、比較的均一な粒径の銀微粒子の分布が得られ、上記微粒子の大きさや密度のばらつきが少なくなった。
また、この例では、上記絶縁体の表面に対して鋭角をなす方向から微粒子材料を注入する斜め注入を行なっているので、微粒子の形成される領域は、絶縁体の膜厚方向において狭い範囲に設定することが可能である。また、上記微粒子材料の注入角度を調節すれば、上記絶縁体における微粒子の形成範囲を調整することが可能である。さらに、この例におけるように、負イオンを用いることによって、さらに微粒子形成範囲のばらつきを抑制することが可能になるので、微粒子の形成範囲を良好な精度で調整することができる。
さらに、上記微粒子の絶縁化工程を行なうことによって、他の実施形態と同様に、導電性微粒子の粒径を縮小することができ、また、上記導電性微粒子の電荷保持特性を向上することができる。特に、この例では、上記絶縁体の膜厚方向において、狭い範囲に導電性微粒子を形成することができるので、絶縁体の薄膜化を行なうことができる。また、上記導電性微粒子を、薄膜中の狭い厚み方向の範囲に形成できるので、短い時間で略全ての微粒子表面を絶縁化することができ、絶縁化工程の時間の短縮を行なうことができ、また、微粒子表面の絶縁化のばらつきを抑制できるので、信頼性と生産性を向上することができる。
図５２Ａは、一実施形態の抵抗変化機能体を示す模式図である。図５２Ｂは、図５２Ａの一部を拡大した図である。この例では、導電性基板上の絶縁体中に、本発明による微粒子の形成方法により作製したナノメートルサイズの導電性微粒子を形成し、さらに、上記絶縁体の上に、通常用いられる方法で電極を形成して、抵抗変化機能体を構成した。
この抵抗変化機能体は、第１の導電体としての基板７８００上にシリコン酸化膜７８１０を備え、このシリコン酸化膜７８１０中に、銀酸化膜７８２５で覆われた銀微粒子７８２０が形成されている。上記シリコン酸化膜７８１０上に、第２の導電体としてのアルミニウムで形成した電極７８３０を設けている。
上記抵抗変化機能体のシリコン基板７８００とアルミニウム電極７８３０との間に電圧Ｖｇを印加したときの上記シリコン酸化膜７８１０の容量Ｃを測定して実験を行なった結果、図５３に示すような曲線が得られた。図５３において、横軸が電圧Ｖｇ（Ｖ）であり、縦軸が容量Ｃ（ｐＦ）である。図５３から分かるように、上記抵抗変化機能体は、ヒステリシス特性を示す。このように、この例のナノメートルサイズの銀微粒子７８２０を含むシリコン酸化膜７８１０は、ヒステリシス特性を有するので、上記シリコン基板７８００とアルミニウム電極７８３０との間に同一電圧を印加したときの容量の大小を比較することによって、２値の判別を行うことができ、メモリ機能を奏することができる。
また、この抵抗変化機能体は、負イオン注入を用いて作製されているので、上記シリコン酸化膜７８１０は、単一熱酸化膜と同等の品質を有している。したがって、この抵抗変化機能体は、信頼性が非常に高く、例えばＣＶＤ（Chemical Vapor Deposition）法によって絶縁膜および微粒子を形成する場合と較べて、製造にかかる時間が短いので、優れた生産性を有する。
また、負イオン注入によって銀イオンを注入するので、帯電による銀微粒子の形成位置のばらつきを抑えることができ、上記銀微粒子を含むシリコン酸化膜７８１０は、薄膜化と微細化が可能である。さらに、厚みが比較的厚い場合と比較して、電極間に同じ電圧を加えても、シリコン酸化膜７８１０にかかる実効電場が強くなるので、抵抗変化機能体の低電圧化が可能となり、生産性および低消費電力性を向上することができる。
また、上記銀イオンの注入の際に、シリコン酸化膜７８１０の表面に対して鋭角をなして注入を行うので、シリコン酸化膜７８１０の厚み方向における銀微粒子７８２０の分布の広がりを抑制することができる。したがって、上記シリコン酸化膜７８１０は薄膜化が可能となり、効果的に微細化を行なうことができる。
なお、上記シリコン酸化膜７８１０の厚みについて、図４５中のシリコン酸化膜７１１０を用いて、シリコン酸化物のみを増やして７０ｎｍに厚みを増大した試料を形成し、この試料に電位差を与えて実験を行なった。その結果、上記試料の膜では、電位差を１０Ｖ近くまで上昇させなければメモリ機能体として動作しなかった。また、１０Ｖの電位差を与えると、絶縁破壊が生じてしまった。したがって、上記シリコン酸化膜７８１０の厚みは、７０ｎｍ未満であることが好ましい。
また、この抵抗変化機能体を、従来のＤＲＡＭのキャパシタにもちいれば、リフレッシュが必要ないか、あるいは、少なくともリフレッシュ回数を大幅に削減できる低消費ＤＲＡＭが実現可能となる。また、強誘電体メモリの強誘電体のような特殊な材料を用いる必要が無いので、簡単な工程で成作でき、優れた生産性を有するＤＲＡＭが得られる。
なお、上記銀微粒子７８２０の大きさは、大きすぎると微細化が困難になる一方、小さすぎるとメモリ機能が低下するので、ナノメートルサイズ、すなわち、１μｍ未満の大きさが好ましく、特に、粒径が、０．１ｎｍより大きく４ｎｍより小さい範囲に含まれる銀微粒子７８２０が多数となるのが好ましい。
電極は導電性の物質であれば、金属あるいはポリシリコン等の電導性を有する物質を用いることができる。
この例において、媒体としてのシリコン酸化膜７８１０中に、酸化銀７８２５で覆われた導電性微粒子としての銀微粒子７８２０を形成した場合を説明したが、上記導電性微粒子は、金、銅、シリコン、ゲルマニウム、アルミニウム、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモンおよび鉛などの他のもので形成してもよい。この導電性微粒子の材料に応じて、この導電性微粒子を酸化または窒化してなる絶縁体によって、上記導電性微粒子を覆うように形成すればよい。また、上記導電性微粒子および絶縁体が形成される媒体（絶縁体）は、上記シリコン酸化物に限らず、シリコン窒化物、ガラス基板および他の半導体などで形成してもよい。
また、図５２の例とは異なる材料によって抵抗変化機能体を作製しても良い。例えば、シリコン熱酸化膜中に、銀に換えてシリコンを、１０ｋｅＶ〜１５ｋｅＶの注入エネルギの下で、１×１０１５／ｃｍ２〜１×１０１６／ｃｍ２の注入量で注入する。そして、熱処理を窒化雰囲気で行って、シリコン微粒子の表面をＳｉＮで覆ってなるＳｉＮ／Ｓｉ微粒子を形成する。上記熱処理は、アンモニア雰囲気中で約９００℃の温度の下で、数時間行なう。
この例で作製した抵抗変化機能体は、従来のＣＶＤでシリコン微粒子を形成して作製した抵抗変化機能体に比べて、ヒステリシスが大きく（すなわちメモリウィンドウが大きく）、また、電荷の保持特性にも優れていることが分かった。これは、微粒子を含む媒体となる絶縁体が、シリコン熱酸化膜であるため、ＣＶＤ膜や多結晶シリコンの酸化膜よりも良質であることによる。また、上記シリコン微粒子の表面に、ＣＶＤによるＳｉＮ膜ではなく、アニール処理によってＳｉＮ膜を形成するので、上記シリコン微粒子とＳｉＮ膜との間に形成される界面準位が少なくできて、保持電荷のリークが少ない優れた特性が得られることによる。
また、銀に換えてアルミニウムによって、導電性微粒子を形成しても良い。シリコン酸化膜に、アルミニウムを、５ｋｅＶ〜１５ｋｅＶの注入エネルギで、約１×１０１４／ｃｍ２〜１×１０１６／ｃｍ２の注入量で注入し、上の例と同様に熱処理を行なう。この熱処理温度は、６００℃以下である。これによって、アルミニウム微粒子表面がアルミナで覆われてなるＡｌ２Ｏ３／Ａｌ微粒子が、離散的に存在するシリコン酸化膜を有する抵抗変化機能体が作製できた。
この例の抵抗変化機能体は、従来の方法で作製した微粒子を有する抵抗変化機能体よりもヒステリシスが大きく（すなわちメモリウィンドウが大きく）、また、優れた電荷保持特性を有する。これは、導電性微粒子は、金属であるアルミニウムを用いたので電荷蓄積能力が優れていることと、この導電性微粒子を、良好な絶縁体であるアルミナで囲んでいるので電荷保持能力が優れていることによる。また、上記アルミナは、いわゆる不動態であり、上記アルミニウム微粒子の表面に酸化でアルミナが形成された後は、それ以上酸化が殆ど進まないため、電荷に関する特性が殆ど変化しない。その結果、安定的なメモリ動作と信頼性の高いメモリ機能体が実現できる。
また、イオン注入法とは異なる方法で導電性微粒子を形成しても良い。すなわち、媒体としての絶縁体に導電性微粒子を形成する材料を加える方法として、イオン注入法に換えて拡散法を用いた。例えば、シリコン酸化膜にアルミニウム微粒子を形成した後、図４５の例と同様に、シリコン酸化膜を形成する。このシリコン酸化膜上に、真空蒸着装置でアルミニウムを蒸着してアルミニウム膜を製膜する。蒸着法に換えてスパッタ法を用いても良く、アルミニウム膜が形成できればどのような方法を用いても良い。
その後、およそ４００℃〜６００℃程度で熱処理を行い、上記シリコン酸化膜中にアルミニウムを拡散させた。その後、上記拡散した温度より低温で熱処理を行い、その後、更に酸化を行った。
その後、上述の各例と同様に、電極を形成して抵抗変化機能体を形成した。この抵抗変化機能体は、上述の各例と同様に、優れたメモリ特性を有することが分かった。
この例によれば、拡散法を用いることによって、イオン注入によるよりも簡単に、優れた特性の抵抗変化機能体を作製できる。
なお、アルミニウム膜に換えてＡｌＳｉ膜を用いた方が、媒体としての絶縁体の表面付近が非常に高濃度になることを防ぐことができるため、より好ましい。また、導電性微粒子として、アルミニウムに代表されるような、酸化物が不動態を形成する材質を用いれば、微粒子の周りを、酸化によって良質の絶縁膜で覆うことができるので、他の材質よりも有利である。
図５４は、一実施形態のメモリ素子を示す模式図である。この例では、半導体基板上の絶縁体中に、上記微粒子形成方法によって作製したナノメートルサイズの導伝性微粒子を形成し、さらに、上記絶縁体の上に通常用いられる方法で電極を形成する。上記電極は導電性の物質であれば金属あるいはポリシリコン等の電導性を有する物質を用いることができる。そして、上記半導体基板に、フラッシュメモリ等通常のトランジスタで用いられる方法でソース・ドレイン領域を形成し、電界効果型トランジスタを構成して、本発明のメモリ素子を作製した。
具体的には図５４に示すように、例えばシリコン基板上８０００のシリコン酸化膜８０１０中に、銀酸化膜でくるまれた銀微粒子を形成する。このシリコン酸化膜８０１０上にアルミニウム膜を形成し、このアルミニウム膜から、フォトリソグラフィおよびエッチングによってゲート電極８０２０を作製する。そして、通常のイオン注入法によって、上記シリコン基板８０００にソース／ドレイン領域８０３０を形成する。さらに、通常の方法によって配線工程を実施し、トランジスタを形成する。
この例で作製したメモリ素子は、図５２の例で述べた容量の大小に対応して、閾値の大小が得られた。すなわち、書き込みおよび消去を行うには、フローティングゲート型メモリと同様に、ゲート電極８０２０に十分大きな正または負の電圧を印加する。読み出しを行なうには、ソース／ドレイン８０３０間に流れる電流を検出すればよい。このメモリ素子では、ゲート電極８０２０に＋１５Ｖを印加した直後と、−１５Ｖを印加した直後とで、閾値におよそ２Ｖの差が生じた。したがって、このメモリ素子は、フラッシュメモリなどと同様のメモリ動作を行なうことができる。
また、このメモリ素子は、上記微粒子形成方法によって微粒子が形成されたシリコン酸化膜８０１０を備え、このシリコン酸化膜８０１０は薄膜化が可能であるので、微細化、低電圧化が可能である。さらに、フラッシュメモリのような複雑な工程を必要とせず、強誘電体メモリのように特殊な材料を用いていないので、優れた生産性を有する。
なお、この例では、ゲート絶縁膜（シリコン酸化膜８０１０）の厚さを約５０ｎｍとしたが、更に薄膜化が可能であるのはいうまでもなく、微粒子の大きさより薄くならない範囲で薄膜化を図ることができる。上記ゲート電極は５ｎｍ未満とすることが好ましく、これによって、メモリ素子の低電圧化が可能となって、１０Ｖ未満で駆動可能となる。
また、ゲート絶縁膜として、シリコン熱酸化膜を約５ｎｍ〜１０ｎｍ程度の厚みに薄膜化したものを用いても良い。すなわち、そのように約５ｎｍ〜１０ｎｍ程度の厚みに薄膜化したゲート絶縁膜を用いて電界効果型トランジスタを構成し、メモリ素子を作製する。このメモリ素子は、上記ゲート絶縁膜以外は、図５４の例と同様の構成を有する。
上記ゲート絶縁膜は、図５２の例と同様の方法で作製したが、イオン注入工程では、シリコン熱酸化膜の表面の法線に対して約６５°〜８０°程度をなす入射角で、銀イオンの注入を行った。また、上記イオン注入時のシリコン熱酸化膜の厚みは約２５ｎｍであり、その後の工程で、上記シリコン熱酸化膜を約１０ｎｍ〜２０ｎｍ程度エッチングして、薄膜化した。
このメモリ素子について、図５２の例と同様に測定を行った結果、ゲートに＋３V印加した直後と−３V印加した直後とで、閾値にしておよそ２Ｖの差が生じた。
このように、このメモリ素子は、通常のフラッシュメモリでは動作が困難な低電圧でも、フラッシュメモリ等と同様のメモリ動作が可能であることがわかった。
これは、上記ゲート絶縁膜として働くシリコン酸化膜において、このシリコン酸化膜中の導電性微粒子が、酸化物で覆われているので、量子効果を顕著に発現させることが可能になったため、低電圧で電子を微粒子に注入可能になったからであると考えられる。さらに、クーロンブロッケイド効果等により、電子のリークを抑制されるためと考えられる。
上記微粒子形成方法によって形成された微粒子を有するゲート絶縁膜を備えたメモリ素子は、そのゲート絶縁膜の厚さを、このゲート絶縁膜に含まれる微粒子の大きさよりも薄くならない程度に薄くするのが好ましく、具体的には、５ｎｍ未満とすることが好ましい。これによって、メモリ素子の低電圧化が可能になり、１０Ｖ未満で駆動可能となる。
また、上記微粒子形成方法を用いたメモリ素子は、製造が容易であり、従来のシリコンプロセスとの親和性を有するので、例えば携帯電話等のように集積回路を用いるあらゆる電子機器に組み込み可能である。これらの電子機器は、上記メモリ素子を備えることによって、効果的に小型化、低消費電力化を実現することができる。
以上の例では、分かり易く、無機材料を用いた例をあげてきたが、たとえば、有機材料を用いることは、有機材料の多様な機能および機能設計の自由度から好ましい。例えば、微粒子の表面に有機高分子を結合させることにより化学修飾を行い、その表面が有機物で覆われた微粒子を他の物質中に拡散させることが可能である。例えば、上記表面が有機物で覆われた微粒子を溶液に拡散させ、その溶液をある基板上に塗布していくことで、第１材料が上記溶液で、第３材料は上記微粒子を形成している材料で、第２材料は上記有機高分子で化学修飾された上記微粒子の材料である、本発明の抵抗変化機能体を構成することができる。
例えば、金微粒子にチオール基を有する例えばアルキル-チオール（CH3-(CH2)n-SH、nは整数）で修飾すると金微粒子は表面がアルキル-チオールという有機物で囲まれた構造になる。この金−チオール粒子を例えばSOG（スピンオングラス）に混ぜて絶縁体中に金−チオール粒子を備えた構造を作成することができる。
あるいは酸化シリコンが親水性であることと、鎖状の有機分子では鎖の一端を親水性にし他端を疎水性にすることができることを利用し、シリコン微粒子の表面を酸化した上にさらに上記のような有機物を表面に修飾して、表面がシリコン酸化物と有機物といった、異なる２層で覆われたような構造を作成することもできる。
次に、図示のモデルを用いて本発明の抵抗変化機能体の動作を考察する。
図５５Ａ，図５５Ｄは、それぞれ絶縁体９１５０中に比較的小さな微粒子９１６１と比較的大きな微粒子９１６０とを１対含む抵抗変化機能体９１００，９２００を模式的に示している。比較的小さな微粒子９１６１は図において上側、比較的大きな微粒子９１６０は図において下側に配置されている。図５５Ａの抵抗変化機能体９１００では、上記絶縁体９１５０に対して、図において左右方向からそれぞれ第１の電極９１１０、第２の電極９１２０が接すると共に、図において上方向から第３の電極９１３０が接している。図５５Ｄの抵抗変化機能体９２００では、上記絶縁体９１５０に対してさらに、図において下方向から第４の電極９１４０が接している。
図５５Ｃに示すように、第１の電極９１１０と第２の電極９１２０との間に電圧を印加した場合、主に、比較的大きな微粒子９１６０を伝って電荷が移動、すなわち電流（図中に矢印で示す。）が流れると推察される。比較的小さな微粒子９１６１は、比較的大きな微粒子９１６０に比べ、電気容量も小さく、また断面積も小さいので抵抗が高いため、電荷が移動するにはより大きな電圧を必要とする。このため、比較的小さな微粒子９１６１を介して電荷は移動しがたい。特に微粒子の大きさがナノメートルサイズの微粒子であれば、サイズ効果によりクーロンブロッケイド効果が有効になることがある。この場合には更に大きな微粒子９１６０に比べ、小さな微粒子９１６１には電荷が移動しがたくなる。
一方、図５５Ｂ中に示すように第３の電極９１３０から移動しようとする電荷、または、図５５Ｅ，図５５Ｆ中に示すように第３の電極９１３０と第４の電極９１４０との間を移動しようとする電荷は、比較的小さな微粒子９１６１を伝って移動する可能性が高い。
このように絶縁体９１５０に含まれる複数の微粒子として、比較的小さな微粒子９１６１と、比較的大きな微粒子９１６０の少なくとも２種類の微粒子が存在し、第１の電極９１１０と第２の電極９１２０との間を移動する電荷は比較的大きな微粒子９１６０を伝って移動できるが、第３の電極９１３０から（または、第３の電極９１３０と第４の電極９１４０との間を）移動しようとする電荷は比較的小さな微粒子９１６１を伝って移動する可能性の高い構造を有していることが好ましい。
なお、図中の矢印は分かり易く説明するためのもので、本発明を限定するものではない。例えば、２本の矢印は重ならぬように意図的にずらして見やすくしている。
図５６Ａは、絶縁体９１５０中に比較的小さな微粒子９１６１と比較的大きな微粒子９１６０との対が層方向（図において左右方向）に複数一定ピッチで並んで配置されている抵抗変化機能体９１３０を模式的に示している。先の例を同様に、比較的小さな微粒子９１６１は図において上側、比較的大きな微粒子９１６０は図において下側に配置されている。このような構造であれば、図５６Ｂ中に拡大して示すように、隣接する比較的小さな微粒子９１６１同士の間隔ｄ２は、隣接する比較的大きな微粒子９１６０同士の間隔ｄ１に比べて広くなっている。
このモデルで、図５６Ａ中に示した第１の電極９１１０と第２の電極９１２０との間に電圧を印加した場合、電荷は小さな微粒子９１６１を伝達せずに大きな微粒子９１６０を伝達すると考えられる。
次に、第３の電極９１３０（と第４の電極９１４０との間）に電圧を印加した場合、電圧の印加方向を考慮すれば、ある一定電圧以上を加えれば、比較的小さな微粒子９１６１にも周りの絶縁体９１５０をトンネルして電荷が注入されることが容易に推察される。
一旦、これら小さな微粒子９１６１に電荷が注入されれば、第３の電極９１３０（と第４の電極９１４０との間）の電圧印加を停止しても、小さな微粒子９１６１の周囲は絶縁体９１５０で囲まれているので、小さな微粒子９１６１に電荷が保持された状態になると考えられる。
この状態で、再び第１の電極９１１０と第２の電極９１２０との間に電圧を印加した場合、主に電流が流れるであろう比較的大きな微粒子９１６０の近くの小さな微粒子９１６１には電荷が保持されているから、それらの電荷は第１の電極９１１０と第２の電極９１２０との間を大きな微粒子９１６０を伝達して移動しようとする電荷に対してクーロン相互作用を及ぼし、電荷の移動を阻害することが予想される。すなわち、第１の電極９１１０と第２の電極９１２０との間を流れる電流は抑制され、はじめの状態に比べて減少すると考えられる。つまり、第１の電極９１１０と第２の電極９１２０との間の電気抵抗が増大すると考えられる。
また、この動作は、図５６Ｃに示すような、絶縁体９１５０中に比較的小さな微粒子９１６１と比較的大きな微粒子９１６０とがそれぞれ層方向に分布している抵抗変化機能体９４００でも同様に生ずると考えられる。
これらの抵抗変化機能体９３００，９４００では、抵抗変化を利用して、電流の大小を読み出すことで２値データを判別し、メモリとして使用することが可能である。また、本発明の抵抗変化機能体は、部分的に電荷の捕獲をするため局所電荷保持機能体と言い換えることもできる。
図５７Ａ，図５７Ｂは、これらの抵抗変化機能体９３００，９４００における大きさの異なる２つの微粒子９１６０，９１６１の間の位置関係を示している。図示のように、層方向に沿った面９０３１に対して、比較的大きな微粒子９１６０と比較的小さな微粒子９１６１を結ぶ直線９０３２が、交わる角度θが、４５°以上であることが好ましい。なぜなら、上記角度θが４５°未満であると、第１の電極９１１０と第２の電極９１２０との間に電圧を印加した場合に比較的小さな微粒子９１６１に電荷が注入される可能性があり、そのため、抵抗変化機能体の動作が不安定になる可能性があるからである。したがって、抵抗変化機能体における大きさの異なる２つの微粒子９１６０，９１６１の間の位置関係は、大きさの異なる２つの微粒子９１６０，９１６１が分布する層に略平行な面に対して、比較的大きな微粒子９１６０と比較的小さな微粒子９１６１を結ぶ直線が交わる角度θが、４５°以上である、という条件を満たすことが好ましい。なお、図５７Ａではθが９０°、図５７Ｂではθが６５°程度に表されている。
図５８Ａ〜図５８Ｆは、このような条件を満たす抵抗変化機能体の製造方法の一例を示している。
まず、図５８Ａに示すように、シリコン基板９０００（第３の電極９１３０となる）の表面を熱酸化してシリコン酸化膜９１５１を形成する。その上に温度６１０℃のシラン雰囲気中でＬＰＣＶＤ（減圧気相成長）法によりシリコンを成長させ、膜状のポリシリコンになる前に成膜を中止する。これにより、シリコン酸化膜９１５１上にシリコン微粒子９１６０を散点状に形成する。この例では、用いた装置の表示ではシラン供給時間は約７分間であった。
次に、図５８Ｂに示すように、温度８５０℃で熱酸化を行って、シリコン微粒子９１６０の表面にシリコン酸化膜９１５２を形成する。このとき残ったシリコン微粒子９１６０の直径は約４ｎｍ〜８ｎｍであった。
次に、図５８Ｃに示すように、温度６１０℃のシラン雰囲気中でＬＰＣＶＤ法によりシリコンを成長させ、膜状のポリシリコンになる前に成膜を中止する。これにより、各シリコン微粒子９１６０に対応して、シリコン酸化膜９１５２上にシリコン微粒子９１６１を形成する。この例では、用いた装置の表示ではシラン供給時間は約４分間であった。
次に、図５８Ｄに示すように、先程と同様に温度８５０℃で熱酸化を行って、シリコン微粒子９１６１の表面にシリコン酸化膜９１５３を形成する。シリコン微粒子表面を酸化した。このとき残ったシリコン微粒子９１６１の直径は約２ｎｍ以下であった。
次に、図５８Ｅに示すように、シリコン微粒子９１６０，９１６１を埋めるように層間絶縁膜としてシリコン酸化膜（ＳｉＯ２）９１５４を成膜する。これにより、図５８Ｆに示すように、絶縁体としてのシリコン酸化膜９１５０（９１５１，９１５２．９１５３および９１５４を含む。）中に、導電性微粒子としてのシリコン微粒子９１６０，９１６１が上下に対をなして配置された状態となる。
この後、フォトリソグラフィとドライエッチングを用いて両側に電極用の溝９１５８，９１５９を形成し、その溝９１５８，９１５９内に第１の電極９１１０、第２の電極９１２０となるメタル配線を形成する。もちろん第１の電極、第２の電極の材料は、導電性を有するものであれば良く、例えばメタル以外のポリシリコンなどであっても良い。
図５９Ａ〜図５９Ｅは、大きさの異なる２つの微粒子９１６０，９１６１の間の位置関係についての上述の条件を満たす抵抗変化機能体の製造方法の別の例を示している。
まず、図５９Ａに示すようにガラス基板９９００を用意し、図５９Ｂに示すように、ガラス基板９９００の表面に対して、微粒子を構成すべき元素９８００をイオン注入した。この例では金元素を負イオン注入して、図５９Ｃに示すように、金微粒子が、基板表面から或る深さ位置Ｃを中心として、厚さ方向Ｖ１，Ｖ２に関して或る範囲内に分布するように形成した。金微粒子のサイズ、濃度および密度は、位置Ｃで最大であり、その位置Ｃから厚さ方向に離れると小さくなっている。９１６０は比較的大きな微粒子、９１６１は比較的な小さな微粒子を表している。
次に、図５９Ｄに示すように、注入分布の中心、正確には微粒子のサイズが大きい位置Ｃ近傍までガラス基板９９００の表面側をエッチングして除去する。そして、そのエッチングした面に、絶縁のためにシリコン酸化膜（ＳｉＯ２）を成膜する。
この後、図５９Ｅに示すように、フォトリソグラフィとドライエッチングを用いて両側に電極用の溝９９９１，９９９２を形成し、その溝９９９１，９９９２内に第１の電極９１１０、第２の電極９１２０となるメタル配線を形成する。また、第１の電極９１１０と第２の電極９１２０との間の基板表面に第３の電極９１３０を形成する。
このように作製した抵抗変化機能体では、微粒子の大きさが或る深さ位置Ｃ（図５９Ｄ参照）から深くなるにつれて次第に小さくなっている。この例では、比較的大きな微粒子９１６０が多数存在する領域では、微粒子の直径はおおよそ３ｎｍ〜４ｎｍのものが多くかつ密度が高くなっていた。比較的小さな微粒子９１６１が多数存在する領域では、微粒子の直径はおおよそ２ｎｍ未満のものが多くなっていた。比較的小さな微粒子９１６１が多数存在する領域での微粒子間の間隔は、比較的大きな微粒子９１６０が多数存在する領域での微粒子の間隔に比べ広かった。
これらの製造方法によって作製した抵抗変化機能体はそれぞれ絶対値には違いがあるものの、第３の電極９１３０に対する電圧印加後に第１の電極９１１０と第２の電極９１２０との間に流れる電流量が低下する減少が見られた。
図６０Ａは、図５９の製造方法によって作製した抵抗変化機能体の絶縁体（符号９１５０で示す。）を拡大して示している。図６０Ｂ，図６０Ｃはそれぞれ図６０Ａにおいて厚さ方向に延びるＡ−Ａ′線、層方向に延びるＢ−Ｂ′線に沿った微粒子（符号９１６０で代表して示す。）の粒径の分布を示している。なお、厚さ方向Ａ−Ａ′は基板表面に対して垂直な方向（または第３の電極９１３０が対向する方向）に相当し、層方向Ｂ−Ｂ′は第１の電極９１１０と第２の電極９１２０とを結ぶ方向に相当する。これらの図から分かるように、上記微粒子９１６０の粒径の分布は、層方向Ｂ−Ｂ′には一様であるが、厚さ方向Ａ−Ａ′には非対称性が強いという特徴をもつ。すなわち、或る微粒子とそれに対して層方向Ｂ−Ｂ′に隣接する微粒子とは大きさがほぼ同じであるが、或る微粒子とそれに対して厚さ方向Ａ−Ａ′に隣接する微粒子とは大きさが異なるという特徴がある。
更に、一般的に言って、微粒子の大きさが違えば微粒子の電気容量も異なるから、上記抵抗変化機能体は、厚さ方向Ａ−Ａ′、つまり第３の電極９１３０の対向する方向に電気的特性が非対称性を有しているともいえる。
電気的特性の非対称性は、少なくとも、他の条件を同一として第３の電極９１３０に印加する電圧の絶対値は同じとして正負を入れ替えた場合に、電流−電圧（Ｉ−Ｖ）特性あるいは容量−電圧（Ｃ−Ｖ）特性のグラフの形状が異なるものとして現れるから、確かめることができる。
また、既述のように、この抵抗変化機能体の動作原理の一つは、比較的小さな微粒子９１６１にはその電気容量が小さいことにより電荷が注入されにくいことにある。したがって、微粒子の大きさが同等程度であっても、材質によってより小さい電気容量の微粒子と、より大きい電気容量の微粒子を用いることで、電気的特性の非対称性が得られる。しかしながら、上述したように、微粒子の間隔によっても電荷の注入の難易は異なるので、２つの異なる微粒子の空間的大きさと電気容量の大きさの大小関係は一致しているほうが効果的である。
なお、サイズ効果の一種のクーロンブロッケイド効果を利用して小さな微粒子に効率的に電荷を保持させる場合、クーロンブロッケイド効果が顕著になるには、微粒子の容量を考えた場合、電荷を離脱させるために必要なエネルギが周囲温度による熱エネルギと比較して十分大きくなければならない。そのためには、微粒子を完全導体球と仮定したとき微粒子の半径は０．５ｎｍ〜１ｎｍ程度であろうと推定される。なお、微粒子の粒径が小さくなるにつれてクーロンブロッケイド効果自体は顕著になるが、微粒子の粒径が小さすぎると電荷の注入も難しくなり、高電圧や動作速度の低下が起こる。したがって、デバイス応用の観点から必要以上に小さな微粒子は用いない方が好ましい。
上述の微粒子含有体、あるいはそれを用いた抵抗変化機能体、メモリ機能体などを基板上に作製した場合の占有面積（３次元的に作製した場合は、基板に対する投影面積を指す。）は、単体としては概ね１平方ミリメートル以下、望ましくは１平方マイクロメートル以下であるほうが集積化に適している。
Claims (15)
- 第１の導電体と第２の導電体との間に形成された第１の材料からなる媒体と、
上記媒体中に形成され、第２の材料で覆われていると共に第３の材料からなる少なくとも１つの微粒子とを備え、
上記第２の材料は、電荷の通り抜けに対して障壁として働く絶縁材料であり、
上記第３の材料は、電荷を保持する機能を有する材料であることを特徴とする抵抗変化機能体。 - 請求項１に記載の抵抗変化機能体において、
上記第２の材料は、上記第３の材料が組成変化あるいは化学修飾されてなることを特徴とする抵抗変化機能体。 - 請求項１に記載の抵抗変化機能体において、
上記第２の材料は、上記第３の材料が酸化または窒化されてなることを特徴とする抵抗変化機能体。 - 請求項１から３までのいずれか一つに記載の抵抗変化機能体において、
上記微粒子は、上記第１の導電体と第２の導電体とを結ぶ方向に対して略平行な層方向に関して一様に分布するとともに、上記層方向に対して垂直な厚さ方向に関して或る範囲内に分布していることを特徴とする抵抗変化機能体。 - 請求項４に記載の抵抗変化機能体において、
上記微粒子の粒径は、上記分布内の或る位置で最大であり、その位置から上記厚さ方向に離れると小さくなっていることを特徴とする抵抗変化機能体。 - 請求項１から５までのいずれか一つに記載の抵抗変化機能体において、
上記第１の導電体と第２の導電体との間に電圧が印加される場合に、上記電圧が上昇するときと低下するときとの間で上記第１の導電体と第２の導電体との間に流れる電流にヒステリシスが生ずることを特徴とする抵抗変化機能体。 - 請求項１から５までのいずれか一つに記載の抵抗変化機能体において、
上記第１の導電体と第２の導電体との間に電圧が印加される場合に、上記電圧が上昇するときと低下するときとの間で上記第１の導電体と第２の導電体との間の静電容量にヒステリシスが生ずることを特徴とする抵抗変化機能体。 - 請求項１に記載の抵抗変化機能体において、
上記第１の材料からなる媒体に対して、上記第１の導電体と第２の導電体とが対向する方向に略垂直な方向から電圧を印加し得る第３の導電体が隣接していることを特徴とする抵抗変化機能体。 - 請求項８に記載の抵抗変化機能体において、
上記第１の材料からなる媒体を挟んで上記第３の導電体に対向する位置に第４の導電体を備え、
上記複数の微粒子は、上記第３の導電体と第４の導電体との間に所定の電圧を印加した前後で、上記第１の導電体と第２の導電体との間の電気抵抗を変化させるように配置されていることを特徴とする抵抗変化機能体。 - 請求項１から９までのいずれか一つに記載の抵抗変化機能体を備えるメモリ。
- 請求項７に記載の抵抗変化機能体を備えたメモリであって、
上記第２の導電体は半導体基板であり、
上記第１の導電体はゲート電極であり、
上記半導体基板のうち上記ゲート電極の両側に相当する領域にソース領域とドレイン領域とが設けられて、電界効果型トランジスタが構成され、
上記電界効果型トランジスタの閾値が上記静電容量のヒステリシスによって変化することを特徴とするメモリ。 - 請求項１に記載の抵抗変化機能体と、上記抵抗変化機能体を選択するための選択トランジスタと、上記抵抗変化機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルを少なくとも５つ備え、
上記各メモリセルは列方向に延びるビットラインとソースラインとの間に接続され、上記各メモリセルの選択トランジスタは行方向に延びるワードラインによって制御されるようになっており、
上記５つのメモリセルのうち第１のセルに対して、行方向に隣り合って第２および第４のセルが配置されるとともに、列方向に隣り合って第３および第５のセルが配置され、
第１のセルと第２のセルについてビットラインは共通、ワードラインは共通、かつソースラインは非共通であり、
第１のセルと第３のセルについてビットラインは共通、ソースラインは共通、かつワードラインは非共通であり、
第１のセルと第４のセルについてソースラインは共通、ワードラインは共通、かつビットラインは非共通であり、
第１のセルと第５のセルについてワードラインは共通、第１のセルのソースラインと第５のセルのビットラインは共通、かつ第１のセルのビットラインと第５のセルのソースラインは共通であることを特徴とするメモリ。 - 請求項１に記載の抵抗変化機能体を含むメモリセルが基板に対して平行な方向に少なくとも２つ配置され、
上記基板に対して平行な方向に隣り合うメモリセルの上記第１の材料からなる媒体は一体に連続して形成されていることを特徴とするメモリ。 - 請求項１に記載の抵抗変化機能体とこの抵抗変化機能体に流れる電流の向きを定めるための整流機能体とを含むメモリセルが、基板に対して平行な方向に少なくとも２つ配置され、
上記基板に対して平行な方向に隣り合うメモリセルの上記第１の材料からなる媒体および／または整流機能体は一体に連続して形成されていることを特徴とするメモリ。 - 請求項１０から１４までのいずれか一つに記載のメモリを備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004537593A JP4808966B2 (ja) | 2002-09-19 | 2003-09-18 | 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273370 | 2002-09-19 | ||
| JP2002273384 | 2002-09-19 | ||
| JP2002273384 | 2002-09-19 | ||
| JP2002273370 | 2002-09-19 | ||
| JP2004537593A JP4808966B2 (ja) | 2002-09-19 | 2003-09-18 | 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 |
| PCT/JP2003/011877 WO2004027877A1 (ja) | 2002-09-19 | 2003-09-18 | 抵抗変化機能体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004027877A1 JPWO2004027877A1 (ja) | 2006-01-19 |
| JP4808966B2 true JP4808966B2 (ja) | 2011-11-02 |
Family
ID=32032876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004537593A Expired - Fee Related JP4808966B2 (ja) | 2002-09-19 | 2003-09-18 | 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7462857B2 (ja) |
| JP (1) | JP4808966B2 (ja) |
| AU (1) | AU2003264480A1 (ja) |
| WO (1) | WO2004027877A1 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884349B2 (en) * | 2002-08-02 | 2011-02-08 | Unity Semiconductor Corporation | Selection device for re-writable memory |
| JP4563652B2 (ja) * | 2003-03-13 | 2010-10-13 | シャープ株式会社 | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 |
| JP4365646B2 (ja) | 2003-08-28 | 2009-11-18 | シャープ株式会社 | 抵抗変化機能体およびその製造方法、並びに記憶装置 |
| TWI330889B (en) * | 2004-05-31 | 2010-09-21 | Ibm | Quantum device, quantum logic device, method of driving quantum logic device, and logic circuit constituted of quantum logic device |
| JP4359207B2 (ja) * | 2004-08-30 | 2009-11-04 | シャープ株式会社 | 微粒子含有体の製造方法 |
| JP5000516B2 (ja) * | 2004-09-21 | 2012-08-15 | 富士電機株式会社 | トンネリング用ダスト電極を有するトランジスター |
| JP4744885B2 (ja) * | 2005-01-18 | 2011-08-10 | 株式会社東芝 | 半導体装置の製造方法 |
| US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
| US8314024B2 (en) | 2008-12-19 | 2012-11-20 | Unity Semiconductor Corporation | Device fabrication |
| US8031509B2 (en) * | 2008-12-19 | 2011-10-04 | Unity Semiconductor Corporation | Conductive metal oxide structures in non-volatile re-writable memory devices |
| US7700984B2 (en) * | 2005-05-20 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including memory cell |
| JP2006344876A (ja) * | 2005-06-10 | 2006-12-21 | Sharp Corp | 不揮発性記憶素子とその製造方法 |
| KR100790861B1 (ko) | 2005-10-21 | 2008-01-03 | 삼성전자주식회사 | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 |
| US7525147B2 (en) * | 2005-11-09 | 2009-04-28 | Nanyang Technological University | Memory structure |
| JP4017650B2 (ja) | 2005-12-02 | 2007-12-05 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
| JP4061328B2 (ja) * | 2005-12-02 | 2008-03-19 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
| KR101309111B1 (ko) * | 2006-07-27 | 2013-09-17 | 삼성전자주식회사 | 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법 |
| US7977170B2 (en) * | 2006-10-03 | 2011-07-12 | Eastman Kodak Company | Flexible substrate with electronic devices and traces |
| US7995371B2 (en) * | 2007-07-26 | 2011-08-09 | Unity Semiconductor Corporation | Threshold device for a memory array |
| JP5557421B2 (ja) * | 2007-11-26 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 相変化型不揮発メモリ、その製造方法および半導体装置 |
| US8384061B2 (en) | 2007-11-29 | 2013-02-26 | Panasonic Corporation | Nonvolatile memory device and manufacturing method |
| CN101897024B (zh) | 2007-12-10 | 2012-07-04 | 松下电器产业株式会社 | 非易失性存储装置及其制造方法 |
| US7961506B2 (en) * | 2008-02-05 | 2011-06-14 | Micron Technology, Inc. | Multiple memory cells with rectifying device |
| JP4366449B2 (ja) * | 2008-02-19 | 2009-11-18 | パナソニック株式会社 | 抵抗変化型不揮発性メモリ素子とその作製方法 |
| JP2009200315A (ja) * | 2008-02-22 | 2009-09-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US8208284B2 (en) * | 2008-03-07 | 2012-06-26 | Unity Semiconductor Corporation | Data retention structure for non-volatile memory |
| JP5280121B2 (ja) * | 2008-07-07 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8027215B2 (en) * | 2008-12-19 | 2011-09-27 | Unity Semiconductor Corporation | Array operation using a schottky diode as a non-ohmic isolation device |
| US8338220B2 (en) * | 2009-02-06 | 2012-12-25 | Applied Materials, Inc. | Negatively charged passivation layer in a photovoltaic cell |
| JP2011014795A (ja) * | 2009-07-03 | 2011-01-20 | Toshiba Corp | 不揮発性記憶装置 |
| KR101070291B1 (ko) * | 2009-12-18 | 2011-10-06 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| US8045364B2 (en) * | 2009-12-18 | 2011-10-25 | Unity Semiconductor Corporation | Non-volatile memory device ion barrier |
| US9184213B2 (en) * | 2010-01-29 | 2015-11-10 | Hewlett-Packard Development Company, L.P. | Nanoscale switching device |
| TWI420715B (zh) * | 2010-03-08 | 2013-12-21 | Academia Sinica | 熱整流器及熱整流方法 |
| JP5072997B2 (ja) * | 2010-03-31 | 2012-11-14 | 株式会社東芝 | 情報記録装置及びその製造方法 |
| JP2012059862A (ja) * | 2010-09-08 | 2012-03-22 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| EP2643854B1 (en) * | 2010-11-23 | 2017-12-20 | RISE Acreo AB | Diode, use thereof, and a method for producing the same |
| TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US8822970B2 (en) * | 2011-02-21 | 2014-09-02 | Korea Advanced Institute Of Science And Technology (Kaist) | Phase-change memory device and flexible phase-change memory device insulating nano-dot |
| US20120295398A1 (en) * | 2011-05-16 | 2012-11-22 | Varian Semiconductor Equipment Associates, Inc. | Ion implant modification of resistive random access memory devices |
| JP5857767B2 (ja) * | 2012-02-02 | 2016-02-10 | 東レ株式会社 | 積層基板 |
| GB201202128D0 (en) * | 2012-02-08 | 2012-03-21 | Univ Leeds | Novel material |
| US20140077149A1 (en) * | 2012-09-14 | 2014-03-20 | Industrial Technology Research Institute | Resistance memory cell, resistance memory array and method of forming the same |
| CN102881824B (zh) * | 2012-09-25 | 2014-11-26 | 北京大学 | 阻变存储器及其制备方法 |
| US9123890B2 (en) | 2013-02-14 | 2015-09-01 | Sandisk 3D Llc | Resistance-switching memory cell with multiple raised structures in a bottom electrode |
| US9437813B2 (en) | 2013-02-14 | 2016-09-06 | Sandisk Technologies Llc | Method for forming resistance-switching memory cell with multiple electrodes using nano-particle hard mask |
| US8969843B2 (en) * | 2013-02-21 | 2015-03-03 | Kabushiki Kaisha Toshiba | Memory device |
| US9252359B2 (en) | 2013-03-03 | 2016-02-02 | Adesto Technologies Corporation | Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof |
| WO2014146003A1 (en) * | 2013-03-15 | 2014-09-18 | Adesto Technologies Corporation | Nonvolatile memory with semimetal or semiconductors electrodes |
| JP2015018591A (ja) | 2013-07-12 | 2015-01-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR102127137B1 (ko) | 2013-12-03 | 2020-06-26 | 삼성전자주식회사 | 셀 트랜지스터들의 계면 상태를 제어하여 센싱 마진을 보상할 수 있는 저항성 메모리 장치 |
| WO2016122524A1 (en) * | 2015-01-29 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Transparent memristive device |
| KR102297423B1 (ko) * | 2015-09-01 | 2021-09-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US20170082689A1 (en) * | 2015-09-18 | 2017-03-23 | Altera Corporation | Systems and methods for particle detection and error correction in an integrated circuit |
| US10079341B1 (en) * | 2017-03-13 | 2018-09-18 | International Business Machines Corporation | Three-terminal non-volatile multi-state memory for cognitive computing applications |
| JP7123622B2 (ja) * | 2018-05-18 | 2022-08-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100464A (en) * | 1979-12-13 | 1981-08-12 | Energy Conversion Devices Inc | Programmable cell used for programmable electronically operating row element |
| JPH04212795A (ja) * | 1990-04-03 | 1992-08-04 | Canon Inc | 情報転送方法、情報転送装置及び画像読出装置 |
| JPH0969630A (ja) * | 1995-06-23 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 単一電子トンネル素子およびその製造方法 |
| JPH11111867A (ja) * | 1997-09-30 | 1999-04-23 | Sharp Corp | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 |
| JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
| JP2001313342A (ja) * | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2002252290A (ja) * | 2001-02-22 | 2002-09-06 | Sharp Corp | メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
| JP2002289710A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体記憶素子 |
| JP2003016777A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2004281497A (ja) * | 2003-03-13 | 2004-10-07 | Sharp Corp | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012598B1 (ja) * | 1970-04-02 | 1975-05-13 | ||
| US5731598A (en) * | 1995-06-23 | 1998-03-24 | Matsushita Electric Industrial Co. Ltd. | Single electron tunnel device and method for fabricating the same |
| KR100272702B1 (ko) * | 1996-03-26 | 2000-11-15 | 윤종용 | 터널 효과 장치 및 그 제조 방법 |
| US6639277B2 (en) * | 1996-11-05 | 2003-10-28 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
| US6143655A (en) * | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
| JP3204942B2 (ja) | 1998-06-26 | 2001-09-04 | 株式会社東芝 | 半導体装置 |
| US6548825B1 (en) * | 1999-06-04 | 2003-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including barrier layer having dispersed particles |
| US7352024B2 (en) | 2001-02-22 | 2008-04-01 | Sharp Kabushiki Kaisha | Semiconductor storage device and semiconductor integrated circuit |
| WO2002091385A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
| AU2002362662A1 (en) * | 2001-10-09 | 2003-04-22 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system, and method of forming the same |
| ITTO20020033A1 (it) * | 2002-01-11 | 2003-07-11 | Fiat Ricerche | Dispositivo elettro-luminescente. |
| US7071008B2 (en) * | 2002-08-02 | 2006-07-04 | Unity Semiconductor Corporation | Multi-resistive state material that uses dopants |
| JP4365646B2 (ja) * | 2003-08-28 | 2009-11-18 | シャープ株式会社 | 抵抗変化機能体およびその製造方法、並びに記憶装置 |
-
2003
- 2003-09-18 US US10/528,052 patent/US7462857B2/en not_active Expired - Fee Related
- 2003-09-18 AU AU2003264480A patent/AU2003264480A1/en not_active Abandoned
- 2003-09-18 JP JP2004537593A patent/JP4808966B2/ja not_active Expired - Fee Related
- 2003-09-18 WO PCT/JP2003/011877 patent/WO2004027877A1/ja not_active Ceased
-
2008
- 2008-11-14 US US12/271,837 patent/US7851777B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100464A (en) * | 1979-12-13 | 1981-08-12 | Energy Conversion Devices Inc | Programmable cell used for programmable electronically operating row element |
| JPH04212795A (ja) * | 1990-04-03 | 1992-08-04 | Canon Inc | 情報転送方法、情報転送装置及び画像読出装置 |
| JPH0969630A (ja) * | 1995-06-23 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 単一電子トンネル素子およびその製造方法 |
| JPH11111867A (ja) * | 1997-09-30 | 1999-04-23 | Sharp Corp | 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子 |
| JP2001313342A (ja) * | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
| JP2002252290A (ja) * | 2001-02-22 | 2002-09-06 | Sharp Corp | メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
| JP2002289710A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体記憶素子 |
| JP2003016777A (ja) * | 2001-06-28 | 2003-01-17 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2004281497A (ja) * | 2003-03-13 | 2004-10-07 | Sharp Corp | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004027877A1 (ja) | 2006-01-19 |
| US20090085025A1 (en) | 2009-04-02 |
| US20060154432A1 (en) | 2006-07-13 |
| US7462857B2 (en) | 2008-12-09 |
| AU2003264480A1 (en) | 2004-04-08 |
| US7851777B2 (en) | 2010-12-14 |
| WO2004027877A1 (ja) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808966B2 (ja) | 抵抗変化機能体並びにそれを備えたメモリおよび電子機器 | |
| JP4541651B2 (ja) | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 | |
| US8153207B2 (en) | Fine particle-containing body, fine particle-containing body manufacturing method, storage element, semiconductor device and electronic equipment | |
| US7187043B2 (en) | Memory function body, particle forming method therefor and, memory device, semiconductor device, and electronic equipment having the memory function body | |
| US8912523B2 (en) | Conductive path in switching material in a resistive random access memory device and control | |
| US7875883B2 (en) | Electric device using solid electrolyte | |
| US7701746B2 (en) | Method of making memory cell with voltage modulated sidewall poly resistor | |
| US7928503B2 (en) | Memory cells | |
| US9570678B1 (en) | Resistive RAM with preferental filament formation region and methods | |
| US9947685B2 (en) | 3D non-volatile memory array utilizing metal ion source | |
| US10885431B2 (en) | Three-terminal neuromorphic vertical sensing | |
| US8946046B1 (en) | Guided path for forming a conductive filament in RRAM | |
| US11114504B1 (en) | Semiconductor device including variable resistance layer | |
| US20090003083A1 (en) | Memory cell with voltage modulated sidewall poly resistor | |
| US7517747B2 (en) | Nanocrystal non-volatile memory cell and method therefor | |
| US20060022248A1 (en) | Electronic data memory device for a high read current | |
| US9209391B2 (en) | Electronic memory device having an electrode made of a soluble material | |
| KR102310470B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| JP4981307B2 (ja) | 電子装置、電子回路及び電子機器 | |
| US20080121967A1 (en) | Nanocrystal non-volatile memory cell and method therefor | |
| JPH10256403A (ja) | 半導体装置およびその製造方法 | |
| JP4846316B2 (ja) | 単一電子素子、単一電子素子の製造方法、単一電子素子を含むセルアレイ及び単一電子素子を含むセルアレイの製造方法 | |
| JP2007142180A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |