JP4809715B2 - Photoelectric conversion device, manufacturing method thereof, and semiconductor device - Google Patents
Photoelectric conversion device, manufacturing method thereof, and semiconductor device Download PDFInfo
- Publication number
- JP4809715B2 JP4809715B2 JP2006136438A JP2006136438A JP4809715B2 JP 4809715 B2 JP4809715 B2 JP 4809715B2 JP 2006136438 A JP2006136438 A JP 2006136438A JP 2006136438 A JP2006136438 A JP 2006136438A JP 4809715 B2 JP4809715 B2 JP 4809715B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- semiconductor layer
- photoelectric conversion
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 327
- 238000006243 chemical reaction Methods 0.000 title claims description 169
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 37
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 351
- 239000010410 layer Substances 0.000 description 243
- 239000010936 titanium Substances 0.000 description 41
- 230000003287 optical effect Effects 0.000 description 32
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 24
- 229910052719 titanium Inorganic materials 0.000 description 24
- 230000001681 protective effect Effects 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 15
- 239000002356 single layer Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000000956 alloy Substances 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- 238000000605 extraction Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- -1 polyethylene terephthalate Polymers 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 239000010931 gold Substances 0.000 description 10
- 239000010948 rhodium Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000002585 base Substances 0.000 description 8
- 238000005247 gettering Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 229910052741 iridium Inorganic materials 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052762 osmium Inorganic materials 0.000 description 5
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052703 rhodium Inorganic materials 0.000 description 5
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000004952 Polyamide Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置及びその作製方法に関する。また、光電変換装置を用いた電子機器に関する。 The present invention relates to a photoelectric conversion device, and more particularly to a photoelectric conversion device including a thin film semiconductor element and a manufacturing method thereof. In addition, the present invention relates to an electronic device using a photoelectric conversion device.
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長400nm〜700nmの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン/オフ制御などが必要な機器類に数多く用いられている。 Many photoelectric conversion devices generally used for electromagnetic wave detection are known. For example, devices having sensitivity from ultraviolet rays to infrared rays are collectively called optical sensors. Among them, those having sensitivity in the visible light region with a wavelength of 400 nm to 700 nm are particularly called visible light sensors, and are used in many devices that require illuminance adjustment and on / off control according to the human living environment. .
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らし、視認性を向上させることが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている(例えば特許文献1参照)。 Particularly in a display device, the brightness around the display device is detected and the display luminance is adjusted. This is because it is possible to reduce wasteful power and improve visibility by detecting ambient brightness and obtaining appropriate display brightness. For example, such an optical sensor for adjusting luminance is used in a mobile phone or a personal computer (see, for example, Patent Document 1).
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている(例えば特許文献2及び特許文献3参照)。 Further, not only the brightness of the surroundings but also the brightness of the backlight of a display device, particularly a liquid crystal display device, is detected by an optical sensor to adjust the brightness of the display screen (for example, Patent Document 2 and Patent Document 3). reference).
また、プロジェクタを用いた表示装置においては、光センサを用いて、そのコンバージェンス調整を行なっている。コンバージェンス調整とはRGBの各色の映像がずれを生じないように、映像を調整することである。光センサを用いて、各色の映像の位置を検出して、正しい位置に映像を配置している(例えば特許文献4参照)。 In a display device using a projector, the convergence is adjusted using an optical sensor. Convergence adjustment is adjustment of an image so that the image of each color of RGB does not shift. The position of the image of each color is detected using an optical sensor, and the image is arranged at the correct position (see, for example, Patent Document 4).
従来用いられてきた光電変換装置を図2に示す。図2において、基板1001上に電極1002が形成され、電極1002上には光電変換層となるp型半導体層1003、真性半導体層(i型半導体層ともいう)1004及びn型半導体層1005が形成されている。n型半導体層1005上には電極1006が形成される。さらに電極1002、電極1006を覆う絶縁膜1007が形成される。さらに絶縁膜1007上に、電極1002に接続される第1の引き出し電極1012、及び電極1006に接続される第2の引き出し電極1013が形成されている。 A conventional photoelectric conversion device is shown in FIG. In FIG. 2, an electrode 1002 is formed over a substrate 1001, and a p-type semiconductor layer 1003, an intrinsic semiconductor layer (also referred to as an i-type semiconductor layer) 1004, and an n-type semiconductor layer 1005 that serve as a photoelectric conversion layer are formed over the electrode 1002. Has been. An electrode 1006 is formed on the n-type semiconductor layer 1005. Further, an insulating film 1007 covering the electrodes 1002 and 1006 is formed. Further, a first extraction electrode 1012 connected to the electrode 1002 and a second extraction electrode 1013 connected to the electrode 1006 are formed over the insulating film 1007.
ところが図2の構造を有する光電変換装置において、長時間動作させるとリーク電流が発生することがあることがわかった。このリーク電流の発生は、光電変換層、特にi型半導体層1004の角の部分(段差の部分)にクラック1021が形成されてしまい、その部分がリークパスとなってしまうことに起因する。 However, it has been found that the photoelectric conversion device having the structure of FIG. 2 may generate a leakage current when operated for a long time. The occurrence of this leakage current is due to the fact that cracks 1021 are formed in corner portions (stepped portions) of the photoelectric conversion layer, particularly i-type semiconductor layer 1004, and that portion becomes a leak path.
図22に従来の構造の電子顕微鏡写真を示す。図22では、i型半導体層の角の部分(段差のある部分)にクラックが発生していることが分かる。このクラックに電界が集中すると、リーク電流の発生など不良の原因になってしまう。
本発明においては、光電変換層の角の部分における電界集中を防ぎ、リーク電流の発生を抑制した光電変換装置を作製することを課題とする。 It is an object of the present invention to manufacture a photoelectric conversion device that prevents electric field concentration at the corner portion of the photoelectric conversion layer and suppresses generation of leakage current.
本発明の光電変換装置では、光電変換層の上層及び中層の一部を除去することにより、角の部分における電界の集中を防ぎ、リーク電流を抑制することが可能になる。 In the photoelectric conversion device of the present invention, by removing a part of the upper layer and the middle layer of the photoelectric conversion layer, it is possible to prevent concentration of an electric field in a corner portion and suppress a leakage current.
本発明は、基板上に、第1の電極と、前記第1の電極上に、一導電型の第1の半導体層と、第2の半導体層と、前記一導電型とは逆の導電型の第3の半導体層とを有する光電変換層とを有し、前記第1の電極の端部の一部は前記第1の半導体層に覆われていることを特徴とする光電変換装置に関するものである。 The present invention provides a first electrode on a substrate, a first semiconductor layer of one conductivity type on the first electrode, a second semiconductor layer, and a conductivity type opposite to the one conductivity type. A photoelectric conversion layer having a third semiconductor layer, wherein a part of an end portion of the first electrode is covered with the first semiconductor layer. It is.
本発明において、前記第1の半導体層は、前記第1の電極の端部を覆っており、前記第3の半導体層上に、絶縁膜と、前記絶縁膜上に、前記絶縁膜を介して前記第3の半導体層に電気的に接続する第2の電極とを有し、前記光電変換層の、前記絶縁膜に覆われていない領域は、前記第2の半導体層及び第3の半導体層の一部が除去されている。 In the present invention, the first semiconductor layer covers an end portion of the first electrode, an insulating film is formed on the third semiconductor layer, and an insulating film is formed on the insulating film via the insulating film. And a second electrode electrically connected to the third semiconductor layer, and the region of the photoelectric conversion layer that is not covered with the insulating film is the second semiconductor layer and the third semiconductor layer. A part of has been removed.
また本発明は、基板上に第1の電極と、前記第1の電極上に一導電型の第1の半導体層と、前記第1の半導体層上に第2の半導体層と、を有する第1の構造と、前記基板上に前記第1の半導体層と、前記第1の半導体層上に前記第2の半導体層と、前記第2の半導体層上に、前記第1の半導体層とは逆の導電型の第3の半導体層と、前記第3の半導体層上に第2の電極と、を有する第2の構造とを有し、前記第1の電極と前記第1の半導体層の接触部と、前記第3の半導体層と前記第2の電極の接触部は離れていることを特徴とする光電変換装置に関するものである。 The present invention also includes a first electrode on a substrate, a first semiconductor layer of one conductivity type on the first electrode, and a second semiconductor layer on the first semiconductor layer. 1 structure, the first semiconductor layer on the substrate, the second semiconductor layer on the first semiconductor layer, and the first semiconductor layer on the second semiconductor layer. A second structure having a third semiconductor layer of opposite conductivity type and a second electrode on the third semiconductor layer, wherein the first electrode and the first semiconductor layer The contact portion and the contact portion between the third semiconductor layer and the second electrode are separated from each other.
また本発明は、基板上に、第1の電極を形成し、前記第1の電極上に、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を形成し、前記第1の電極の端部の一部は前記第1の半導体層に覆われていることを特徴とする光電変換装置の作製方法に関するものである。 According to the present invention, a first electrode is formed on a substrate, and the first semiconductor film of one conductivity type, the second semiconductor film, and the one conductivity type are opposite to each other on the first electrode. A method of manufacturing a photoelectric conversion device, wherein a third semiconductor film of a conductive type is formed, and a part of an end portion of the first electrode is covered with the first semiconductor layer. is there.
また本発明は、基板上に、第1の電極を形成し、前記第1の電極上に、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を形成し、前記第3の半導体膜上に第2の電極を形成し、前記基板、前記第1の半導体膜、前記第2の半導体膜、前記第3の半導体膜及び前記第2の電極は、前記基板上に前記第1の電極と、前記第1の電極上に一導電型の第1の半導体層と、前記第1の半導体層上に第2の半導体層と、を有する第1の構造と、前記基板上に前記第1の半導体層と、前記第1の半導体層上に前記第2の半導体層と、前記第2の半導体層上に、前記第1の半導体層とは逆の導電型の第3の半導体層と、前記第3の半導体層上に第2の電極と、を有する第2の構造とを有し、前記第1の電極と前記第1の半導体層の接触部と、前記第3の半導体層と前記第2の電極の接触部は離れていることを特徴とする光電変換装置の作製方法に関するものである。 According to the present invention, a first electrode is formed on a substrate, and the first semiconductor film of one conductivity type, the second semiconductor film, and the one conductivity type are opposite to each other on the first electrode. A third semiconductor film of the conductivity type is formed, a second electrode is formed on the third semiconductor film, and the substrate, the first semiconductor film, the second semiconductor film, and the third semiconductor film are formed. The semiconductor film and the second electrode include the first electrode on the substrate, the first semiconductor layer of one conductivity type on the first electrode, and the second electrode on the first semiconductor layer. A first structure having a semiconductor layer, the first semiconductor layer on the substrate, the second semiconductor layer on the first semiconductor layer, and the second semiconductor layer, A second structure having a third semiconductor layer having a conductivity type opposite to that of the first semiconductor layer, and a second electrode on the third semiconductor layer, the first electrode comprising: Serial contact portion of the first semiconductor layer, the contact portion of the third semiconductor layer and the second electrode is related to a method for manufacturing a photoelectric conversion device, characterized in that apart.
また本発明は、基板上に、第1の電極を形成し、前記第1の電極上に、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を形成し、前記第3の半導体膜の上に、第1の導電膜を形成し、前記第1の半導体膜、前記第2の半導体膜、前記第3の半導体膜及び前記第1の導電膜を用いて、それぞれ第1の島状半導体膜、第2の島状半導体膜、第3の島状半導体膜及び第1の島状導電膜を形成し、かつ前記第1の電極の一部を露出させ、前記第1の島状導電膜を用いて第2の導電膜を形成し、前記第2の島状導電膜をマスクとして、前記第2の島状半導体膜の一部及び前記第3の島状半導体膜の一部を除去し、前記第1の島状半導体膜は、光電変換層の第1の半導体層とし、前記一部が除去された第2の島状半導体膜は、光電変換層の第2の半導体層とし、前記一部が除去された第3の島状半導体膜は、光電変換層の第3の半導体層とし、前記露出した第1の電極、前記光電変換層の第1の半導体層、前記光電変換層の第2の半導体層及び前記光電変換層の第3の半導体層を覆って、絶縁膜を形成し、かつ前記絶縁膜中には前記露出した第1の電極及び前記第2の導電膜それぞれに達する第1の溝及び第2の溝が形成され、前記絶縁膜上に、前記第1の溝及び前記第2の溝それぞれを介して前記第1の電極及び前記第2の導電膜それぞれに電気的に接続する第2の電極及び第3の電極を形成することを特徴とする光電変換層の作製方法に関するものである。 According to the present invention, a first electrode is formed on a substrate, and the first semiconductor film of one conductivity type, the second semiconductor film, and the one conductivity type are opposite to each other on the first electrode. A third semiconductor film of the conductivity type is formed, a first conductive film is formed on the third semiconductor film, and the first semiconductor film, the second semiconductor film, and the third semiconductor film are formed. Forming a first island-shaped semiconductor film, a second island-shaped semiconductor film, a third island-shaped semiconductor film, and a first island-shaped conductive film using the semiconductor film and the first conductive film; and A part of the first electrode is exposed, a second conductive film is formed using the first island-shaped conductive film, and the second island-shaped film is formed using the second island-shaped conductive film as a mask. A part of the semiconductor film and a part of the third island-like semiconductor film are removed, and the first island-like semiconductor film is used as a first semiconductor layer of a photoelectric conversion layer, and the part of the semiconductor film is removed. The island-shaped semiconductor film is the second semiconductor layer of the photoelectric conversion layer, and the third island-shaped semiconductor film from which the part has been removed is the third semiconductor layer of the photoelectric conversion layer, and the exposed first Covering the electrode, the first semiconductor layer of the photoelectric conversion layer, the second semiconductor layer of the photoelectric conversion layer, and the third semiconductor layer of the photoelectric conversion layer, and forming an insulating film in the insulating film Are formed with a first groove and a second groove reaching the exposed first electrode and the second conductive film, respectively, and the first groove and the second groove are formed on the insulating film, respectively. And forming a second electrode and a third electrode which are electrically connected to the first electrode and the second conductive film, respectively, through a method for manufacturing a photoelectric conversion layer.
また本発明は、基板上に、光電変換素子と、前記光電変換素子の出力値を増幅する増幅回路を有し、前記光電変換素子は、第1の電極と、前記第1の電極上に、一導電型の第1の半導体層と、第2の半導体層と、前記一導電型とは逆の導電型の第3の半導体層とを有する光電変換層と、前記第3の半導体層上に、絶縁膜と、前記絶縁膜上に、前記絶縁膜を介して前記第3の半導体層に電気的に接続する第2の電極と、を有し、前記第1の半導体層は、前記第1の電極の端部を覆っており、前記光電変換層の、前記絶縁膜に覆われていない領域は、前記第2の半導体層及び第3の半導体層の一部が除去されており、前記増幅回路は、複数の薄膜トランジスタを有し、前記複数の薄膜トランジスタのそれぞれは、ソース領域、ドレイン領域及びチャネル形成領域を含む島状半導体領域と、ゲート絶縁膜と、ゲート電極と、前記ソース領域に電気的に接続されたソース電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、を有することを特徴とする半導体装置に関するものである。 Further, the present invention includes a photoelectric conversion element and an amplifier circuit that amplifies the output value of the photoelectric conversion element on a substrate, and the photoelectric conversion element is on the first electrode and the first electrode. A photoelectric conversion layer having a first semiconductor layer of one conductivity type, a second semiconductor layer, and a third semiconductor layer of a conductivity type opposite to the one conductivity type; and on the third semiconductor layer , An insulating film, and a second electrode electrically connected to the third semiconductor layer via the insulating film on the insulating film, and the first semiconductor layer includes the first semiconductor layer In the region of the photoelectric conversion layer that is not covered with the insulating film, a part of the second semiconductor layer and the third semiconductor layer are removed, and the amplification layer is covered. The circuit includes a plurality of thin film transistors, and each of the plurality of thin film transistors includes a source region, a drain region, and a chip. An island-shaped semiconductor region including a channel formation region, a gate insulating film, a gate electrode, a source electrode electrically connected to the source region, and a drain electrode electrically connected to the drain region. The present invention relates to a semiconductor device characterized by the above.
本発明において、前記基板は、可撓性基板である。 In the present invention, the substrate is a flexible substrate.
本発明において、前記可撓性基板は、ポリエチレンナフタレート(PEN)フィルム、ポリエチレンテレフタレート(PET)フィルム、ポリブチレンナフタレート(PBN)フィルム、ポリイミド(PI)フィルム、ポリアミド(PA)フィルムのいずれか一つである。 In the present invention, the flexible substrate is any one of a polyethylene naphthalate (PEN) film, a polyethylene terephthalate (PET) film, a polybutylene naphthalate (PBN) film, a polyimide (PI) film, and a polyamide (PA) film. One.
本発明において、前記基板は、ガラス基板である。 In the present invention, the substrate is a glass substrate.
本発明において、前記基板と前記前記第1の半導体層との間に、カラーフィルタを有するものである。 In the present invention, a color filter is provided between the substrate and the first semiconductor layer.
本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、積層膜の構造を有している。 In the present invention, each of the source electrode and the drain electrode has a laminated film structure.
本発明において、前記積層膜は、チタン(Ti)膜と、シリコン(Si)を微量に含むアルミニウム(Al)膜と、チタン(Ti)膜を積層した膜である。 In the present invention, the laminated film is a film in which a titanium (Ti) film, an aluminum (Al) film containing a small amount of silicon (Si), and a titanium (Ti) film are laminated.
本発明において、前記ソース電極及び前記ドレイン電極のそれぞれは、単層膜である。 In the present invention, each of the source electrode and the drain electrode is a single layer film.
本発明において、前記単層膜は、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜である。 In the present invention, the single layer film includes titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), An element selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or an alloy material or a compound material containing the element as a main component A single-layer film or a single-layer film made of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride.
本発明の光電変換装置は、リーク電流を抑制することができる。従って本発明により、信頼性が高く消費電力が小さい光電変換装置を得ることが可能になる。またこのような光電変換装置を組み込んだ電気機器は信頼性を高くすることができる。 The photoelectric conversion device of the present invention can suppress leakage current. Therefore, according to the present invention, a photoelectric conversion device with high reliability and low power consumption can be obtained. In addition, an electric device incorporating such a photoelectric conversion device can have high reliability.
本発明の光電変換装置を、図1、図4(A)〜図4(C)、図5(A)〜図5(B)、図6(A)〜図6(B)を用いて説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 The photoelectric conversion device of the present invention will be described with reference to FIGS. 1, 4A to 4C, 5A to 5B, and 6A to 6B. To do. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.
本発明の光電変換装置の作製工程を以下に示す。まず基板101上に第1の導電膜151を形成する(図4(A)参照)。 A manufacturing process of the photoelectric conversion device of the present invention is described below. First, the first conductive film 151 is formed over the substrate 101 (see FIG. 4A).
基板101として可撓性基板を用い、具体的にはポリエチレンナフタレート(PEN)のフィルムを用いる。ポリエチレンナフタレートの他にも、ポリエチレンテレフタレート(PET)、ポリブチレンナフタレート(PBN)、ポリイミド(PI)、ポリアミド(PA)等のフィルムを用いてもよい。また基板101としてガラス基板を用いてもよい。 A flexible substrate is used as the substrate 101, and specifically, a polyethylene naphthalate (PEN) film is used. Besides polyethylene naphthalate, films of polyethylene terephthalate (PET), polybutylene naphthalate (PBN), polyimide (PI), polyamide (PA), etc. may be used. Further, a glass substrate may be used as the substrate 101.
また第1の導電膜151として、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。 As the first conductive film 151, titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au), silver (Ag), copper (Cu) Or a single layer film made of an alloy material or a compound material containing the element as a main component, or a single layer film made of a nitride thereof, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride. be able to.
また第1の導電膜151としては透明導電膜材料を用いてもよい。このような透明導電膜材料として、シリコン(Si)を含む酸化インジウム酸化スズ合金(Siを含むインジウム錫酸化物ともいう)を用いてもよい。またSiを含む酸化インジウム酸化スズ合金以外にも、酸化亜鉛(ZnO)、酸化スズ(SnO2)、酸化インジウム、酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金を用いてもよい。またGa2O3をドープしたZnO(GZO)、Al2O3をドープしたZnO(AZO)、SiO2をドープしたZnO(SZO)を用いてもよい。GZO、AZO、SZOはシリコンを酸化させないという点で有用である。 As the first conductive film 151, a transparent conductive film material may be used. As such a transparent conductive film material, an indium tin oxide alloy containing silicon (Si) (also referred to as indium tin oxide containing Si) may be used. In addition to the indium tin oxide alloy containing Si, a target in which zinc oxide (ZnO), tin oxide (SnO 2 ), indium oxide, and indium oxide are further mixed with 2 to 20 wt% zinc oxide (ZnO) is used. An indium oxide-zinc oxide alloy formed in this manner may be used. Alternatively, ZnO (GZO) doped with Ga 2 O 3 , ZnO (AZO) doped with Al 2 O 3 , or ZnO (SZO) doped with SiO 2 may be used. GZO, AZO, and SZO are useful in that they do not oxidize silicon.
次に第1の導電膜151を用いて、電極102を形成する(図4(B)参照)。 Next, the electrode 102 is formed using the first conductive film 151 (see FIG. 4B).
電極102を形成したら、p型半導体膜152を形成する。本実施例ではp型半導体膜152として、例えばp型アモルファス半導体膜を形成する。p型アモルファス半導体膜として、13属の不純物元素、例えばボロン(B)を含んだアモルファスシリコン膜をプラズマCVD法にて成膜する。 After the electrode 102 is formed, a p-type semiconductor film 152 is formed. In this embodiment, for example, a p-type amorphous semiconductor film is formed as the p-type semiconductor film 152. As the p-type amorphous semiconductor film, an amorphous silicon film containing an impurity element belonging to Group 13 such as boron (B) is formed by a plasma CVD method.
p型半導体膜152を形成したら、さらに導電型を付与する不純物を含まない半導体膜(真性半導体膜、またはi型半導体膜という)153及びn型半導体膜154を順に形成する。本実施の形態では、p型半導体膜152を10〜50nm、i型半導体膜153を200〜1000nm、n型半導体膜154を20〜200nmの膜厚で形成する。 After the p-type semiconductor film 152 is formed, a semiconductor film (intrinsic semiconductor film or i-type semiconductor film) 153 that does not contain an impurity imparting conductivity type and an n-type semiconductor film 154 are sequentially formed. In this embodiment mode, the p-type semiconductor film 152 is formed to a thickness of 10 to 50 nm, the i-type semiconductor film 153 is formed to a thickness of 200 to 1000 nm, and the n-type semiconductor film 154 is formed to a thickness of 20 to 200 nm.
i型半導体膜153としては、例えばプラズマCVD法でアモルファスシリコン膜を形成すればよい。またn型半導体膜154としては、15属の不純物元素、例えばリン(P)を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、15属の不純物元素を導入してもよい。 As the i-type semiconductor film 153, an amorphous silicon film may be formed by a plasma CVD method, for example. As the n-type semiconductor film 154, an amorphous silicon film containing a 15 group impurity element such as phosphorus (P) may be formed, or an amorphous silicon film may be formed and then an 15 group impurity element may be introduced. Good.
なおp型半導体膜152、i型半導体膜153及びn型半導体膜154は、逆の順番で積層されていてもよく、すなわちn型半導体膜、i型半導体膜及びp型半導体膜の順で積層してもよい。 Note that the p-type semiconductor film 152, the i-type semiconductor film 153, and the n-type semiconductor film 154 may be stacked in the reverse order, that is, the n-type semiconductor film, the i-type semiconductor film, and the p-type semiconductor film are stacked in this order. May be.
またp型半導体膜152、i型半導体膜153及びn型半導体膜154として、アモルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。 Further, as the p-type semiconductor film 152, the i-type semiconductor film 153, and the n-type semiconductor film 154, not only an amorphous semiconductor film but also a semi-amorphous semiconductor film may be used.
なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第3の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端化させるために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体(SAS)膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜(マイクロクリスタル半導体膜)もセミアモルファス半導体膜に含まれる。 Note that a semi-amorphous semiconductor film is a film including a semiconductor having a structure intermediate between an amorphous semiconductor and a semiconductor (including single crystal and polycrystal) films having a crystal structure. This semi-amorphous semiconductor film is a semiconductor film having a third state that is stable in terms of free energy, and is a crystalline film having short-range order and lattice distortion, and has a grain size of 0.5 to 20 nm. And can be dispersed in the non-single-crystal semiconductor film. The semi-amorphous semiconductor film has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed in X-ray diffraction. The Further, in order to terminate dangling bonds (dangling bonds), at least 1 atomic% or more of hydrogen or halogen is contained. In this specification, for convenience, such a semiconductor film is referred to as a semi-amorphous semiconductor (SAS) film. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor film can be obtained. Note that a microcrystalline semiconductor film is also included in the semi-amorphous semiconductor film.
またSAS膜はシリコンを含む気体をグロー放電分解することにより得ることができる。代表的なシリコンを含む気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、このシリコンを含む気体を希釈して用いることで、SAS膜の形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲でシリコンを含む気体を希釈することが好ましい。またさらに、シリコンを含む気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 The SAS film can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. In addition, it is easy to form a SAS film by diluting the gas containing silicon with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon in a range of a dilution rate of 2 to 1000 times. Furthermore, a gas containing silicon, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2, or the like is mixed, so that the energy bandwidth is 1.5-2. It may be adjusted to .4 eV, or 0.9 to 1.1 eV.
次にn型半導体膜154上に、スパッタ法等で第2の導電膜155を形成する(図4(C)参照)。なお第2の導電膜155は第1の導電膜151と同様の材料で形成すればよい。 Next, a second conductive film 155 is formed over the n-type semiconductor film 154 by a sputtering method or the like (see FIG. 4C). Note that the second conductive film 155 may be formed using a material similar to that of the first conductive film 151.
次いで、p型半導体膜152、i型半導体膜153、n型半導体膜154及び第2の導電膜155をマスクを用いて、それぞれ島状の半導体膜、すなわちp型半導体層103、i型半導体層161、n型半導体層162、及び島状の導電膜である第3の導電膜156を得る(図5(A)参照)。 Next, using the p-type semiconductor film 152, the i-type semiconductor film 153, the n-type semiconductor film 154, and the second conductive film 155 as masks, island-shaped semiconductor films, that is, the p-type semiconductor layer 103 and the i-type semiconductor layer, respectively. 161, an n-type semiconductor layer 162, and a third conductive film 156 which is an island-shaped conductive film are obtained (see FIG. 5A).
次に第3の導電膜156をさらに用いて、電極106を形成する(図5(B)参照)。 Next, the electrode 106 is formed using the third conductive film 156 (see FIG. 5B).
電極106をマスクとして、n型半導体層162の一部及びi型半導体層161の一部をエッチングし、i型半導体層104及びn型半導体層105を形成する(図6(A)参照)。このときp型半導体層103をエッチングしないように、エッチング時間を調節する。半導体膜成膜の際、i型半導体膜153を厚く成膜しているので、エッチングはi型半導体層161の途中で止まる。すなわち、i型半導体層161はエッチングの際にp型半導体層103に対するマスクとしてはたらくので、p型半導体層103をエッチングすることなく、n型半導体層162をエッチングすることが可能である。このエッチングにより、電極106に覆われていないn型半導体層162及びi型半導体層161の一部が除去される。以上からp型半導体層103、i型半導体層104及びn型半導体層105からなる光電変換層171が形成される。 Using the electrode 106 as a mask, part of the n-type semiconductor layer 162 and part of the i-type semiconductor layer 161 are etched to form the i-type semiconductor layer 104 and the n-type semiconductor layer 105 (see FIG. 6A). At this time, the etching time is adjusted so that the p-type semiconductor layer 103 is not etched. Since the i-type semiconductor film 153 is formed thick when the semiconductor film is formed, the etching stops in the middle of the i-type semiconductor layer 161. In other words, since the i-type semiconductor layer 161 serves as a mask for the p-type semiconductor layer 103 during etching, the n-type semiconductor layer 162 can be etched without etching the p-type semiconductor layer 103. By this etching, the n-type semiconductor layer 162 and the i-type semiconductor layer 161 which are not covered with the electrode 106 are partially removed. Thus, the photoelectric conversion layer 171 including the p-type semiconductor layer 103, the i-type semiconductor layer 104, and the n-type semiconductor layer 105 is formed.
次に電極106、光電変換層171及び電極102上に、溝165及び166を有する絶縁膜107をスクリーン印刷法等で形成する。もしくは絶縁膜を全面に形成してから、レーザスクライブ法等で溝165及び166を形成してもよい(図6(B)参照)。 Next, an insulating film 107 having grooves 165 and 166 is formed over the electrode 106, the photoelectric conversion layer 171 and the electrode 102 by a screen printing method or the like. Alternatively, after forming an insulating film over the entire surface, the grooves 165 and 166 may be formed by a laser scribing method or the like (see FIG. 6B).
さらに溝165及び166に引き出し電極112及び113を形成する(図1)。引き出し電極112及び113は導電性ペーストを用いてスクリーン印刷法にて形成する。導電性ペーストとしては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)等の金属材料を含む導電性ペースト、または導電性カーボンペーストを用いることができる。また引き出し電極112及び113はインクジェット法で形成してもよい。 Further, extraction electrodes 112 and 113 are formed in the grooves 165 and 166 (FIG. 1). The extraction electrodes 112 and 113 are formed by screen printing using a conductive paste. As the conductive paste, a conductive paste containing a metal material such as silver (Ag), gold (Au), copper (Cu), nickel (Ni), or a conductive carbon paste can be used. The extraction electrodes 112 and 113 may be formed by an ink jet method.
図1に示す光電変換装置は、基板101上に電極102、p型半導体層103、i型半導体層104が形成されている第1の部分と、基板101上にp型半導体層103、i型半導体層104、n型半導体層105、電極106が形成されている第2の部分を有しているものと考えることができる。上述したようにp型半導体膜とn型半導体膜の積層の順は逆にしてもよい。電極102とp型半導体層103の接触部、及びn型半導体層105と電極106の接触部が離れていることにより、光電変換層171、特にi型半導体層104の段差のある部分(角の部分)でクラックが起こったとしてもその影響を除去することができる。これによりリーク電流が発生することが抑制でき、信頼性の高い光電変換装置を得ることが可能となる。 A photoelectric conversion device illustrated in FIG. 1 includes a first portion in which an electrode 102, a p-type semiconductor layer 103, and an i-type semiconductor layer 104 are formed over a substrate 101, and a p-type semiconductor layer 103 and an i-type over the substrate 101. It can be considered that the semiconductor layer 104, the n-type semiconductor layer 105, and the second portion where the electrode 106 is formed are included. As described above, the order of stacking the p-type semiconductor film and the n-type semiconductor film may be reversed. When the contact portion between the electrode 102 and the p-type semiconductor layer 103 and the contact portion between the n-type semiconductor layer 105 and the electrode 106 are separated from each other, a stepped portion (a corner of the photoelectric conversion layer 171, particularly the i-type semiconductor layer 104). Even if a crack occurs in (part), the influence can be removed. Accordingly, generation of a leak current can be suppressed, and a highly reliable photoelectric conversion device can be obtained.
本実施例では、図23(A)〜図23(B)を用いて、本発明の光電変換装置と従来の光電変換装置の比較を行う。 In this embodiment, the photoelectric conversion device of the present invention and a conventional photoelectric conversion device are compared with each other with reference to FIGS.
本実施例では、光電変換装置を高温(温度60℃)多湿(湿度90〜95%)バイアス−5Vでの条件でのTHB試験を行い評価を行った。 In this example, the photoelectric conversion device was evaluated by performing a THB test under conditions of high temperature (temperature 60 ° C.) and humidity (humidity 90 to 95%) bias −5V.
図23(A)は図2に示す従来の光電変換装置のTHB試験、図23(B)は図1に示す本発明の光電変換装置のTHB試験の結果を示す。なお、図23(A)及び図23(B)において、横軸はVL(V)、縦軸は各電圧における頻度である。なおVLとはリーク電流が発生する電圧を示している。 23A shows the THB test of the conventional photoelectric conversion device shown in FIG. 2, and FIG. 23B shows the THB test result of the photoelectric conversion device of the present invention shown in FIG. In FIGS. 23A and 23B, the horizontal axis represents V L (V), and the vertical axis represents the frequency at each voltage. V L indicates a voltage at which a leak current is generated.
試験時間240時間では、図2に示す従来の光電変換装置と図1に示す本発明の光電変換装置双方の結果にVrリークのシフトが見られた。しかし図2に示す従来の光電変換装置と図1に示す本発明の光電変換装置では、Vrリークの発生頻度に差が見られた。−15V以上へのシフトを不良とした場合(図23中点線で囲んだ領域)、240時間の試験で従来の光電変換装置は不良が11/24個であったのに対し、本発明の光電変換装置では不良が2/24個であった。 At a test time of 240 hours, a shift of Vr leakage was observed in the results of both the conventional photoelectric conversion device shown in FIG. 2 and the photoelectric conversion device of the present invention shown in FIG. However, there was a difference in the frequency of occurrence of Vr leakage between the conventional photoelectric conversion device shown in FIG. 2 and the photoelectric conversion device of the present invention shown in FIG. When the shift to −15 V or more is regarded as defective (area surrounded by a dotted line in FIG. 23), the conventional photoelectric conversion device showed 11/24 defects in the 240-hour test, whereas the photoelectric conversion according to the present invention. The conversion device had 2/24 defects.
本実施例により、本発明の光電変換装置は従来の光電変換装置よりもリーク電流の発生頻度が低いという結果が得られた。すなわち本発明により、信頼性の高い光電変換装置を得ることができるものである。 According to this example, the photoelectric conversion device of the present invention has a result that the frequency of occurrence of leakage current is lower than that of the conventional photoelectric conversion device. That is, according to the present invention, a highly reliable photoelectric conversion device can be obtained.
本実施例では、光電変換層に重なる電極を積層膜にした例を、図3(A)〜図3(B)及び図16(A)〜図16(B)を用いて説明する。なお、実施の形態で説明したものと同じものは同じ符号を用いている。 In this example, an example in which an electrode that overlaps a photoelectric conversion layer is formed as a stacked film will be described with reference to FIGS. 3A to 3B and FIGS. 16A to 16B. In addition, the same code | symbol is used for the same thing as what was demonstrated in embodiment.
本実施例では、図1の電極102を三層の積層膜で形成した例を図3(A)〜図3(B)及び図16(A)〜図16(B)に示す。まず図3(A)において、配線131はチタン(Ti)、配線132はアルミニウム(Al)、配線133はチタン(Ti)である。また配線131を透明電極とする場合、例えば、酸化インジウム酸化スズ合金(インジウム錫酸化物ともいう)、シリコン(Si)を含む酸化インジウム酸化スズ合金(Siを含むインジウム錫酸化物ともいう)を用いてもよい。また透明電極として、酸化亜鉛(ZnO)、酸化スズ(SnO2)、酸化インジウム、酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化インジウム酸化亜鉛合金を用いてもよい。またGa2O3をドープしたZnO(GZO)、Al2O3をドープしたZnO(AZO)、SiO2をドープしたZnO(SZO)を用いてもよい。GZO、AZO、SZOはシリコンを酸化させないという点で有用である。 In this embodiment, an example in which the electrode 102 in FIG. 1 is formed of a three-layered film is shown in FIGS. 3 (A) to 3 (B) and FIGS. 16 (A) to 16 (B). First, in FIG. 3A, the wiring 131 is titanium (Ti), the wiring 132 is aluminum (Al), and the wiring 133 is titanium (Ti). In the case where the wiring 131 is a transparent electrode, for example, an indium tin oxide alloy (also referred to as indium tin oxide) or an indium tin oxide alloy containing silicon (Si) (also referred to as indium tin oxide including Si) is used. May be. Further, as a transparent electrode, indium zinc oxide formed by using a target in which zinc oxide (ZnO), tin oxide (SnO 2 ), indium oxide, indium oxide and 2 to 20 wt% zinc oxide (ZnO) are further mixed. An alloy may be used. Alternatively, ZnO (GZO) doped with Ga 2 O 3 , ZnO (AZO) doped with Al 2 O 3 , or ZnO (SZO) doped with SiO 2 may be used. GZO, AZO, and SZO are useful in that they do not oxidize silicon.
図3(A)の配線構造を得るには、下層導電膜としてチタン膜、中層導電膜としてアルミニウム膜を成膜する。中層導電膜上にマスクを形成し、このマスクを用いて下層導電膜及び中層導電膜をエッチングして、配線131及び132を得る。その後に上層導電膜としてチタン膜を成膜し、エッチングして配線133を形成する。配線133を形成した後に配線133に重なるようにして光電変換層171を形成する。 In order to obtain the wiring structure shown in FIG. 3A, a titanium film is formed as a lower conductive film and an aluminum film is formed as an intermediate conductive film. A mask is formed over the middle-layer conductive film, and the lower layer conductive film and the middle-layer conductive film are etched using this mask to obtain the wirings 131 and 132. After that, a titanium film is formed as an upper conductive film and etched to form the wiring 133. After the wiring 133 is formed, the photoelectric conversion layer 171 is formed so as to overlap with the wiring 133.
図3(A)の構造ではアルミニウムでなる配線132の側面を配線133が覆っているので、光電変換層171へのアルミニウム原子の拡散も防止できる。 In the structure shown in FIG. 3A, since the wiring 133 covers the side surface of the wiring 132 made of aluminum, diffusion of aluminum atoms into the photoelectric conversion layer 171 can be prevented.
図3(B)の構造は、まず下層導電膜としてチタン膜を成膜、エッチングして配線134を形成する。その後配線134上に中層導電膜をアルミニウム、上層導電膜をチタンで形成し、同一のマスクを用いてエッチングして配線135及び配線136を得る。さらに配線134に重なるようにして光電変換層171を形成する。なお、配線135及び136、並びに光電変換層171は、配線134を形成した後ではどちらを先に形成しても構わない。光電変換層171形成後に配線135及び136を形成する場合は、光電変換層171を覆ってマスクを形成して光電変換層171を保護しつつ、配線135及び136を形成すればよい。 In the structure of FIG. 3B, a wiring 134 is formed by first forming and etching a titanium film as a lower conductive film. After that, an intermediate conductive film is formed using aluminum and an upper conductive film is formed using titanium on the wiring 134, and etching is performed using the same mask to obtain the wiring 135 and the wiring 136. Further, a photoelectric conversion layer 171 is formed so as to overlap with the wiring 134. Note that the wirings 135 and 136 and the photoelectric conversion layer 171 may be formed first after the wiring 134 is formed. In the case where the wirings 135 and 136 are formed after the photoelectric conversion layer 171 is formed, the wirings 135 and 136 may be formed while forming a mask so as to cover the photoelectric conversion layer 171 and protecting the photoelectric conversion layer 171.
図3(B)の構造では、配線135と光電変換層171との間には、絶縁膜107が存在しているので、アルミニウム原子が光電変換層171の半導体層に拡散することはない。 In the structure of FIG. 3B, since the insulating film 107 exists between the wiring 135 and the photoelectric conversion layer 171, aluminum atoms do not diffuse into the semiconductor layer of the photoelectric conversion layer 171.
図16(A)においては、下層導電膜であるチタン膜を用いて配線141を形成し、中層導電膜としてアルミニウムを成膜し、中層導電膜をエッチングして配線142を形成する。次に光電変換層171を形成後、配線142を覆って上層導電膜としてチタン膜を成膜し、そのチタン膜を用いて配線143を形成する。 In FIG. 16A, a wiring 141 is formed using a titanium film which is a lower conductive film, aluminum is formed as an intermediate conductive film, and the intermediate conductive film is etched to form a wiring 142. Next, after the photoelectric conversion layer 171 is formed, a titanium film is formed as an upper conductive film so as to cover the wiring 142, and the wiring 143 is formed using the titanium film.
図16(A)において、配線143はi型半導体層104と接していてもよいし、接していなくてもよく、n型半導体層105に接していなければよい。ただし配線143が配線142の側面を覆うように形成しているので、光電変換層171へのアルミニウム原子の拡散も防止できることが可能になる。 In FIG. 16A, the wiring 143 may be in contact with the i-type semiconductor layer 104 or may not be in contact with the n-type semiconductor layer 105. However, since the wiring 143 is formed so as to cover the side surface of the wiring 142, diffusion of aluminum atoms into the photoelectric conversion layer 171 can be prevented.
図16(B)では、図3(A)及び図16(A)における下層導電膜を除去して、中層導電膜及び上層導電膜により配線を形成した例を示す。 FIG. 16B illustrates an example in which the lower conductive film in FIGS. 3A and 16A is removed, and a wiring is formed using an intermediate conductive film and an upper conductive film.
図16(B)において、配線144はアルミニウム膜を用いて形成され、配線145はチタン膜を用い、配線144の側面を覆うように形成する。これにより光電変換層171にアルミニウム原子が拡散することを防ぐことができる。 In FIG. 16B, the wiring 144 is formed using an aluminum film, and the wiring 145 is formed using a titanium film so as to cover a side surface of the wiring 144. Thereby, aluminum atoms can be prevented from diffusing into the photoelectric conversion layer 171.
特に、図16(B)と図3(A)を比較すると、図3(A)では最上層の配線133が配線131及び132の端部を乗り越えて形成されるので、段差が大きくなるが、図16(B)では、最上層の配線145は配線144の端部しか乗り越えないので、段差が小さくなり、断線をより抑制できるという効果を奏する。 In particular, when FIG. 16B is compared with FIG. 3A, in FIG. 3A, the uppermost layer 133 is formed over the ends of the wires 131 and 132, so that the step becomes large. In FIG. 16B, since the uppermost wiring 145 can only get over the end of the wiring 144, the step is reduced, and the disconnection can be further suppressed.
なおこの積層膜の構造は三層や二層に限らず、四層以上で形成しても構わない。ただし光電変換層の最上層(本実施例ではn型半導体層)に接してしまうと、p型半導体層とn型半導体層がショートしてしまい光電変換層として機能しなくなってしまうので、光電変換層の最上層に接しないように形成する。またアルミニウムを含む配線を形成する場合は、光電変換層171にアルミニウム原子が拡散しないように配線を形成する。 The structure of the laminated film is not limited to three layers or two layers, and may be formed of four or more layers. However, if it comes into contact with the uppermost layer of the photoelectric conversion layer (in this embodiment, the n-type semiconductor layer), the p-type semiconductor layer and the n-type semiconductor layer are short-circuited and cannot function as a photoelectric conversion layer. It is formed so as not to contact the top layer. In the case of forming a wiring containing aluminum, the wiring is formed so that aluminum atoms do not diffuse into the photoelectric conversion layer 171.
配線131〜136、141〜145は、TFTのソース配線またはドレイン配線が延長してきたものであってもよい。例えば後述の実施例のように、光電変換層を有する光電変換素子の出力を増幅する回路をTFTにより形成する場合、TFTのソース配線またはドレイン配線を配線131〜133として用いることが可能である。 The wirings 131 to 136 and 141 to 145 may be extended from the source wiring or drain wiring of the TFT. For example, when a circuit for amplifying the output of a photoelectric conversion element having a photoelectric conversion layer is formed by a TFT as in an embodiment described later, the source wiring or drain wiring of the TFT can be used as the wirings 131 to 133.
また本実施例は、実施の形態及び実施例1のいかなる記載に応用することが可能である。 In addition, this embodiment can be applied to any description in Embodiment Mode and Embodiment 1.
本実施例では図1と異なる構造を持つ光電変換装置について、図7(A)〜図7(B)を用いて説明する。 In this embodiment, a photoelectric conversion device having a structure different from that in FIG. 1 will be described with reference to FIGS.
図7(A)に示す光電変換装置は、図1の電極106の代わりに絶縁膜175を形成する。実施の形態の図6(A)に示す、n型半導体層162の一部及びi型半導体層161の一部をエッチングする工程において、電極106と同様、絶縁膜175がマスクとして機能とする。このようにして絶縁膜175に覆われていないn型半導体層162及びi型半導体層161の一部が除去され、p型半導体層103、i型半導体層104及びn型半導体層105からなる光電変換層171が形成される。 In the photoelectric conversion device illustrated in FIG. 7A, an insulating film 175 is formed instead of the electrode 106 in FIG. In the step of etching part of the n-type semiconductor layer 162 and part of the i-type semiconductor layer 161 illustrated in FIG. 6A in Embodiment, the insulating film 175 functions as a mask in the same manner as the electrode 106. In this way, a part of the n-type semiconductor layer 162 and the i-type semiconductor layer 161 that are not covered with the insulating film 175 is removed, and the photoelectric semiconductor including the p-type semiconductor layer 103, the i-type semiconductor layer 104, and the n-type semiconductor layer 105 is removed. A conversion layer 171 is formed.
次に、絶縁層175に溝を形成し、スクリーン印刷法にて、n型半導体層105に接する電極177を形成する。次いで絶縁膜107で全体を覆う。または絶縁膜175、光電変換層171及び電極102上に、溝を有する絶縁膜107をスクリーン印刷法等で形成し、導電性ペーストを用いてスクリーン印刷法にて引き出し電極112及び113を形成する。もしくは絶縁膜を全面に形成してから、レーザスクライブ法等で溝を形成し、その後引き出し電極112及び113を形成してもよい。 Next, a groove is formed in the insulating layer 175, and an electrode 177 in contact with the n-type semiconductor layer 105 is formed by a screen printing method. Next, the whole is covered with an insulating film 107. Alternatively, the insulating film 107 having a groove is formed over the insulating film 175, the photoelectric conversion layer 171 and the electrode 102 by a screen printing method or the like, and the extraction electrodes 112 and 113 are formed by a screen printing method using a conductive paste. Alternatively, after forming an insulating film on the entire surface, grooves may be formed by a laser scribing method or the like, and then the extraction electrodes 112 and 113 may be formed.
また図7(B)に示す光電変換装置は、図6(A)までは実施の形態の記載に基づいて形成し、その後溝を有する絶縁膜191をスクリーン印刷法等で形成し、導電性ペーストを用いてスクリーン印刷法にて電極192を形成する。もしくは絶縁膜191を全面に形成してから、レーザスクライブ法等で溝を形成し、その後電極192を形成してもよい。 The photoelectric conversion device illustrated in FIG. 7B is formed based on the description of the embodiment up to FIG. 6A, and then an insulating film 191 having a groove is formed by a screen printing method or the like. The electrode 192 is formed by screen printing using Alternatively, after the insulating film 191 is formed over the entire surface, a groove may be formed by a laser scribing method or the like, and then the electrode 192 may be formed.
次いで、実施の形態の記載と同様に、絶縁膜107を形成し、引き出し電極112及び113を形成する。 Next, as described in the embodiment mode, the insulating film 107 is formed, and the extraction electrodes 112 and 113 are formed.
なお本実施例は、実施の形態及び実施例1〜実施例2のいかなる記載に応用することが可能である。 Note that this embodiment can be applied to any description of the embodiment mode and Embodiments 1 to 2.
本実施例では本発明の光電変換装置にカラーフィルタを形成した例を、図8(A)〜図8(B)を用いて説明する。 In this embodiment, an example in which a color filter is formed in the photoelectric conversion device of the present invention will be described with reference to FIGS.
図8(A)及び図8(B)に、図1に示した光電変換装置にカラーフィルタを形成した例を示す。図8(A)の光電変換装置では、基板101の、光電変換層171が形成されていない側の表面にカラーフィルタ181が形成される。 8A and 8B illustrate an example in which a color filter is formed in the photoelectric conversion device illustrated in FIG. In the photoelectric conversion device in FIG. 8A, the color filter 181 is formed on the surface of the substrate 101 on the side where the photoelectric conversion layer 171 is not formed.
カラーフィルタ181を設けることにより、赤(R)、緑(G)、青(B)それぞれの光を選択的に吸収することができる。 By providing the color filter 181, light of red (R), green (G), and blue (B) can be selectively absorbed.
またカラーフィルタを基板101と光電変換層171との間に形成した例を図8(B)に示す。 FIG. 8B illustrates an example in which a color filter is formed between the substrate 101 and the photoelectric conversion layer 171.
図8(B)においては、基板101上にカラーフィルタ183を形成し、さらにカラーフィルタ183と、光電変換層171及びカラーフィルタと電極102との間に、パシベーション膜184を形成する。 In FIG. 8B, a color filter 183 is formed over the substrate 101, and a passivation film 184 is formed between the color filter 183, the photoelectric conversion layer 171, the color filter, and the electrode 102.
図8(B)のような構造では、基板101側から入る光がたとえ斜めであってもカラーフィルタを通過するので、入射する光を有効に利用することができる。 In the structure as shown in FIG. 8B, even if light entering from the substrate 101 side passes through the color filter even if it is oblique, incident light can be used effectively.
また本実施例は、実施の形態及び実施例1〜実施例3のいかなる記載に応用することが可能である。 In addition, this embodiment can be applied to any description of the embodiment mode and Embodiments 1 to 3.
本実施例を本発明の光電変換装置を用いた半導体装置の例を、図9(A)〜図9(B)、図10(A)〜図10(B)、図11、図12(A)〜図12(D)、図13(A)〜図13(D)、図14(A)〜図14(C)を用いて説明する。 In this embodiment, examples of a semiconductor device using the photoelectric conversion device of the present invention are shown in FIGS. 9 (A) to 9 (B), FIGS. 10 (A) to 10 (B), FIG. 11, and FIG. ) To FIG. 12 (D), FIG. 13 (A) to FIG. 13 (D), and FIG. 14 (A) to FIG. 14 (C).
図9(A)及び図9(B)では、本発明の光電変換装置を用いた半導体装置、例えば2端子の可視光センサチップの例を示す。図9(A)及び図9(B)に示す可視光センサチップは、基板210、下地絶縁膜212、ゲート絶縁膜213を有する。受光する光は基板210、下地絶縁膜212、およびゲート絶縁膜213を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。 9A and 9B illustrate an example of a semiconductor device using the photoelectric conversion device of the present invention, for example, a two-terminal visible light sensor chip. The visible light sensor chip illustrated in FIGS. 9A and 9B includes a substrate 210, a base insulating film 212, and a gate insulating film 213. Since the light to be received passes through the substrate 210, the base insulating film 212, and the gate insulating film 213, it is preferable to use materials having high light-transmitting properties for these materials.
PIN型の光電変換素子225は、実施の形態の記載に基づいて形成すればよく、本実施例ではその概略を示す。図9(A)に示される光電変換素子225は、配線204と、光電変換層221であるp型半導体層221p、n型半導体層221n、p型半導体層221pとn型半導体層221nの間に挟まれた真性(i型)半導体層221i、及び端子電極226を有する。 The PIN photoelectric conversion element 225 may be formed based on the description of the embodiment, and an outline thereof is shown in this example. A photoelectric conversion element 225 illustrated in FIG. 9A includes a wiring 204 and a p-type semiconductor layer 221p, an n-type semiconductor layer 221n, which are photoelectric conversion layers 221, and a p-type semiconductor layer 221p and an n-type semiconductor layer 221n. An intrinsic (i-type) semiconductor layer 221i and a terminal electrode 226 are sandwiched.
配線204は、高融点金属膜と低抵抗金属膜(アルミニウム合金または純アルミニウムなど)との積層構造とする。ここでは、配線204は、チタン膜(Ti膜)とアルミニウム膜(Al膜)とTi膜とを順に積み重ねた三層構造とする。配線204の端部をテーパー状にすると、配線204と光電変換層221の最上層、本実施例ではn型半導体層221nとの距離が長くなり、リーク電流を防ぐ効果が増大する。 The wiring 204 has a stacked structure of a refractory metal film and a low resistance metal film (such as an aluminum alloy or pure aluminum). Here, the wiring 204 has a three-layer structure in which a titanium film (Ti film), an aluminum film (Al film), and a Ti film are sequentially stacked. When the end portion of the wiring 204 is tapered, the distance between the wiring 204 and the uppermost layer of the photoelectric conversion layer 221, in this embodiment, the n-type semiconductor layer 221 n is increased, and the effect of preventing leakage current is increased.
また配線204は単層の導電膜で形成してもよく、このような単層の導電膜として、チタン膜(Ti膜)が好ましい。またチタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。 The wiring 204 may be formed using a single-layer conductive film, and a titanium film (Ti film) is preferable as such a single-layer conductive film. Further, in place of the titanium film, tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh) ), Palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or a single layer film made of an alloy material or a compound material containing the element as a main component, or these A single layer film made of a nitride such as titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride can be used.
また図9(B)に示す光電変換素子225は、配線204上に保護電極218を有している。さらに、TFT231のソース電極又はドレイン電極202上に保護電極272、TFT230のソース電極又はドレイン電極203上に保護電極273、端子電極201上に保護電極271、接続電極205上に保護電極220が形成されている。 Further, the photoelectric conversion element 225 illustrated in FIG. 9B includes a protective electrode 218 over the wiring 204. Further, a protective electrode 272 is formed on the source or drain electrode 202 of the TFT 231, a protective electrode 273 is formed on the source or drain electrode 203 of the TFT 230, a protective electrode 271 is formed on the terminal electrode 201, and a protective electrode 220 is formed on the connection electrode 205. ing.
図9(B)に示す光電変換素子225では、光電変換層221をエッチングする際に、配線204は、配線204を覆っている保護電極218によって保護される。保護電極218の材料は、光電変換層221をエッチングするガス(またはエッチャント)に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極218の材料は、光電変換層221と反応して合金とならない導電材料であることが好ましい。また保護電極271、272、273及び220についても、保護電極218と同様の材料で形成すればよい。 In the photoelectric conversion element 225 illustrated in FIG. 9B, the wiring 204 is protected by the protective electrode 218 that covers the wiring 204 when the photoelectric conversion layer 221 is etched. The material of the protective electrode 218 is preferably a conductive material whose etching rate is lower than that of the photoelectric conversion layer with respect to the gas (or etchant) for etching the photoelectric conversion layer 221. In addition, the material of the protective electrode 218 is preferably a conductive material that does not react with the photoelectric conversion layer 221 to form an alloy. Further, the protective electrodes 271, 272, 273, and 220 may be formed using the same material as that of the protective electrode 218.
また光電変換層221と配線204、並びに光電変換層221、配線204及び保護電極218との位置関係は、実施例2の記載を参照にして、図3(A)〜図3(B)及び図16(A)〜図16(B)のようにしてもよい。 Further, the positional relationship between the photoelectric conversion layer 221 and the wiring 204, and the photoelectric conversion layer 221, the wiring 204, and the protective electrode 218 is described with reference to the description of Embodiment 2 with reference to FIGS. 16 (A) to FIG. 16 (B) may be used.
また、PIN型の光電変換素子225の出力値を増幅するために同一基板上に設けられた増幅回路は、nチャネル型薄膜トランジスタ(Thin Film Transistor(TFT))230及び231によるカレントミラー回路232で構成されている。 An amplifier circuit provided on the same substrate for amplifying the output value of the PIN photoelectric conversion element 225 includes a current mirror circuit 232 including n-channel thin film transistors (Thin Film Transistors) 230 and 231. Has been.
また、図10(A)及び図10(B)に2端子の可視光センサの等価回路図を示す。図10(A)は増幅回路であるカレントミラー回路をnチャネル型TFTを用いた等価回路図であり、図9(A)及び図9(B)の等価回路図になっている。 10A and 10B are equivalent circuit diagrams of a two-terminal visible light sensor. FIG. 10A is an equivalent circuit diagram in which an n-channel TFT is used for the current mirror circuit which is an amplifier circuit, and is an equivalent circuit diagram of FIGS. 9A and 9B.
増幅回路をpチャネル型TFTで形成する場合は図10(B)に示す等価回路図となる。このように増幅回路をpチャネル型TFTで形成する場合は、図9(A)及び図9(B)に示すnチャネル型TFT230及び231をpチャネル型TFT302及び303で形成すればよい。 When the amplifier circuit is formed of a p-channel TFT, an equivalent circuit diagram shown in FIG. 10B is obtained. When the amplifier circuit is formed using p-channel TFTs as described above, the n-channel TFTs 230 and 231 shown in FIGS. 9A and 9B may be formed using p-channel TFTs 302 and 303.
図10(B)において、端子電極226及び253は図10(A)と同一であるが、それぞれ図10(B)に示すように、pチャネル型TFT302及び303、及び光電変換素子301に接続すればよい。pチャネル型TFT302は、光電変換素子301のアノード側の電極と電気的に接続される。光電変換素子301は、pチャネル型TFT302と接続するアノード側の電極上にn型半導体層、真性半導体層(i型半導体層)、p型半導体層を順次積層した後、第1の電極(カソード側の電極)を形成すればよい。また、積層順序を逆にした光電変換素子としてもよく、カソード側の電極上にp型半導体層、真性半導体層(i型半導体層)、n型半導体層を順次積層した後、pチャネル型TFT302と接続するアノード側の電極を形成し、第1の電極と接続するカソード側の端子電極を形成してもよい。 10B, terminal electrodes 226 and 253 are the same as those in FIG. 10A, but are connected to p-channel TFTs 302 and 303 and the photoelectric conversion element 301 as shown in FIG. 10B, respectively. That's fine. The p-channel TFT 302 is electrically connected to the anode side electrode of the photoelectric conversion element 301. In the photoelectric conversion element 301, an n-type semiconductor layer, an intrinsic semiconductor layer (i-type semiconductor layer), and a p-type semiconductor layer are sequentially stacked on an anode-side electrode connected to the p-channel TFT 302, and then the first electrode (cathode). Side electrode) may be formed. Alternatively, a photoelectric conversion element in which the stacking order is reversed may be used. A p-type TFT 302 is formed by sequentially stacking a p-type semiconductor layer, an intrinsic semiconductor layer (i-type semiconductor layer), and an n-type semiconductor layer on the cathode-side electrode. An anode-side electrode connected to the first electrode may be formed, and a cathode-side terminal electrode connected to the first electrode may be formed.
図10(A)及び図10(B)では2個のTFTを図示しているが、実際に例えば出力値を5倍とするためには、例えば図10(A)の構造では、nチャネル型TFT230(チャネル長(L)及びチャネル幅(W)がそれぞれ8μm、50μm)を2個、nチャネル型TFT231(チャネル長(L)及びチャネル幅(W)がそれぞれ8μm、50μm)を10個設ければよい。 10A and 10B show two TFTs. In order to actually increase the output value by a factor of 5, for example, in the structure of FIG. Two TFTs 230 (channel length (L) and channel width (W) of 8 μm and 50 μm, respectively) and ten n-channel TFTs 231 (channel length (L) and channel width (W) of 8 μm and 50 μm, respectively) are provided. That's fine.
さらに、出力値を100倍とするためにnチャネル型TFT230を1個及びnチャネル型TFT231を100個設ける例を、図11に示す。なお図11において図9(A)〜図9(B)及び図10(A)と同じものは同じ符号で示している。図11において、nチャネル型TFT231は100個のnチャネル型TFT231a、231b、231c、231d、…から構成されている。これにより光電変換素子225で発生した光電流が100倍に増幅されて出力される。 Further, FIG. 11 shows an example in which one n-channel TFT 230 and 100 n-channel TFTs 231 are provided to increase the output value by 100 times. In FIG. 11, the same components as those in FIGS. 9A to 9B and 10A are denoted by the same reference numerals. In FIG. 11, the n-channel TFT 231 is composed of 100 n-channel TFTs 231a, 231b, 231c, 231d,. As a result, the photocurrent generated in the photoelectric conversion element 225 is amplified 100 times and output.
さらに出力値を増幅させるために増幅回路は、nチャネル型TFTまたはpチャネル型TFTを適宜組み合わせた演算増幅器(オペアンプ)で構成してもよいが、5端子となる。また、オペアンプで増幅回路を構成し、レベルシフタを用いることによって、電源数を削減して4端子とすることもできる。 Further, in order to amplify the output value, the amplifier circuit may be composed of an operational amplifier (op-amp) in which n-channel TFTs or p-channel TFTs are appropriately combined, but has five terminals. In addition, an operational amplifier can be configured by an operational amplifier and a level shifter can be used to reduce the number of power supplies to four terminals.
また図9(A)及び図9(B)においては、nチャネル型TFT230及び231は1つのチャネル形成領域を含む構造(本明細書では「シングルゲート構造」という)のトップゲート型TFTの例を示しているが、チャネル形成領域が複数ある構造(本明細書では「マルチゲート構造」という)にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、nチャネル型TFT230及び231に低濃度ドレイン(Lightly Doped Drain(LDD))領域を設けてもよい。LDD領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、LDD領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、nチャネル型TFT230及び231を、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造(本明細書では「GOLD(Gate−drain Overlapped LDD)構造」と呼ぶ)としてもよい。 9A and 9B, n-channel TFTs 230 and 231 are examples of top-gate TFTs having a structure including one channel formation region (referred to as a “single gate structure” in this specification). Although illustrated, a structure having a plurality of channel formation regions (referred to as “multi-gate structure” in this specification) may reduce variation in on-state current value. Further, in order to reduce the off-current value, lightly doped drain (LDD) regions may be provided in the n-channel TFTs 230 and 231. An LDD region is a region in which an impurity element is added at a low concentration between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration. When the LDD region is provided, This has the effect of relaxing the electric field in the vicinity of the drain region and preventing deterioration due to hot carrier injection. In order to prevent deterioration of the on-current value due to hot carriers, a structure in which n-channel TFTs 230 and 231 are arranged with an LDD region overlapped with a gate electrode through a gate insulating film (in this specification, “GOLD (Gate− (Drain Overlapped LDD) structure ”).
GOLD構造を用いた場合、LDD領域をゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなGOLD構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。 When the GOLD structure is used, the electric field in the vicinity of the drain region is further relaxed and the deterioration due to hot carrier injection is prevented, compared with the case where the LDD region is not formed overlapping the gate electrode. By adopting such a GOLD structure, the electric field strength in the vicinity of the drain region is relaxed and hot carrier injection is prevented, which is effective in preventing a deterioration phenomenon.
また図10(B)におけるpチャネル型TFT302及び303についても、nチャネル型TFT230及び231と同様の構造、すなわちシングルゲート構造やマルチゲート構造にしてもよく、必要であればLDD領域を設けてもよい。 Also, the p-channel TFTs 302 and 303 in FIG. 10B may have a structure similar to that of the n-channel TFTs 230 and 231, that is, a single gate structure or a multi-gate structure, and an LDD region may be provided if necessary. Good.
また、配線214は配線204に接続する配線であって増幅回路のTFT230のチャネル形成領域上方にも延在してゲート電極にもなっている。 A wiring 214 is connected to the wiring 204 and extends above the channel formation region of the TFT 230 of the amplifier circuit and serves as a gate electrode.
また、配線215はn型半導体層221nに接続する配線であってTFT231のドレイン配線(ドレイン電極とも呼ぶ)またはソース配線(ソース電極とも呼ぶ)と接続している。また、216及び217は絶縁膜、205は接続電極である。受光する光は絶縁膜216及び217を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。なお、絶縁膜217は、CVD法により形成される酸化珪素膜(SiOx)を用いることが好ましい。絶縁膜217をCVD法で形成する酸化珪素膜とすると固着強度が向上する。 The wiring 215 is a wiring connected to the n-type semiconductor layer 221n and is connected to a drain wiring (also referred to as a drain electrode) or a source wiring (also referred to as a source electrode) of the TFT 231. Reference numerals 216 and 217 denote insulating films, and 205 denotes a connection electrode. Since the light to be received passes through the insulating films 216 and 217, it is desirable to use materials having high light-transmitting properties. Note that the insulating film 217 is preferably a silicon oxide film (SiOx) formed by a CVD method. When the insulating film 217 is a silicon oxide film formed by a CVD method, the fixing strength is improved.
また、端子電極250は、配線214及び215と同一工程で形成され、端子電極201は配線204及び接続電極205と同一工程で形成されている。 The terminal electrode 250 is formed in the same process as the wirings 214 and 215, and the terminal electrode 201 is formed in the same process as the wiring 204 and the connection electrode 205.
また、端子電極226はn型半導体層221nに接続されており、半田264でプリント配線基板260の電極261に実装されている。また、端子電極253は端子電極226と同一工程で形成され、半田263でプリント配線基板260の電極262に実装されている。 The terminal electrode 226 is connected to the n-type semiconductor layer 221n, and is mounted on the electrode 261 of the printed wiring board 260 with solder 264. The terminal electrode 253 is formed in the same process as the terminal electrode 226, and is mounted on the electrode 262 of the printed wiring board 260 with solder 263.
また、図12(A)〜図12(D)、図13(A)〜図13(D)及び図14(A)〜図14(C)を用いて上記構造を得るための作製工程を以下に示す。 12A to 12D, FIGS. 13A to 13D, and FIGS. 14A to 14C are used in the following manufacturing steps. Shown in
まず、基板(第1の基板210)上に素子を形成する。ここでは基板210として、ガラス基板の一つであるAN100を用いる。 First, an element is formed over a substrate (first substrate 210). Here, AN100 which is one of glass substrates is used as the substrate 210.
次いで、プラズマCVD法で下地絶縁膜212となる窒素を含む酸化珪素膜(膜厚100nm)を形成し、さらに大気にふれることなく、半導体膜281、例えば水素を含む非晶質珪素膜(膜厚54nm)を積層形成する(図12(A))。また、下地絶縁膜212は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を積層したものを用いてもよい。例えば、下地絶縁膜212として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。 Next, a silicon oxide film containing nitrogen (with a thickness of 100 nm) that serves as the base insulating film 212 is formed by a plasma CVD method. Further, the semiconductor film 281 such as an amorphous silicon film containing hydrogen (film thickness) is formed without exposure to the air. 54 nm) are stacked (FIG. 12A). Alternatively, the base insulating film 212 may be a stack of a silicon oxide film, a silicon nitride film, and a silicon oxide film containing nitrogen. For example, a film in which a silicon nitride film containing oxygen is stacked with a thickness of 50 nm and a silicon oxide film containing nitrogen is stacked with a thickness of 100 nm may be formed as the base insulating film 212. Note that the silicon oxide film or silicon nitride film containing nitrogen functions as a blocking layer for preventing diffusion of impurities such as alkali metal from the glass substrate.
次いで、上記非晶質珪素膜を公知の技術(固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など)により結晶化させて、結晶構造を有する半導体膜(結晶性半導体膜)、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で10ppmのニッケルを含む酢酸ニッケル水溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここでは多結晶珪素膜)を形成する。ここでは熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って多結晶珪素膜を得る。 Next, the amorphous silicon film is crystallized by a known technique (solid phase growth method, laser crystallization method, crystallization method using a catalytic metal, etc.), and a semiconductor film having a crystal structure (crystalline semiconductor film) For example, a polycrystalline silicon film is formed. Here, a polycrystalline silicon film is obtained by a crystallization method using a catalytic element. A nickel acetate aqueous solution containing 10 ppm of nickel by weight is applied by a spinner. Note that a nickel element may be dispersed over the entire surface by sputtering instead of coating. Next, heat treatment is performed for crystallization to form a semiconductor film having a crystal structure (here, a polycrystalline silicon film). Here, after heat treatment (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a polycrystalline silicon film.
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。 Next, the oxide film on the surface of the polycrystalline silicon film is removed with dilute hydrofluoric acid or the like. After that, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains is performed in the air or an oxygen atmosphere.
レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザ光の照射を大気中で行なう。 As the laser light, excimer laser light having a wavelength of 400 nm or less or the second harmonic or the third harmonic of a YAG laser is used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. In this embodiment, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 .
なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。 Note that an oxide film is formed on the surface by irradiation with a laser beam because it is performed in the air or in an oxygen atmosphere. Although an example using a pulse laser is shown in this embodiment, a continuous wave laser may be used. In order to obtain a crystal with a large grain size when crystallizing a semiconductor film, continuous oscillation is possible. It is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.
連続発振のレーザを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。 Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. This barrier layer is formed to remove a catalyst element added for crystallization, for example, nickel (Ni) from the film. Here, the barrier layer is formed using ozone water, but the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet light in an oxygen atmosphere or the oxygen plasma treatment. The barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by a method, plasma CVD method, sputtering method or vapor deposition method. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 to 400 nm, here 100 nm, over the barrier layer by a sputtering method. Here, the amorphous silicon film containing an argon element is formed using a silicon target in an atmosphere containing argon. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are as follows: the flow ratio of monosilane to argon (SiH 4 : Ar) is 1:99, and the film formation pressure is 6.665 Pa. The RF power density is 0.087 W / cm 2 and the film formation temperature is 350 ° C.
その後、650℃に加熱された炉に入れて3分の熱処理を行い触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。 Thereafter, the catalyst element is removed (gettering) by performing a heat treatment for 3 minutes in a furnace heated to 650 ° C. As a result, the concentration of the catalytic element in the semiconductor film having a crystal structure is reduced. A lamp annealing apparatus may be used instead of the furnace.
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。 Next, the amorphous silicon film containing an argon element which is a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。 Note that in the case where the semiconductor film is not crystallized using a catalytic element, the above-described barrier layer formation, gettering site formation, heat treatment for gettering, gettering site removal, barrier layer removal, etc. This step is unnecessary.
次いで、得られた結晶構造を有する半導体膜(例えば結晶性珪素膜)の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜(本明細書では「島状半導体領域」という)283及び284を形成する(図12(B)参照)。島状半導体領域283及び284を形成した後、レジストからなるマスクを除去する。 Next, after forming a thin oxide film with ozone water on the surface of the obtained semiconductor film having a crystalline structure (for example, a crystalline silicon film), a mask made of resist is formed using a first photomask, and a desired film is formed. Semiconductor films (referred to as “island semiconductor regions” in this specification) 283 and 284 separated into island shapes are formed by etching treatment into a shape (see FIG. 12B). After the island-shaped semiconductor regions 283 and 284 are formed, the resist mask is removed.
次いで、必要があればTFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。ここでは、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped in order to control the threshold value of the TFT. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used.
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体膜の表面を洗浄した後、ゲート絶縁膜213となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。 Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the island-like semiconductor film is washed, and then an insulating film containing silicon as a main component to be the gate insulating film 213 is formed. Here, a silicon oxide film containing nitrogen (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 115 nm is formed by a plasma CVD method.
次いで、ゲート絶縁膜213上に金属膜を形成した後、第2のフォトマスクを用いて、ゲート電極285及び286、配線215及び214、端子電極250を形成する(図12(C)参照)。この金属膜として、例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。 Next, after a metal film is formed over the gate insulating film 213, gate electrodes 285 and 286, wirings 215 and 214, and a terminal electrode 250 are formed using a second photomask (see FIG. 12C). As this metal film, for example, a film in which tantalum nitride (TaN) and tungsten (W) are stacked in a thickness of 30 nm and 370 nm, respectively, is used.
また、ゲート電極285及び286、配線215及び214、端子電極250として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。 Further, as the gate electrodes 285 and 286, the wirings 215 and 214, and the terminal electrode 250, in addition to the above, titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co ), Zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au) ), Silver (Ag), copper (Cu), or a single layer film made of an alloy material or a compound material containing the element as a main component, or a nitride thereof, for example, titanium nitride, tungsten nitride A single layer film made of tantalum nitride or molybdenum nitride can be used.
次いで、島状半導体領域283及び284へのドーピングを行って、TFT230のソース領域またはドレイン領域291、及びTFT231のソース領域またはドレイン領域293の形成を行う(図12(D)参照)。さらにTFT231ではソース領域及びドレイン領域の間にチャネル形成領域292、TFT232ではソース領域及びドレイン領域の間にチャネル形成領域294が形成される。 Next, the island-shaped semiconductor regions 283 and 284 are doped to form a source region or drain region 291 of the TFT 230 and a source region or drain region 293 of the TFT 231 (see FIG. 12D). Further, a channel formation region 292 is formed between the source region and the drain region in the TFT 231, and a channel formation region 294 is formed between the source region and the drain region in the TFT 232.
次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜(図示しない)を50nm形成した後、それぞれの島状半導体領域283及び284に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。 Next, after forming a first interlayer insulating film (not shown) including a silicon oxide film by CVD with a thickness of 50 nm, a step of activating the impurity element added to each of the island-like semiconductor regions 283 and 284 is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.
次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜216を、例えば10nmの膜厚で形成する。 Next, a second interlayer insulating film 216 including a silicon nitride film containing hydrogen and oxygen is formed with a thickness of 10 nm, for example.
次いで、第2の層間絶縁膜216上に絶縁物材料から成る第3の層間絶縁膜217を形成する(図13(A)参照)。第3の層間絶縁膜217はCVD法で得られる絶縁膜を用いることができる。本実施例においては密着性を向上させるため、第3の層間絶縁膜217として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。 Next, a third interlayer insulating film 217 made of an insulating material is formed over the second interlayer insulating film 216 (see FIG. 13A). As the third interlayer insulating film 217, an insulating film obtained by a CVD method can be used. In this embodiment, in order to improve adhesion, a silicon oxide film containing nitrogen formed with a thickness of 900 nm is formed as the third interlayer insulating film 217.
次に、熱処理(300〜550℃で1〜12時間の熱処理、例えば窒素雰囲気中410℃で1時間)を行い、島状半導体領域283及び284を水素化する。この工程は第2の層間絶縁膜216に含まれる水素により島状半導体領域283及び284のダングリングボンドを終端させるために行うものである。ゲート絶縁膜213の存在に関係なく島状半導体領域を水素化することができる。 Next, heat treatment (300 to 550 ° C. for 1 to 12 hours, for example, in a nitrogen atmosphere at 410 ° C. for 1 hour) is performed to hydrogenate the island-shaped semiconductor regions 283 and 284. This step is performed to terminate dangling bonds in the island-shaped semiconductor regions 283 and 284 with hydrogen contained in the second interlayer insulating film 216. The island-shaped semiconductor region can be hydrogenated regardless of the presence of the gate insulating film 213.
また第3の層間絶縁膜217として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。 Further, as the third interlayer insulating film 217, an insulating film using siloxane and a stacked structure thereof can be used. Siloxane has a skeleton structure with a bond of silicon (Si) and oxygen (O). As a substituent, a compound containing at least hydrogen (for example, an alkyl group or aromatic hydrocarbon) is used. Fluorine may be used as a substituent. Alternatively, as a substituent, a compound containing at least hydrogen and fluorine may be used.
第3の層間絶縁膜217としてシロキサンを用いた絶縁膜またはそれらの積層構造を用いた場合は、第2の層間絶縁膜216を形成後、島状半導体領域283及び284を水素化するための熱処理を行い、次に第3の層間絶縁膜217を形成することもできる。 In the case where an insulating film using siloxane or a laminated structure thereof is used as the third interlayer insulating film 217, a heat treatment for hydrogenating the island-shaped semiconductor regions 283 and 284 after the second interlayer insulating film 216 is formed. Then, the third interlayer insulating film 217 can be formed.
次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜216及び第3の層間絶縁膜217またはゲート絶縁膜213を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。 Next, a resist mask is formed using a third photomask, and the first interlayer insulating film, the second interlayer insulating film 216, the third interlayer insulating film 217, or the gate insulating film 213 is selectively etched. A contact hole is formed. Then, the resist mask is removed.
なお、第3の層間絶縁膜217は必要に応じて形成すればよく、第3の層間絶縁膜217を形成しない場合は、第2の層間絶縁膜216を形成後に第1の層間絶縁膜、第2の層間絶縁膜216及びゲート絶縁膜213を選択的にエッチングしてコンタクトホールを形成する。 Note that the third interlayer insulating film 217 may be formed as necessary. When the third interlayer insulating film 217 is not formed, the first interlayer insulating film and the second interlayer insulating film 216 are formed after the second interlayer insulating film 216 is formed. The second interlayer insulating film 216 and the gate insulating film 213 are selectively etched to form contact holes.
次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線204、接続電極205、端子電極201、TFT230のソース電極またはドレイン電極203、及びTFT231のソース電極又はドレイン電極202を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属積層膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。 Next, after a metal laminated film is formed by a sputtering method, a mask made of a resist is formed using a fourth photomask, and the metal film is selectively etched, so that a wiring 204, a connection electrode 205, and a terminal electrode 201 are formed. Then, the source or drain electrode 203 of the TFT 230 and the source or drain electrode 202 of the TFT 231 are formed. Then, the resist mask is removed. Note that the metal laminated film of this example is formed by laminating three layers of a Ti film with a thickness of 100 nm, an Al film containing a trace amount of Si with a thickness of 350 nm, and a Ti film with a thickness of 100 nm.
また配線204、接続電極205、端子電極201、TFT230のソース電極またはドレイン電極203、及びTFT231のソース電極又はドレイン電極202は単層の導電膜により形成してもよい。このような導電膜として、チタン膜(Ti膜)が好ましい。またチタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線204、接続電極205、端子電極201、TFT230のソース電極またはドレイン電極203、及びTFT231のソース電極又はドレイン電極202を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。 Further, the wiring 204, the connection electrode 205, the terminal electrode 201, the source or drain electrode 203 of the TFT 230, and the source or drain electrode 202 of the TFT 231 may be formed using a single conductive film. As such a conductive film, a titanium film (Ti film) is preferable. Further, in place of the titanium film, tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh) ), Palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or a single layer film made of an alloy material or a compound material containing the element as a main component, or these A single layer film made of a nitride such as titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride can be used. By forming the wiring 204, the connection electrode 205, the terminal electrode 201, the source or drain electrode 203 of the TFT 230, and the source or drain electrode 202 of the TFT 231 as a single layer film, the number of depositions can be reduced in the manufacturing process. It becomes.
さらに、配線204、接続電極205、端子電極201、TFT230のソース電極またはドレイン電極203、及びTFT231のソース電極又はドレイン電極202それぞれの上に、保護電極218、220、271、273、272を形成した例を図13(C)に示す。 Further, protective electrodes 218, 220, 271, 273, and 272 were formed on the wiring 204, the connection electrode 205, the terminal electrode 201, the source electrode or drain electrode 203 of the TFT 230, and the source electrode or drain electrode 202 of the TFT 231, respectively. An example is shown in FIG.
保護電極218は、後の工程で光電変換層をエッチングする際に、配線204を保護することができる。そのため保護電極218の材料は、光電変換層をエッチングするガス(またはエッチャント)に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極218の材料は、光電変換層と反応して合金とならない導電材料(チタン(Ti)またはモリブデン(Mo)など)であることが好ましい。 The protective electrode 218 can protect the wiring 204 when the photoelectric conversion layer is etched in a later step. Therefore, the material of the protective electrode 218 is preferably a conductive material whose etching rate is lower than that of the photoelectric conversion layer with respect to the gas (or etchant) for etching the photoelectric conversion layer. In addition, the material of the protective electrode 218 is preferably a conductive material (such as titanium (Ti) or molybdenum (Mo)) that does not react with the photoelectric conversion layer to form an alloy.
また、保護電極218、220、271、273、272を用いると、配線204、接続電極205、端子電極201、TFT230のソース電極またはドレイン電極203、及びTFT231のソース電極又はドレイン電極202が積層膜、例えばチタン(Ti)膜、アルミニウム(Al)膜及びチタン(Ti)膜の三層を積層した膜で形成された場合に、2層目のAl膜が露呈されている側面も覆い、光電変換層へのアルミニウム原子の拡散も防止できるという利点がある。 When the protective electrodes 218, 220, 271, 273, and 272 are used, the wiring 204, the connection electrode 205, the terminal electrode 201, the source or drain electrode 203 of the TFT 230, and the source or drain electrode 202 of the TFT 231 are stacked films, For example, when the film is formed by laminating three layers of a titanium (Ti) film, an aluminum (Al) film, and a titanium (Ti) film, the side surface on which the second Al film is exposed is also covered, and the photoelectric conversion layer There is an advantage that diffusion of aluminum atoms into the metal can be prevented.
以上の工程で、多結晶珪素膜を用いたトップゲート型TFT230及び231を作製することができる。このTFT230及び231によりカレントミラー回路232が形成される。 Through the above steps, top-gate TFTs 230 and 231 using a polycrystalline silicon film can be manufactured. A current mirror circuit 232 is formed by the TFTs 230 and 231.
次に、光電変換層241を形成する。光電変換層241は実施の形態及び実施例1〜実施例3の記載に基づいて形成すればよい。 Next, the photoelectric conversion layer 241 is formed. The photoelectric conversion layer 241 may be formed based on the description of Embodiment Mode and Examples 1 to 3.
光電変換層241は、p型半導体層241p、i型半導体層241i及びn型半導体層241nを含んでいる。p型半導体層241p、i型半導体層241i及びn型半導体層241nそれぞれは、例えば非晶質珪素膜で形成すればよい。本実施例では、p型半導体層241pを10〜50nm、i型半導体層241iを200〜1000nm、n型半導体層241nを20〜200nmの膜厚で形成する。 The photoelectric conversion layer 241 includes a p-type semiconductor layer 241p, an i-type semiconductor layer 241i, and an n-type semiconductor layer 241n. Each of the p-type semiconductor layer 241p, the i-type semiconductor layer 241i, and the n-type semiconductor layer 241n may be formed of an amorphous silicon film, for example. In this embodiment, the p-type semiconductor layer 241p is formed to a thickness of 10 to 50 nm, the i-type semiconductor layer 241i is formed to a thickness of 200 to 1000 nm, and the n-type semiconductor layer 241n is formed to a thickness of 20 to 200 nm.
光電変換層241上に絶縁膜242を形成する。絶縁膜242は実施例3で説明した絶縁膜175と同様に形成すればよい。 An insulating film 242 is formed over the photoelectric conversion layer 241. The insulating film 242 may be formed in the same manner as the insulating film 175 described in Embodiment 3.
次に絶縁膜242をマスクとして、光電変換層241をエッチングする。このとき上層のn型半導体層はエッチングするが、下層のp型半導体層241pをエッチングしないようにエッチング時間を調節する。中層のi型半導体層でエッチングが止まるように、i型半導体層241iは厚く形成されている。光電変換層241のエッチングが終わったら絶縁膜242は除去する。 Next, the photoelectric conversion layer 241 is etched using the insulating film 242 as a mask. At this time, the upper n-type semiconductor layer is etched, but the etching time is adjusted so as not to etch the lower p-type semiconductor layer 241p. The i-type semiconductor layer 241i is formed thick so that etching stops at the middle i-type semiconductor layer. When the etching of the photoelectric conversion layer 241 is finished, the insulating film 242 is removed.
このエッチング工程により、n型半導体層241nとi型半導体層241iの一部が除去されて、それぞれ221n及び221iに示す形状となる(図14(A)参照)。なおp型半導体層241pはエッチングされないので、同じ形状(221p)で残ることとなる。以上よりp型半導体層221p、i型半導体層221i及びn型半導体層221nを含む光電変換層221が形成されることとなる。 By this etching step, part of the n-type semiconductor layer 241n and the i-type semiconductor layer 241i is removed to have shapes illustrated in 221n and 221i, respectively (see FIG. 14A). Since the p-type semiconductor layer 241p is not etched, it remains in the same shape (221p). As described above, the photoelectric conversion layer 221 including the p-type semiconductor layer 221p, the i-type semiconductor layer 221i, and the n-type semiconductor layer 221n is formed.
次いで、全面に絶縁物材料(例えば珪素を含む無機絶縁膜)からなる封止層224を厚さ(1μm〜30μm)で形成して図14(B)の状態を得る。ここでは絶縁物材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。CVD法による絶縁膜を用いることによって密着性の向上を図っている。 Next, a sealing layer 224 made of an insulating material (for example, an inorganic insulating film containing silicon) is formed over the entire surface with a thickness (1 μm to 30 μm) to obtain the state shown in FIG. Here, a silicon oxide film containing nitrogen having a thickness of 1 μm is formed as the insulating material film by a CVD method. Adhesion is improved by using an insulating film formed by CVD.
次いで、封止層224をエッチングして開口部を設けた後、スパッタ法により端子電極226及び253を形成する。端子電極226及び253は、チタン膜(Ti膜)(100nm)と、ニッケル膜(Ni)膜(300nm)と、金膜(Au膜)(50nm)との積層膜とする。こうして得られる端子電極226及び端子電極253の固着強度は5Nを超え、端子電極として十分な固着強度を有している。 Next, after the sealing layer 224 is etched to provide openings, terminal electrodes 226 and 253 are formed by sputtering. The terminal electrodes 226 and 253 are laminated films of a titanium film (Ti film) (100 nm), a nickel film (Ni) film (300 nm), and a gold film (Au film) (50 nm). The terminal electrode 226 and the terminal electrode 253 thus obtained have a fixing strength exceeding 5N, which is sufficient as a terminal electrode.
以上の工程で、半田接続が可能な端子電極226及び端子電極253が形成され、図14(C)に示す構造が得られる。 Through the above steps, the terminal electrode 226 and the terminal electrode 253 that can be soldered are formed, and the structure shown in FIG. 14C is obtained.
次いで、個々に切断して複数の光センサチップを切り出す。1枚の大面積基板(例えば600cm×720cm)からは大量の光センサチップ(2mm×1.5mm)を製造することが可能である。 Next, a plurality of optical sensor chips are cut out individually. A large amount of optical sensor chips (2 mm × 1.5 mm) can be manufactured from one large-area substrate (for example, 600 cm × 720 cm).
切り出した1つの光センサチップ(上面図では2mm×1.5mm)の断面図を図15(A)に示し、その下面図を図15(B)、上面図を図15(C)に示す。図15において、図13及び図14と同一である箇所には同じ符号を用いている。なお、図15(A)において、基板210と、光電変換素子が形成されている素子形成領域311と、端子電極226及び端子電極253とを含む総膜厚は、0.8±0.05mmである。 A cross-sectional view of one cut out optical sensor chip (2 mm × 1.5 mm in the top view) is shown in FIG. 15A, a bottom view thereof is shown in FIG. 15B, and a top view thereof is shown in FIG. In FIG. 15, the same reference numerals are used for portions that are the same as those in FIGS. 13 and 14. 15A, the total film thickness including the substrate 210, the element formation region 311 where the photoelectric conversion elements are formed, the terminal electrode 226, and the terminal electrode 253 is 0.8 ± 0.05 mm. is there.
また、光センサチップの総膜厚を薄くするために、基板210をCMP処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。 In order to reduce the total film thickness of the optical sensor chip, the substrate 210 may be thinned by CMP processing or the like, and then individually cut with a dicer to cut out a plurality of optical sensor chips.
また、図15(B)において、端子電極226及び253の一つの電極サイズは、0.6mm×1.1mmであり、電極間隔は0.4mmである。また、図15(C)において受光部312の面積は1.57mm2である。また、増幅回路部には、約100個のTFTが設けられている。 In FIG. 15B, one electrode size of the terminal electrodes 226 and 253 is 0.6 mm × 1.1 mm, and the electrode interval is 0.4 mm. In FIG. 15C, the area of the light receiving portion 312 is 1.57 mm 2 . In addition, about 100 TFTs are provided in the amplifier circuit portion.
最後に、得られた光センサチップをプリント配線基板260の実装面に実装する。なお、端子電極226と電極261、並びに端子電極253と電極262との接続には、それぞれ半田264及び263を用い、予めプリント配線基板260の電極261及び262上にスクリーン印刷法などによって形成しておき、半田と端子電極を接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、255℃〜265℃程度の温度で約10秒行う。また、半田の他に金属(金、銀等)で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いて実装してもよい。 Finally, the obtained optical sensor chip is mounted on the mounting surface of the printed wiring board 260. The terminal electrode 226 and the electrode 261, and the terminal electrode 253 and the electrode 262 are connected by using solders 264 and 263, respectively, which are previously formed on the electrodes 261 and 262 of the printed wiring board 260 by a screen printing method or the like. Then, after the solder and the terminal electrode are in contact with each other, the solder reflow process is performed for mounting. The solder reflow process is performed, for example, in an inert gas atmosphere at a temperature of about 255 ° C. to 265 ° C. for about 10 seconds. In addition to solder, bumps formed of metal (gold, silver, etc.) or bumps formed of conductive resin can be used. Moreover, you may mount using lead-free solder in consideration of an environmental problem.
以上の工程を経て、実装された光センサチップを図9(A)及び図9(B)に示している。本発明の光センサ(出力値を100倍にする増幅回路を備えた回路一体型光センサ)は、照度100ルクスにおいて約10μAの光電流を得ることができる。また、本発明の光センサの感度波長範囲は350〜750nmであり、ピーク感度波長は580nmである。また、暗電流(Vr=5V)は1000pAである。 9A and 9B show the optical sensor chip mounted through the above steps. The photosensor of the present invention (a circuit-integrated photosensor having an amplifier circuit that increases the output value by 100) can obtain a photocurrent of about 10 μA at an illuminance of 100 lux. The sensitivity wavelength range of the optical sensor of the present invention is 350 to 750 nm, and the peak sensitivity wavelength is 580 nm. The dark current (Vr = 5V) is 1000 pA.
なお本実施例は、実施の形態及び実施例1〜実施例4のいかなる記載と組み合わせることも可能である。 Note that this embodiment can be combined with any description of the embodiment mode and Embodiments 1 to 4.
本実施例では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図17、図18(A)〜図18(B)、図19(A)〜図19(B)、図20及び図21(A)〜図21(B)に示す。 In this embodiment, examples in which the photoelectric conversion device obtained by the present invention is incorporated into various electronic devices will be described. Examples of electronic devices to which the present invention is applied include computers, displays, mobile phones, and televisions. Specific examples of these electronic devices are shown in FIGS. 17, 18A to 18B, 19A to 19B, 20 and 21A to 21B. Show.
図17は携帯電話であり、本体(A)601、本体(B)602、筐体603、操作キー604、音声入力部605、音声出力部606、回路基板607、表示パネル(A)608、表示パネル(B)609、蝶番610、透光性材料部611、光センサ612を有している。本発明は光センサ612に適用することができる。 FIG. 17 shows a mobile phone, which includes a main body (A) 601, a main body (B) 602, a housing 603, operation keys 604, an audio input unit 605, an audio output unit 606, a circuit board 607, a display panel (A) 608, a display. A panel (B) 609, a hinge 610, a light-transmitting material portion 611, and an optical sensor 612 are provided. The present invention can be applied to the optical sensor 612.
光センサ612は透光性材料部611を透過した光を検知し、検知した外部光の照度に合わせて表示パネル(A)608及び表示パネル(B)609の輝度コントロールを行ったり、光センサ612で得られる照度に合わせて操作キー604の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。 The optical sensor 612 detects light transmitted through the translucent material portion 611 and controls the luminance of the display panel (A) 608 and the display panel (B) 609 in accordance with the detected illuminance of external light, or the optical sensor 612. Illumination control of the operation key 604 is performed in accordance with the illuminance obtained in. Thereby, current consumption of the mobile phone can be suppressed.
図18(A)及び図18(B)に携帯電話の別の例を示す。図18(A)及び図18(B)において、621は本体、622は筐体、623は表示パネル、624は操作キー、625は音声出力部、626は音声入力部、627及び628は光センサ部である。 18A and 18B show another example of a mobile phone. 18A and 18B, 621 is a main body, 622 is a housing, 623 is a display panel, 624 is an operation key, 625 is an audio output unit, 626 is an audio input unit, and 627 and 628 are optical sensors. Part.
図18(A)に示す携帯電話では、本体621に設けられた光センサ部627により外部の光を検知することにより表示パネル623及び操作キー624の輝度を制御することが可能である。 In the mobile phone illustrated in FIG. 18A, the luminance of the display panel 623 and the operation keys 624 can be controlled by detecting external light using the optical sensor portion 627 provided in the main body 621.
また図18(B)に示す携帯電話では、図18(A)の構成に加えて、本体621の内部に光センサ部628を設けている。光センサ部628により、表示パネル623に設けられているバックライトの輝度を検出することも可能となる。 In addition, in the mobile phone illustrated in FIG. 18B, an optical sensor portion 628 is provided inside the main body 621 in addition to the structure in FIG. The light sensor portion 628 can also detect the luminance of the backlight provided in the display panel 623.
図19(A)はコンピュータであり、本体631、筐体632、表示部633、キーボード634、外部接続ポート635、ポインティングマウス636等を含む。 FIG. 19A illustrates a computer, which includes a main body 631, a housing 632, a display portion 633, a keyboard 634, an external connection port 635, a pointing mouse 636, and the like.
また図19(B)は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体641、支持台642、表示部643などによって構成されている。 FIG. 19B shows a display device which corresponds to a television receiver or the like. This display device includes a housing 641, a support base 642, a display portion 643, and the like.
図19(A)のコンピュータに設けられる表示部633、及び図19(B)に示す表示装置の表示部643として、液晶パネルを用いた場合の詳しい構成を図20に示す。 FIG. 20 shows a detailed structure in the case where a liquid crystal panel is used as the display portion 633 provided in the computer in FIG. 19A and the display portion 643 of the display device in FIG.
図20に示す液晶パネル662は、筐体661に内蔵されており、基板651a及び651b、基板651a及び651bに挟まれた液晶層655、偏光フィルタ652a及び652b、及びバックライト653等を有している。また筐体661には光センサ部654が形成されている。 A liquid crystal panel 662 illustrated in FIG. 20 is incorporated in a housing 661 and includes substrates 651a and 651b, a liquid crystal layer 655 sandwiched between the substrates 651a and 651b, polarization filters 652a and 652b, a backlight 653, and the like. Yes. An optical sensor portion 654 is formed in the housing 661.
本発明を用いて作製された光センサ部654はバックライト653からの光量を感知し、その情報がフィードバックされて液晶パネル662の輝度が調節される。 The optical sensor unit 654 manufactured using the present invention senses the amount of light from the backlight 653, and the information is fed back to adjust the luminance of the liquid crystal panel 662.
図21(A)及び図21(B)は、本発明の光電変換装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図21(A)は、デジタルカメラの前面方向から見た斜視図、図21(B)は、後面方向から見た斜視図である。図21(A)において、デジタルカメラには、リリースボタン701、メインスイッチ702、ファインダ窓703、フラッシュ704、レンズ705、鏡胴706、筺体707が備えられている。 21A and 21B are diagrams illustrating an example in which the photoelectric conversion device of the present invention is incorporated in a camera, for example, a digital camera. FIG. 21A is a perspective view seen from the front side of the digital camera, and FIG. 21B is a perspective view seen from the rear side. In FIG. 21A, the digital camera includes a release button 701, a main switch 702, a finder window 703, a flash 704, a lens 705, a lens barrel 706, and a housing 707.
また、図21(B)において、ファインダ接眼窓711、モニター712、操作ボタン713a及び713bが備えられている。 In FIG. 21B, a viewfinder eyepiece window 711, a monitor 712, and operation buttons 713a and 713b are provided.
リリースボタン701は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。 When the release button 701 is pressed down to a half position, the focus adjustment mechanism and the exposure adjustment mechanism are operated, and when the release button 701 is pressed down to the lowest position, the shutter is opened.
メインスイッチ702は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。 A main switch 702 switches the power of the digital camera ON / OFF when pressed or rotated.
ファインダ窓703は、デジタルカメラの前面のレンズ705の上部に配置されており、図21(B)に示すファインダ接眼窓711から撮影する範囲やピントの位置を確認するための装置である。 A viewfinder window 703 is disposed on the front of the lens 705 on the front surface of the digital camera, and is a device for confirming the shooting range and focus position from the viewfinder eyepiece window 711 shown in FIG.
フラッシュ704は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。 The flash 704 is arranged at the upper front of the digital camera, and emits auxiliary light simultaneously with the release button being pressed to open the shutter when the subject brightness is low.
レンズ705は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。 The lens 705 is disposed in front of the digital camera. The lens is composed of a focusing lens, a zoom lens, and the like, and constitutes a photographing optical system together with a shutter and a diaphragm (not shown). In addition, an imaging element such as a CCD (Charge Coupled Device) is provided behind the lens.
鏡胴706は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ705を手前に移動させる。また、携帯時は、レンズ705を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体707内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。 The lens barrel 706 moves the lens position in order to focus the focusing lens, the zoom lens, and the like. During photographing, the lens barrel 705 is extended to move the lens 705 forward. In addition, when carrying the camera, the lens 705 is moved down to be compact. In the present embodiment, the structure is such that the subject can be zoomed by extending the lens barrel. However, the present invention is not limited to this structure, and the lens barrel is configured by the configuration of the imaging optical system in the housing 707. It is also possible to use a digital camera that can perform zoom shooting without extending the camera.
ファインダ接眼窓711は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。 The viewfinder eyepiece window 711 is provided in the upper part of the rear surface of the digital camera, and is a window provided for eye contact when confirming a photographing range and a focus position.
操作ボタン713a及び713bは、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。 The operation buttons 713a and 713b are various function buttons provided on the rear surface of the digital camera, and include a setup button, a menu button, a display button, a function button, a selection button, and the like.
本発明の光電変換装置を図21(A)及び図21(B)に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。 When the photoelectric conversion device of the present invention is incorporated in the camera shown in FIGS. 21A and 21B, the photoelectric conversion device can sense the presence and intensity of light, thereby adjusting the exposure of the camera. It can be carried out.
また本発明の光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。 The photoelectric conversion device of the present invention can be applied to other electronic devices such as a projection television and a navigation system. In other words, it can be used for any object that needs to detect light.
なお本実施例は、実施の形態及び実施例1〜実施例5のいかなる記載と組み合わせることも可能である。 Note that this embodiment can be combined with any description of the embodiment mode and Embodiments 1 to 5.
本発明により、段差のある部分における電界の集中を防ぎ、リーク電流を抑制することが可能である光電変換装置を作製することができる。また本発明の光電変換装置を組み込むことにより、信頼性の高い電気機器を得ることが可能である。 According to the present invention, a photoelectric conversion device capable of preventing concentration of an electric field in a stepped portion and suppressing leakage current can be manufactured. In addition, by incorporating the photoelectric conversion device of the present invention, a highly reliable electric device can be obtained.
101 基板
102 電極
103 p型半導体層
104 i型半導体層
105 n型半導体層
106 電極
107 絶縁膜
112 引き出し電極
113 引き出し電極
131 配線
132 配線
133 配線
134 配線
135 配線
136 配線
141 配線
142 配線
143 配線
144 配線
145 配線
151 第1の導電膜
152 p型半導体膜
153 i型半導体膜
154 n型半導体膜
155 導電膜
156 導電膜
161 i型半導体層
162 n型半導体層
165 溝
166 溝
171 光電変換層
175 絶縁膜
177 電極
181 カラーフィルタ
183 カラーフィルタ
184 パシベーション膜
191 絶縁膜
192 電極
201 端子電極
202 ドレイン電極
203 ドレイン電極
204 配線
205 接続電極
210 基板
212 下地絶縁膜
213 ゲート絶縁膜
214 配線
215 配線
216 絶縁膜
217 絶縁膜
218 保護電極
220 保護電極
221 光電変換層
221p p型半導体層
221i i型半導体層
221n n型半導体層
224 封止層
225 光電変換素子
226 端子電極
230 nチャネル型TFT
231 nチャネル型TFT
231a nチャネル型TFT
231b nチャネル型TFT
231c nチャネル型TFT
231d nチャネル型TFT
232 カレントミラー回路
241 光電変換層
241p p型半導体層
241i i型半導体層
241n n型半導体層
242 絶縁膜
250 端子電極
253 端子電極
260 プリント配線基板
261 電極
262 電極
263 半田
264 半田
271 保護電極
272 保護電極
273 保護電極
281 半導体膜
283 島状半導体領域
284 島状半導体領域
285 ゲート電極
286 ゲート電極
291 ソース領域またはドレイン領域
292 チャネル形成領域
293 ソース領域またはドレイン領域
294 チャネル形成領域
301 光電変換素子
302 pチャネル型TFT
303 pチャネル型TFT
311 素子形成領域
312 受光部
601 本体(A)
602 本体(B)
603 筐体
604 操作キー
605 音声入力部
606 音声出力部
607 回路基板
608 表示パネル(A)
609 表示パネル(B)
610 蝶番
611 透光性材料部
612 光センサ
621 本体
622 筐体
623 表示パネル
624 操作キー
625 音声出力部
626 音声入力部
627 光センサ部
628 光センサ部
631 本体
632 筐体
633 表示部
634 キーボード
635 外部接続ポート
636 ポインティングマウス
641 筐体
642 支持台
643 表示部
651a 基板
652a 偏光フィルタ
652b 偏光フィルタ
653 バックライト
654 光センサ部
655 液晶層
661 筐体
662 液晶パネル
701 リリースボタン
702 メインスイッチ
703 ファインダ窓
704 フラッシュ
705 レンズ
706 鏡胴
707 筺体
711 ファインダ接眼窓
712 モニター
713a 操作ボタン
713b 操作ボタン
1001 基板
1002 電極
1003 p型半導体層
1004 i型半導体層
1005 n型半導体層
1006 電極
1007 絶縁膜
1012 引き出し電極
1013 引き出し電極
1021 クラック
101 substrate 102 electrode 103 p-type semiconductor layer 104 i-type semiconductor layer 105 n-type semiconductor layer 106 electrode 107 insulating film 112 extraction electrode 113 extraction electrode 131 wiring 132 wiring 133 wiring 134 wiring 135 wiring 136 wiring 141 wiring 142 wiring 143 wiring 144 wiring 145 wiring 151 first conductive film 152 p-type semiconductor film 153 i-type semiconductor film 154 n-type semiconductor film 155 conductive film 156 conductive film 161 i-type semiconductor layer 162 n-type semiconductor layer 165 groove 166 groove 171 photoelectric conversion layer 175 insulating film 177 Electrode 181 Color filter 183 Color filter 184 Passivation film 191 Insulation film 192 Electrode 201 Terminal electrode 202 Drain electrode 203 Drain electrode 204 Wiring 205 Connection electrode 210 Substrate 212 Base insulation film 213 Gate insulation film 214 Wiring 215 wiring 216 insulating film 217 insulating film 218 protective electrode 220 protective electrode 221 photoelectric conversion layer 221p p-type semiconductor layer 221i i-type semiconductor layer 221n n-type semiconductor layer 224 sealing layer 225 photoelectric conversion element 226 terminal electrode 230 n-channel TFT
231 n-channel TFT
231a n-channel TFT
231b n-channel TFT
231c n-channel TFT
231d n-channel TFT
232 Current mirror circuit 241 Photoelectric conversion layer 241p p-type semiconductor layer 241i i-type semiconductor layer 241n n-type semiconductor layer 242 Insulating film 250 Terminal electrode 253 Terminal electrode 260 Printed wiring board 261 Electrode 262 Electrode 263 Solder 264 Solder 271 Protective electrode 272 Protective electrode 273 Protective electrode 281 Semiconductor film 283 Island semiconductor region 284 Island semiconductor region 285 Gate electrode 286 Gate electrode 291 Source region or drain region 292 Channel formation region 293 Source region or drain region 294 Channel formation region 301 Photoelectric conversion element 302 p channel type TFT
303 p-channel TFT
311 Element formation region 312 Light-receiving part 601 Main body (A)
602 Body (B)
603 Case 604 Operation key 605 Audio input unit 606 Audio output unit 607 Circuit board 608 Display panel (A)
609 Display panel (B)
610 Hinge 611 Translucent material portion 612 Optical sensor 621 Main body 622 Case 623 Display panel 624 Operation key 625 Audio output portion 626 Audio input portion 627 Optical sensor portion 628 Optical sensor portion 631 Main body 632 Housing portion 633 Display portion 634 Keyboard 635 External Connection port 636 Pointing mouse 641 Housing 642 Support base 643 Display unit 651a Substrate 652a Polarizing filter 652b Polarizing filter 653 Backlight 654 Optical sensor unit 655 Liquid crystal layer 661 Housing 662 Liquid crystal panel 701 Release button 702 Main switch 703 Finder window 704 Flash 705 Lens 706 Lens barrel 707 Case 711 Viewfinder eyepiece window 712 Monitor 713a Operation button 713b Operation button 1001 Substrate 1002 Electrode 1003 P-type semiconductor layer 1004 i-type semiconductor layer 1005 n-type semiconductor layer 1006 electrode 1007 insulating film 1012 extraction electrode 1013 extraction electrode 1021 crack
Claims (16)
基板上に設けられた第1の電極と、A first electrode provided on a substrate;
前記第1の電極上に設けられた一導電型の第1の半導体層と、A first semiconductor layer of one conductivity type provided on the first electrode;
前記第1の半導体層上に設けられた第2の半導体層と、A second semiconductor layer provided on the first semiconductor layer;
前記第2の半導体層上に設けられた、前記一導電型とは逆の導電型の第3の半導体層と、A third semiconductor layer having a conductivity type opposite to the one conductivity type provided on the second semiconductor layer;
前記第3の半導体層上に設けられた第2の電極と、を有し、A second electrode provided on the third semiconductor layer,
前記第1の半導体層と前記第2の半導体層は、第1の部分と、第2の部分と、をそれぞれ有し、The first semiconductor layer and the second semiconductor layer each have a first portion and a second portion,
前記第1の領域は、前記第1の電極と、前記第1の半導体層の第1の部分と、前記第2の半導体層の第1の部分と、からなり、The first region comprises the first electrode, a first portion of the first semiconductor layer, and a first portion of the second semiconductor layer,
前記第2の領域は、前記第1の半導体層の第2の部分と、前記第2の半導体層の第2の部分と、前記第3の半導体層と、前記第2の電極と、からなることを特徴とする光電変換装置。The second region includes a second portion of the first semiconductor layer, a second portion of the second semiconductor layer, the third semiconductor layer, and the second electrode. A photoelectric conversion device characterized by that.
基板上に設けられた第1の電極と、A first electrode provided on a substrate;
前記第1の電極上に設けられた一導電型の第1の半導体層と、A first semiconductor layer of one conductivity type provided on the first electrode;
前記第1の半導体層上に設けられた第2の半導体層と、A second semiconductor layer provided on the first semiconductor layer;
前記第2の半導体層上に設けられた、前記一導電型とは逆の導電型の第3の半導体層と、A third semiconductor layer having a conductivity type opposite to the one conductivity type provided on the second semiconductor layer;
前記第3の半導体層上に設けられた絶縁膜と、An insulating film provided on the third semiconductor layer;
前記絶縁膜を介して前記第3の半導体層と電気的に接続する第2の電極と、を有し、A second electrode electrically connected to the third semiconductor layer through the insulating film,
前記第1の半導体層と前記第2の半導体層は、第1の部分と、第2の部分と、をそれぞれ有し、The first semiconductor layer and the second semiconductor layer each have a first portion and a second portion,
前記第1の領域は、前記第1の電極と、前記第1の半導体層の第1の部分と、前記第2の半導体層の第1の部分と、からなり、The first region comprises the first electrode, a first portion of the first semiconductor layer, and a first portion of the second semiconductor layer,
前記第2の領域は、前記第1の半導体層の第2の部分と、前記第2の半導体層の第2の部分と、前記第3の半導体層と、前記絶縁膜と、前記第2の電極と、からなることを特徴とする光電変換装置。The second region includes a second part of the first semiconductor layer, a second part of the second semiconductor layer, the third semiconductor layer, the insulating film, and the second part. And a photoelectric conversion device comprising: an electrode;
前記第2の半導体層の第1の部分は、前記第2の半導体層の第2の部分よりも薄いことを特徴とする光電変換装置。The photoelectric conversion device according to claim 1, wherein the first portion of the second semiconductor layer is thinner than the second portion of the second semiconductor layer.
前記第1の電極は、アルミニウムからなる第1の導電膜と、第2の導電膜とを順に積層した構造を有し、
前記第2の導電膜は、前記第1の導電膜を覆うように設けられ、且つ前記第1の半導体層と接していることを特徴とする光電変換装置。 In any one of Claims 1 thru | or 3,
The first electrode includes a first conductive film made of aluminum, a stacked structure of the second conductive film in order,
The photoelectric conversion device, wherein the second conductive film is provided so as to cover the first conductive film and is in contact with the first semiconductor layer.
前記第1の電極は、第1の導電膜と、アルミニウムからなる第2の導電膜とを順に積層した構造を有し、
前記第1の導電膜は、前記第1の半導体層と接していることを特徴とする光電変換装置。 In any one of Claims 1 thru | or 3,
The first electrode has a structure in which a first conductive film and a second conductive film made of aluminum are sequentially stacked,
The photoelectric conversion device, wherein the first conductive film is in contact with the first semiconductor layer.
前記基板は、可撓性基板であることを特徴とする光電変換装置。 In any one of Claims 1 thru | or 5,
The photoelectric conversion device, wherein the substrate is a flexible substrate.
前記基板と、前記第1の半導体層及び前記第1の電極との間に、カラーフィルタを有することを特徴とする光電変換装置。 In any one of Claims 1 thru | or 6,
A photoelectric conversion device comprising a color filter between the substrate and the first semiconductor layer and the first electrode.
前記第1の電極上に、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を順次形成し、
前記第3の半導体膜の上に、導電膜を形成し、
前記第1の半導体膜、前記第2の半導体膜、前記第3の半導体膜及び前記導電膜は前記第1の電極の端部を覆い、かつ、前記第1の半導体膜の一部を前記第1の電極に接するように前記第1の電極の一部を露出させて、それぞれ第1の島状半導体膜、第2の島状半導体膜、第3の島状半導体膜及び島状導電膜を形成し、
前記第1の電極と前記第1の半導体膜に重なる前記島状導電膜の一部を少なくとも除去して第2の電極を形成し、
前記第2の電極をマスクとして、前記第2の島状半導体膜の一部及び前記第3の島状半導体膜の一部を除去することを特徴とする光電変換装置の作製方法。 Forming a first electrode on the substrate;
A first semiconductor film of one conductivity type, a second semiconductor film, and a third semiconductor film of a conductivity type opposite to the one conductivity type are sequentially formed on the first electrode,
Forming a conductive film on the third semiconductor film;
The first semiconductor film, the second semiconductor film, the third semiconductor film, and the conductive film cover an end portion of the first electrode, and a part of the first semiconductor film is the first semiconductor film. A part of the first electrode is exposed so as to be in contact with one electrode, and a first island-shaped semiconductor film, a second island-shaped semiconductor film, a third island-shaped semiconductor film, and an island-shaped conductive film are respectively formed. Forming,
A portion of the island-like conductive film overlapping the said first electrode first semiconductor film to form a second electrode and at least removed,
A method for manufacturing a photoelectric conversion device, wherein a part of the second island-shaped semiconductor film and a part of the third island-shaped semiconductor film are removed using the second electrode as a mask.
前記露出した第1の電極、前記第1の島状半導体膜、前記第2の島状半導体膜、前記第3の島状半導体膜、及び前記第2の電極を覆って、絶縁膜を形成し、かつ前記絶縁膜には前記露出した第1の電極及び前記第2の電極それぞれに達する第1の溝及び第2の溝が形成され、
前記絶縁膜上に、前記第1の溝及び前記第2の溝それぞれを介して前記第1の電極及び前記第2の電極それぞれに電気的に接続する第3の電極及び第4の電極を形成することを特徴とする光電変換装置の作製方法。 In Claim 8, it covers and insulates the exposed first electrode, the first island-like semiconductor film, the second island-like semiconductor film, the third island-like semiconductor film, and the second electrode. A first groove and a second groove reaching the exposed first electrode and the second electrode, respectively, are formed in the insulating film;
A third electrode and a fourth electrode that are electrically connected to the first electrode and the second electrode through the first groove and the second groove, respectively, are formed on the insulating film. A method for manufacturing a photoelectric conversion device.
前記第1の電極上に、一導電型の第1の半導体膜と、第2の半導体膜と、前記一導電型とは逆の導電型の第3の半導体膜を順次形成し、
前記第3の半導体膜の上に、第1の絶縁膜を形成し、
前記第1の半導体膜、前記第2の半導体膜、前記第3の半導体膜及び前記第1の絶縁膜は前記第1の電極の端部を覆い、かつ、前記第1の半導体膜の一部を前記第1の電極に接するように前記第1の電極の一部を露出させて、それぞれ第1の島状半導体膜、第2の島状半導体膜、第3の島状半導体膜及び第1の島状絶縁膜を形成し、
前記第1の電極と前記第1の半導体膜に重なる前記第1の島状絶縁膜の一部を少なくとも除去して第2の島状絶縁膜を形成し、
前記第2の島状絶縁膜をマスクとして、前記第2の島状半導体膜の一部及び前記第3の島状半導体膜の一部を除去することを特徴とする光電変換装置の作製方法。 Forming a first electrode on the substrate;
A first semiconductor film of one conductivity type, a second semiconductor film, and a third semiconductor film of a conductivity type opposite to the one conductivity type are sequentially formed on the first electrode,
Forming a first insulating film on the third semiconductor film;
The first semiconductor film, the second semiconductor film, the third semiconductor film, and the first insulating film cover an end portion of the first electrode, and are part of the first semiconductor film Are exposed so that the first electrode is in contact with the first electrode, and the first island-shaped semiconductor film, the second island-shaped semiconductor film, the third island-shaped semiconductor film, and the first Formed an island-like insulating film,
A portion of the first island-shaped insulating film overlapping the said first electrode first semiconductor film to form a second island-shaped insulating film is at least removed,
A method for manufacturing a photoelectric conversion device, characterized in that a part of the second island-shaped semiconductor film and a part of the third island-shaped semiconductor film are removed using the second island-shaped insulating film as a mask.
前記第2の島状絶縁膜に第1の溝を形成し、
前記第2の島状絶縁膜上に、前記第1の溝を介して前記第3の島状半導体膜と電気的に接続する第2の電極を形成し、
前記露出した第1の電極、前記第1の島状半導体膜、前記第2の島状半導体膜、前記第3の島状半導体膜、前記第2の島状絶縁膜、及び前記第2の電極を覆って、第3の絶縁膜を形成し、かつ前記第3の絶縁膜には前記露出した第1の電極及び前記第2の電極それぞれに達する第2の溝及び第3の溝が形成され、
前記第3の絶縁膜上に、前記第2の溝及び前記第3の溝それぞれを介して前記第1の電極及び前記第2の電極それぞれに電気的に接続する第3の電極及び第4の電極を形成することを特徴とする光電変換装置の作製方法。 In claim 10,
Forming a first groove in the second island-shaped insulating film;
Forming a second electrode electrically connected to the third island-shaped semiconductor film via the first groove on the second island-shaped insulating film;
The exposed first electrode, the first island-shaped semiconductor film, the second island-shaped semiconductor film, the third island-shaped semiconductor film, the second island-shaped insulating film, and the second electrode A third insulating film is formed, and a second groove and a third groove reaching the exposed first electrode and the second electrode, respectively, are formed in the third insulating film. ,
A third electrode and a fourth electrode electrically connected to the first electrode and the second electrode, respectively, on the third insulating film through the second groove and the third groove, respectively. A method for manufacturing a photoelectric conversion device, comprising forming an electrode.
前記第1の電極は、アルミニウムからなる第1の導電膜と、第2の導電膜とを順に積層し、
前記第2の導電膜は、前記第1の導電膜を覆い、且つ前記第1の島状半導体膜と接するように設けることを特徴とする光電変換装置の作製方法。 In any one of Claims 8 thru | or 11,
The first electrode is formed by sequentially laminating a first conductive film made of aluminum and a second conductive film,
The method for manufacturing a photoelectric conversion device, wherein the second conductive film is provided so as to cover the first conductive film and to be in contact with the first island-shaped semiconductor film.
前記第1の電極は、第1の導電膜と、アルミニウムからなる第2の導電膜とを順に積層し、
前記第1の導電膜は、前記第1の島状半導体膜と接するように設けることを特徴とする光電変換装置の作製方法。 In any one of Claims 8 thru | or 11,
The first electrode is formed by sequentially laminating a first conductive film and a second conductive film made of aluminum,
The method for manufacturing a photoelectric conversion device, wherein the first conductive film is provided so as to be in contact with the first island-shaped semiconductor film.
前記基板は、可撓性基板であることを特徴とする光電変換装置の作製方法。 In any one of Claims 8 thru | or 13,
The method for manufacturing a photoelectric conversion device, wherein the substrate is a flexible substrate.
前記基板と、前記第1の島状半導体膜及び前記第1の電極との間に、カラーフィルタを設けることを特徴とする光電変換装置の作製方法。 In any one of Claims 8 thru | or 14,
A method for manufacturing a photoelectric conversion device, comprising: providing a color filter between the substrate, the first island-shaped semiconductor film, and the first electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006136438A JP4809715B2 (en) | 2005-05-20 | 2006-05-16 | Photoelectric conversion device, manufacturing method thereof, and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005148583 | 2005-05-20 | ||
| JP2005148583 | 2005-05-20 | ||
| JP2006136438A JP4809715B2 (en) | 2005-05-20 | 2006-05-16 | Photoelectric conversion device, manufacturing method thereof, and semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006352098A JP2006352098A (en) | 2006-12-28 |
| JP2006352098A5 JP2006352098A5 (en) | 2009-06-18 |
| JP4809715B2 true JP4809715B2 (en) | 2011-11-09 |
Family
ID=37647559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006136438A Expired - Fee Related JP4809715B2 (en) | 2005-05-20 | 2006-05-16 | Photoelectric conversion device, manufacturing method thereof, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4809715B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008123119A1 (en) | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device provided with the photoelectric conversion device |
| KR101423055B1 (en) * | 2007-04-18 | 2014-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Photoelectric conversion element having a semiconductor and semiconductor device using the same |
| KR101441346B1 (en) * | 2007-04-27 | 2014-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method of fabricating the same |
| KR101401528B1 (en) | 2007-06-29 | 2014-06-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Photoelectric conversion device and electronic device provided with the photoelectric conversion device |
| WO2009014155A1 (en) | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
| JP2009033002A (en) * | 2007-07-30 | 2009-02-12 | Hitachi Displays Ltd | Image display device |
| JP2011077184A (en) * | 2009-09-29 | 2011-04-14 | Fujifilm Corp | Detection element |
| JP5490569B2 (en) * | 2010-03-03 | 2014-05-14 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP6232914B2 (en) * | 2013-10-16 | 2017-11-22 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
| TWI656631B (en) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | Imaging device |
| JP6541313B2 (en) * | 2014-07-31 | 2019-07-10 | キヤノン株式会社 | Photoelectric conversion device and imaging system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021184A (en) * | 1988-02-08 | 1990-01-05 | Ricoh Co Ltd | image sensor |
-
2006
- 2006-05-16 JP JP2006136438A patent/JP4809715B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006352098A (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101227022B1 (en) | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device | |
| US8138004B2 (en) | Photoelectric conversion device, manufacturing method thereof and semiconductor device | |
| US8263926B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP5325567B2 (en) | Method for manufacturing semiconductor device | |
| JP2011164111A (en) | Semiconductor device | |
| JP4809715B2 (en) | Photoelectric conversion device, manufacturing method thereof, and semiconductor device | |
| JP4750070B2 (en) | Semiconductor device and electronic apparatus using the same | |
| JP4619318B2 (en) | Photoelectric conversion device | |
| US7679091B2 (en) | Photoelectric conversion element having a semiconductor and semiconductor device using the same | |
| JP4532418B2 (en) | Optical sensor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4809715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |