JP4810925B2 - Semiconductor package, semiconductor device and electronic device - Google Patents
Semiconductor package, semiconductor device and electronic device Download PDFInfo
- Publication number
- JP4810925B2 JP4810925B2 JP2005234843A JP2005234843A JP4810925B2 JP 4810925 B2 JP4810925 B2 JP 4810925B2 JP 2005234843 A JP2005234843 A JP 2005234843A JP 2005234843 A JP2005234843 A JP 2005234843A JP 4810925 B2 JP4810925 B2 JP 4810925B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- printed circuit
- dielectric
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000003989 dielectric material Substances 0.000 claims description 25
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 14
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 5
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 5
- 229910002113 barium titanate Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 5
- 230000005670 electromagnetic radiation Effects 0.000 description 26
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 239000004840 adhesive resin Substances 0.000 description 4
- 229920006223 adhesive resin Polymers 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、アナログ回路とデジタル回路が高密度で形成されたプリント回路基板、異なる機能を有する複数の集積回路(IC)や大規模集積回路(LSI)を単一のパッケージ内に搭載し、システムとして機能させるシステム・イン・パッケージ(SIP:System in Package)等の半導体パッケージ、このような半導体パッケージを備えた半導体装置及び、このようなプリント回路基板や半導体装置を備えた電子機器に関する。 The present invention includes a printed circuit board on which analog circuits and digital circuits are formed at high density, a plurality of integrated circuits (ICs) having different functions, and a large scale integrated circuit (LSI) mounted in a single package. The present invention relates to a semiconductor package such as a system in package (SIP) that functions as a semiconductor device, a semiconductor device including such a semiconductor package, and an electronic device including such a printed circuit board or semiconductor device.
従来から、プリント回路基板又は半導体パッケージの電源供給系は、一般に、図8に示すように、電源層1と、グランド層2と、電源層1とグランド層2とにより挟装された誘電体層3と、デカップリングコンデンサ4とから構成されている。電源層1及びグランド層2は、ICやLSIへの安定した電源供給と信号の帰路経路とすることを意図して、なるべく低インピーダンスとなるように略平面形状とされることが多い。また、誘電体層3は、電源層1とグランド層2との間に一様に存在している。さらに、デカップリングコンデンサ4は、ICやLSIへの電源供給用素子として使用されるだけでなく、異種回路間電磁干渉又は不要電磁波放射(EMI)を抑制する役割も担っている(例えば、特許文献1参照。)。以下、この技術を第1の従来例と呼ぶ。
Conventionally, a power supply system of a printed circuit board or a semiconductor package generally has a dielectric layer sandwiched between a
また、従来のプリント回路基板には、電源層とグランド層との間に配置された誘電体層を誘電率の異なる2つの誘電体により構成することにより、電源層及びグランド層に沿った平面でその誘電率に分布を持たせ、各部位について異なる共振条件として広く周波数軸上に分布した弱い共振として、特定の周波数に発生させていた強い電磁波放射を低減させるものがある(例えば、特許文献2参照。)。以下、この技術を第2の従来例と呼ぶ。 In addition, in the conventional printed circuit board, the dielectric layer disposed between the power supply layer and the ground layer is configured by two dielectrics having different dielectric constants, so that a plane along the power supply layer and the ground layer is obtained. As a weak resonance having a distribution in the dielectric constant and widely distributed on the frequency axis as a different resonance condition for each part, there is one that reduces strong electromagnetic wave radiation generated at a specific frequency (for example, Patent Document 2). reference.). Hereinafter, this technique is referred to as a second conventional example.
また、従来のプリント回路基板には、一つの基板の一面側に形成された電源層と、他の基板の一面側に形成されたグランド層とが誘電体層を挟んで対向配設されて構成されており、周端部において、誘電体層に切欠部が形成され、切欠部内には端部誘電体層として空気が充填されているものもある(例えば、特許文献3参照。)。以下、この技術を第3の従来例と呼ぶ。 In addition, a conventional printed circuit board is configured such that a power supply layer formed on one surface side of one substrate and a ground layer formed on one surface side of another substrate face each other across a dielectric layer. In some cases, a notch is formed in the dielectric layer at the peripheral end, and the notch is filled with air as the end dielectric layer (see, for example, Patent Document 3). Hereinafter, this technique is referred to as a third conventional example.
しかしながら、上記した第1の従来例には、周波数がギガヘルツ(GHz)帯になった場合、異種回路間電磁干渉及びEMIを十分に抑制できないという課題がある。以下、図9を参照して、これらの電磁波問題の発生過程を簡潔に説明する。図9は、最近の高密度実装プリント回路基板及び半導体パッケージにおける一実装形態の模式図である。プリント回路基板及び半導体パッケージの電源供給系は、電源層11と、グランド層12と、電源層11とグランド層12とにより挟装された誘電体層13と、デカップリングコンデンサ14とから構成されており、デジタル回路15と無線周波数(RF)回路16とが混載されている。
However, the first conventional example described above has a problem that electromagnetic interference and EMI between different circuits cannot be sufficiently suppressed when the frequency is in the gigahertz (GHz) band. Hereinafter, the generation process of these electromagnetic wave problems will be briefly described with reference to FIG. FIG. 9 is a schematic diagram of one mounting form in a recent high-density mounting printed circuit board and semiconductor package. The power supply system for the printed circuit board and the semiconductor package includes a power supply layer 11, a ground layer 12, a dielectric layer 13 sandwiched between the power supply layer 11 and the ground layer 12, and a
デジタル回路15のスイッチング動作に伴い、図9に示すように、過度電流Iが流れるが、この電流Iが波源となって電源供給系に電磁波EMWが発生する。このようにして発生した電磁波EMWは、デジタル回路15からRF回路16へと進行し、RF回路16にノイズとして混入する結果、RF回路16の誤動作又は低性能化の原因となっている。また、当該電磁波EMWは、プリント回路基板又は半導体パッケージの端部で反射を繰り返し、定常状態において定在波となる。このような電源供給系における定在波は、プリント回路基板又は半導体パッケージの端部からの電磁放射により、そのエネルギーを失う。即ち、これがEMI発生の一要因となっている。この結果、このような半導体パッケージを備えた半導体装置、このようなプリント回路基板や半導体装置を備えた電子機器におけるEMI対策に多くの期間及びコストが要することになる。
With the switching operation of the
従来のプリント回路基板又は半導体パッケージにおける、これらの電磁波問題の対策技術としては、図9に示すように、デカップリングコンデンサ14をデジタル回路15及びRF回路16のそれぞれの近傍に配置し、デジタル回路15とRF回路16とのアイソレーションを強化するという技術が代表的である。即ち、デカップリングコンデンサ14の適切な選択と配置により、デジタル回路15及びRF回路16からの電磁エネルギーの漏洩を最小限に抑制することにより、異種回路間電磁干渉及びEMIを極力抑制するという技術が一般的に用いられている。
しかしながら、デカップリングコンデンサ14の実装では、それに付随する寄生インダクタンス又は等価直列インダクタンスの影響により、GHz帯での回路アイソレーションが実現できないため、最近のデジタル回路の高速化に伴うGHz帯における上記した電磁波問題が顕在化し、これに対する対策技術の確立が課題となっている。
As a countermeasure technique for these electromagnetic wave problems in a conventional printed circuit board or semiconductor package, as shown in FIG. 9, a
However, when the
この点、上記した第2の従来例によれば、誘電体層の誘電率に分布を持たせることにより共振周波数を拡散させ、単一誘電率の場合に発生する特定共振周波数での強い電磁放射は抑制できるが、GHz帯における電磁結合による異種回路間電磁干渉及びEMIを抑制できないという課題があった。
一方、上記した第3の従来例によれば、誘電体層の周端部に配設される異種誘電体により電磁波を減衰させることにより電磁放射を低減することができるが、GHz帯における異種回路間電磁干渉及びEMIを抑制できないという課題があった。
本発明は、上述した事情に鑑みてなされたものであり、上述のような課題を解決することができるプリント回路基板、半導体パッケージ、半導体装置及び電子機器を提供することを目的とする。
In this regard, according to the above-described second conventional example, the resonance frequency is diffused by providing a distribution in the dielectric constant of the dielectric layer, and strong electromagnetic radiation at a specific resonance frequency generated in the case of a single dielectric constant. However, there is a problem that electromagnetic interference between different circuits and EMI due to electromagnetic coupling in the GHz band cannot be suppressed.
On the other hand, according to the above-described third conventional example, electromagnetic radiation can be reduced by attenuating electromagnetic waves with a different dielectric provided at the peripheral end of the dielectric layer. There was a problem that inter-electromagnetic interference and EMI could not be suppressed.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a printed circuit board, a semiconductor package, a semiconductor device, and an electronic apparatus that can solve the above-described problems.
上記課題を解決するために、請求項1記載の発明に係る半導体パッケージは、プリント回路基板の一方の主面にデジタル回路と無線周波数回路とが搭載された構成を具備する半導体パッケージであって、前記プリント回路基板は、平面導体で構成された電源層及びグランド層と、前記電源層と前記グランド層との間に設けられた誘電体層とを有し、当該誘電体層は第1の誘電物質で構成され、前記誘電体層中には、前記第1の誘電物質とは異なる比誘電率をもつ第2の誘電物質で構成されたパッチが、平面視において隣接する格子間の間隔が一定となるように格子状に周期的に配列されたことを特徴としている。
In order to solve the above problems, a semiconductor package according to the invention of
また、請求項2記載の発明は、請求項1記載の半導体パッケージに係り、前記第1の誘
電物質と第2の誘電物質の比誘電率の差は、8以上であることを特徴としている。
また、請求項3記載の発明は、請求項1又は2に記載の半導体パッケージに係り、前記
第1の誘電物質、前記第2の誘電物質は共に、フッ素樹脂、空気、酸化アルミニウム、チ
タン酸バリウム、ニオブ酸リチウム、タンタル酸リチウムのいずれかであることを特徴と
している。
According to a second aspect of the invention, there is provided the semiconductor package according to the first aspect, wherein a difference in relative dielectric constant between the first dielectric material and the second dielectric material is 8 or more.
The invention according to
また、請求項4記載の発明に係る半導体装置は、請求項1乃至3のいずれかに記載の半
導体パッケージを備えたことを特徴としている。
また、請求項5記載の発明に係る電子機器は、請求項4に記載の半導体装置を備えたこ
とを特徴としている。
According to a fourth aspect of the present invention, a semiconductor device includes the semiconductor package according to any one of the first to third aspects.
According to a fifth aspect of the present invention, an electronic apparatus includes the semiconductor device according to the fourth aspect.
本発明によれば、プリント回路基板又は半導体パッケージの電源供給系におけるGHz帯での電磁結合による異種回路間電磁干渉及びEMIを抑制することができる。この結果、プリント回路基板上に搭載された回路、半導体パッケージ内に搭載されたICやLSI、特に、RF回路の誤動作及び低性能化を予防することができる。これにより、このような半導体パッケージを備えた半導体装置及び、このようなプリント回路基板や半導体装置を備えた電子機器におけるEMI対策に要する期間及びコストを削減することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, the electromagnetic interference and EMI between different circuits by the electromagnetic coupling in GHz band in the power supply system of a printed circuit board or a semiconductor package can be suppressed. As a result, it is possible to prevent malfunctions and lower performance of circuits mounted on a printed circuit board, ICs and LSIs mounted in a semiconductor package, particularly RF circuits. As a result, it is possible to reduce the time and cost required for EMI countermeasures in a semiconductor device including such a semiconductor package and an electronic device including such a printed circuit board or semiconductor device.
以下、図面を参照して、本発明の実施の形態について具体的かつ詳細に説明する。
実施の形態1.
図1は、本発明の実施の形態1に係る2層プリント回路基板の概略構成を示す斜視図、図2は、図1に示す2層プリント回路基板の断面図である。この例の2層プリント回路基板は、電源供給系としては、電源層21と、グランド層22と、誘電体層23とを有している。この2層プリント回路基板は、例えば、縦及び横ともに15cm、厚さ1.6mmを有する。
Hereinafter, embodiments of the present invention will be described specifically and in detail with reference to the drawings.
1 is a perspective view showing a schematic configuration of a two-layer printed circuit board according to
電源層21及びグランド層22は、それぞれ平面導体であり、接着用樹脂26を用いて誘電体層23が張り合わされている。誘電体層23は、母材24の間に周期的に(例えば、約2cm置きに、)、例えば、縦及び横ともに約1cmを有する直方体状を呈した貫通孔を機械的な切削加工により穿設した後、穿設された各貫通孔に縦及び横ともに約1cmを有する直方体状を呈したパッチ25を埋め込むことにより構成されている。母材24の比誘電率とパッチ25の比誘電率との差は、8以上であることが望ましい。母材24は、例えば、フッ素樹脂からなり、パッチ25は、例えば、酸化アルミニウム(アルミナ)(Al2O3)からなる。フッ素樹脂としては、例えば、フッ素原子と炭素原子のみからなるポリテトラフルオロエチレン(テフロン(登録商標))などがある。
Each of the power supply layer 21 and the ground layer 22 is a planar conductor, and a
図3は、対向するプリント回路基板の2辺のそれぞれの略中央部にSMA(Sub Miniature Type A)型コネクタを取り付け、ネットワークアナライザを用いてS21振幅成分を測定した結果である。ここで、SMAコネクタとは、同軸コネクタの1種であり、マイクロ波帯において最も一般的に使用されているコネクタである。また、S21振幅成分とは、2ポート(4端子)回路におけるSパラメータ(S-parameters)の1つであり、電圧透過係数と呼ばれている。測定帯域は、0〜10GHzである。 FIG. 3 shows the result of measuring the S21 amplitude component using a network analyzer after attaching an SMA (Sub Miniature Type A) type connector to the approximate center of each of the two sides of the opposing printed circuit board. Here, the SMA connector is one type of coaxial connector and is the connector most commonly used in the microwave band. The S21 amplitude component is one of S parameters (S-parameters) in a 2-port (4-terminal) circuit, and is called a voltage transmission coefficient. The measurement band is 0 to 10 GHz.
図3において、矢印で示した領域が電磁波エネルギーのバンドギャップ帯域BGであり、このバンドギャップ帯域BGにおいては、デジタル回路からRF回路へと進行する電磁波(以下、「進行電磁波」と称する。)が存在し得ない状態となっている。即ち、本発明の実施の形態1によれば、2層プリント回路基板の電源供給系を構成する誘電体層23を図1及び図2に示すように構成することにより、バンドギャップ帯域BGでは、図9に示すような電磁結合による異種回路間電磁干渉及びEMIが抑制される。
In FIG. 3, a region indicated by an arrow is a band gap band BG of electromagnetic wave energy. In this band gap band BG, an electromagnetic wave traveling from a digital circuit to an RF circuit (hereinafter referred to as “traveling electromagnetic wave”). It cannot be present. That is, according to the first embodiment of the present invention, by configuring the
以下、その理由を説明する。互いに異なる比誘電率を有する母材24とパッチ25とから構成される誘電体層23は、人工的な2次元結晶と等価とみなすことができる。但し、結晶が原子の周期的な配列から構成されるのに対し、誘電体層23は、パッチ25の周期的な配列から構成されている点が異なっている。結晶の場合には、進行電子波が存在し得ないエネルギー帯域が形成され、これはいわゆる「バンドギャップ」と呼ばれているが、この帯域では電子波はブラッグ反射と呼ばれる反射状態しか取り得ないと解されている。
The reason will be described below. The
上記ブラック反射という現象は電磁波においても同様に発生することから、本発明では、2層プリント回路基板の電源供給系を構成する誘電体層23を図1及び図2に示すように構成することにより、電磁波のブラッグ反射、即ち、電磁波のある周波数帯では進行電磁波が存在することができず、入射波がほとんど反射するという状態を意図的に実現しているのである。従って、上記バンドギャップ帯域BGでは、例えば、2層プリント回路基板上に搭載されているデジタル回路のスイッチング動作により電源供給系に発生した電磁波は、発生点近傍でほとんど反射してしまい、異種回路であるRF回路又は電源供給系端部まで到達できない状態となる。これにより、異種回路間電磁干渉及びEMIが抑制されていると解される。以上説明した理由は、母材24の間に周期的に穿設された貫通孔にパッチ25を埋め込まない場合(後述する実施の形態3等)、即ち、誘電体として空気を用いた場合にも同様に当てはまる。この結果、プリント回路基板上に搭載された回路、特に、RF回路の誤動作及び低性能化を予防することができる。これにより、このようなプリント回路基板を備えた電子機器におけるEMI対策に要する期間及びコストを削減することが可能となる。
Since the phenomenon of black reflection similarly occurs in electromagnetic waves, in the present invention, the
実施の形態2.
上述した実施の形態1では、誘電体層23は、母材24の間に周期的に、例えば、縦及び横ともに約1cmを有する直方体状を呈した貫通孔を機械的な切削加工により穿設した後、穿設された各貫通孔に縦及び横ともに1cmを有する直方体状を呈したパッチ25を埋め込むことにより構成される例を示したが、本発明はこれに限定するものではない。例えば、パッチ25は、円柱状又は三角柱状等の多角柱状を呈するとともに、このパッチ25を埋め込むために母材24に穿設する貫通孔もパッチ25に対応した形状を呈していても良い。
In the first embodiment described above, the
実施の形態3.
上述した実施の形態1及び2では、母材がフッ素樹脂からなる例を示したが、本発明はこれに限定するものではない。例えば、母材は、比誘電率が1である空気であっても良い。この場合、パッチの比誘電率は9以上であることが望ましい。このような構成の場合でも、GHz帯においてバンドギャップ帯域BGが形成され、上述した実施の形態1及び2と同様に、バンドギャップ帯域BGでは電磁結合による異種回路間電磁干渉及びEMIが抑制される。この結果、プリント回路基板上に搭載された回路、特に、RF回路の誤動作及び低性能化を予防することができる。ただし、バンドギャップ帯域BGの位置と帯域は、上述した実施の形態1及び2の場合とは異なっている。このため、設計者は、電磁結合による異種回路間電磁干渉及びEMIの抑制を希望する周波数帯域を考慮しつつ、誘電体層の母材をフッ素樹脂とするか、空気とするかを選択することができる。これにより、このようなプリント回路基板を備えた電子機器におけるEMI対策に要する期間及びコストを削減することが可能となる。
In
実施の形態4.
上述した実施の形態1〜3では、誘電体層は、フッ素樹脂と酸化アルミニウム(アルミナ)(Al2O3)との組み合わせ又は、空気と酸化アルミニウム(アルミナ)(Al2O3)との組み合わせにより構成される例を示したが、本発明はこれに限定するものではない。例えば、パッチとして用いる誘電物質は、酸化アルミニウム(アルミナ)(Al2O3)に換えて、チタン酸バリウム(BaTiO3)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)等のさらに高い比誘電率を有する誘電物質としても良い。この場合、パッチとして用いる誘電物質の形状、サイズあるいは間隔も上述した実施の形態1で示したものに限定されない。
In the first to third embodiments described above, the dielectric layer is a combination of a fluororesin and aluminum oxide (alumina) (Al 2 O 3 ) or a combination of air and aluminum oxide (alumina) (Al 2 O 3 ). Although the example comprised by is shown, this invention is not limited to this. For example, the dielectric material used as the patch may be aluminum oxide (alumina) (Al 2 O 3 ), barium titanate (BaTiO 3 ), lithium niobate (LiNbO 3 ), lithium tantalate (LiTaO 3 ), or the like. A dielectric material having a high relative dielectric constant may be used. In this case, the shape, size, or interval of the dielectric material used as the patch is not limited to that shown in the first embodiment.
誘電体層における2種類の誘電物質の比誘電率の差、パッチとして用いる誘電物質の形状、サイズあるいは間隔に基づいてバンドギャップ帯域BGの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びEMIの抑制を希望する周波数帯域を考慮しつつ、誘電体層を構成する誘電物質の種類及び組み合わせ、構成を選択することができる。 Since the position and band of the band gap band BG are determined based on the difference in relative dielectric constant between the two kinds of dielectric substances in the dielectric layer and the shape, size or interval of the dielectric substance used as the patch, the designer can It is possible to select the type, combination, and configuration of dielectric materials constituting the dielectric layer while considering the frequency band in which electromagnetic interference between different circuits and EMI are desired to be suppressed.
実施の形態5.
図4は、本発明の実施の形態5に係る2層プリント回路基板の概略構成を示す斜視図、図5は、図4に示す2層プリント回路基板の断面図である。この例の2層プリント回路基板は、電源供給系としては、電源層31と、グランド層32と、誘電体層33とを有している。この2層プリント回路基板は、例えば、縦及び横ともに16cm、厚さ1.6mmを有する。
4 is a perspective view showing a schematic configuration of a two-layer printed circuit board according to
電源層31及びグランド層32は、それぞれ平面導体であり、接着用樹脂34を用いて誘電体層33が張り合わされている。誘電体層33には、周期的に(例えば、2cm置きに、)、例えば、縦及び横ともに約1cmを有する直方体状を呈した貫通孔35が機械的な切削加工により穿設されている。誘電体層33の比誘電率と貫通孔35、即ち、比誘電率が1である空気の比誘電率との差は、8以上であることが望ましい。誘電体層33は、例えば、酸化アルミニウム(アルミナ)(Al2O3)からなる。
Each of the power supply layer 31 and the ground layer 32 is a planar conductor, and a dielectric layer 33 is bonded using an
図6は、対向するプリント回路基板の2辺のそれぞれの略中央部にSMA型コネクタを取り付け、ネットワークアナライザを用いてS21振幅成分を測定した結果である。測定帯域は、0〜10GHzである。図6において、矢印で示した領域が電磁波エネルギーのバンドギャップ帯域BGであり、このバンドギャップ帯域BGにおいては、進行電磁波が存在し得ない状態となっている。即ち、本発明の実施の形態5によれば、2層プリント回路基板の電源供給系を構成する誘電体層33を図4及び図5に示すように構成することにより、バンドギャップ帯域BGでは、図9に示すような電磁結合による異種回路間電磁干渉及びEMIが抑制される。この結果、プリント回路基板上に搭載された回路、特に、RF回路の誤動作及び低性能化を予防することができる。これにより、このようなプリント回路基板を備えた電子機器におけるEMI対策に要する期間及びコストを削減することが可能となる。 FIG. 6 shows the result of measuring the S21 amplitude component using a network analyzer with SMA connectors attached to the approximate center of each of the two sides of the opposing printed circuit board. The measurement band is 0 to 10 GHz. In FIG. 6, a region indicated by an arrow is a band gap band BG of electromagnetic energy, and in this band gap band BG, a traveling electromagnetic wave cannot exist. That is, according to the fifth embodiment of the present invention, by configuring the dielectric layer 33 constituting the power supply system of the two-layer printed circuit board as shown in FIGS. 4 and 5, in the band gap band BG, Electromagnetic interference and EMI between different circuits due to electromagnetic coupling as shown in FIG. 9 are suppressed. As a result, it is possible to prevent malfunctions and low performance of circuits mounted on a printed circuit board, particularly RF circuits. As a result, it is possible to reduce the time and cost required for EMI countermeasures in an electronic device equipped with such a printed circuit board.
実施の形態6.
上述した実施の形態5では、誘電体層33には、周期的に、例えば、縦及び横ともに約1cmを有する直方体状を呈した貫通孔35が機械的な切削加工により穿設される例を示したが、本発明はこれに限定するものではない。例えば、貫通孔35は、円柱状又は三角柱状等の多角柱状を呈していても良い。
In the above-described fifth embodiment, the dielectric layer 33 is periodically formed with, for example, a through hole 35 having a rectangular parallelepiped shape having about 1 cm in length and width by mechanical cutting. Although shown, the present invention is not limited to this. For example, the through hole 35 may have a polygonal column shape such as a columnar shape or a triangular column shape.
実施の形態7.
上述した実施の形態5及び6では、誘電体層33は、酸化アルミニウム(アルミナ)(Al2O3)により構成される例を示したが、本発明はこれに限定するものではない。例えば、誘電体層33は、酸化アルミニウム(アルミナ)(Al2O3)に換えて、チタン酸バリウム(BaTiO3)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)等のさらに高い比誘電率を有する誘電物質としても良い。この場合、貫通孔35の形状、サイズあるいは間隔も上述した実施の形態5で示したものに限定されない。
In the fifth and sixth embodiments described above, the dielectric layer 33, an example configured by aluminum oxide (alumina) (
誘電体層33の比誘電率と貫通孔35、即ち、比誘電率が1である空気の比誘電率との差、貫通孔の形状、サイズあるいは間隔に基づいてバンドギャップ帯域BGの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びEMIの抑制を希望する周波数帯域を考慮しつつ、誘電体層33を構成する誘電物質の種類構成を選択することができる。 The position and band of the band gap band BG based on the difference between the relative dielectric constant of the dielectric layer 33 and the through hole 35, that is, the relative dielectric constant of air having a relative dielectric constant of 1, the shape, size, or interval of the through hole. Therefore, the designer can select the type configuration of the dielectric material constituting the dielectric layer 33 while considering the frequency band in which electromagnetic interference between different circuits due to electromagnetic coupling and suppression of EMI are desired. .
実施の形態8.
図7は、本発明の実施の形態8に係る2層プリント回路基板の概略構成を示す斜視図である。この例の2層プリント回路基板は、電源供給系としては、電源層41と、グランド層42と、誘電体層43とを有している。この2層プリント回路基板は、例えば、縦及び横ともに16cm、厚さ1.6mmを有する。
FIG. 7 is a perspective view showing a schematic configuration of a two-layer printed circuit board according to
電源層41及びグランド層42は、それぞれ平面導体であり、図示せぬ接着用樹脂を用いて誘電体層43が張り合わされている。電源層41には、周期的に(例えば、1cm置きに、)、例えば、縦及び横ともに約2cmを有する正方形状を呈した貫通孔44が機械的な切削加工により穿設されている。誘電体層43は、例えば、酸化アルミニウム(アルミナ)(Al2O3)からなる。
Each of the
以上説明した構成においても、上述した各実施の形態と同様に、GHz帯において電磁波エネルギーのバンドギャップ帯域BGが形成され、このバンドギャップ帯域BGにおいては、進行電磁波が存在し得ない状態となっている。即ち、本発明の実施の形態8によれば、2層プリント回路基板の電源供給系を構成する電源層41を図7に示すように構成することにより、バンドギャップ帯域BGでは、図9に示すような電磁結合による異種回路間電磁干渉及びEMIが抑制される。これにより、このようなプリント回路基板を備えた電子機器におけるEMI対策に要する期間及びコストを削減することが可能となる。
Even in the configuration described above, similarly to the above-described embodiments, the band gap band BG of electromagnetic wave energy is formed in the GHz band, and in this band gap band BG, no traveling electromagnetic wave can exist. Yes. That is, according to the eighth embodiment of the present invention, the
実施の形態9.
上述した実施の形態8では、電源層41は、周期的に、例えば、縦及び横ともに約2cmを有する正方向状を呈した貫通孔44が機械的な切削加工により穿設される例を示したが、本発明はこれに限定するものではない。例えば、貫通孔44は、長方形状、円形状又は三角形状等の多角形状を呈していても良い。また、電源層には何らの貫通孔も穿設せずに、グランド層に所定形状の貫通孔を所定周期で穿設しても良い。さらに、電源層及びグランド層の両方に所定形状の貫通孔を所定周期で穿設しても良い。この場合、電源層及びグランド層に穿設する貫通孔の形状及び周期は同一としても異ならせても良い。
In the eighth embodiment described above, the
実施の形態10.
上述した実施の形態8及び9では、誘電体層43は、酸化アルミニウム(アルミナ)(Al2O3)により構成される例を示したが、本発明はこれに限定するものではない。例えば、誘電体層43は、酸化アルミニウム(アルミナ)(Al2O3)に換えて、チタン酸バリウム(BaTiO3)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)等のさらに高い比誘電率を有する誘電物質としても良い。一方、誘電体層43は、酸化アルミニウム(アルミナ)(Al2O3)よりも低い比誘電率を有するガラスエポキシ樹脂(FR−4)等の誘電物質としても良い。この場合、貫通孔44の形状、サイズあるいは間隔も上述した実施の形態8で示したものに限定されない。
In the above-described eighth and ninth embodiments, the
誘電体層43の種類、貫通孔44の形状、サイズあるいは間隔に基づいてバンドギャップ帯域BGの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びEMIの抑制を希望する周波数帯域を考慮しつつ、誘電体層33を構成する誘電物質の種類構成を選択することができる。
Since the position and band of the band gap band BG are determined based on the type of the
以上、この実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
例えば、上述の各実施の形態では、本発明を2層プリント回路基板の電源供給系に適用する例を示したが、これに限定されず、本発明は、2層以上のプリント回路基板の電源供給系にも適用することができる。
また、上述の各実施の形態では、母材をフッ素樹脂又は空気とし、パッチを酸化アルミニウム(アルミナ)(Al2O3)等とする例を示したが、これに限定されず、母材の誘電物質とパッチの誘電物質とを交換しても良い。
また、上述の各実施の形態では、本発明をプリント回路基板の電源供給系に適用する例を示したが、これに限定されず、本発明は、半導体パッケージの電源供給系にも適用することができる。
また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。
The embodiment has been described in detail with reference to the drawings. However, the specific configuration is not limited to the embodiment, and there are design changes and the like without departing from the scope of the invention. Are also included in the present invention.
For example, in each of the embodiments described above, an example in which the present invention is applied to a power supply system for a two-layer printed circuit board has been described. However, the present invention is not limited to this, and the present invention is not limited to this. It can also be applied to the supply system.
In each of the above-described embodiments, an example in which the base material is fluororesin or air and the patch is aluminum oxide (alumina) (Al 2 O 3 ) or the like has been described. The dielectric material and the dielectric material of the patch may be exchanged.
Further, in each of the above-described embodiments, an example in which the present invention is applied to a power supply system of a printed circuit board has been shown. Can do.
In addition, each of the above-described embodiments can divert each other's technology as long as there is no particular contradiction or problem in its purpose and configuration.
21,31,41 電源層
22,32,42 グランド層
23,33,43 誘電体層
24 母材
25 パッチ
26,34 接着用樹脂
35,44 貫通孔
21, 31, 41
Claims (5)
具備する半導体パッケージであって、
前記プリント回路基板は、平面導体で構成された電源層及びグランド層と、前記電源層
と前記グランド層との間に設けられた誘電体層とを有し、
当該誘電体層は第1の誘電物質で構成され、前記誘電体層中には、前記第1の誘電物質
とは異なる比誘電率をもつ第2の誘電物質で構成されたパッチが、平面視において隣接す
る格子間の間隔が一定となるように格子状に周期的に配列されたことを特徴とする半導体
パッケージ。 A semiconductor package having a configuration in which a digital circuit and a radio frequency circuit are mounted on one main surface of a printed circuit board,
The printed circuit board includes a power supply layer and a ground layer made of a planar conductor, and a dielectric layer provided between the power supply layer and the ground layer,
The dielectric layer is made of a first dielectric material, and a patch made of a second dielectric material having a relative dielectric constant different from that of the first dielectric material is seen in a plan view in the dielectric layer. A semiconductor package characterized by being periodically arranged in a lattice shape so that the interval between adjacent lattices is constant.
る請求項1記載の半導体パッケージ。 2. The semiconductor package according to claim 1, wherein a difference in relative dielectric constant between the first dielectric material and the second dielectric material is 8 or more.
ム、チタン酸バリウム、ニオブ酸リチウム、タンタル酸リチウムのいずれかであることを
特徴とする請求項1又は2に記載の半導体パッケージ。 3. The first dielectric material and the second dielectric material are both fluororesin, air, aluminum oxide, barium titanate, lithium niobate, and lithium tantalate. The semiconductor package described in 1.
装置。 A semiconductor device comprising the semiconductor package according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005234843A JP4810925B2 (en) | 2005-08-12 | 2005-08-12 | Semiconductor package, semiconductor device and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005234843A JP4810925B2 (en) | 2005-08-12 | 2005-08-12 | Semiconductor package, semiconductor device and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007049096A JP2007049096A (en) | 2007-02-22 |
| JP4810925B2 true JP4810925B2 (en) | 2011-11-09 |
Family
ID=37851646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005234843A Expired - Fee Related JP4810925B2 (en) | 2005-08-12 | 2005-08-12 | Semiconductor package, semiconductor device and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4810925B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3710835B2 (en) * | 1994-07-15 | 2005-10-26 | 京セラケミカル株式会社 | Multilayer copper clad laminate with built-in capacitor and method for producing copper clad laminate |
| JPH10335178A (en) * | 1997-05-28 | 1998-12-18 | Kyocera Corp | Thin-film capacitors and substrates with built-in capacitors |
| JP4122610B2 (en) * | 1998-12-24 | 2008-07-23 | 株式会社村田製作所 | Ceramic circuit board |
| JP4494714B2 (en) * | 2002-12-27 | 2010-06-30 | 東北リコー株式会社 | Printed wiring board |
-
2005
- 2005-08-12 JP JP2005234843A patent/JP4810925B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007049096A (en) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215007B2 (en) | Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards | |
| US6441313B1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
| US8159413B2 (en) | Double-stacked EBG structure | |
| US9653767B2 (en) | Antenna and printed-circuit board using waveguide structure | |
| US8004369B2 (en) | Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity | |
| US20050104678A1 (en) | System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures | |
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| JPH03165058A (en) | Semiconductor device | |
| JP5761184B2 (en) | Wiring board and electronic device | |
| KR101308970B1 (en) | Multi layer PCB for suppressing the unwanted electromagnetic fields and noise | |
| US9929455B2 (en) | Electronic circuit | |
| CN103081576B (en) | Wiring substrate and electronic equipment | |
| KR20110068133A (en) | Broadband Microstrip Patch Antenna with Fault Grounding Plate | |
| WO2009145237A1 (en) | Filter, printed circuit board, and noise suppression method | |
| JP4810925B2 (en) | Semiconductor package, semiconductor device and electronic device | |
| Li et al. | Ultrawideband suppression of ground bounce noise in multilayer PCB using locally embedded planar electromagnetic band-gap structures | |
| KR102188294B1 (en) | Printed circuit board | |
| JP2023066962A (en) | antenna device | |
| KR20180017867A (en) | Split resonator and printed circuit board having the same | |
| KR20180027133A (en) | Electromagnetic bandgap structure and manufacturing method thereof | |
| JPH088499A (en) | Printed circuit board structure of distributed constant circuit | |
| WO2014136595A1 (en) | Structure, circuit board, and electronic device | |
| JP2001024334A (en) | Multilayer printed circuit board | |
| JP5082250B2 (en) | High frequency circuit board | |
| KR20120019634A (en) | Structure of electromagnetic band gap for suppressing wide band noises |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |