JP4812328B2 - Power circuit - Google Patents
Power circuit Download PDFInfo
- Publication number
- JP4812328B2 JP4812328B2 JP2005123148A JP2005123148A JP4812328B2 JP 4812328 B2 JP4812328 B2 JP 4812328B2 JP 2005123148 A JP2005123148 A JP 2005123148A JP 2005123148 A JP2005123148 A JP 2005123148A JP 4812328 B2 JP4812328 B2 JP 4812328B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- capacitor
- reference potential
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000007423 decrease Effects 0.000 description 8
- 238000009499 grossing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、電源回路に関し、特にたとえば、トランスを用いることなく負出力電圧を発生する、電源回路に関する。 The present invention relates to a power supply circuit, and more particularly to a power supply circuit that generates a negative output voltage without using a transformer, for example.
従来この種の回路の一例が、特許文献１に開示されている。この従来技術は、スイッチング回路およびチャージポンプ回路によって負出力電圧を発生する。負出力電圧は、両回路に付随して設けられた定電流源，ツェナーダイオードおよびオペアンプによって安定化される。
しかし、従来技術では、定電流源，ツェナーダイオードおよびオペアンプを用いて負出力電圧を安定化するので、製造コストが高くなる。 However, in the conventional technique, the negative output voltage is stabilized using a constant current source, a Zener diode, and an operational amplifier, so that the manufacturing cost increases.
それゆえに、この発明の主たる目的は、安定した負出力電圧が得られる、かつ製造コストがより低い、電源回路を提供することである。 Therefore, a main object of the present invention is to provide a power supply circuit which can obtain a stable negative output voltage and has a lower manufacturing cost.
請求項１の発明に従う電源回路は、基準電位と基準電位よりも高い特定電位との間で交互に変化する電圧が一方端に印加される第１コンデンサ(C3)、第１コンデンサの他方端に接続されるアノードを有する第１ダイオード(D3)、第１ダイオードのカソードと基準電位を有する基準電位面との間に介挿される第２コンデンサ(C4)、第１ダイオードのアノードに接続されるカソードを有する第２ダイオード(D2)、第２ダイオードのアノードと基準電位面との間に介挿される第３コンデンサ(C2)、第２ダイオードのアノードに接続される第１出力端子(T3)、第１ダイオードのカソードと基準電位面との間に介挿され、第１出力端子に印加される電位の上昇に伴って導通量が増大する第１トランジスタ(TR2)、特定電位が印加される第２出力端子(T2)、第２出力端子(T2)と第１トランジスタ(TR2)のベースとの間に介挿される第１抵抗(R1)、第１出力端子(T2)と第１トランジスタ(TR2)のベースとの間に介挿される第２抵抗(R2)、および、第２出力端子(T2)と基準電位面との間に介挿される第２トランジスタ(TR1)を備える。 The power supply circuit according to the first aspect of the present invention includes a first capacitor (C3) to which a voltage alternately changing between a reference potential and a specific potential higher than the reference potential is applied to one end, and the other end of the first capacitor. A first diode (D3) having an anode connected thereto, a second capacitor (C4) interposed between a cathode of the first diode and a reference potential surface having a reference potential, and a cathode connected to the anode of the first diode A second diode (D2) having a third capacitor (C2) interposed between the anode of the second diode and the reference potential plane, a first output terminal (T3) connected to the anode of the second diode, interposed between a cathode and a reference potential plane of the first diode, the first transistor motor conduction amount with a rise in potential applied to the first output terminal is increased (TR2), a specific potential is applied 2 output terminals (T2), 2nd output terminal The first resistor (R1) interposed between (T2) and the base of the first transistor (TR2), and the first resistor (R1) interposed between the first output terminal (T2) and the base of the first transistor (TR2). 2 resistors (R2) and a second transistor (TR1) interposed between the second output terminal (T2) and the reference potential surface.
基準電位と基準電位よりも高い特定電位との間で交互に変化する電圧は、第１コンデンサの一方端に印加される。第１ダイオードのアノードはかかる第１コンデンサの他方端に接続され、第１ダイオードのカソードは第２コンデンサを介して基準電位を有する基準電位面に接続される。第１ダイオードのアノードはまた、第２ダイオードのカソードに接続される。第２ダイオードのアノードは、第３コンデンサを介して基準電位面と接続される。第１出力端子は、第２ダイオードのアノードに接続される。トランジスタは第１ダイオードのカソードと基準電位面との間に介挿され、トランジスタの導通量は第１出力端子に印加される電位の上昇に従って増大する。 A voltage that alternately changes between the reference potential and a specific potential higher than the reference potential is applied to one end of the first capacitor. The anode of the first diode is connected to the other end of the first capacitor, and the cathode of the first diode is connected to a reference potential surface having a reference potential via the second capacitor. The anode of the first diode is also connected to the cathode of the second diode. The anode of the second diode is connected to the reference potential plane through a third capacitor. The first output terminal is connected to the anode of the second diode. The transistor is interposed between the cathode of the first diode and the reference potential plane, and the amount of conduction of the transistor increases as the potential applied to the first output terminal increases.
第１コンデンサおよび第３コンデンサならびに第１ダイオードおよび第２ダイオードは、チャージポンプ回路を形成する。したがって、特定電位を“Ｖ１”と定義し、第１ダイオードおよび第２ダイオードの各々の端子電圧を“Ｖｄ”と定義し、第２コンデンサの端子電圧を“Ｖｃ４”と定義し、そして第１出力端子に印加される電位を“Ｖ２”と定義すると、Ｖ２＝−Ｖ１＋２Ｖｄ＋Ｖｃ４（＜０）の関係が成り立つ。 The first capacitor and the third capacitor, and the first diode and the second diode form a charge pump circuit. Therefore, the specific potential is defined as “V1”, the terminal voltages of the first diode and the second diode are defined as “Vd”, the terminal voltage of the second capacitor is defined as “Vc4”, and the first output When the potential applied to the terminal is defined as “V2”, the relationship V2 = −V1 + 2Vd + Vc4 (<0) is established.
第１出力端子に印加される電位Ｖ２が上昇すると、トランジスタの導通量が増大する。第２コンデンサに蓄積された電荷はトランジスタを経て基準電位面に流れ込み、これによって第２コンデンサの端子電圧Ｖｃ４が低下する。第１出力端子に印加される電位Ｖ２は、端子電圧Ｖｃ４の低下によって低下する。電位Ｖ２が低下すると、トランジスタの導通量が減少する。これによって、第２コンデンサの端子電圧Ｖｃ４が上昇し、負電位Ｖ２は上昇する。こうして、電位Ｖ２が安定する。 When the potential V2 applied to the first output terminal increases, the amount of conduction of the transistor increases. The electric charge accumulated in the second capacitor flows through the transistor to the reference potential surface, whereby the terminal voltage Vc4 of the second capacitor is lowered. The potential V2 applied to the first output terminal is lowered by the decrease in the terminal voltage Vc4. When the potential V2 decreases, the amount of conduction of the transistor decreases. As a result, the terminal voltage Vc4 of the second capacitor increases, and the negative potential V2 increases. Thus, the potential V2 is stabilized.
特定電位は第２出力端子に印加される。かかる第２出力端子とトランジスタのベースとの間に第１抵抗が介挿され、また第１出力端子とトランジスタのベースとの間には第２抵抗が介挿される。このため、第１抵抗および第２抵抗を適切に設定することで、所望の負出力電圧が得られる。 The specific potential is applied to the second output terminal. A first resistor is inserted between the second output terminal and the base of the transistor, and a second resistor is inserted between the first output terminal and the base of the transistor. Therefore, a desired negative output voltage can be obtained by appropriately setting the first resistor and the second resistor.
この発明によれば、安定した負出力電圧が得られる。トランジスタおよびコンデンサを用いて負出力電圧を安定化するので、定電流源，ツェナーダイオードおよびオペアンプを用いる場合と比べ、製造コストが低くなる。 According to the present invention, a stable negative output voltage can be obtained. Since the negative output voltage is stabilized using a transistor and a capacitor, the manufacturing cost is lower than when a constant current source, a Zener diode, and an operational amplifier are used.
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。 The above object, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
図１を参照して、この実施例の電源回路１０は、Ｎ型ＭＯＳ−ＦＥＴであるスイッチングトランジスタＴＲ１（以下“トランジスタＴＲ１”）を含む。トランジスタＴＲ１のソースは基準電位面と接続され、トランジスタＴＲ１のゲートはＰＷＭ制御回路２０を介してオペアンプＯＰ１の出力端と接続され、そしてトランジスタＴＲ１のドレインはインダクタンスＬ１を介して入力端子Ｔ１と接続される。
Referring to FIG. 1, a
トランジスタＴＲ１のドレインはまた、整流ダイオードＤ１のアノードと接続され、整流ダイオードＤ１のカソードは平滑コンデンサＣ１の一方端と接続され、そして平滑コンデンサＣ１の他方端は基準電位面に接続される。平滑コンデンサＣ１の一方端には、出力端子Ｔ２が接続される。 The drain of the transistor TR1 is also connected to the anode of the rectifier diode D1, the cathode of the rectifier diode D1 is connected to one end of the smoothing capacitor C1, and the other end of the smoothing capacitor C1 is connected to the reference potential plane. An output terminal T2 is connected to one end of the smoothing capacitor C1.
整流ダイオードＤ１のカソードはまた、分圧抵抗Ｒ３およびＲ４を介してトランジスタＴＲ１のソースおよび基準電位面の各々に接続される。抵抗Ｒ３と抵抗Ｒ４との接続点はオペアンプＯＰ１の反転入力端（−）と接続され、オペアンプＯＰ１の非反転入力端（＋）は直流電源Ｅの正極と接続され、そして直流電源Ｅの負極はトランジスタＴＲ１のソースおよび基準電位面の各々と接続される。 The cathode of rectifier diode D1 is also connected to each of the source of transistor TR1 and the reference potential plane via voltage dividing resistors R3 and R4. The connection point between the resistor R3 and the resistor R4 is connected to the inverting input terminal (−) of the operational amplifier OP1, the non-inverting input terminal (+) of the operational amplifier OP1 is connected to the positive electrode of the DC power supply E, and the negative electrode of the DC power supply E is The transistor TR1 is connected to the source and the reference potential plane.
整流ダイオードＤ１のアノードはまた、コンデンサＣ３の一方端と接続される。コンデンサＣ３の他方端は、ダイオードＤ２のカソードおよびダイオードＤ３のアノードの各々と接続される。ダイオードＤ３のカソードは、コンデンサＣ４の一方端およびトランジスタＴＲ２のコレクタの各々と接続される。コンデンサＣ４の他方端は、トランジスタＴＲ２のエミッタおよび基準電位面の各々と接続される。 The anode of the rectifier diode D1 is also connected to one end of the capacitor C3. The other end of capacitor C3 is connected to each of the cathode of diode D2 and the anode of diode D3. The cathode of diode D3 is connected to one end of capacitor C4 and each of the collector of transistor TR2. The other end of capacitor C4 is connected to each of the emitter of transistor TR2 and the reference potential plane.
ダイオードＤ２のアノードは、コンデンサＣ２の一方端および出力端子Ｔ３の各々と接続される。コンデンサＣ２の他方端は、コンデンサＣ１の他方端と接続される。コンデンサＣ２の一方端はまた、分圧抵抗Ｒ１およびＲ２を介して整流ダイオードＤ１のカソードと接続される。トランジスタＴＲ２のベースには、抵抗Ｒ１と抵抗Ｒ２との接続点が接続される。 The anode of diode D2 is connected to one end of capacitor C2 and each of output terminal T3. The other end of the capacitor C2 is connected to the other end of the capacitor C1. One end of the capacitor C2 is also connected to the cathode of the rectifier diode D1 via the voltage dividing resistors R1 and R2. A connection point between the resistor R1 and the resistor R2 is connected to the base of the transistor TR2.
以上のように構成された電源回路１０において、インダクタンスＬ１，トランジスタＴＲ１，整流ダイオードＤ１，平滑コンデンサＣ１，分圧抵抗Ｒ３およびＲ４，直流電源Ｅ，オペアンプＯＰ１およびＰＷＭ制御回路２０は、スイッチング回路を形成する。
In the
したがって、入力端子Ｔ１に電源電圧Ｖｃｃを印加すると、出力端子Ｔ２には、一定かつ正の電圧Ｖ１（＝Ｅ×（Ｒ３＋Ｒ４）／Ｒ４）が発生する。 Therefore, when the power supply voltage Vcc is applied to the input terminal T1, a constant and positive voltage V1 (= E × (R3 + R4) / R4) is generated at the output terminal T2.
また、インダクタンスＬ１とトランジスタＴＲ１のドレインとの接続点Ａの電位は、トランジスタＴＲ１がオンのとき“０”を示し、トランジスタＴＲ１がオフのとき“Ｖ１”を示す。このため、コンデンサＣ２およびＣ３ならびにダイオードＤ２およびＤ３はチャージポンプ回路として機能し、出力端子Ｔ３には負の電圧Ｖ２が発生する。 The potential at the connection point A between the inductance L1 and the drain of the transistor TR1 indicates “0” when the transistor TR1 is on, and indicates “V1” when the transistor TR1 is off. Therefore, the capacitors C2 and C3 and the diodes D2 and D3 function as a charge pump circuit, and a negative voltage V2 is generated at the output terminal T3.
かかる負出力電圧Ｖ２と、前述の正出力電圧Ｖ１と、コンデンサＣ４の端子電圧Ｖｃ４と、ダイオードＤ２およびＤ３の各々の端子電圧Ｖｄとの間には、関係式“Ｖ２＝−Ｖ１＋２Ｖｄ＋Ｖｃ４”が成立する。 The relational expression “V2 = −V1 + 2Vd + Vc4” is established among the negative output voltage V2, the positive output voltage V1 described above, the terminal voltage Vc4 of the capacitor C4, and the terminal voltages Vd of the diodes D2 and D3. .
出力端子Ｔ３の電位Ｖ２が上昇すると、トランジスタＴＲ２のべース電位Ｖｂｅも上昇し、その結果トランジスタＴＲ２の導通量は増大する。コンデンサＣ４に蓄積された電荷はトランジスタＴＲ２を経て基準電位面に流れ込み、これによってコンデンサＣ４の端子電圧Ｖｃ４が低下する。出力端子Ｔ３の電位Ｖ２は、上記の関係式からわかるように、端子電圧Ｖｃ４の低下によって低下する。 When the potential V2 of the output terminal T3 increases, the base potential Vbe of the transistor TR2 also increases, and as a result, the conduction amount of the transistor TR2 increases. The electric charge accumulated in the capacitor C4 flows into the reference potential surface through the transistor TR2, and thereby the terminal voltage Vc4 of the capacitor C4 decreases. As can be seen from the above relational expression, the potential V2 of the output terminal T3 decreases as the terminal voltage Vc4 decreases.
電位Ｖ２が低下すると、トランジスタＴＲ２の導通量は減少する。これによってコンデンサＣ４の端子電圧Ｖｃ４が上昇し、電位Ｖ２も上昇する。こうして、電位Ｖ２が安定する。 When the potential V2 decreases, the conduction amount of the transistor TR2 decreases. As a result, the terminal voltage Vc4 of the capacitor C4 increases and the potential V2 also increases. Thus, the potential V2 is stabilized.
電源回路１０の負出力特性すなわち出力端子Ｔ３における電圧−電流曲線を図２に示す。図２からわかるように、電源回路１０では、トランスを用いた従来回路と比べ、負出力電圧の変動が小さく抑えられる。
FIG. 2 shows the negative output characteristics of the
また、トランジスタＴＲ２のベース電圧Ｖｂｅは、分圧抵抗Ｒ１およびＲ２の接続点の電位（Ｒ２×Ｖ１＋Ｒ１×Ｖ２）／（Ｒ１＋Ｒ２）と等しい。このため、所定のベース電圧Ｖｂｅに対して分圧抵抗Ｒ１およびＲ２を適切に設定すれば、所望の負出力電圧が得られる。 The base voltage Vbe of the transistor TR2 is equal to the potential (R2 × V1 + R1 × V2) / (R1 + R2) at the connection point of the voltage dividing resistors R1 and R2. Therefore, a desired negative output voltage can be obtained by appropriately setting the voltage dividing resistors R1 and R2 with respect to the predetermined base voltage Vbe.
この実施例によれば、安定した負出力電圧が得られる。トランジスタＴＲ２およびコンデンサＣ４を用いて負出力電圧を安定化するので、定電流源，ツェナーダイオードおよびオペアンプを用いる場合と比べ、製造コストが低くなる。 According to this embodiment, a stable negative output voltage can be obtained. Since the negative output voltage is stabilized by using the transistor TR2 and the capacitor C4, the manufacturing cost is lower than in the case of using a constant current source, a Zener diode, and an operational amplifier.
１０…電源回路
１２…スイッチング回路
１４…チャージポンプ回路
Ｄ１〜Ｄ３…ダイオード
Ｃ１〜Ｃ４…コンデンサ
Ｒ１〜Ｒ４…抵抗
Ｔ１…入力端子
Ｔ２，Ｔ３…出力端子
ＴＲ１，ＴＲ２…トランジスタ
DESCRIPTION OF
Claims (1)
前記第１コンデンサの他方端に接続されるアノードを有する第１ダイオード、
前記第１ダイオードのカソードと前記基準電位を有する基準電位面との間に介挿される第２コンデンサ、
前記第１ダイオードのアノードに接続されるカソードを有する第２ダイオード、
前記第２ダイオードのアノードと前記基準電位面との間に介挿される第３コンデンサ、
前記第２ダイオードのアノードに接続される第１出力端子、
前記第１ダイオードのカソードと前記基準電位面との間に介挿され、前記第１出力端子に印加される電位の上昇に伴って導通量が増大する第１トランジスタ、
前記特定電位が印加される第２出力端子、
前記第２出力端子と前記第１トランジスタのベースとの間に介挿される第１抵抗、
前記第１出力端子と前記第１トランジスタのベースとの間に介挿される第２抵抗、および、
前記第２出力端子と前記基準電位面との間に介挿される第２トランジスタを備える電源回路。 A first capacitor to which a voltage alternately changing between a reference potential and a specific potential higher than the reference potential is applied to one end;
A first diode having an anode connected to the other end of the first capacitor;
A second capacitor interposed between a cathode of the first diode and a reference potential surface having the reference potential;
A second diode having a cathode connected to the anode of the first diode;
A third capacitor interposed between the anode of the second diode and the reference potential plane;
A first output terminal connected to the anode of the second diode ;
Before SL interposed between the cathode and the reference potential plane of the first diode, a first transistor conduction amount with a rise in potential applied to the first output terminal is increased,
A second output terminal to which the specific potential is applied;
A first resistor interposed between the second output terminal and a base of the first transistor;
A second resistor interposed between the first output terminal and the base of the first transistor; and
A power supply circuit comprising a second transistor interposed between the second output terminal and the reference potential plane.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005123148A JP4812328B2 (en) | 2005-04-21 | 2005-04-21 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005123148A JP4812328B2 (en) | 2005-04-21 | 2005-04-21 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006304493A JP2006304493A (en) | 2006-11-02 |
| JP4812328B2 true JP4812328B2 (en) | 2011-11-09 |
Family
ID=37472136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005123148A Expired - Fee Related JP4812328B2 (en) | 2005-04-21 | 2005-04-21 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4812328B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219725A (en) * | 1992-02-05 | 1993-08-27 | Nec Corp | Switching power supply |
| KR0139662B1 (en) * | 1995-04-27 | 1998-08-17 | 김광호 | Power balance circuit |
-
2005
- 2005-04-21 JP JP2005123148A patent/JP4812328B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006304493A (en) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5513778B2 (en) | Switching power supply circuit | |
| JP4781744B2 (en) | POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME | |
| JP4791132B2 (en) | Boost circuit, constant voltage circuit using boost circuit, and constant current circuit using boost circuit | |
| CN100505506C (en) | Power supplies for positive and negative output voltages | |
| JP2020173702A (en) | Power supply circuit, power supply apparatus, and vehicle | |
| JP2006320042A (en) | Boost converter | |
| JP2008206226A (en) | Detection circuit and power supply system | |
| CN114895743A (en) | Low starting current circuit for dynamic bias current LDO | |
| JP2011030391A (en) | Power supply unit | |
| CN1770611B (en) | Linear regulated power supply circuit | |
| CN105322789B (en) | Adjuster circuit | |
| JP2019134520A (en) | Negative voltage generation circuit and power conversion device using the same | |
| JP4812328B2 (en) | Power circuit | |
| CN115441736B (en) | Inductor current multiplexing detection circuit for DC-DC converter, and DC-DC converter | |
| CN218829624U (en) | Direct current-to-direct current power supply circuit based on NCP1207 power supply chip | |
| JP5594526B2 (en) | Switching power supply circuit | |
| CN111313730A (en) | A MOS tube rectifier circuit | |
| CN211506286U (en) | Auxiliary power supply circuit with wide input voltage range | |
| JP2004519190A (en) | Switching power supply | |
| JP2003061352A (en) | Dc-dc converter | |
| JP2008086165A (en) | Power supply | |
| JP6487743B2 (en) | Switching power supply | |
| CN113433996B (en) | Auxiliary power supply circuit with wide input voltage range | |
| JP5333506B2 (en) | Power circuit | |
| JP5789427B2 (en) | Drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |