JP4813755B2 - 有機反射防止膜をプラズマエッチングする方法 - Google Patents
有機反射防止膜をプラズマエッチングする方法 Download PDFInfo
- Publication number
- JP4813755B2 JP4813755B2 JP2002578550A JP2002578550A JP4813755B2 JP 4813755 B2 JP4813755 B2 JP 4813755B2 JP 2002578550 A JP2002578550 A JP 2002578550A JP 2002578550 A JP2002578550 A JP 2002578550A JP 4813755 B2 JP4813755 B2 JP 4813755B2
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- etching
- plasma
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00595—Control etch selectivity
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/086—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving buried masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0402—Apparatus for fluid treatment
- H10P72/0418—Apparatus for fluid treatment for etching
- H10P72/0421—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、集積回路の製造において有機反射防止膜をプラズマエッチングするための改善された方法に関する。
集積回路の製造において共通して要求されるのは、誘電体材料にコンタクト及びビア等の開口部をエッチングすることである。この誘電体材料は、FSG(fluorinated silicon oxide)、SiO2(silicon dioxide)等のアンドープシリコン酸化物(undoped silicon oxide)、BPSG(boron phosphate silicate glass)及びPSG(phosphate silicate glass)等のケイ酸塩ガラス(silicate glass)、ドープされた熱成長シリコン酸化物(thermally grown silicon oxide)及びドープされていない熱成長シリコン酸化物、ドープされたTEOSが堆積されたシリコン酸化物又はドープされていないTEOSが堆積されたシリコン酸化物等を含む。誘電体は、多結晶シリコン等の導電層又は半導体層、アルミニウム(aluminum)、銅(copper)、チタニウム(titanium)、タングステン(tungsten)、モリブデン(molybdenum)又はこれらの合金等の金属、窒化チタン(titanium nitride)等の窒化物、チタンシリサイド(titanium silicide)、コバルトシリサイド(cobalt silicide)、タングステンシリサイド(tungsten silicide)、モリデンシリサイド(molybdenum silicide)等の金属シリサイド(metal silicides)の上に重なって配置されうる。
本発明は、下層に対して選択性を有する有機反射防止膜をエッチングする方法を提供するものであって、プラズマエッチング反応室で、下層の上に有機反射防止膜を有する半導体基板を支持する工程と、硫黄を含有するガスとキャリアガスとを含み、O2を含まないエッチングガスにエネルギを与えてプラズマ状態にし、前記有機反射防止膜に開口部をエッチングする工程と、を含む。
本発明は、半導体製造プロセスを提供するものである。この半導体製造プロセスでは、上層(overlying)のフォトレジストによって定められるクリティカルディメンジョン(CD;critical dimensions)を維持する一方で、薄い有機反射防止膜(BARC)に開口部がプラズマエッチングされうる。有機反射防止膜は、約200nm又はそれ以下の所望の厚さを有する炭化水素膜(hydrocarbon film)である。有機反射防止膜は、フォトリソグラフィプロセスで、より優れた制御を行うために用いられる。このフォトリソグラフィプロセスでは、ビア、コンタクト又はトレンチ等の開口部のパターンが、フォトレジストに形成される。従来、O2を用いてBARCをエッチングすることが一般的であった。しかしながら、O2を用いてプラズマエッチングする間、分子酸素(molecular oxygen)が酸素原子(oxygen atoms)に解離(dissociate)する。この酸素原子(oxygen atoms)は、上層のフォトレジストを横方向にエッチングし、クリティカルディメンジョンを変化させる。本発明によれば、O2を含まないが(O2-free)硫黄を含有するエッチングガスを用いることによって、フォトレジストの横方向エッチングが最小化されうる。
Claims (17)
- 下層に対して選択性を有する有機反射防止膜をエッチングする方法であって、
プラズマエッチング反応室内で、下層の上に有機反射防止膜を有する半導体基板を支持する工程と、
SO2とHBrとキャリアガスとを含みO2 分子を含まないエッチングガスに、エネルギを与えてプラズマ状態にし、前記有機反射防止膜に開口部をエッチングする工程と、
を含み、
前記有機反射防止膜は、その上にパターニングされたフォトレジストを有するポリマー膜であり、前記エッチングガスは、前記フォトレジストの横方向のエッチング速度を最小化して前記フォトレジストによって定められるクリティカルディメンジョンを維持することを特徴とする方法。 - 前記開口部には、デュアルダマシンのビア、コンタクト及びトレンチの少なくとも1つ又は自己整合されたコンタクト若しくは自己整合されたトレンチ構造が形成されるか、又は、前記開口部には、ゲート電極の導電体ラインが形成されることを特徴とする請求項1に記載の方法。
- 前記プラズマエッチング反応室は、ECRプラズマ反応室、誘導結合プラズマ反応室、容量結合プラズマ反応室、ヘリコンプラズマ反応室又はマグネトロンプラズマ反応室を含むことを特徴とする請求項1に記載の方法。
- 前記プラズマエッチング反応室は高密度誘導結合プラズマ反応室を含み、該高密度誘導結合プラズマ反応室では、平面アンテナが誘電体部材を通して該反応室にRFエネルギを誘導結合することを特徴とする請求項1に記載の方法。
- 前記キャリアガスはHe又はArであることを特徴とする請求項1に記載の方法。
- 前記プラズマエッチング反応室内の圧力は50mTorr以下であり、かつ、前記基板を支持する基板支持体の温度は−20℃〜+80℃であることを特徴とする請求項1に記載の方法。
- 前記プラズマエッチング反応室は、アンテナとパワーが与えられる下部電極とを有する誘導結合プラズマ反応室であり、該アンテナは200〜1000ワットのRFエネルギが供給され、該下部電極は50〜200ワットのRFエネルギが供給されることを特徴とする請求項1に記載の方法。
- 前記SO2は、5〜200sccmの流量で前記プラズマエッチング反応室に供給されることを特徴とする請求項1に記載の方法。
- 前記キャリアガスは、5〜150sccmの流量で前記プラズマエッチング反応室に供給されるHe又はArガスを含むことを特徴とする請求項8に記載の方法。
- 前記エッチングガスは、0〜150sccmの流量で前記プラズマエッチング反応室に供給されるHBrを含むことを特徴とする請求項9に記載の方法。
- SO2、HBr及びHeの前記流量は、SO2が5〜200sccm、HBrが10〜50sccm並びにHeが50〜150sccmであることを特徴とする請求項10に記載の方法。
- 前記有機反射防止膜中の前記開口部は、ドープされた多結晶若しくは単結晶シリコン及びドープされていない多結晶若しくは単結晶シリコン、アルミニウム若しくはその合金、銅若しくはその合金、チタニウム若しくはその合金、タングステン若しくはその合金、モリブデン若しくはその合金、窒化チタン、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、並びにモリブデンシリサイドで構成されるグループから選択される導電層若しくは半導体層の上に開いていることを特徴とする請求項1に記載の方法。
- 前記開口部は、0.25ミクロン又はそれより小さいサイズの開口部であることを特徴とする請求項1に記載の方法。
- 前記キャリアガスは、Ar,He,Ne、Kr、Xe又はこれらの混合物で構成されるグループから選択されることを特徴とする請求項1に記載の方法。
- 前記エッチング工程の間に、前記半導体基板にRFバイアスを加える工程を更に含むことを特徴とする請求項1に記載の方法。
- 前記エッチング工程の後に、前記開口部に金属を充填する工程を更に含むことを特徴とする請求項1に記載の方法。
- 前記エッチング工程は、ダマシン構造を製造する工程の一部として実行され、
該方法は、
前記有機反射防止膜の上層にマスク層としてフォトレジスト層を形成する工程と、
前記フォトレジスト層をパターニングしてビア又はコンタクトの位置に対応する複数の開口部を形成する工程と、
前記下層をエッチングして前記開口部の下に延びるビア又はコンタクトを形成する工程と、
を更に含むことを特徴とする請求項1に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/820,737 | 2001-03-30 | ||
| US09/820,737 US6617257B2 (en) | 2001-03-30 | 2001-03-30 | Method of plasma etching organic antireflective coating |
| PCT/US2002/006650 WO2002080234A2 (en) | 2001-03-30 | 2002-03-21 | Method of plasma etching organic antireflective coating |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010120922A Division JP2010219550A (ja) | 2001-03-30 | 2010-05-26 | 有機反射防止膜をプラズマエッチングする方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004528711A JP2004528711A (ja) | 2004-09-16 |
| JP4813755B2 true JP4813755B2 (ja) | 2011-11-09 |
Family
ID=25231592
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002578550A Expired - Fee Related JP4813755B2 (ja) | 2001-03-30 | 2002-03-21 | 有機反射防止膜をプラズマエッチングする方法 |
| JP2010120922A Pending JP2010219550A (ja) | 2001-03-30 | 2010-05-26 | 有機反射防止膜をプラズマエッチングする方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010120922A Pending JP2010219550A (ja) | 2001-03-30 | 2010-05-26 | 有機反射防止膜をプラズマエッチングする方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6617257B2 (ja) |
| EP (1) | EP1374288A2 (ja) |
| JP (2) | JP4813755B2 (ja) |
| KR (1) | KR100883291B1 (ja) |
| CN (1) | CN100358107C (ja) |
| AU (1) | AU2002248539A1 (ja) |
| TW (1) | TW546737B (ja) |
| WO (1) | WO2002080234A2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269666A1 (en) * | 2004-06-07 | 2005-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuses as programmable data storage |
| US20020003126A1 (en) * | 1999-04-13 | 2002-01-10 | Ajay Kumar | Method of etching silicon nitride |
| EP1190277B1 (en) | 1999-06-10 | 2009-10-07 | AlliedSignal Inc. | Semiconductor having spin-on-glass anti-reflective coatings for photolithography |
| US6824879B2 (en) | 1999-06-10 | 2004-11-30 | Honeywell International Inc. | Spin-on-glass anti-reflective coatings for photolithography |
| JP5038567B2 (ja) * | 2001-09-26 | 2012-10-03 | 東京エレクトロン株式会社 | エッチング方法 |
| KR20040075866A (ko) | 2001-11-15 | 2004-08-30 | 허니웰 인터내셔날 인코포레이티드 | 포토리소그래피용 스핀-온 무반사 코팅 |
| US6649532B1 (en) * | 2002-05-09 | 2003-11-18 | Applied Materials Inc. | Methods for etching an organic anti-reflective coating |
| US6846741B2 (en) * | 2002-07-24 | 2005-01-25 | International Business Machines Corporation | Sacrificial metal spacer damascene process |
| JP4034164B2 (ja) | 2002-10-28 | 2008-01-16 | 富士通株式会社 | 微細パターンの作製方法及び半導体装置の製造方法 |
| US7344991B2 (en) * | 2002-12-23 | 2008-03-18 | Tokyo Electron Limited | Method and apparatus for multilayer photoresist dry development |
| JP4594235B2 (ja) * | 2002-12-23 | 2010-12-08 | 東京エレクトロン株式会社 | Arc層をエッチングする方法 |
| US6780782B1 (en) * | 2003-02-04 | 2004-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates |
| US6900123B2 (en) * | 2003-03-20 | 2005-05-31 | Texas Instruments Incorporated | BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control |
| US8048325B2 (en) * | 2003-03-31 | 2011-11-01 | Tokyo Electron Limited | Method and apparatus for multilayer photoresist dry development |
| US6916697B2 (en) * | 2003-10-08 | 2005-07-12 | Lam Research Corporation | Etch back process using nitrous oxide |
| US7202177B2 (en) * | 2003-10-08 | 2007-04-10 | Lam Research Corporation | Nitrous oxide stripping process for organosilicate glass |
| US8053159B2 (en) | 2003-11-18 | 2011-11-08 | Honeywell International Inc. | Antireflective coatings for via fill and photolithography applications and methods of preparation thereof |
| US7517801B1 (en) * | 2003-12-23 | 2009-04-14 | Lam Research Corporation | Method for selectivity control in a plasma processing system |
| US6884715B1 (en) | 2004-06-04 | 2005-04-26 | International Business Machines Corporation | Method for forming a self-aligned contact with a silicide or damascene conductor and the structure formed thereby |
| US20050285222A1 (en) | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
| US8222155B2 (en) * | 2004-06-29 | 2012-07-17 | Lam Research Corporation | Selectivity control in a plasma processing system |
| US7192863B2 (en) * | 2004-07-30 | 2007-03-20 | Texas Instruments Incorporated | Method of eliminating etch ridges in a dual damascene process |
| US7361588B2 (en) * | 2005-04-04 | 2008-04-22 | Advanced Micro Devices, Inc. | Etch process for CD reduction of arc material |
| US7358182B2 (en) * | 2005-12-22 | 2008-04-15 | International Business Machines Corporation | Method of forming an interconnect structure |
| US20070238304A1 (en) * | 2006-04-11 | 2007-10-11 | Jui-Hung Wu | Method of etching passivation layer |
| US8367303B2 (en) * | 2006-07-14 | 2013-02-05 | Micron Technology, Inc. | Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control |
| DE102006044591A1 (de) * | 2006-09-19 | 2008-04-03 | Carl Zeiss Smt Ag | Optische Anordnung, insbesondere Projektionsbelichtungsanlage für die EUV-Lithographie, sowie reflektives optisches Element mit verminderter Kontamination |
| US8642246B2 (en) | 2007-02-26 | 2014-02-04 | Honeywell International Inc. | Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof |
| US20090042399A1 (en) * | 2007-08-08 | 2009-02-12 | Brian Ashley Smith | Method for Dry Develop of Trilayer Photoresist Patterns |
| JP4614995B2 (ja) * | 2007-08-23 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR20090069122A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| US20100051577A1 (en) * | 2008-09-03 | 2010-03-04 | Micron Technology, Inc. | Copper layer processing |
| JP2010283095A (ja) * | 2009-06-04 | 2010-12-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| JP5466889B2 (ja) * | 2009-06-18 | 2014-04-09 | 東京エレクトロン株式会社 | 多層配線の形成方法 |
| US8093153B2 (en) * | 2009-12-18 | 2012-01-10 | United Microelectronics Corporation | Method of etching oxide layer and nitride layer |
| JP5685762B2 (ja) * | 2011-03-07 | 2015-03-18 | みずほ情報総研株式会社 | プラズマ加工形状シミュレーション装置及びプログラム |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| US8999838B2 (en) * | 2011-08-31 | 2015-04-07 | Macronix International Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| CN102372250B (zh) * | 2011-11-15 | 2015-02-18 | 苏州含光微纳科技有限公司 | 一种刻蚀金属钨材料的方法 |
| US9105587B2 (en) | 2012-11-08 | 2015-08-11 | Micron Technology, Inc. | Methods of forming semiconductor structures with sulfur dioxide etch chemistries |
| KR20150090495A (ko) * | 2014-01-29 | 2015-08-06 | 세메스 주식회사 | 기판처리장치 및 방법 |
| KR102377531B1 (ko) | 2015-01-23 | 2022-03-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP6803842B2 (ja) | 2015-04-13 | 2020-12-23 | ハネウェル・インターナショナル・インコーポレーテッドHoneywell International Inc. | オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング |
| CN106535461B (zh) * | 2016-11-11 | 2018-03-16 | 合肥中科离子医学技术装备有限公司 | 医用超导回旋加速器谐振腔电容调谐装置及方法 |
| US10157773B1 (en) * | 2017-11-28 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure having layer with re-entrant profile and method of forming the same |
| WO2020140202A1 (en) * | 2019-01-02 | 2020-07-09 | Yangtze Memory Technologies Co., Ltd. | Method for forming dual damascene interconnect structure |
| CN110137073A (zh) * | 2019-05-14 | 2019-08-16 | 中国科学院微电子研究所 | 一种各向异性刻蚀图形化聚酰亚胺层的方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013400A (en) | 1990-01-30 | 1991-05-07 | General Signal Corporation | Dry etch process for forming champagne profiles, and dry etch apparatus |
| US5021121A (en) | 1990-02-16 | 1991-06-04 | Applied Materials, Inc. | Process for RIE etching silicon dioxide |
| US5013398A (en) | 1990-05-29 | 1991-05-07 | Micron Technology, Inc. | Anisotropic etch method for a sandwich structure |
| US5022958A (en) | 1990-06-27 | 1991-06-11 | At&T Bell Laboratories | Method of etching for integrated circuits with planarized dielectric |
| FR2673763A1 (fr) | 1991-03-06 | 1992-09-11 | Centre Nat Rech Scient | Procede de gravure anisotrope des polymeres par plasma. |
| EP0525942A2 (en) * | 1991-05-31 | 1993-02-03 | AT&T Corp. | Integrated circuit fabrication process using a bilayer resist |
| US5269879A (en) | 1991-10-16 | 1993-12-14 | Lam Research Corporation | Method of etching vias without sputtering of underlying electrically conductive layer |
| US5529657A (en) | 1993-10-04 | 1996-06-25 | Tokyo Electron Limited | Plasma processing apparatus |
| TW320749B (ja) * | 1994-09-22 | 1997-11-21 | Tokyo Electron Co Ltd | |
| JP3778299B2 (ja) | 1995-02-07 | 2006-05-24 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US5626716A (en) | 1995-09-29 | 1997-05-06 | Lam Research Corporation | Plasma etching of semiconductors |
| US5910453A (en) | 1996-01-16 | 1999-06-08 | Advanced Micro Devices, Inc. | Deep UV anti-reflection coating etch |
| US5827437A (en) * | 1996-05-17 | 1998-10-27 | Lam Research Corporation | Multi-step metallization etch |
| JP3511802B2 (ja) | 1996-05-27 | 2004-03-29 | ソニー株式会社 | 金属配線の形成方法 |
| US5820723A (en) | 1996-06-05 | 1998-10-13 | Lam Research Corporation | Universal vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support |
| US5773199A (en) | 1996-09-09 | 1998-06-30 | Vanguard International Semiconductor Corporation | Method for controlling linewidth by etching bottom anti-reflective coating |
| KR100209698B1 (ko) | 1996-10-11 | 1999-07-15 | 구본준 | 유기 반사방지막 식각방법 |
| JPH10189543A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | コンタクトホールの形成方法 |
| KR100232187B1 (ko) | 1996-12-27 | 1999-12-01 | 김영환 | 반사방지막 식각방법 |
| US6187688B1 (en) | 1997-01-21 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Pattern formation method |
| JPH10209118A (ja) * | 1997-01-28 | 1998-08-07 | Sony Corp | アッシング方法 |
| JPH10242127A (ja) | 1997-02-26 | 1998-09-11 | Sony Corp | 有機系反射防止膜のプラズマエッチング方法 |
| US5780338A (en) | 1997-04-11 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits |
| US6090304A (en) | 1997-08-28 | 2000-07-18 | Lam Research Corporation | Methods for selective plasma etch |
| EP0911697A3 (en) | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
| JP2991177B2 (ja) * | 1997-12-15 | 1999-12-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6391786B1 (en) | 1997-12-31 | 2002-05-21 | Lam Research Corporation | Etching process for organic anti-reflective coating |
| US6040248A (en) | 1998-06-24 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | Chemistry for etching organic low-k materials |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| US6127089A (en) | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6090722A (en) | 1999-01-06 | 2000-07-18 | International Business Machines Corporation | Process for fabricating a semiconductor structure having a self-aligned spacer |
| JP2000353305A (ja) * | 1999-06-11 | 2000-12-19 | Sumitomo Metal Ind Ltd | 有機膜エッチング方法、磁気ヘッドの製造方法及び磁気ヘッド |
| US6358842B1 (en) * | 2000-08-07 | 2002-03-19 | Chartered Semiconductor Manufacturing Ltd. | Method to form damascene interconnects with sidewall passivation to protect organic dielectrics |
-
2001
- 2001-03-30 US US09/820,737 patent/US6617257B2/en not_active Expired - Lifetime
-
2002
- 2002-03-21 JP JP2002578550A patent/JP4813755B2/ja not_active Expired - Fee Related
- 2002-03-21 EP EP02717545A patent/EP1374288A2/en not_active Withdrawn
- 2002-03-21 AU AU2002248539A patent/AU2002248539A1/en not_active Abandoned
- 2002-03-21 CN CNB02809056XA patent/CN100358107C/zh not_active Expired - Lifetime
- 2002-03-21 KR KR1020037012822A patent/KR100883291B1/ko not_active Expired - Lifetime
- 2002-03-21 WO PCT/US2002/006650 patent/WO2002080234A2/en not_active Ceased
- 2002-03-27 TW TW091106012A patent/TW546737B/zh not_active IP Right Cessation
-
2010
- 2010-05-26 JP JP2010120922A patent/JP2010219550A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010219550A (ja) | 2010-09-30 |
| KR20040007480A (ko) | 2004-01-24 |
| CN100358107C (zh) | 2007-12-26 |
| TW546737B (en) | 2003-08-11 |
| WO2002080234A2 (en) | 2002-10-10 |
| US20020182881A1 (en) | 2002-12-05 |
| US6617257B2 (en) | 2003-09-09 |
| EP1374288A2 (en) | 2004-01-02 |
| JP2004528711A (ja) | 2004-09-16 |
| KR100883291B1 (ko) | 2009-02-11 |
| AU2002248539A1 (en) | 2002-10-15 |
| CN1505832A (zh) | 2004-06-16 |
| WO2002080234A3 (en) | 2003-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4813755B2 (ja) | 有機反射防止膜をプラズマエッチングする方法 | |
| US6630407B2 (en) | Plasma etching of organic antireflective coating | |
| US6962879B2 (en) | Method of plasma etching silicon nitride | |
| US6670278B2 (en) | Method of plasma etching of silicon carbide | |
| US7311852B2 (en) | Method of plasma etching low-k dielectric materials | |
| US7166535B2 (en) | Plasma etching of silicon carbide | |
| US7547635B2 (en) | Process for etching dielectric films with improved resist and/or etch profile characteristics | |
| KR101029947B1 (ko) | 플라즈마 에칭 성능 강화를 위한 방법 | |
| JP4499289B2 (ja) | 誘電材料をプラズマ・エッチングする方法 | |
| US8383519B2 (en) | Etching method and recording medium | |
| CN101448580B (zh) | 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺 | |
| US20020142610A1 (en) | Plasma etching of dielectric layer with selectivity to stop layer | |
| KR101075045B1 (ko) | 플라즈마 에칭 성능 강화를 위한 방법 | |
| US7815815B2 (en) | Method and apparatus for processing the peripheral and edge portions of a wafer after performance of a surface treatment thereon | |
| KR20070020325A (ko) | 유전체 재료 플라즈마 에칭 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |