JP4816601B2

JP4816601B2 - Solid-state imaging device and manufacturing method of solid-state imaging device

Info

Publication number: JP4816601B2
Application number: JP2007233370A
Authority: JP
Inventors: 雄一山本; 勇人岩元
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-09-07
Filing date: 2007-09-07
Publication date: 2011-11-16
Anticipated expiration: 2023-11-17
Also published as: JP2007324629A

Description

本発明は、受光センサ部に対して、電極や配線とは反対側の裏面側から光を入射させる、いわゆる裏面照射型構造を有する固体撮像素子及び固体撮像素子の製造方法に係わる。 The present invention relates to a solid-state imaging device having a so-called back-illuminated structure in which light is incident on a light-receiving sensor unit from the back side opposite to electrodes and wiring, and a method for manufacturing the solid-state imaging device.

従来、固体撮像素子は、基板表面上に電極や配線を形成し、その上方から光を照射させる、表面照射型構造が一般的である。 Conventionally, a solid-state imaging device generally has a surface irradiation type structure in which electrodes and wirings are formed on a substrate surface and light is irradiated from above.

表面照射型構造の固体撮像素子の断面図を図３４に示す。
この図３４に示す固体撮像素子５０は、表面照射型構造を有するＣＭＯＳ型固体撮像素子である。
各画素の受光センサ部を構成するフォトダイオードＰＤがシリコン基板５１内に形成され、シリコン基板５１上に、層間絶縁層５２を介して多層の配線層５３が設けられ、さらに配線層５３よりも上層にカラーフィルター５４及びレンズ５５が設けられた構成となっている。
そして、光Ｌは、レンズ５５からカラーフィルター５４、配線層５３の間の絶縁層５２を通過して、受光センサ部のフォトダイオードＰＤに入射するようになっている。 A cross-sectional view of a solid-state imaging device having a surface irradiation type structure is shown in FIG.
A solid-state imaging device 50 shown in FIG. 34 is a CMOS solid-state imaging device having a surface irradiation type structure.
A photodiode PD that constitutes a light receiving sensor portion of each pixel is formed in a silicon substrate 51, a multilayer wiring layer 53 is provided on the silicon substrate 51 via an interlayer insulating layer 52, and an upper layer than the wiring layer 53. Further, a color filter 54 and a lens 55 are provided.
The light L passes through the insulating layer 52 between the color filter 54 and the wiring layer 53 from the lens 55 and enters the photodiode PD of the light receiving sensor unit.

しかしながら、固体撮像素子の微細化が進むにつれて、配線のピッチが狭くなると共に配線層５３の多層化が進むため、レンズ５５と受光センサ部のフォトダイオードＰＤとの距離が広がってくる。
これにより、図３４中に斜線を付して示すように、斜めに入射した光Ｌの一部Ｌｘが配線層５３に遮られてフォトダイオードＰＤに届かなくなってくることから、シェーディング等の悪い現象も発生してしまう。 However, as the miniaturization of the solid-state image sensor progresses, the pitch of the wiring becomes narrower and the wiring layer 53 becomes multi-layered, so that the distance between the lens 55 and the photodiode PD of the light receiving sensor portion increases.
As a result, as shown by hatching in FIG. 34, a part Lx of the light L incident obliquely is blocked by the wiring layer 53 and cannot reach the photodiode PD. Will also occur.

この改善案として、配線が形成された表面とは反対側から光を照射する、裏面照射型固体撮像素子が提案されている（例えば、特許文献１参照。）。 As an improvement plan, a back-illuminated solid-state imaging device that irradiates light from the side opposite to the surface on which the wiring is formed has been proposed (for example, see Patent Document 1).

そして、前記特許文献１には裏面照射型構造のＣＣＤ固体撮像素子が記載されているが、この裏面照射型構造を、ＣＭＯＳ型固体撮像素子にも適用することが可能であると考えられる。 The above-mentioned Patent Document 1 describes a CCD solid-state image sensor having a back-illuminated structure, but it is considered that this back-illuminated structure can also be applied to a CMOS solid-state image sensor.

ここで、裏面照射型構造を適用したＣＭＯＳ型固体撮像素子の一例について、断面図を図３５に示す。
各画素の受光センサ部を構成するフォトダイオードＰＤが単結晶シリコン層６１内に形成され、単結晶シリコン層６１の上方に、カラーフィルター６４及びレンズ６５が設けられている。なお、単結晶シリコン層６１は、後述するように、シリコン基板を薄くしたものである。
一方、単結晶シリコン層６１の下方には、層間絶縁層６２を介して多層の配線層６３が設けられ、配線層６３が形成された層間絶縁層６２は、その下の支持基板６６により支持されている。
そして、光Ｌは、レンズ６５から、単結晶シリコン層６１に形成された受光センサ部のフォトダイオードＰＤに入射するようになっている。
配線層６３が形成された側を表面側とすると、光は裏面側からフォトダイオードＰＤに入射することになるので、裏面照射型構造と呼ばれている。 Here, FIG. 35 shows a cross-sectional view of an example of a CMOS type solid-state imaging device to which the backside illumination structure is applied.
A photodiode PD that constitutes a light receiving sensor portion of each pixel is formed in the single crystal silicon layer 61, and a color filter 64 and a lens 65 are provided above the single crystal silicon layer 61. The single crystal silicon layer 61 is a thinned silicon substrate as will be described later.
On the other hand, a multilayer wiring layer 63 is provided below the single crystal silicon layer 61 via an interlayer insulating layer 62, and the interlayer insulating layer 62 on which the wiring layer 63 is formed is supported by a support substrate 66 therebelow. ing.
Then, the light L enters the photodiode PD of the light receiving sensor portion formed in the single crystal silicon layer 61 from the lens 65.
If the side on which the wiring layer 63 is formed is the front side, light is incident on the photodiode PD from the back side, which is referred to as a backside illumination type structure.

図３５に示した固体撮像素子６０のように、裏面照射型固体撮像素子では、配線層により入射光が遮られないため、斜め入射光への実効開口率を１００％とすることも可能になる。
従って、感度の大幅な向上とシェーディングレスの実現に大きな期待が寄せられる。 Like the solid-state imaging device 60 shown in FIG. 35, in the backside illumination type solid-state imaging device, the incident light is not blocked by the wiring layer, so that the effective aperture ratio to the oblique incident light can be set to 100%. .
Therefore, great expectations are placed on the significant improvement in sensitivity and the realization of shadinglessness.

図３５に示した固体撮像素子６０は、次のようにして製造することができる。
まず、シリコン基板７１の表面付近に、受光センサ部を構成するフォトダイオードＰＤをイオン注入等により形成する。そして、シリコン基板７１上にゲート絶縁膜７２を介して第１層の配線層６３Ａを形成し、さらに層間絶縁層６２を介して、第２層以降の配線層６３を順次形成する（以上図３６Ａ参照）。
次に、図３６Ｂに示すように、絶縁層６２の表面にＳｉＯ_２層７３を形成し、表面を研磨すると共に、支持基板６６としてシリコン基板を用意して、支持基板の表面ＳｉＯ_２層７４を形成し、これらをＳｉＯ_２層７３，７４が対向するように、互いに接合する。
続いて、図３６Ｃに示すように、上下を反転して、支持基板６６側が下になるように配置する。
次に、図３７Ｄに示すように、表面を研磨してシリコン基板７１を薄くする。これにより、内部にフォトダイオードＰＤが形成され、所定の厚さを有する単結晶シリコン層６１が得られる。
次に、図３７Ｅに示すように、単結晶シリコン層６１上に平坦化層７５（図３５では省略している）を介して、カラーフィルター６４、レンズ６５を順次形成する。
その後は、必要に応じて、支持基板６６を薄く加工する。
このようにして、図３５に示した固体撮像素子６０を製造することができる。
特開平６−２８３７０２号公報（図２） The solid-state imaging device 60 shown in FIG. 35 can be manufactured as follows.
First, near the surface of the silicon substrate 71, a photodiode PD constituting a light receiving sensor unit is formed by ion implantation or the like. Then, the first wiring layer 63A is formed on the silicon substrate 71 via the gate insulating film 72, and the second and subsequent wiring layers 63 are sequentially formed via the interlayer insulating layer 62 (see FIG. 36A above). reference).
Next, as shown in FIG. 36B, a SiO ₂ layer 73 is formed on the surface of the insulating layer 62, the surface is polished, a silicon substrate is prepared as the support substrate 66, and the surface SiO ₂ layer 74 of the support substrate is formed. They are formed and bonded together so that the SiO ₂ layers 73 and 74 face each other.
Subsequently, as shown in FIG. 36C, the upper and lower sides are inverted so that the support substrate 66 side is positioned downward.
Next, as shown in FIG. 37D, the surface is polished to thin the silicon substrate 71. Thereby, the photodiode PD is formed inside, and the single crystal silicon layer 61 having a predetermined thickness is obtained.
Next, as shown in FIG. 37E, a color filter 64 and a lens 65 are sequentially formed on the single crystal silicon layer 61 via a planarizing layer 75 (not shown in FIG. 35).
Thereafter, the support substrate 66 is thinly processed as necessary.
In this way, the solid-state imaging device 60 shown in FIG. 35 can be manufactured.
JP-A-6-283702 (FIG. 2)

ところで、図３６Ａ〜図３７Ｅに示した製造工程では、最終工程（図３７Ｅ）においてレンズ６５の形成を行っているが、このとき、既に形成されているフォトダイオードＰＤに対して位置合わせをしてレンズ６５の形成を行う必要があるため、アライメントマークが不可欠である。 Incidentally, in the manufacturing process shown in FIGS. 36A to 37E, the lens 65 is formed in the final process (FIG. 37E). At this time, the alignment is performed with respect to the already formed photodiode PD. Since it is necessary to form the lens 65, an alignment mark is indispensable.

しかしながら、従来提案されている裏面照射型固体撮像素子の構造では、このアライメントマークを形成することについては、特に考慮されていない。
また、裏面照射型固体撮像素子では、シリコン基板の裏面側にレンズを形成するため、表面照射型固体撮像素子におけるアライメントマークの作製方法（シリコン基板の表面側にアライメントマークを形成する方法）と同様の方法では、フォトダイオードに対するレンズのアライメントマークを作製することができない。 However, in the conventionally proposed structure of the back-illuminated solid-state imaging device, the formation of the alignment mark is not particularly considered.
In addition, since a lens is formed on the back side of the silicon substrate in the backside illumination type solid-state imaging device, it is the same as the method for producing the alignment mark in the surface-illumination type solid-state imaging device (method for forming the alignment mark on the surface side of the silicon substrate) In this method, it is not possible to produce a lens alignment mark for the photodiode.

そのため、アライメントマークの形成方法が確立されなければ、裏面照射型固体撮像素子の実現は不可能となってしまい、固体撮像素子の微細化や解像度等の性能の向上が難しくなる。 Therefore, unless a method for forming an alignment mark is established, it is impossible to realize a back-illuminated solid-state imaging device, and it is difficult to reduce the size of the solid-state imaging device and improve performance such as resolution.

即ち、裏面照射型固体撮像素子の実現には、フォトダイオードとレンズの位置合わせを行うためのシリコン基板上へのアライメントマーク形成方法が求められている。 That is, in order to realize a back-illuminated solid-state imaging device, a method for forming an alignment mark on a silicon substrate for aligning a photodiode and a lens is required.

上述した問題の解決のために、本発明においては、裏面照射型固体撮像素子に対して、受光センサ部のフォトダイオードとレンズの位置合わせ用のアライメントマークを形成することを可能にして、裏面照射型固体撮像素子を実現することができる、固体撮像素子及び固体撮像素子の製造方法を提供するものである。 In order to solve the above-described problems, in the present invention, it is possible to form an alignment mark for aligning the photodiode and the lens of the light receiving sensor portion with respect to the back side illumination type solid-state imaging device, and back side illumination. The present invention provides a solid-state image sensor and a method for manufacturing the solid-state image sensor that can realize a solid-state image sensor.

本発明の固体撮像素子は、光電変換が行われる受光センサ部が形成されたシリコン層と、このシリコン層の表面側に形成された配線層とを少なくとも有し、シリコン層の表面側とは反対の裏面側にレンズが形成された構造を有し、撮像領域の周辺においてシリコン層に位置合わせマークとして用いられる絶縁層が埋め込まれて形成されているものである。 The solid-state imaging device of the present invention has at least a silicon layer on which a light receiving sensor unit for photoelectric conversion is formed and a wiring layer formed on the surface side of the silicon layer, and is opposite to the surface side of the silicon layer. The lens has a structure in which a lens is formed on the back side, and an insulating layer used as an alignment mark is embedded in the silicon layer around the imaging region.

上述の本発明の固体撮像素子の構成によれば、光電変換が行われる受光センサ部が形成されたシリコン層と、このシリコン層の表面側に形成された配線層とを少なくとも有し、シリコン層の表面側とは反対の裏面側にレンズが形成された構造を有することにより、いわゆる裏面照射型構造の固体撮像素子が構成され、裏面側にレンズが形成されている。
そして、撮像領域の周辺においてシリコン層に位置合わせマークとして用いられる絶縁層が埋め込まれて形成されていることにより、固体撮像素子を製造する際に、この絶縁層を位置合わせマークとして用いて、受光センサ部とレンズとの位置合わせを行うことが可能になる。 According to the above-described configuration of the solid-state imaging device of the present invention, the silicon layer includes at least a silicon layer on which a light receiving sensor unit for performing photoelectric conversion is formed and a wiring layer formed on the surface side of the silicon layer. By having a structure in which a lens is formed on the back surface side opposite to the front surface side, a so-called back-illuminated structure solid-state imaging device is formed, and the lens is formed on the back surface side.
In addition, since an insulating layer used as an alignment mark is embedded in the silicon layer around the imaging region, the insulating layer is used as an alignment mark to receive light when manufacturing a solid-state imaging device. It is possible to align the sensor unit and the lens.

本発明の固体撮像素子の製造方法は、光電変換が行われる受光センサ部が形成されたシリコン層と、このシリコン層の表面側に形成された配線層とを少なくとも有し、シリコン層の表面側とは反対の裏面側にレンズが形成された構造を有する固体撮像素子を製造する方法であって、撮像領域の周辺のシリコン層に溝を形成する工程と、撮像領域の周辺に形成された溝に絶縁層を埋め込む工程と、シリコン層に受光センサ部を形成する工程と、シリコン層の表面側に配線層を形成する工程と、（撮像領域の周辺の溝に埋め込まれた）絶縁層を位置合わせマークとして用いてシリコン層の裏面側にレンズを形成する工程とを有するものである。 The method for manufacturing a solid-state imaging device according to the present invention includes at least a silicon layer on which a light-receiving sensor unit in which photoelectric conversion is performed and a wiring layer formed on the surface side of the silicon layer, the surface side of the silicon layer Is a method of manufacturing a solid-state imaging device having a structure in which a lens is formed on the back side opposite to the step, forming a groove in a silicon layer around the imaging region, and a groove formed around the imaging region A step of embedding an insulating layer in the substrate, a step of forming a light receiving sensor portion in the silicon layer, a step of forming a wiring layer on the surface side of the silicon layer, and an insulating layer (embedded in a groove around the imaging region) And forming a lens on the back side of the silicon layer using the alignment mark.

上述の本発明の固体撮像素子の製造方法は、光電変換が行われる受光センサ部が形成されたシリコン層と、このシリコン層の表面側に形成された配線層とを少なくとも有し、シリコン層の表面側とは反対の裏面側にレンズが形成された構造を有する固体撮像素子を製造する、即ちいわゆる裏面照射型構造の固体撮像素子を製造するものである。
そして、上述の本発明の固体撮像素子の製造方法によれば、撮像領域の周辺のシリコン層に溝を形成する工程と、撮像領域の周辺に形成された溝に絶縁層を埋め込む工程と、シリコン層の表面側に配線層を形成する工程と、シリコン層に受光センサ部を形成する工程と、（撮像領域の周辺の溝に埋め込まれた）絶縁層を位置合わせマークとして用いてシリコン層の裏面側にレンズを形成する工程とを有することにより、絶縁層を位置合わせマークとして用いて、受光センサ部のフォトダイオードを正確な位置に形成し、さらにレンズを受光センサ部のフォトダイオード等に対して正確に位置を合わせて形成することが可能になる。 The above-described method for manufacturing a solid-state imaging device according to the present invention includes at least a silicon layer in which a light receiving sensor unit in which photoelectric conversion is performed and a wiring layer formed on the surface side of the silicon layer, A solid-state image sensor having a structure in which a lens is formed on the back surface opposite to the front surface side is manufactured, that is, a solid-state image sensor having a so-called back-illuminated structure is manufactured.
According to the above-described method for manufacturing a solid-state imaging device of the present invention, the step of forming a groove in the silicon layer around the imaging region, the step of embedding an insulating layer in the groove formed around the imaging region, Forming a wiring layer on the front surface side of the layer, forming a light receiving sensor portion on the silicon layer, and using the insulating layer (embedded in a groove around the imaging region) as an alignment mark, the back surface of the silicon layer Forming a lens on the side, using the insulating layer as an alignment mark, forming the photodiode of the light receiving sensor portion at an accurate position, and further forming the lens with respect to the photodiode of the light receiving sensor portion, etc. It is possible to accurately form the positions.

上述の本発明の固体撮像素子の製造方法において、さらに撮像領域の周辺に形成された溝に絶縁層を埋め込む工程と同時に、パッド部に絶縁層を形成することも可能である。
この場合には、絶縁層を形成する工程を、撮像領域の周辺及びパッド部で同時に行うので、工程数を少なくすることが可能になる。 In the above-described method for manufacturing a solid-state imaging device of the present invention, it is also possible to form an insulating layer in the pad portion simultaneously with the step of filling the insulating layer in the groove formed around the imaging region.
In this case, since the step of forming the insulating layer is performed simultaneously around the imaging region and the pad portion, the number of steps can be reduced.

上述の本発明によれば、撮像領域の周辺の溝に埋め込まれた絶縁層を、位置合わせマークとして利用して、受光センサ部（フォトダイオード等）とレンズとの位置合わせを行うことが可能になる。
これにより、裏面照射型構造の固体撮像素子においても、受光センサ部（フォトダイオード等）とレンズとの位置を合わせて所定の場所に正確に形成することが可能になる。 According to the above-described present invention, it is possible to align the light receiving sensor unit (photodiode or the like) and the lens by using the insulating layer embedded in the groove around the imaging region as the alignment mark. Become.
As a result, even in a solid-state imaging device having a back-illuminated structure, it is possible to accurately form the light receiving sensor unit (photodiode or the like) and the lens at a predetermined position by matching the positions of the lens.

従って、本発明により、裏面照射型構造の固体撮像素子を実現することが可能となり、裏面照射型構造により斜め入射光の実効開口率１００％を達成することが可能になり、感度を大幅に向上し、またシェーディングレスを実現することが可能となる。 Therefore, according to the present invention, it is possible to realize a solid-state imaging device having a back-illuminated structure, and the back-illuminated structure can achieve an effective aperture ratio of 100% for obliquely incident light, thereby greatly improving sensitivity. In addition, shadinglessness can be realized.

本発明の一実施の形態の固体撮像素子の概略構成図（断面図）を図１に示す。
本実施の形態は、本発明を裏面照射型構造のＣＭＯＳ型固体撮像素子に適用したものである。
この固体撮像素子１は、シリコン層２内に受光センサ部となるフォトダイオードＰＤが形成され、シリコン層２の上に平坦化層５を介してカラーフィルター６が形成され、カラーフィルター６の上にオンチップレンズ７が形成されている。また、シリコン層２の下に、絶縁層３内に複数層（図１では３層）の配線層４が形成されて成る配線部が設けられている。配線部は支持基板８上にあり、この支持基板８により全体が支持されている。
カラーフィルター６及びオンチップレンズ７は、受光センサ部（フォトダイオードＰＤ）が形成されたシリコン層２の表面側にある配線層４とは反対側に、即ちシリコン層２の裏面側に配置されており、裏面照射型の構造を有する固体撮像素子１となっている。 FIG. 1 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device according to an embodiment of the present invention.
In the present embodiment, the present invention is applied to a CMOS solid-state imaging device having a back-illuminated structure.
In the solid-state imaging device 1, a photodiode PD serving as a light receiving sensor unit is formed in a silicon layer 2, a color filter 6 is formed on the silicon layer 2 via a planarizing layer 5, and the color filter 6 is formed on the color filter 6. An on-chip lens 7 is formed. Further, below the silicon layer 2, a wiring portion is provided in which a plurality of layers (three layers in FIG. 1) are formed in the insulating layer 3. The wiring portion is on the support substrate 8, and is entirely supported by the support substrate 8.
The color filter 6 and the on-chip lens 7 are arranged on the side opposite to the wiring layer 4 on the surface side of the silicon layer 2 where the light receiving sensor part (photodiode PD) is formed, that is, on the back side of the silicon layer 2. Thus, the solid-state imaging device 1 has a back-illuminated structure.

配線部の絶縁層３及び支持基板８は、それぞれの表面に形成された接着層９，１０により接着固定されている。支持基板８に例えばシリコン基板を用いた場合には、接着層９，１０に例えばＳｉＯ_２膜を用いることができる。 The insulating layer 3 and the support substrate 8 of the wiring part are bonded and fixed by adhesive layers 9 and 10 formed on the respective surfaces. When, for example, a silicon substrate is used for the support substrate 8, for example, a SiO ₂ film can be used for the adhesive layers 9 and 10.

さらに、撮像領域２０の周辺には、アライメントマークとなる絶縁層（例えばＳｉＯ_２層）１３が、シリコン層２を貫通し、シリコン層２下の絶縁層３の上部に一部かかるように形成されている。
撮像領域２０の外では、最上層の配線層４と同じ層で形成された配線層１１に、シリコン層２及び絶縁層３の上部を貫通して形成されたコンタクト層１２を介して、表面に形成された電極層１５が接続されてパッド部が構成されている。コンタクト層１２は、絶縁層（例えばＳｉＯ_２層）１４により、シリコン層２とは絶縁されている。 Further, an insulating layer (for example, SiO ₂ layer) 13 serving as an alignment mark is formed around the imaging region 20 so as to penetrate the silicon layer 2 and partially cover the insulating layer 3 below the silicon layer 2. ing.
Outside the imaging region 20, the wiring layer 11 formed of the same layer as the uppermost wiring layer 4 is connected to the surface via a contact layer 12 formed through the silicon layer 2 and the upper part of the insulating layer 3. The formed electrode layer 15 is connected to form a pad portion. The contact layer 12 is insulated from the silicon layer 2 by an insulating layer (for example, SiO ₂ layer) 14.

アライメントマークとなる絶縁層１３は、シリコン層２に対して、光の反射率が異なるため、アライメントマークとして用いることができ、例えば上方から光を照射して絶縁層１３の位置を検出することができる。
また、絶縁層１３とパッド部の絶縁層１４とは、同時に形成された同じ材質の絶縁層から成る。 The insulating layer 13 serving as an alignment mark can be used as an alignment mark because the reflectance of light is different from that of the silicon layer 2. For example, the position of the insulating layer 13 can be detected by irradiating light from above. it can.
Further, the insulating layer 13 and the insulating layer 14 in the pad portion are made of the same material and formed simultaneously.

図１の固体撮像素子１を製造する際には、図２Ａに平面図を示すように、ウエハ１００内に固体撮像素子１のチップ１０１を多数形成する。
そして、アライメントマークの絶縁層１３は、例えば、図２Ｂに図２Ａのウエハ１００の模式的な拡大平面図を示すように、各チップ１０１において、撮像領域２０外に所定の数かつ所定の位置に配置される。
なお、アライメントマークの平面配置は、図２Ｂの配置に限定されるものではなく、その他の配置も可能である。 When the solid-state imaging device 1 of FIG. 1 is manufactured, a large number of chips 101 of the solid-state imaging device 1 are formed in the wafer 100 as shown in a plan view in FIG. 2A.
Then, as shown in FIG. 2B, for example, a schematic enlarged plan view of the wafer 100 in FIG. 2A, the insulating layer 13 of the alignment mark is placed at a predetermined number and a predetermined position outside the imaging region 20 in each chip 101. Be placed.
The planar arrangement of the alignment marks is not limited to the arrangement shown in FIG. 2B, and other arrangements are possible.

本実施の形態の固体撮像素子１は、例えば次のようにして製造することができる。
まず、図３Ａに示すように、シリコン基板２１の表面を酸化して、薄い酸化膜２２を形成する。
次に、図３Ｂに示すように、酸化膜２２上に、ＳｉＮ膜（窒化シリコン層）２３及びフォトレジスト２４を順次形成する。
次に、図３Ｃに示すように、フォトレジスト２４を露光・現像して、開口を形成する。
次に、図４Ａに示すように、フォトレジスト２４をマスクとしてエッチングを行い、ＳｉＮ膜２３に開口を形成する。さらに、図４Ｂに示すように、フォトレジスト２４を除去してＳｉＮ膜２３を残す。これにより、シリコン基板２１のエッチングのためのハードマスク（ＳｉＮ膜２３）が形成される。 The solid-state imaging device 1 of the present embodiment can be manufactured as follows, for example.
First, as shown in FIG. 3A, the surface of the silicon substrate 21 is oxidized to form a thin oxide film 22.
Next, as shown in FIG. 3B, a SiN film (silicon nitride layer) 23 and a photoresist 24 are sequentially formed on the oxide film 22.
Next, as shown in FIG. 3C, the photoresist 24 is exposed and developed to form openings.
Next, as shown in FIG. 4A, etching is performed using the photoresist 24 as a mask to form an opening in the SiN film 23. Further, as shown in FIG. 4B, the photoresist 24 is removed to leave the SiN film 23. Thereby, a hard mask (SiN film 23) for etching the silicon substrate 21 is formed.

次に、図４Ｃに示すように、シリコン基板２１に、アライメントマーク用溝及びパッド用コンタクトホールを、例えば５〜２０μｍ程度の深さで、ＲＩＥ法により形成する。その深さは、後に形成されるフォトダイオードＰＤの深さに対応させる。
次に、図５Ａに示すように、シリコン基板２１に形成された溝を埋めて全面的に、例えばＳｉＯ_２から成る絶縁層２５を形成する。ここで埋め込まれる絶縁層２５の材料は、ＳｉＮ等でもよく、絶縁材料なら何でも構わない。
次に、ＣＭＰ法もしくはＲＩＥ法により、表面の絶縁層２５を除去する。これにより、図５Ｂに示すように、溝内とコンタクトホール内のみに絶縁層２５が残る。
続いて、ＳｉＮ膜２３を除去する。その後、図５Ｃに示すように、シリコン層２１内に受光センサ部のフォトダイオードＰＤを構成する不純物領域を形成する。このとき、撮像領域２０の周辺に相当する部分に埋め込まれた絶縁層２５は、その周囲のシリコン層２１と反射率が異なると共に、表面が突出しているため、この絶縁層２５を利用して、フォトダイオードＰＤの位置合わせを行うことができる。 Next, as shown in FIG. 4C, an alignment mark groove and a pad contact hole are formed in the silicon substrate 21 at a depth of, for example, about 5 to 20 μm by the RIE method. The depth corresponds to the depth of the photodiode PD to be formed later.
Next, as shown in FIG. 5A, an insulating layer 25 made of, for example, SiO ₂ is formed on the entire surface by filling the groove formed in the silicon substrate 21. The material of the insulating layer 25 embedded here may be SiN or the like, and any insulating material may be used.
Next, the insulating layer 25 on the surface is removed by CMP or RIE. Thereby, as shown in FIG. 5B, the insulating layer 25 remains only in the trench and in the contact hole.
Subsequently, the SiN film 23 is removed. Thereafter, as shown in FIG. 5C, impurity regions constituting the photodiode PD of the light receiving sensor portion are formed in the silicon layer 21. At this time, the insulating layer 25 embedded in the portion corresponding to the periphery of the imaging region 20 has a reflectance different from that of the surrounding silicon layer 21 and has a protruding surface. The alignment of the photodiode PD can be performed.

次に、図６Ａに示すように、シリコン基板２１の上に、絶縁層３を介して多層の配線層４を順次形成して配線部を形成する。
その後、絶縁層３の表面にＳｉＯ_２膜（接着層）９を形成して表面を平坦化研磨すると共に、表面にＴ−ＳｉＯ_２膜（接着層）１０が形成された支持基板８を用意して、図６Ｂに示すように、ＳｉＯ_２膜９，１０同士が対向するようにして、図６Ｂ及び図６Ｃに示すように、配線部の絶縁層３と支持基板８とを貼り合わせる。 Next, as shown in FIG. 6A, a multilayer wiring layer 4 is sequentially formed on the silicon substrate 21 via the insulating layer 3 to form a wiring portion.
Thereafter, a SiO ₂ film (adhesive layer) 9 is formed on the surface of the insulating layer 3 and the surface is flattened and polished, and a support substrate 8 having a T-SiO ₂ film (adhesive layer) 10 formed on the surface is prepared. Then, as shown in FIG. 6B, the insulating layer 3 of the wiring portion and the support substrate 8 are bonded together so that the SiO ₂ films 9 and 10 face each other, as shown in FIGS. 6B and 6C.

次に、図７Ａに示すように、ウエハの上下を反転させる。
次に、ウエハ裏面材料であるシリコン基板２１を、ＣＭＰ法、ＲＩＥ法、ＢＧＲ（バックグラインド）法、もしくはこれら３つの方法の組合せにより、図７Ｂに示すように、少なくとも先に形成された溝及びコンタクトホール内の絶縁層２５が露出するまで薄くする。これにより、シリコン基板２１からシリコン層２が形成され、絶縁層２５からアライメントマークの絶縁層１３が形成される。また、パッド部の絶縁層２５はコンタクト層１２の周りの絶縁膜１４となるものである。 Next, as shown in FIG. 7A, the wafer is turned upside down.
Next, as shown in FIG. 7B, the silicon substrate 21 that is the wafer back surface material is formed by CMP, RIE, BGR (back grind), or a combination of these three methods. Thinning until the insulating layer 25 in the contact hole is exposed. Thereby, the silicon layer 2 is formed from the silicon substrate 21, and the insulating layer 13 of the alignment mark is formed from the insulating layer 25. Also, the insulating layer 25 in the pad portion becomes the insulating film 14 around the contact layer 12.

なお、最終的なシリコン層２の厚さに対応して、シリコン基板２１に形成する溝の深さを設定すれば、溝に埋め込まれた絶縁層２５を、シリコン基板２１を薄くする際の終点検出に用いることが可能になる。 If the depth of the groove formed in the silicon substrate 21 is set corresponding to the final thickness of the silicon layer 2, the insulating layer 25 embedded in the groove becomes the end point when the silicon substrate 21 is thinned. It can be used for detection.

続いて、パッド部のコンタクトの形成を行う。
まず、表面にフォトレジスト２６を形成し、フォトレジスト２６を露光・現像して、図７Ｃに示すように、パッド部に開口を有するマスクとする。このとき、開口の大きさは、パッド部の絶縁層２５よりも小さくする。
次に、図８Ａに示すように、フォトレジスト２６をマスクとして、パッド部の絶縁層２５及びパッド部の配線層１１上の絶縁層３に対してエッチングを行うことにより、これら絶縁層２５，３を貫通して配線層１１に達するコンタクトホールを形成する。このとき、フォトレジスト２６の開口がパッド部の絶縁層２５よりも小さいので、コンタクトホールの周囲に絶縁層２５が残り、図１に示した絶縁層１４となる。
その後、図８Ｂに示すように、フォトレジスト２６を除去する。 Subsequently, the contact of the pad portion is formed.
First, a photoresist 26 is formed on the surface, and the photoresist 26 is exposed and developed to form a mask having an opening in the pad portion as shown in FIG. 7C. At this time, the size of the opening is made smaller than that of the insulating layer 25 in the pad portion.
Next, as shown in FIG. 8A, by using the photoresist 26 as a mask, the insulating layer 25 in the pad portion and the insulating layer 3 on the wiring layer 11 in the pad portion are etched, whereby these insulating layers 25, 3 are etched. A contact hole that reaches the wiring layer 11 is formed. At this time, since the opening of the photoresist 26 is smaller than the insulating layer 25 in the pad portion, the insulating layer 25 remains around the contact hole, and becomes the insulating layer 14 shown in FIG.
Thereafter, as shown in FIG. 8B, the photoresist 26 is removed.

次に、図８Ｃに示すように、コンタクトホールを埋めて全面的に、コンタクト層の材料となる金属層２７、例えばＷ層を形成する。
なお、ここではコンタクトホールを埋める材料としてＷ（タングステン）を用いているが、Ａｌ、もしくはＣｕ、もしくはＡｇ、もしくはＡｕ、もしくはそれらの合金を埋め込み材料に用いても構わない。また、必要に応じて、金属層２７をコンタクトホールに埋め込んで形成する際に、予め下地にバリアメタル膜を形成しておくようにする。
次に、図９Ａに示すように、ＣＭＰ法もしくはＲＩＥ法によって、表面の金属層２７を除去する。これにより、コンタクトホール内にのみ金属層２７が残り、コンタクト層１２となる。
次に、図９Ｂに示すように、例えばＳｉＯ_２から成る平坦化層５を、表面に成膜する。
次に、図９Ｃに示すように、平坦化層５の上にフォトレジスト２８を形成する。さらに、フォトレジスト２８を露光・現像して、図１０Ａに示すように、パッド部のみフォトレジスト２８を除去する。
次に、図１０Ｂに示すように、フォトレジスト２８をマスクとして、平坦化層５をエッチングして、パッド部のみ除去する。これにより、コンタクト層１２が露出する。
続いて、図１０Ｃに示すように、フォトレジスト２８を除去する。 Next, as shown in FIG. 8C, a metal layer 27, for example, a W layer, which becomes the material of the contact layer is formed over the entire surface filling the contact hole.
Here, W (tungsten) is used as a material for filling the contact hole, but Al, Cu, Ag, Au, or an alloy thereof may be used as the filling material. If necessary, when the metal layer 27 is buried in the contact hole, a barrier metal film is previously formed on the base.
Next, as shown in FIG. 9A, the surface metal layer 27 is removed by CMP or RIE. As a result, the metal layer 27 remains only in the contact hole and becomes the contact layer 12.
Next, as shown in FIG. 9B, a planarizing layer 5 made of, for example, SiO ₂ is formed on the surface.
Next, as shown in FIG. 9C, a photoresist 28 is formed on the planarizing layer 5. Further, the photoresist 28 is exposed and developed, and the photoresist 28 is removed only from the pad portion as shown in FIG. 10A.
Next, as shown in FIG. 10B, the planarization layer 5 is etched using the photoresist 28 as a mask to remove only the pad portion. As a result, the contact layer 12 is exposed.
Subsequently, as shown in FIG. 10C, the photoresist 28 is removed.

次に、図１１Ａに示すように、表面を覆って、例えばＡｌから成る電極層１５を成膜する。
次に、図１１Ｂに示すように、表面にフォトレジスト２９を形成する。さらに、フォトレジスト２９を露光・現像して、図１１Ｃに示すように、パッド部のみフォトレジスト２９が残るようにする。
次に、図１２Ａに示すように、フォトレジスト２９をマスクとして、電極層１５をエッチングして、パッド部のみ電極層１５が残るようにする。続いて、図１２Ｂに示すように、フォトレジスト２９を除去する。 Next, as shown in FIG. 11A, an electrode layer 15 made of, for example, Al is formed to cover the surface.
Next, as shown in FIG. 11B, a photoresist 29 is formed on the surface. Further, the photoresist 29 is exposed and developed so that the photoresist 29 remains only in the pad portion as shown in FIG. 11C.
Next, as shown in FIG. 12A, the electrode layer 15 is etched using the photoresist 29 as a mask so that only the pad portion remains. Subsequently, as shown in FIG. 12B, the photoresist 29 is removed.

次に、図１２Ｃに示すように、撮像領域のフォトダイオードＰＤの上方にある平坦化層５上に、カラーフィルター６を公知の方法により形成する。 Next, as shown in FIG. 12C, the color filter 6 is formed on the planarizing layer 5 above the photodiode PD in the imaging region by a known method.

続いて、図１３Ａに示すように、カラーフィルター６の上に、オンチップレンズとなる材料を塗布して塗布膜３０を形成する。
最後に、公知の方法により、塗布膜３０から、図１３Ｂに示すように、表面が曲面の形状のオンチップレンズ７を作製する。このようにして、図１に示した固体撮像素子１を製造することができる。
このとき、フォトダイオードＰＤの周囲に絶縁層１３によりアライメントマークが形成されているので、フォトダイオードＰＤとオンチップレンズ７とを位置ずれなく形成することができる。 Subsequently, as shown in FIG. 13A, a coating film 30 is formed on the color filter 6 by applying a material that becomes an on-chip lens.
Finally, as shown in FIG. 13B, an on-chip lens 7 having a curved surface is produced from the coating film 30 by a known method. In this way, the solid-state imaging device 1 shown in FIG. 1 can be manufactured.
At this time, since the alignment mark is formed by the insulating layer 13 around the photodiode PD, the photodiode PD and the on-chip lens 7 can be formed without misalignment.

なお、上述した製造工程では、電極層１５を形成してからオンチップレンズ７を形成しているが、オンチップレンズ７を形成してから電極層１５を形成してもよい。
その場合の製造工程を次に示す。 In the manufacturing process described above, the on-chip lens 7 is formed after the electrode layer 15 is formed. However, the electrode layer 15 may be formed after the on-chip lens 7 is formed.
The manufacturing process in that case is as follows.

図３Ａ〜図９Ｂに示した工程は、この場合も同様である。
図９Ｂに示した工程の後に、図１４Ａに示すように、フォトダイオードＰＤの上方にある平坦化層５上に、カラーフィルター６を形成する。
続いて、図１４Ｂに示すように、カラーフィルター６の上に、オンチップレンズとなる材料を塗布して塗布膜３０を塗布する。
次に、塗布膜３０から、図１４Ｃに示すように、表面が曲面の形状のオンチップレンズ７を作製する。
このとき、フォトダイオードＰＤの周囲に絶縁層１３によりアライメントマークが形成されているので、フォトダイオードＰＤとオンチップレンズ７とを位置ずれなく形成することができる。 The process shown in FIGS. 3A to 9B is the same in this case.
After the process shown in FIG. 9B, as shown in FIG. 14A, the color filter 6 is formed on the planarization layer 5 above the photodiode PD.
Subsequently, as shown in FIG. 14B, a coating film 30 is applied on the color filter 6 by applying a material to be an on-chip lens.
Next, as shown in FIG. 14C, the on-chip lens 7 having a curved surface is produced from the coating film 30.
At this time, since the alignment mark is formed by the insulating layer 13 around the photodiode PD, the photodiode PD and the on-chip lens 7 can be formed without misalignment.

次に、図１５Ａに示すように、表面を覆って、フォトレジスト３１を形成する。さらに、フォトレジスト３１を露光・現像して、図１５Ｂに示すように、パッド部のみフォトレジスト３１を除去する。
次に、図１５Ｃに示すように、フォトレジスト３１をマスクとして、平坦化層５をエッチングして、パッド部のみ除去する。続いて、図１６Ａに示すように、フォトレジスト３１を除去する。
次に、図１６Ｂに示すように、表面を覆って電極層１５を成膜する。
次に、図１６Ｃに示すように、表面にフォトレジスト３２を形成する。さらに、フォトレジスト３２を露光・現像して、図１７Ａに示すように、パッド部のみフォトレジスト３２が残るようにする。
次に、図１７Ｂに示すように、フォトレジスト３２をマスクとして、電極層１５をエッチングして、パッド部のみ電極層１５が残るようにする。続いて、図１７Ｃに示すように、フォトレジスト３２を除去する。
このようにして、図１に示した固体撮像素子１を製造することができる。 Next, as shown in FIG. 15A, a photoresist 31 is formed so as to cover the surface. Further, the photoresist 31 is exposed and developed, and the photoresist 31 is removed only in the pad portion as shown in FIG. 15B.
Next, as shown in FIG. 15C, the planarization layer 5 is etched using the photoresist 31 as a mask to remove only the pad portion. Subsequently, as shown in FIG. 16A, the photoresist 31 is removed.
Next, as shown in FIG. 16B, an electrode layer 15 is formed to cover the surface.
Next, as shown in FIG. 16C, a photoresist 32 is formed on the surface. Further, the photoresist 32 is exposed and developed so that the photoresist 32 remains only in the pad portion as shown in FIG. 17A.
Next, as shown in FIG. 17B, the electrode layer 15 is etched using the photoresist 32 as a mask so that the electrode layer 15 remains only in the pad portion. Subsequently, as shown in FIG. 17C, the photoresist 32 is removed.
In this way, the solid-state imaging device 1 shown in FIG. 1 can be manufactured.

このような製造工程を行うことにより、絶縁層１３をアライメントマークとして利用して、フォトダイオードＰＤとオンチップレンズ７を位置ずれなく形成することができ、また電極層１５によりパッドを形成することも可能となり、裏面照射型構造のＣＭＯＳ型固体撮像素子を製造することができる。 By performing such a manufacturing process, the photodiode PD and the on-chip lens 7 can be formed without misalignment using the insulating layer 13 as an alignment mark, and a pad can be formed by the electrode layer 15. Thus, a CMOS solid-state imaging device having a back-illuminated structure can be manufactured.

また、上述した各製造工程では、いずれもシリコン基板２１から固体撮像素子１を製造していたが、ＳＯＩ基板から固体撮像素子を形成してもよい。その場合の製造工程を次に示す。 In each of the manufacturing processes described above, the solid-state imaging device 1 is manufactured from the silicon substrate 21. However, the solid-state imaging device may be formed from an SOI substrate. The manufacturing process in that case is as follows.

まず、シリコン基板３３・ＳｉＯ_２膜（酸化シリコン膜）３４・シリコン層３５から成るＳＯＩ基板３６を用意して、図１８Ａに示すように、このＳＯＩ基板３６のシリコン層３５の上面を酸化して、薄い酸化膜２２を形成する。
次に、図１８Ｂに示すように、酸化膜２２上に、ＳｉＮ膜２３及びフォトレジスト２４を順次形成する。
次に、図１８Ｃに示すように、フォトレジスト２４を露光・現像して、開口を形成する。
次に、図１９Ａに示すように、フォトレジスト２４をマスクとしてエッチングを行い、ＳｉＮ膜２３に開口を形成する。さらに、図１９Ｂに示すように、フォトレジスト２４を除去してＳｉＮ膜２３を残す。これにより、シリコン層３５のエッチングのためのハードマスク（ＳｉＮ膜２３）が形成される。 First, an SOI substrate 36 comprising a silicon substrate 33, SiO ₂ film (silicon oxide film) 34, and silicon layer 35 is prepared, and the upper surface of the silicon layer 35 of the SOI substrate 36 is oxidized as shown in FIG. 18A. A thin oxide film 22 is formed.
Next, as shown in FIG. 18B, a SiN film 23 and a photoresist 24 are sequentially formed on the oxide film 22.
Next, as shown in FIG. 18C, the photoresist 24 is exposed and developed to form openings.
Next, as shown in FIG. 19A, etching is performed using the photoresist 24 as a mask to form openings in the SiN film 23. Further, as shown in FIG. 19B, the photoresist 24 is removed to leave the SiN film 23. Thereby, a hard mask (SiN film 23) for etching the silicon layer 35 is formed.

次に、図１９Ｃに示すように、シリコン層３５に、アライメントマーク用溝及びパッド用コンタクトホールを、（例えば５〜２０μｍ程度の深さで、）ＲＩＥ法により形成する。これにより、ＳｉＯ_２膜３４に達するコンタクトホールが形成される。このとき形成されるコンタクトホールの深さが、後に形成されるフォトダイオードＰＤの深さに対応するように、予めシリコン層３５の膜厚を選定しておくとよい。
次に、図２０Ａに示すように、シリコン層３５に形成された溝を埋めて全面的に、例えばＳｉＯ_２から成る絶縁層２５を形成する。ここで埋め込まれる絶縁層２５の材料は、ＳｉＮ等でもよく、絶縁材料なら何でも構わない。
次に、図２０Ｂに示すように、ＣＭＰ法もしくはＲＩＥ法により、表面の絶縁層２５を除去する。これにより、溝内とコンタクトホール内のみに絶縁層２５が残る。
次に、ＳｉＮ膜２３を除去した後、図２０Ｃに示すように、シリコン層３５内に、受光センサ部のフォトダイオードＰＤを構成する不純物領域を形成する。このとき、撮像領域２０の周辺に相当する部分に埋め込まれた絶縁層２５は、その周囲のシリコン層２１と反射率が異なると共に、表面が突出しているため、この絶縁層２５を利用して、フォトダイオードＰＤの位置合わせを行うことができる。 Next, as shown in FIG. 19C, an alignment mark groove and a pad contact hole are formed in the silicon layer 35 by RIE (for example, at a depth of about 5 to 20 μm). Thereby, a contact hole reaching the SiO ₂ film 34 is formed. The thickness of the silicon layer 35 may be selected in advance so that the depth of the contact hole formed at this time corresponds to the depth of the photodiode PD formed later.
Next, as shown in FIG. 20A, an insulating layer 25 made of, for example, SiO ₂ is formed on the entire surface while filling the groove formed in the silicon layer 35. The material of the insulating layer 25 embedded here may be SiN or the like, and any insulating material may be used.
Next, as shown in FIG. 20B, the insulating layer 25 on the surface is removed by CMP or RIE. As a result, the insulating layer 25 remains only in the trench and in the contact hole.
Next, after removing the SiN film 23, as shown in FIG. 20C, impurity regions constituting the photodiode PD of the light receiving sensor portion are formed in the silicon layer 35. At this time, the insulating layer 25 embedded in the portion corresponding to the periphery of the imaging region 20 has a reflectance different from that of the surrounding silicon layer 21 and has a protruding surface. The alignment of the photodiode PD can be performed.

次に、図２１Ａに示すように、シリコン層３５の上に、絶縁層３を介して多層の配線層４を順次形成して配線部を形成する。
その後、絶縁層３の表面にＳｉＯ_２膜（接着層）９を形成して表面を平坦化研磨すると共に、表面にＴ−ＳｉＯ_２膜（接着層）１０が形成された支持基板８を用意して、図２１Ｂに示すように、ＳｉＯ_２膜９，１０同士が対向するようにして、図２１Ｃに示すように、配線部の絶縁層３と支持基板８とを貼り合わせる。 Next, as shown in FIG. 21A, a multilayer wiring layer 4 is sequentially formed on the silicon layer 35 via the insulating layer 3 to form a wiring portion.
Thereafter, a SiO ₂ film (adhesive layer) 9 is formed on the surface of the insulating layer 3 and the surface is flattened and polished, and a support substrate 8 having a T-SiO ₂ film (adhesive layer) 10 formed on the surface is prepared. Then, as shown in FIG. 21B, the SiO ₂ films 9 and 10 face each other, and as shown in FIG. 21C, the insulating layer 3 of the wiring portion and the support substrate 8 are bonded together.

次に、図２２Ａに示すように、ウエハの上下を反転させる。
次に、ＣＭＰ法、ＲＩＥ法、ＢＧＲ法、もしくはこれら３つの方法の組合せにより、ウエハ裏面材料であるシリコン基板３３、ＳｉＯ_２膜（酸化シリコン膜）３４を除去して、図２２Ｂに示すように、シリコン層３５、並びに先に形成された溝及びコンタクトホール内の絶縁層２５を露出させる。これにより、絶縁層２５からアライメントマークの絶縁層１３が形成される。また、パッド部の絶縁層２５はコンタクト層の周りの絶縁膜１４となるものである。
その後は、図７Ｃ〜図１３Ｂに示した工程を経て、図１に示した固体撮像素子１を製造することができる。 Next, as shown in FIG. 22A, the wafer is turned upside down.
Next, the silicon substrate 33 and the SiO ₂ film (silicon oxide film) 34, which are the wafer back surface materials, are removed by CMP, RIE, BGR, or a combination of these three methods, as shown in FIG. 22B. Then, the silicon layer 35 and the insulating layer 25 in the previously formed trench and contact hole are exposed. Thereby, the insulating layer 13 of the alignment mark is formed from the insulating layer 25. The insulating layer 25 in the pad portion becomes the insulating film 14 around the contact layer.
Thereafter, the solid-state imaging device 1 shown in FIG. 1 can be manufactured through the steps shown in FIGS. 7C to 13B.

上述の本実施の形態の固体撮像素子１によれば、撮像領域２０の周辺において、シリコン層２を貫通して絶縁層１３が埋め込まれて形成されているので、固体撮像素子１を製造する際に、この絶縁層１３をアライメントマーク（位置合わせマーク）として利用して、受光センサ部のフォトダイオードＰＤとオンチップレンズ７との位置合わせを行うことが可能になる。これにより、オンチップレンズ７を正確に所定の位置にフォトダイオードＰＤと位置合わせして形成することが可能になる。
また、パッド部において、シリコン層２の表面側の配線層１１に接続して、シリコン層２に埋め込まれた絶縁層１４内にコンタクト層１２が形成され、このコンタクト層１２を介して、表面に形成された電極層１５と配線層１１とが接続されている。これにより、絶縁層１４により、シリコン層２とコンタクト層１２とが絶縁され、電極層１５によるパッドが構成される。 According to the solid-state imaging device 1 of the above-described embodiment, since the insulating layer 13 is embedded through the silicon layer 2 around the imaging region 20, the solid-state imaging device 1 is manufactured. In addition, using the insulating layer 13 as an alignment mark (alignment mark), it is possible to perform alignment between the photodiode PD and the on-chip lens 7 of the light receiving sensor unit. As a result, the on-chip lens 7 can be accurately formed at a predetermined position and aligned with the photodiode PD.
In the pad portion, a contact layer 12 is formed in the insulating layer 14 embedded in the silicon layer 2 so as to be connected to the wiring layer 11 on the surface side of the silicon layer 2, and on the surface through the contact layer 12. The formed electrode layer 15 and the wiring layer 11 are connected. As a result, the insulating layer 14 insulates the silicon layer 2 and the contact layer 12, and a pad made of the electrode layer 15 is formed.

そして、シリコン層２に絶縁層１３を埋め込んでから受光センサ部のフォトダイオードＰＤを形成すれば、絶縁層１３をアライメントマークとして用いて、フォトダイオードＰＤを所定の位置に正確に形成することができる。
また、パッド部のシリコン層２に絶縁層１４を埋め込んでから、絶縁層１４内にコンタクトホールを形成し、このコンタクトホール内に導電材料を埋め込んで配線層１１に接続することにより、配線層１１及び電極層１５を接続するコンタクト層１２を形成し、絶縁層１４によりシリコン層２とコンタクト層１２とを絶縁することができる。 If the photodiode PD of the light receiving sensor unit is formed after the insulating layer 13 is embedded in the silicon layer 2, the photodiode PD can be accurately formed at a predetermined position using the insulating layer 13 as an alignment mark. .
Further, after the insulating layer 14 is embedded in the silicon layer 2 of the pad portion, a contact hole is formed in the insulating layer 14, and a conductive material is embedded in the contact hole and connected to the wiring layer 11, thereby connecting the wiring layer 11. In addition, the contact layer 12 connecting the electrode layer 15 can be formed, and the silicon layer 2 and the contact layer 12 can be insulated by the insulating layer 14.

従って、本実施の形態によれば、裏面照射型構造の固体撮像素子において、受光センサ部のフォトダイオードＰＤとオンチップレンズ７との位置合わせマークとパッドとを形成することが可能になるため、裏面照射型構造の固体撮像素子を実現することが可能となる。
これにより、裏面照射型構造によって斜め光の実効開口率１００％を達成することが可能になり、感度を大幅に向上し、またシェーディングレスを実現することが可能となる。 Therefore, according to the present embodiment, it is possible to form the alignment mark and the pad between the photodiode PD of the light receiving sensor part and the on-chip lens 7 in the solid-state imaging device having the back-illuminated structure. It is possible to realize a solid-state imaging device having a back-illuminated structure.
As a result, the back-illuminated structure can achieve an effective aperture ratio of 100% for oblique light, greatly improving the sensitivity and realizing shadinglessness.

次に、本発明の他の実施の形態の固体撮像素子の概略構成図（断面図）を図２３に示す。
この固体撮像素子１１０は、特に撮像領域２０の周辺において、フォトダイオードＰＤが形成された第１のシリコン層（単結晶シリコン層）２に、アライメントマークとして第２のシリコン層（例えば、非晶質シリコン層や多結晶シリコン層）１７が埋め込まれている。さらに、この第２のシリコン層１７上の絶縁層１９に、金属層１６が形成されている。
また、パッド部においても、図１の絶縁層１４の代わりに、第２のシリコン層１８が埋め込まれている。そして、配線層１１及び電極層１５を接続するコンタクト層１２と、埋め込まれた第２のシリコン層１８とを絶縁するために、コンタクト層１２と第２のシリコン層１８との間に、絶縁層１９が入っている。
なお、絶縁層１９は、図１の平坦化層５と同じ絶縁材料を使用することも可能であるが、形成方法が平坦化層５とは異なる。 Next, FIG. 23 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device according to another embodiment of the present invention.
This solid-state imaging device 110 has a second silicon layer (for example, amorphous) as an alignment mark on the first silicon layer (single crystal silicon layer) 2 in which the photodiode PD is formed, particularly in the periphery of the imaging region 20. A silicon layer or a polycrystalline silicon layer) 17 is embedded. Further, a metal layer 16 is formed on the insulating layer 19 on the second silicon layer 17.
Also in the pad portion, a second silicon layer 18 is buried instead of the insulating layer 14 of FIG. In order to insulate the contact layer 12 connecting the wiring layer 11 and the electrode layer 15 from the embedded second silicon layer 18, an insulating layer is provided between the contact layer 12 and the second silicon layer 18. 19 is included.
The insulating layer 19 can use the same insulating material as that of the planarizing layer 5 in FIG. 1, but the formation method is different from that of the planarizing layer 5.

この場合には、金属層１６及び絶縁層１９の光の反射率が異なるため、金属層１６がフォトダイオードＰＤとオンチップレンズ７の位置合わせのためのアライメントマークとなる。 In this case, since the light reflectance of the metal layer 16 and the insulating layer 19 is different, the metal layer 16 serves as an alignment mark for alignment of the photodiode PD and the on-chip lens 7.

その他の構成は、先の実施の形態の固体撮像素子１と同様であるので、同一符号を付して重複説明を省略する。
本実施の形態の固体撮像素子１１０は、例えば次のようにして製造することができる。 Since other configurations are the same as those of the solid-state imaging device 1 of the previous embodiment, the same reference numerals are given and redundant description is omitted.
The solid-state image sensor 110 of the present embodiment can be manufactured as follows, for example.

パッド部のコンタクトホール形成以前のプロセスフローは、絶縁層１３，１４が第２のシリコン層１７，１８に変わる以外、先の実施の形態の固体撮像素子１を製造する場合と同様である。図示しないが、フォトダイオードＰＤを形成する際には、撮像領域２０の周辺に埋め込まれた第２のシリコン層１７の表面が突出しているため、この第２のシリコン層１７を利用してフォトダイオードＰＤの位置合わせを行うことができる。 The process flow before the contact hole formation in the pad portion is the same as that in the case of manufacturing the solid-state imaging device 1 of the previous embodiment except that the insulating layers 13 and 14 are changed to the second silicon layers 17 and 18. Although not shown, when the photodiode PD is formed, since the surface of the second silicon layer 17 embedded in the periphery of the imaging region 20 protrudes, the photodiode is formed using the second silicon layer 17. PD alignment can be performed.

ここでは、図８Ｂに示した状態に相当する、パッド部のコンタクトホールを開口した状態から説明する。
図２４Ａに示すように、撮像領域２０（図２３参照）の周辺において、フォトダイオードＰＤが形成された第１のシリコン層２に第２のシリコン層１７が埋め込まれ、コンタクトホールの周囲に第２のシリコン層１８が埋め込まれた状態から、コンタクトホールを埋めて全面に絶縁層３７を形成する。 Here, a description will be given from a state where the contact hole of the pad portion corresponding to the state shown in FIG. 8B is opened.
As shown in FIG. 24A, in the periphery of the imaging region 20 (see FIG. 23), the second silicon layer 17 is embedded in the first silicon layer 2 where the photodiode PD is formed, and the second silicon layer 17 is embedded around the contact hole. From the state where the silicon layer 18 is buried, an insulating layer 37 is formed on the entire surface by filling the contact hole.

次に、図２４Ｂに示すように、表面にフォトレジスト３８を形成する。さらに、図２４Ｃに示すように、フォトレジスト３８を露光・現像して、フォトレジスト３８に開口を形成する。このとき、アライメントマークの部分にも開口を形成する。
次に、図２５Ａに示すように、フォトレジスト３８をマスクとして、絶縁層３７をエッチングする。これにより、パッド部に配線層１１に達する溝が形成されると共に、アライメントマーク部にも溝が形成される。その後、図２５Ｂに示すように、フォトレジスト３８を除去する。 Next, as shown in FIG. 24B, a photoresist 38 is formed on the surface. Further, as shown in FIG. 24C, the photoresist 38 is exposed and developed to form openings in the photoresist 38. At this time, an opening is also formed in the alignment mark portion.
Next, as shown in FIG. 25A, the insulating layer 37 is etched using the photoresist 38 as a mask. As a result, a groove reaching the wiring layer 11 is formed in the pad portion, and a groove is also formed in the alignment mark portion. Thereafter, as shown in FIG. 25B, the photoresist 38 is removed.

次に、図２５Ｃに示すように、パッド部の孔とアライメントマーク部の溝を埋めて全面的に、Ｗ等の金属層３９を形成する。なお、必要に応じて、金属層３９をコンタクトホールに埋め込んで形成する際に、予め下地にバリアメタル膜を形成しておくようにする。
次に、図２６Ａに示すように、表面の金属層３９を除去する。これにより、パッド部の孔内及びアライメントマーク部の溝内のみに金属層３９が残る。パッド部の溝内の金属層３９がコンタクト層１２となり、アライメントマーク部の溝内の金属層３９がアライメントマークの金属層１６となる。コンタクト層１２及び第２のシリコン層１８は、これらの間に埋め込まれた絶縁層３７（図１の絶縁層１９となる）により絶縁される。 Next, as shown in FIG. 25C, a metal layer 39 of W or the like is formed on the entire surface by filling the hole in the pad portion and the groove in the alignment mark portion. If necessary, when the metal layer 39 is buried in the contact hole, a barrier metal film is previously formed on the base.
Next, as shown in FIG. 26A, the metal layer 39 on the surface is removed. Thereby, the metal layer 39 remains only in the hole of the pad portion and in the groove of the alignment mark portion. The metal layer 39 in the groove of the pad portion becomes the contact layer 12, and the metal layer 39 in the groove of the alignment mark portion becomes the metal layer 16 of the alignment mark. The contact layer 12 and the second silicon layer 18 are insulated by an insulating layer 37 (which becomes the insulating layer 19 in FIG. 1) embedded between them.

次に、図２６Ｂに示すように、表面に電極層１５を成膜する。
その後は、図１１Ｂ〜図１３Ｂに示したと同様の工程を経て、図２３に示した固体撮像素子１１０を製造することができる。
このような製造工程を行うことにより、金属層１６をアライメントマークとして利用して、フォトダイオードＰＤとオンチップレンズ７を位置ずれなく形成することができ、また電極層１５によりパッドを形成することも可能となり、裏面照射型構造のＣＭＯＳ型固体撮像素子を製造することができる。 Next, as shown in FIG. 26B, an electrode layer 15 is formed on the surface.
Thereafter, the solid-state imaging device 110 shown in FIG. 23 can be manufactured through the same steps as shown in FIGS. 11B to 13B.
By performing such a manufacturing process, the photodiode PD and the on-chip lens 7 can be formed without misalignment using the metal layer 16 as an alignment mark, and a pad can be formed by the electrode layer 15. Thus, a CMOS solid-state imaging device having a back-illuminated structure can be manufactured.

上述した製造方法では、シリコン基板２１を用いているが、図１８Ａに示したＳＯＩ基板３６を用いて図２３に示した固体撮像素子１１０を製造することも可能であり、その場合も、基本的な工程の流れは変わらない。ＳＯＩ基板３６のシリコン層３５が、本実施の形態における第１のシリコン層２となる。 In the manufacturing method described above, the silicon substrate 21 is used. However, the solid-state imaging device 110 shown in FIG. 23 can also be manufactured using the SOI substrate 36 shown in FIG. 18A. The process flow does not change. The silicon layer 35 of the SOI substrate 36 becomes the first silicon layer 2 in the present embodiment.

また、本実施の形態では、溝に第２のシリコン層１７，１８を埋め込むため、埋め込み材料が窒化膜だけでなく酸化膜ともエッチングの選択性を有しており、図３Ｂ〜図５Ｂに示したＳｉＮ膜２３の代わりに酸化膜を用いることも可能になる。 In this embodiment, since the second silicon layers 17 and 18 are buried in the trench, the filling material has etching selectivity not only for the nitride film but also for the oxide film, as shown in FIGS. 3B to 5B. Instead of the SiN film 23, an oxide film can be used.

上述の本実施の形態の固体撮像素子１１０によれば、撮像領域２０の周辺において、第１のシリコン層２を貫通して第２のシリコン層１７が埋め込まれて形成され、第２のシリコン層１７上に金属層１６が形成されているので、固体撮像素子１１０を製造する際に、この金属層１６をアライメントマーク（位置合わせマーク）として利用して、受光センサ部のフォトダイオードＰＤとオンチップレンズ７との位置合わせを行うことが可能になる。これにより、オンチップレンズ７を正確に所定の位置にフォトダイオードＰＤと位置合わせして形成することが可能になる。
また、パッド部において、第１のシリコン層２の表面側の配線層１１に接続して、第１のシリコン層２に埋め込まれた第２のシリコン層１８内に絶縁層１９を介してコンタクト層１２が形成され、このコンタクト層１２を介して、表面に形成された電極層１５と配線層１１とが接続されている。これにより、絶縁層１９により、第２のシリコン層１８とコンタクト層１２とが絶縁され、電極層１５によるパッドが構成される。 According to the solid-state imaging device 110 of the present embodiment described above, the second silicon layer 17 is formed so as to penetrate the first silicon layer 2 and be embedded in the periphery of the imaging region 20. Since the metal layer 16 is formed on the substrate 17, when the solid-state imaging device 110 is manufactured, the metal layer 16 is used as an alignment mark (alignment mark), and the photodiode PD and the on-chip of the light receiving sensor unit are used. Positioning with the lens 7 can be performed. As a result, the on-chip lens 7 can be accurately formed at a predetermined position and aligned with the photodiode PD.
In the pad portion, the contact layer is connected to the wiring layer 11 on the surface side of the first silicon layer 2, and the contact layer is interposed in the second silicon layer 18 embedded in the first silicon layer 2 via the insulating layer 19. 12 is formed, and the electrode layer 15 formed on the surface and the wiring layer 11 are connected via the contact layer 12. As a result, the second silicon layer 18 and the contact layer 12 are insulated by the insulating layer 19, and a pad made of the electrode layer 15 is formed.

そして、第１のシリコン層２に第２のシリコン層１７を埋め込んでから受光センサ部のフォトダイオードＰＤを形成すれば、第２のシリコン層１７をアライメントマークとして用いて、フォトダイオードＰＤを所定の位置に正確に形成することができる。
また、パッド部の第１のシリコン層２に第２のシリコン層１８を埋め込んでから、第２のシリコン層１８内に絶縁層１９を埋め込んで形成し、さらにこの絶縁層１９内にコンタクトホールを形成して、このコンタクトホール内に導電材料を埋め込んで配線層１１に接続することにより、配線層１１及び電極層１５を接続するコンタクト層１２を形成し、絶縁層１９により第２のシリコン層１８とコンタクト層１２とを絶縁することができる。 Then, if the photodiode PD of the light receiving sensor portion is formed after the second silicon layer 17 is embedded in the first silicon layer 2, the photodiode PD is formed in a predetermined manner using the second silicon layer 17 as an alignment mark. It can be accurately formed at the position.
Further, after the second silicon layer 18 is embedded in the first silicon layer 2 of the pad portion, an insulating layer 19 is embedded in the second silicon layer 18, and a contact hole is formed in the insulating layer 19. The contact layer 12 is formed by filling the contact hole with a conductive material and connecting to the wiring layer 11, thereby forming the contact layer 12 connecting the wiring layer 11 and the electrode layer 15. The insulating layer 19 forms the second silicon layer 18. And the contact layer 12 can be insulated.

なお、図３Ａ〜図１３Ｂに示した製造工程では、図４Ｃに示したように、アライメントマーク用の溝とパッド部のコンタクトホールとを同時に形成したが、これらアライメントマーク用の溝とパッド部のコンタクトホールとを別々に形成することも可能である。
これらを別々に形成した場合の製造工程を次に示す。
この場合には、アライメントマークを先に形成して、コンタクトホールは後から形成するため、図７Ｂと同じ段階において、図２７Ａに示すように、コンタクトホールの絶縁層２５がなく、その他は図７Ｂと同じ状態になる。
続いて、表面にフォトレジスト４０を形成して、これを露光・現像して、図２７Ｂに示すように、パッド部のフォトレジスト４０に開口を形成する。
次に、フォトレジスト４０をマスクとしてシリコン層２をエッチングして、配線部の絶縁層３に達する凹部（コンタクトホール）を形成し、その後、図２７Ｃに示すように、フォトレジスト４０を除去する。
次に、図２８Ａに示すように、凹部を埋めて全面にＳｉＯ_２層４１を形成する。
その後、図２８Ｂに示すように、ＣＭＰ法もしくはＲＩＥ法により、表面のＳｉＯ_２層４１を除去する。これにより、凹部内のみにＳｉＯ_２層４１が残る。これで、図７Ｂとほぼ同じ状態になった。 In the manufacturing process shown in FIGS. 3A to 13B, as shown in FIG. 4C, the groove for the alignment mark and the contact hole for the pad portion are formed at the same time. It is also possible to form the contact holes separately.
The manufacturing process when these are formed separately is shown below.
In this case, since the alignment mark is formed first and the contact hole is formed later, at the same stage as in FIG. 7B, there is no contact hole insulating layer 25 as shown in FIG. Will be in the same state.
Subsequently, a photoresist 40 is formed on the surface, which is exposed and developed to form openings in the photoresist 40 in the pad portion as shown in FIG. 27B.
Next, the silicon layer 2 is etched using the photoresist 40 as a mask to form a recess (contact hole) reaching the insulating layer 3 in the wiring portion, and then the photoresist 40 is removed as shown in FIG. 27C.
Next, as shown in FIG. 28A, a SiO ₂ layer 41 is formed on the entire surface while filling the recess.
Thereafter, as shown in FIG. 28B, the SiO ₂ layer 41 on the surface is removed by CMP or RIE. As a result, the SiO ₂ layer 41 remains only in the recess. This is almost the same as in FIG. 7B.

上述のようにアライメントマーク用の溝とパッド部のコンタクトホールとを別々に作った場合には、アライメントマーク用溝とパッドコンタクトホールに埋め込む材料をそれぞれ異ならせて、最適な材料を選定できる利点がある。 When the alignment mark groove and the pad contact hole are made separately as described above, there is an advantage that the material embedded in the alignment mark groove and the pad contact hole can be made different to select the optimum material. is there.

また、図２３の固体撮像素子１１０を形成する際も、第１のシリコン層に溝を形成する工程と、溝に第２のシリコン層を埋め込む工程とを、撮像領域の周辺とパッド部とで、同時に行うことも、別々に行うことも、いずれも可能である。また、撮像領域の周辺に第２のシリコン層を埋め込んでからフォトダイオードＰＤを形成し、その後パッド部に第２のシリコン層を埋め込むことも可能である。 23, the step of forming a groove in the first silicon layer and the step of embedding the second silicon layer in the groove are performed at the periphery of the imaging region and the pad portion. These can be performed simultaneously or separately. It is also possible to form the photodiode PD after embedding the second silicon layer around the imaging region and then embed the second silicon layer in the pad portion.

続いて、本発明のさらに他の実施の形態の固体撮像素子の概略構成図（断面図）を図２９に示す。本実施の形態は、パッド部のコンタクト層及び電極層をデュアルダマシンで形成した構成である。
この固体撮像素子１２０は、特にパッド部において、断面Ｔ字状の電極層１５が、配線層１１に接続するように形成されている。電極層１５は、パッドとなる水平方向の部分１５Ａと、コンタクト層に相当する上下方向の部分１５Ｂとから構成されている。平坦化層５は、電極層１５上に開口を有している。また、絶縁層１４は、図１の固体撮像素子１と比較して広く形成されている。
その他の構成は、図１に示した固体撮像素子１と同様であるので、同一符号を付して重複説明を省略する。 Next, FIG. 29 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device according to still another embodiment of the present invention. In this embodiment, the contact layer and the electrode layer of the pad portion are formed by dual damascene.
The solid-state imaging device 120 is formed so that the electrode layer 15 having a T-shaped cross section is connected to the wiring layer 11 particularly in the pad portion. The electrode layer 15 includes a horizontal portion 15A serving as a pad and a vertical portion 15B corresponding to a contact layer. The planarization layer 5 has an opening on the electrode layer 15. Further, the insulating layer 14 is formed wider than the solid-state imaging device 1 of FIG.
Other configurations are the same as those of the solid-state imaging device 1 shown in FIG.

本実施の形態の固体撮像素子１２０は、次のようにして製造することができる。
図３０Ａに、図７Ｃと同じ状態を示す。この場合も、図３Ａ〜図７Ｃに示したと同様の工程を経ているが、パッド部に形成された溝（第１の溝）内の絶縁層２５は、その内部にパッドも形成するので、コンタクト形成用のレジストマスク２６の開口よりも充分大きく形成している。 The solid-state image sensor 120 of the present embodiment can be manufactured as follows.
FIG. 30A shows the same state as FIG. 7C. Also in this case, the same steps as shown in FIGS. 3A to 7C are performed, but the insulating layer 25 in the groove (first groove) formed in the pad portion also forms a pad therein, so that the contact It is formed sufficiently larger than the opening of the resist mask 26 for formation.

次に、図３０Ｂに示すように、フォトレジスト２６をマスクとして、パッド部の絶縁層２５及びパッド部の配線層１１上の絶縁層３に対してＲＩＥ法によりエッチングを行うことにより、これら絶縁層２５，３を貫通してパッド配線層１１に達するコンタクトホール（第２の溝）を形成する。このとき、フォトレジスト２６の開口がパッド部の絶縁層２５よりも充分小さいので、コンタクトホールの周囲に絶縁層２５が残る。
続いて、図３０Ｃに示すように、フォトレジスト２６を除去する。 Next, as shown in FIG. 30B, the insulating layer 25 in the pad portion and the insulating layer 3 on the wiring layer 11 in the pad portion are etched by the RIE method using the photoresist 26 as a mask, so that these insulating layers are formed. A contact hole (second groove) that reaches the pad wiring layer 11 through 25 and 3 is formed. At this time, since the opening of the photoresist 26 is sufficiently smaller than the insulating layer 25 in the pad portion, the insulating layer 25 remains around the contact hole.
Subsequently, as shown in FIG. 30C, the photoresist 26 is removed.

次に、図３１Ａに示すように、コンタクトホール（第２の溝）を埋めて全面的に、フォトレジスト４２を形成する。そして、フォトレジスト４２を露光・現像して、図３１Ｂに示すように、パッド部のフォトレジスト４２に開口を形成する。このとき、開口の大きさは、コンタクトホール（第２の溝）より大きく、かつ絶縁層２５よりも小さくする。
次に、図３１Ｃに示すように、フォトレジスト４２をマスクとして、絶縁層２５を一部エッチングする。このとき、コンタクトホール内のフォトレジスト４２も一部除去される。これにより、コンタクトホール（第２の溝）よりも幅が狭い、パッド用の溝（第３の溝）が形成される。
続いて、図３２Ａに示すように、フォトレジスト４２を除去する。 Next, as shown in FIG. 31A, a photoresist 42 is formed over the entire surface filling the contact hole (second groove). Then, the photoresist 42 is exposed and developed to form openings in the photoresist 42 in the pad portion as shown in FIG. 31B. At this time, the size of the opening is larger than the contact hole (second groove) and smaller than the insulating layer 25.
Next, as shown in FIG. 31C, the insulating layer 25 is partially etched using the photoresist 42 as a mask. At this time, the photoresist 42 in the contact hole is also partially removed. As a result, a pad groove (third groove) having a narrower width than the contact hole (second groove) is formed.
Subsequently, as shown in FIG. 32A, the photoresist 42 is removed.

次に、図３２Ｂに示すように、コンタクトホール及びパッド用の溝（第３の溝）を埋めて全面的に、コンタクト層の材料となる金属層２７、例えばＷ層を形成する。また、金属層２７をコンタクトホールに埋め込んで形成する際には、必要に応じて、予め下地にバリアメタル膜を形成しておくようにする。
次に、図３２Ｃに示すように、ＣＭＰ法もしくはＲＩＥ法によって、表面の金属層２７を除去する。これにより、コンタクトホール内及びパッド用の溝（第３の溝）内にのみ金属層２７が残り、パッドとなる水平方向の部分１５Ａと上下方向の部分１５Ｂとから成る、断面Ｔ字形状の電極層１５が形成される。 Next, as shown in FIG. 32B, a contact hole and a pad groove (third groove) are filled to form a metal layer 27, for example, a W layer, which becomes the material of the contact layer over the entire surface. Further, when the metal layer 27 is formed by being buried in the contact hole, a barrier metal film is previously formed on the base as necessary.
Next, as shown in FIG. 32C, the surface metal layer 27 is removed by CMP or RIE. As a result, the metal layer 27 remains only in the contact hole and in the pad groove (third groove), and is an electrode having a T-shaped cross section comprising the horizontal portion 15A and the vertical portion 15B to be the pad. Layer 15 is formed.

次に、図３３Ａに示すように、表面に、平坦化層５及びフォトレジスト４３を順次形成する。そして、フォトレジスト４３を露光・現像して、図３３Ｂに示すように、パッド部の電極層１５の上方のフォトレジスト４３に開口を形成する。
次に、フォトレジスト４３をマスクとして、平坦化層５をエッチングした後、図３３Ｃに示すように、フォトレジスト４３を除去する。これにより、パッド部の電極層１５上の平坦化層５が除去されて、電極層１５が表面に露出する。 Next, as shown in FIG. 33A, a planarizing layer 5 and a photoresist 43 are sequentially formed on the surface. Then, the photoresist 43 is exposed and developed to form an opening in the photoresist 43 above the electrode layer 15 in the pad portion as shown in FIG. 33B.
Next, after the planarization layer 5 is etched using the photoresist 43 as a mask, the photoresist 43 is removed as shown in FIG. 33C. Thereby, the planarization layer 5 on the electrode layer 15 in the pad portion is removed, and the electrode layer 15 is exposed to the surface.

その後は、図１２Ｃ〜図１３Ｂに示した工程と同様の工程を経て、オンチップレンズまでの各部品を形成して、図２９に示した固体撮像素子１２０を製造することができる。
このような製造工程を行うことにより、絶縁層１３をアライメントマークとして利用して、フォトダイオードＰＤとオンチップレンズ７を位置ずれなく形成することができ、また電極層１５によりパッドを形成することも可能となり、裏面照射型構造のＣＭＯＳ型固体撮像素子を製造することができる。 Thereafter, through the same steps as those shown in FIGS. 12C to 13B, the components up to the on-chip lens are formed, and the solid-state imaging device 120 shown in FIG. 29 can be manufactured.
By performing such a manufacturing process, the photodiode PD and the on-chip lens 7 can be formed without misalignment using the insulating layer 13 as an alignment mark, and a pad can be formed by the electrode layer 15. Thus, a CMOS solid-state imaging device having a back-illuminated structure can be manufactured.

上述の本実施の形態の固体撮像素子１２０によれば、先の実施の形態の固体撮像素子１と同様に、裏面照射型構造の固体撮像素子において、受光センサ部のフォトダイオードＰＤとオンチップレンズ７との位置合わせマークとパッドとを形成することが可能になるため、裏面照射型構造の固体撮像素子を実現することが可能となる。
これにより、裏面照射型構造によって斜め光の実効開口率１００％を達成することが可能になり、感度を大幅に向上し、またシェーディングレスを実現することが可能となる。 According to the solid-state imaging device 120 of the present embodiment described above, as in the solid-state imaging device 1 of the previous embodiment, in the solid-state imaging device of the backside illumination type structure, the photodiode PD and the on-chip lens of the light receiving sensor unit. 7 can be formed, and a solid-state imaging device having a back-illuminated structure can be realized.
As a result, the back-illuminated structure can achieve an effective aperture ratio of 100% for oblique light, greatly improving the sensitivity and realizing shadinglessness.

また、本実施の形態の固体撮像素子１２０では、特にパッド部において、断面Ｔ字状の電極層１５が、配線層１１に接続するように形成されているため、コンタクト層と電極層とを同じ工程で同時に形成することが可能になる。これにより、コンタクト層の形成工程の工程数を抑制することが可能になる。さらに、コンタクト層と電極層とが同一材料で同時に形成可能となるため、コンタクト層と電極層との接触抵抗が生じない利点を有している。 In the solid-state imaging device 120 of the present embodiment, the contact layer and the electrode layer are the same because the electrode layer 15 having a T-shaped cross section is formed so as to be connected to the wiring layer 11, particularly in the pad portion. It can be formed simultaneously in the process. This makes it possible to reduce the number of contact layer forming steps. Furthermore, since the contact layer and the electrode layer can be formed simultaneously with the same material, there is an advantage that the contact resistance between the contact layer and the electrode layer does not occur.

なお、上述の各実施の形態では、固体撮像素子１，１１０，１２０に、アライメントマークとして用いた絶縁層１３や金属層１６が残っている構成としたが、例えばアライメントマークを図２Ａの各チップ１０１の境界付近に形成した場合には、ダイシング等により各チップに分割する際に、アライメントマークが一部又は全部除去されることがある。 In each of the above-described embodiments, the solid-state imaging devices 1, 110, and 120 have the structure in which the insulating layer 13 and the metal layer 16 used as alignment marks remain. When formed near the boundary of 101, the alignment mark may be partly or entirely removed when dividing into chips by dicing or the like.

また、上述の実施の形態では、裏面照射型構造のＣＭＯＳ型固体撮像素子に本発明を適用したが、裏面照射型構造を有するその他の構成の固体撮像素子にも、同様に本発明を適用することができる。
例えば、裏面照射型構造を有するＣＣＤ固体撮像素子等において、本発明を適用して、アライメントマークやパッドの電極を形成することが可能である。 In the above-described embodiments, the present invention is applied to the CMOS solid-state imaging device having the back-illuminated structure. However, the present invention is similarly applied to solid-state imaging devices having other configurations having the back-illuminated structure. be able to.
For example, in a CCD solid-state imaging device or the like having a backside illumination type structure, it is possible to form alignment marks and pad electrodes by applying the present invention.

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.

本発明の一実施の形態の固体撮像素子の概略構成図（断面図）である。1 is a schematic configuration diagram (cross-sectional view) of a solid-state imaging device according to an embodiment of the present invention. Ａ，Ｂアライメントマークの位置を説明する図である。It is a figure explaining the position of A and B alignment marks. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の製造方法を説明する工程図である。FIGS. 2A to 2C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ、Ｂ図１の固体撮像素子の製造方法を説明する工程図である。A and B are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子の他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子の他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子の他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子の他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子のさらに他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子のさらに他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子のさらに他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 1. Ａ〜Ｃ図１の固体撮像素子のさらに他の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 1. Ａ、Ｂ図１の固体撮像素子のさらに他の製造方法を説明する工程図である。FIGS. 4A and 4B are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 本発明の他の実施の形態の固体撮像素子の概略構成図（断面図）である。It is a schematic block diagram (sectional drawing) of the solid-state image sensor of other embodiment of this invention. Ａ〜Ｃ図２３の固体撮像素子の製造方法を説明する工程図である。FIGS. 24A to 24C are process diagrams illustrating a method for manufacturing the solid-state imaging element of FIG. Ａ〜Ｃ図２３の固体撮像素子の製造方法を説明する工程図である。FIGS. 24A to 24C are process diagrams illustrating a method for manufacturing the solid-state imaging element of FIG. Ａ、Ｂ図２３の固体撮像素子の製造方法を説明する工程図である。FIGS. 24A and 24B are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図１の固体撮像素子のさらに別の製造方法を説明する工程図である。FIGS. 8A to 8C are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 1. Ａ、Ｂ図１の固体撮像素子のさらに別の製造方法を説明する工程図である。A and B are process diagrams illustrating still another method for manufacturing the solid-state imaging device of FIG. 本発明のさらに他の実施の形態の固体撮像素子の概略構成図（断面図）である。It is a schematic block diagram (sectional drawing) of the solid-state image sensor of further another embodiment of this invention. Ａ〜Ｃ図２９の固体撮像素子の製造方法を説明する工程図である。A to C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図２９の固体撮像素子の製造方法を説明する工程図である。A to C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図２９の固体撮像素子の製造方法を説明する工程図である。A to C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. Ａ〜Ｃ図２９の固体撮像素子の製造方法を説明する工程図である。A to C are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG. 表面照射型構造のＣＭＯＳ型固体撮像素子の断面図である。It is sectional drawing of the CMOS type solid-state image sensor of a surface irradiation type structure. 裏面照射型構造のＣＭＯＳ型固体撮像素子の断面図である。It is sectional drawing of a CMOS type solid-state image sensor of back irradiation type structure. Ａ〜Ｃ裏面照射型構造のＣＭＯＳ型固体撮像素子の製造方法を説明する工程図である。8A to 8C are process diagrams illustrating a method for manufacturing a CMOS solid-state imaging device having a backside illumination structure. Ｄ、Ｅ裏面照射型構造のＣＭＯＳ型固体撮像素子の製造方法を説明する工程図である。D, E It is process drawing explaining the manufacturing method of the CMOS type solid-state image sensor of a backside illumination type structure.

Explanation of symbols

１，１１０，１２０固体撮像素子、２シリコン層（第１のシリコン層）、３，１３，１４，１９絶縁層、４，１１配線層、５平坦化層、６カラーフィルター、７オンチップレンズ、８支持基板、９，１０接着層、１２コンタクト層、１５電極層、１６金属層、１７，１８第２のシリコン層、２０撮像領域、１００ウエハ、１０１チップ 1,110,120 solid-state imaging device, 2 silicon layer (first silicon layer), 3, 13, 14, 19 insulating layer, 4,11 wiring layer, 5 planarization layer, 6 color filter, 7 on-chip lens, 8 Support substrate, 9, 10 Adhesive layer, 12 Contact layer, 15 Electrode layer, 16 Metal layer, 17, 18 Second silicon layer, 20 Imaging area, 100 Wafer, 101 Chip

Claims

A silicon layer on which a light receiving sensor part for photoelectric conversion is formed;
And at least a wiring layer formed on the surface side of the silicon layer,
Having a structure in which a lens is formed on the back side opposite to the front side of the silicon layer;
A solid-state imaging device, wherein an insulating layer used as an alignment mark is embedded in the silicon layer around an imaging region.

The solid-state imaging device according to claim 1, wherein the insulating layer used as an alignment mark is formed between a pad portion and the light receiving sensor portion of the imaging region.

A silicon layer on which a light receiving sensor part for photoelectric conversion is formed;
And at least a wiring layer formed on the surface side of the silicon layer,
A method of manufacturing a solid-state imaging device having a structure in which a lens is formed on the back side opposite to the front side of the silicon layer,
Forming a groove in the silicon layer around the imaging region;
Embedding an insulating layer in the groove formed in the periphery of the imaging region;
Forming a light receiving sensor part in the silicon layer;
Forming the wiring layer on the surface side of the silicon layer;
And a step of forming the lens on the back side of the silicon layer using the insulating layer as an alignment mark.

The method of manufacturing a solid-state imaging device according to claim 3, wherein the light receiving sensor part is formed so that the insulating layer exists between the light receiving sensor part and the pad part.

The method for manufacturing a solid-state imaging device according to claim 3, wherein an insulating layer is formed in a pad portion simultaneously with the step of embedding the insulating layer in the groove formed in the periphery of the imaging region.