JP4817533B2

JP4817533B2 - Flat panel display

Info

Publication number: JP4817533B2
Application number: JP2001160294A
Authority: JP
Inventors: 賢治原田; 孝之鶴来
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2001-05-29
Filing date: 2001-05-29
Publication date: 2011-11-16
Anticipated expiration: 2021-05-29
Also published as: JP2002351384A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶ディスプレイ(LCD:Liquid Crystal Display)、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ(Field Emission Display）、などのフラット表示パネルを用いたフラットパネル表示装置に関する。
【０００２】
【従来の技術】
コンピュータのディスプレイ等として使用されているフラット表示パネルとして、ＴＦＴ液晶表示パネルが知られている。
図４は従来のＴＦＴ液晶表示パネルの構成である。複数のソース・ドライバＩＣに１表示ライン分の表示データを入力した後、それらソース・ドライバＩＣから同時に表示データを全てのソース電極線に出力することで表示が行われている。この従来のＴＦＴ液晶表示パネルは、表示コントローラからの表示データを、初段のソース・ドライバＩＣから後段のソース・ドライバＩＣの順で順次取り込むという構成を有していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の従来のＴＦＴ液晶表示パネルにおける、初段のソース・ドライバＩＣから表示データを次段に順次取り込むというデータ入力方式は、表示パネル全体を画像表示に使用する場合のみならず、表示パネルの一部を画像表示に使用する場合であっても同様であり、図５のように液晶表示パネルで表示可能な最大解像度よりも低い解像度で表示する場合であっても、表示パネル全体（表示に使用しない部分を含む全ての画素）に表示コントローラからデータを送らなければならなかった。このため、表示パネル全体よりも小さい一部の領域にのみ表示を行う場合であっても、画面全体を表示するタイミング動作が必要であり、表示画像データの前後には非表示領域として黒などのデータが付加されるため、画像データ読み込みの周波数を高くしなければならず表示用メモリなどに高価格な回路構成が必要であるという問題点を有していた。（図６）
表示コントローラを低速動作させる方法としては、特開平１０−１０５１０７号公報に開示されているように、非表示領域に対応する各列ドライバに対しては表示コントローラーからのデータではなく、表示データ設定手段によって予め決められた表示データを設定する方法がある。
【０００４】
本発明は上記従来の問題点を解決するものであり、また表示パネルの一部を画像表示に使用する場合にも特別な表示データ設定手段を用いなくとも画像データ読み込みの周波数を抑えることで、回路構成を安価に実現することのできるフラットパネル表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【０００６】
これにより、付加される非表示領域のデータを画像データの前部だけとし画像データ読み込みの周波数を抑えることで、表示パネルの一部を画像表示に使用する場合にも回路構成を安価に実現することのできるフラットパネル表示装置が得られる。
【０００７】
なお、非表示データとしては、低解像画像が表示される領域と低解像画像の表示に寄与しない領域（非表示領域）とを視覚的に区分できるような黒色、灰色、青色などの単色あるいはパターン表示データを用いる。
【０００８】
【発明の実施の形態】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るフラットパネル表示装置が示されている。このフラットパネル表示装置は、コンピュータ本体のディスプレイコントローラ１１と、そのコンピュータのディスプレイモニタとして使用される表示ユニット１２とから構成されている。
【００１３】
表示ユニット１２は、コネクタ１１１、バイアス電圧発生回路１１２、ドライバコントローラ１１３、ＴＦＴ液晶表示パネル部１１４、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６から構成されている。ドライバコントローラ１１３は、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６を制御するための各種タイミング信号を発生するためのものであり、このタイミング信号の発生は、液晶表示パネル部１１４の解像度と実際に表示しようとする解像度との関係に従って制御される。実際に表示しようとする解像度は、ディスプレイコントローラ１１からのＶsync、Ｈsync、ＳＨＦＣＬＫ等からタイミング制御回路２０１が計算によって求める。
【００１４】
各ソース・ドライバ１１５は、ＴＦＴ液晶表示パネル部１１４のソース電極を駆動するものであり、表示データを入力して保持するためのシフトレジスタを備えている。
【００１５】
また、各ソース・ドライバ１１５は、以下の制御信号を備えている。
「Ａ」は、タイミング制御回路２０１から入力されるアナログ出力制御信号である。
「ＲＬ」は、タイミング制御回路２０１から入力されるシフト方向選択信号である。
「ＣＫ」は、タイミング制御回路２０１から入力されるクロック信号である。
「ＳＰｉ」は、タイミング制御回路２０１及び隣接のソース・ドライバＩＣから入力されるスタートパルス信号である。
「ＳＰｏ」は、隣接のソース・ドライバＩＣへ出力するスタートパルス信号である。
「ＰＡＵＳＥ」は、タイミング制御回路２０１から入力される処理待ち制御信号である。
【００１６】
表示データＤａｔａ、および制御信号「Ａ」、「ＣＫ」については、すべてのソース・ドライバＩＣに共通に入力されている。また、制御信号「ＳＰｉ」および「ＳＰｏ」はソース・ドライバ１１５の数だけ用意されており、タイミング制御回路２０１からｎ個のソース・ドライバ１１５それぞれに独立に入力される。この場合、２段目以降のソース・ドライバ１１５については、タイミング制御回路２０１と隣接のソース・ドライバＩＣよりＡＮＤ回路を通して入力される。このような制御信号「ＳＰｉ」の接続構成は、タイミング制御回路２０１により任意のソース・ドライバＩＣから表示データ入力の開始が可能であり、データ転送方向を後段方向および前段方向に選択制御することができる。また、特定のドライバに対し「ＰＡＵＳＥ」信号を入力することによりデータ転送の処理待ち状態にすることが可能である。
【００１７】
各ソース・ドライバＩＣは、「ＳＰｉ」信号が入ると「ＣＫ」ごとにシフトレジスタの左端（「ＲＬ」信号がＯＦＦであれば右端）側から順次表示データ「ＤＡＴＡ」をそのシフトレジスタに入力する。
【００１８】
シフトレジスタの右端（「ＲＬ」信号がＯＦＦであれば左端）にまでデータが入力されると同時に、「ＳＰｏ」信号を出力する。任意のソース・ドライバＩＣの出力「ＳＰｏ」は、タイミング制御回路２０１からの制御信号とＡＮＤ回路を通して隣接のソース・ドライバＩＣの入力「ＳＰｉ」となっているので、タイミング制御回路２０１からの適切な制御信号により任意のソース・ドライバＩＣから任意のソース・ドライバＩＣへと連続してシフトレジスタに入力することができる。
【００１９】
「Ａ」信号が入るとシフトレジスタのすべての「ＤＡＴＡ」を液晶表示部に出力する。
次に、図２を参照して、具体的な動作を説明する。図２においては、ＴＦＴ液晶表示パネル部１１４が１０２４×７６８ドットの解像度を持ち、ここに６４０×４８０ドットの解像度で表示する場合の様子が示されている。この場合、表示領域は図中のＡ領域となる。他の領域は非表示領域となる。
【００２０】
また、ここでは、ソース・ドライバＩＣがＳＤ１〜ＳＤ８の８個であり、各ソース・ドライバＩＣが１２８画素に対応するソース電極線を駆動する場合を想定している。
【００２１】
Ｂ部は、初段のソース・ドライバＩＣがシフトレジスタにデータを書き込むのと同時に、最終段のソース・ドライバＩＣもシフトレジスタにデータを書き込むので、１ライン分のデータの書き込みにかかる時間は従来の(Ａ＋０．５×Ｂ)／（Ａ＋Ｂ）となる。
【００２２】
これにより、表示コントローラの水平方向のデータ出力動作速度を遅くすることができる。
図３には、図２で説明した表示、つまり１０２４ｘ７６８ドットのＸＧＡ仕様の解像度を持つパネルにＶＧＡの解像度（６４０ｘ４８０ドット）で表示する場合のタイミングが示されている。Ｈsync，Ｄata ，ＳＨＦＣＬＫはディスプレイコントローラ１１の出力信号である。
【００２３】
タイミング制御回路２０１は、Ｖsync，Ｈsync，Ｄata ，ＳＨＦＣＬＫから表示しようとしている解像度を調べ、図２で説明した表示領域Ａ，Ｂの位置を認識する。すなわち、ＳＤ１とＳＤ８が非表示領域Ｂに対応し、ＳＤ２〜ＳＤ７が表示領域Ａに対応すると判断される。また、この場合、ＳＤ７については、表示領域である低解像画像と表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界を制御域に含むことも同時に認識される。
【００２４】
初段ソース・ドライバであるＳＤ１と最終段ソース・ドライバであるＳＤ８に同時に「ＳＰｉ」が入力される。ＳＤ１〜ＳＤ６に対しては「ＲＬ」信号をＯＮに設定され、シフト方向は画面左から右方向であり、ＳＤ７〜ＳＤ８に対しては「ＲＬ」信号がＯＦＦに設定されシフト方向は画面右から左方向である。
これにより、初段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ１〜ＳＤ２のシフトレジスタに表示データを順次入力するのと並行して、最終段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ８〜ＳＤ７のシフトレジスタに黒などの非表示データを入力することができる。（図２、図３における１Ｗ）
【００２５】
表示領域と初段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ２については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後引き続き低解像度画像データが入力される。（図２、図３における２Ｗ）
【００２６】
表示領域と最終段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ７については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後に、「ＲＬ」信号をＯＦＦからＯＮに切り替え、「ＰＡＵＳＥ」信号をＯＮにすることによって、一時処理待ち状態（図２、図３における２Ｗ）となり、ＳＤ６に低解像度表示画像データが入力された後引き続いて、「ＰＡＵＳＥ」信号をＯＦＦにすることによって、シフトレジスタの表示領域に対応する部分に前記境界までの低解像度表示画像データが入力され、１表示ライン分の表示データ入力が完了する。（図２、図３における３Ｗ）
以上のように、この実施形態によれば、ＴＦＴ液晶表示パネル１１４に表示可能な最大解像度よりも低い解像度で表示を行うときは、その低解像度表示画面の１表示ライン分に対応する表示データは、ＴＦＴ液晶表示パネル１１４上の表示領域Ｂに対応する初段ソース・ドライバＳＤ１、および最終段ソース・ドライバＳＤ８に対して平行に入力が開始され、表示領域Ｂの入力の完了に引き続き表示領域Ａの表示データがＳＤ２からＳＤ７に、前段から後段に向かって一方向にデータ入力が行われる。
【００２７】
したがって、ディスプレイコントローラ１１は、非表示領域に対応する非表示データの転送については従来の１／２を転送するだけで済む。例えば、前述した例のように、表示パネル１１４に表示可能な最大解像度が１０２４×７６８ドットであり、そこに６４０×４８０ドットの表示を行う場合には、ディスプレイコントローラ１１は、各表示ラインに対して１０２４ドット中の８３２ドット分のデータ転送で済む。
【００２８】
このように、表示パネルに表示可能な最大解像度に対応する表示データを転送するのに従来必要とされていた動作タイミングよりも遅いタイミングで動作することが可能となるため、画像データ読み込みの周波数は低く抑えることができる。表示パネルの一部だけを画像表示に使用する場合にも、メモリなどの転送速度を従来よりも遅くできるため回路構成を安価に実現することができる。
【００２９】
なお、この実施形態では、１０２４×７６８パネルで６４０×４８０表示を行う例を挙げたが、原理的には他の解像度の組み合わせも可能である。また、ＴＦＴ液晶パネルだけでなくＳＴＮなどの他の液晶パネルや、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ（Field Emission Display）など、液晶以外のフラット表示パネルに対しても適用することができる。さらに、図１のドライバコントローラ１１３をコンピュータ本体側に設けるなど、様々な変形が可能である。
【００３０】
【発明の効果】
以上のように本発明は、表示パネルに表示可能な最大解像度よりも低い解像度で表示を行うとき、解像度の差により発生する表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、表示パネル上の表示領域である低解像画像に対しては前段から後段に向かい一方向にデータ書き込みを行う手段とをフラットパネル表示装置に設けることにより、付加される非表示領域の非表示データは画像データの前部だけとなるため画像データ読み込みの周波数を抑えることができ、表示パネルの一部を画像表示に使用する場合にも表示用メモリなど従来に比べ回路構成を安価に実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるフラットパネル表示装置の構成を示すブロック図
【図２】同実施形態のフラットパネル表示装置に表示可能な最大解像度よりも低い解像度で表示する場合の表示領域と非表示領域との関係を示す図
【図３】同実施形態のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【図４】従来のフラットパネル表示装置の構成を示すブロック図
【図５】従来のフラットパネル表示装置の表示動作の原理を説明するための図
【図６】従来のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【符号の説明】
１１ディスプレイコントローラー
１２表示ユニット
１１３ドライバコントローラー
１１４ＴＦＴ液晶表示パネル
１１５ソース・ドライバＩＣ
１１６ゲート・ドライバＩＣ
２０１タイミング制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flat panel display device using a flat display panel such as a liquid crystal display (LCD), a plasma display, an EL (Electroluminescence) display, and an FED (Field Emission Display).
[0002]
[Prior art]
A TFT liquid crystal display panel is known as a flat display panel used as a computer display or the like.
FIG. 4 shows the configuration of a conventional TFT liquid crystal display panel. Display is performed by inputting display data for one display line to a plurality of source driver ICs, and simultaneously outputting the display data from these source driver ICs to all the source electrode lines. This conventional TFT liquid crystal display panel has a configuration in which display data from the display controller is sequentially fetched in the order of the first source driver IC and the subsequent source driver IC.
[0003]
[Problems to be solved by the invention]
However, in the conventional TFT liquid crystal display panel described above, the data input method of sequentially fetching display data from the first-stage source driver IC to the next stage is not only used when the entire display panel is used for image display. The same applies to the case where a part of the display panel is used for image display. Even when the display is performed at a resolution lower than the maximum resolution that can be displayed on the liquid crystal display panel as shown in FIG. Data had to be sent from the display controller to all pixels including unused portions). For this reason, even when displaying only in a part of the area smaller than the entire display panel, a timing operation for displaying the entire screen is necessary, and black and other non-display areas are displayed before and after the display image data. Since data is added, the frequency of reading image data has to be increased, and there is a problem that an expensive circuit configuration is required for a display memory or the like. (Fig. 6)
As a method of operating the display controller at a low speed, as disclosed in Japanese Patent Laid-Open No. 10-105107, display data setting means is used for each column driver corresponding to the non-display area instead of data from the display controller. There is a method for setting display data determined in advance.
[0004]
The present invention solves the above-mentioned conventional problems, and even when a part of the display panel is used for image display, by suppressing the frequency of image data reading without using special display data setting means, An object of the present invention is to provide a flat panel display device capable of realizing a circuit configuration at low cost.
[0005]
[Means for Solving the Problems]
According to the present embodiment, a display panel including a plurality of pixels arranged in a matrix of rows and columns, a plurality of column drivers that drive column electrodes of the display panel, and a plurality of row electrodes of the display panel Display data for one display line transferred from the display controller is sequentially input to the column driver circuit by the driver controller, and the row electrode scanning means scans the rows scanned by the row electrode scanning means. A flat panel display device displayed on a display line, when displaying at a resolution lower than the maximum resolution that can be displayed on the display panel, from the column driver first stage end of the display panel to a low resolution image The non-display area and the non-display area from the end on the column driver final stage side of the display panel to the low resolution image are simultaneously written with non-display data. And a means for writing data in one direction from the previous column driver to the subsequent column driver for the low resolution image which is the display area on the display panel. When the resolution to be displayed on the display panel is lower than the maximum resolution that can be displayed on the display panel, the non-display data corresponding to the non-display area is simultaneously input to the first row driver and the last row driver. For the last row driver, non-display data writing is started simultaneously in the preceding row direction, and the non-display data written from the last row driver in the previous row direction is the display area. When the boundary between the image image and the non-display area from the end of the display panel column driver to the low resolution image is reached, the boundary is Only the column driver included in this state enters the data write processing waiting state, and subsequently the low-resolution image is written from the first stage column driver to the subsequent stage, and when the data write reaches the control area of the column driver including the boundary, the data The column driver including the boundary that is in the write processing waiting state again enters the data write processing state, starts writing the low-resolution image from the start of the control area of the column driver including the boundary to the boundary, and is equivalent to one display line. A flat panel display device is provided that is configured to complete display data.
[0006]
As a result, the data of the non-display area to be added is only the front part of the image data, and the frequency of reading the image data is suppressed, so that the circuit configuration can be realized at low cost even when a part of the display panel is used for image display. A flat panel display device that can be used is obtained.
[0007]
Note that the non-display data is a single color such as black, gray, or blue that can visually distinguish the area where the low-resolution image is displayed and the area that does not contribute to the display of the low-resolution image (non-display area). Alternatively, pattern display data is used.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
According to the present embodiment , a display panel including a plurality of pixels arranged in a matrix of rows and columns, a plurality of column drivers that drive column electrodes of the display panel, and a plurality of row electrodes of the display panel Display data for one display line transferred from the display controller is sequentially input to the column driver circuit by the driver controller, and the row electrode scanning means scans the rows scanned by the row electrode scanning means. A flat panel display device displayed on a display line, when displaying at a resolution lower than the maximum resolution that can be displayed on the display panel, from the column driver first stage end of the display panel to a low resolution image The non-display area and the non-display area from the end on the column driver final stage side of the display panel to the low resolution image are simultaneously written with non-display data. It means for performing said and means for writing data in one direction towards the subsequent stage of the column driver from the preceding column driver in order for the low-resolution image, which is a display region on the display panel, the display panel When the resolution to be displayed on the display panel is lower than the maximum resolution that can be displayed on the display panel, the non-display data corresponding to the non-display area is simultaneously input to the first row driver and the last row driver. For the last row driver, non-display data writing is started simultaneously in the preceding row direction, and the non-display data written from the last row driver in the previous row direction is the display area. When the boundary between the image image and the non-display area from the end of the display panel column driver to the low resolution image is reached, the boundary is Only the column driver included in this state enters the data write processing waiting state, and subsequently the low-resolution image is written from the first stage column driver to the subsequent stage, and when the data write reaches the control area of the column driver including the boundary, the data The column driver including the boundary that is in the write processing waiting state again enters the data write processing state, starts writing the low-resolution image from the start of the control area of the column driver including the boundary to the boundary, and is equivalent to one display line. A flat panel display device is provided that is configured to complete display data .
[0012]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a flat panel display device according to an embodiment of the present invention. The flat panel display device includes a display controller 11 of a computer main body and a display unit 12 used as a display monitor of the computer.
[0013]
The display unit 12 includes a connector 111, a bias voltage generation circuit 112, a driver controller 113, a TFT liquid crystal display panel 114, n source driver ICs 115, and m gate driver ICs 116. The driver controller 113 generates various timing signals for controlling the n source driver ICs 115 and the m gate driver ICs 116. The generation of the timing signals is performed by the liquid crystal display panel unit 114. Is controlled according to the relationship between the resolution of the image and the resolution to be actually displayed. The timing control circuit 201 calculates the resolution to be actually displayed from the Vsync, Hsync, SHFCLK, etc. from the display controller 11 by calculation.
[0014]
Each source driver 115 drives a source electrode of the TFT liquid crystal display panel unit 114, and includes a shift register for inputting and holding display data.
[0015]
Each source driver 115 includes the following control signals.
“A” is an analog output control signal input from the timing control circuit 201.
“RL” is a shift direction selection signal input from the timing control circuit 201.
“CK” is a clock signal input from the timing control circuit 201.
“SPi” is a start pulse signal input from the timing control circuit 201 and the adjacent source driver IC.
“SPo” is a start pulse signal output to the adjacent source driver IC.
“PAUSE” is a processing wait control signal input from the timing control circuit 201.
[0016]
The display data Data and the control signals “A” and “CK” are input in common to all the source driver ICs. Further, the control signals “SPi” and “SPo” are prepared as many as the number of source drivers 115 and are independently input from the timing control circuit 201 to each of the n source drivers 115. In this case, the second and subsequent source drivers 115 are input from the timing control circuit 201 and the adjacent source driver IC through an AND circuit. With such a connection configuration of the control signal “SPi”, the timing control circuit 201 can start display data input from an arbitrary source driver IC, and the data transfer direction can be selectively controlled in the subsequent stage direction and the previous stage direction. it can. Further, it is possible to enter a data transfer processing waiting state by inputting a “PAUSE” signal to a specific driver.
[0017]
When the “SPi” signal is input, each source driver IC sequentially inputs display data “DATA” to the shift register from the left end of the shift register (the right end if the “RL” signal is OFF) for each “CK”. .
[0018]
At the same time as the data is input to the right end of the shift register (the left end if the “RL” signal is OFF), the “SPo” signal is output. The output “SPo” of an arbitrary source driver IC becomes the input “SPi” of the adjacent source driver IC through the control signal from the timing control circuit 201 and the AND circuit. A shift signal can be input continuously from any source driver IC to any source driver IC by a control signal.
[0019]
When the “A” signal is input, all “DATA” of the shift register are output to the liquid crystal display unit.
Next, a specific operation will be described with reference to FIG. FIG. 2 shows a state in which the TFT liquid crystal display panel unit 114 has a resolution of 1024 × 768 dots and displays at a resolution of 640 × 480 dots. In this case, the display area is the A area in the figure. Other areas are non-display areas.
[0020]
Here, it is assumed that there are eight source driver ICs SD1 to SD8, and each source driver IC drives a source electrode line corresponding to 128 pixels.
[0021]
In section B, the source driver IC in the first stage writes data to the shift register, and the source driver IC in the last stage also writes data to the shift register. (A + 0.5 × B) / (A + B).
[0022]
As a result, the horizontal data output operation speed of the display controller can be reduced.
FIG. 3 shows the timing when the display described in FIG. 2 is displayed, that is, when the display is performed at the VGA resolution (640 × 480 dots) on the panel having the XGA specification resolution of 1024 × 768 dots. Hsync, Data, and SHFCLK are output signals of the display controller 11.
[0023]
The timing control circuit 201 checks the resolution to be displayed from Vsync, Hsync, Data, and SHFCLK, and recognizes the positions of the display areas A and B described with reference to FIG. That is, it is determined that SD1 and SD8 correspond to the non-display area B, and SD2 to SD7 correspond to the display area A. Further, in this case, for SD7, it is simultaneously recognized that the control area includes the boundary between the low-resolution image that is the display area and the non-display area from the end of the display panel column driver final stage side to the low-resolution image. Is done.
[0024]
“SPi” is simultaneously input to the first-stage source driver SD1 and the final-stage source driver SD8. For SD1 to SD6, the “RL” signal is set to ON and the shift direction is from the left to the right of the screen. For SD7 to SD8, the “RL” signal is set to OFF and the shift direction is from the right of the screen. Left direction.
As a result, SD8, which is the source driver IC for displaying the final stage B area, is simultaneously input to the shift registers of SD1 to SD2, which are source driver ICs for displaying the first stage B area. Non-display data such as black can be input to the shift register of SD7. (1W in FIGS. 2 and 3)
[0025]
For SD2 which is a source driver IC having both the display area and the first-stage non-display area in the control area, after the non-display data is input to the portion corresponding to the non-display area of the shift register, the low-resolution image data continues. Entered. (2W in FIGS. 2 and 3)
[0026]
For SD7, which is a source driver IC having both the display area and the final stage non-display area in the control area, the “RL” signal is input after the non-display data is input to the portion corresponding to the non-display area of the shift register. Is switched from OFF to ON, and the “PAUSE” signal is turned ON to enter a temporary processing waiting state (2W in FIGS. 2 and 3). After the low resolution display image data is input to SD6, “PAUSE” ”Signal is turned OFF, the low-resolution display image data up to the boundary is input to the portion corresponding to the display area of the shift register, and the display data input for one display line is completed. (3W in FIGS. 2 and 3)
As described above, according to this embodiment, when display is performed at a resolution lower than the maximum resolution that can be displayed on the TFT liquid crystal display panel 114, the display data corresponding to one display line of the low-resolution display screen is Input is started in parallel to the first-stage source driver SD1 and the last-stage source driver SD8 corresponding to the display area B on the TFT liquid crystal display panel 114, and after the input of the display area B is completed, the display area A The display data is input from SD2 to SD7 in one direction from the front stage to the rear stage.
[0027]
Accordingly, the display controller 11 only needs to transfer half of the conventional non-display data corresponding to the non-display area. For example, as in the example described above, when the maximum resolution that can be displayed on the display panel 114 is 1024 × 768 dots, and display of 640 × 480 dots is performed there, the display controller 11 performs the display for each display line. Thus, 832 dots of 1024 dots can be transferred.
[0028]
In this way, since it is possible to operate at a timing slower than the operation timing conventionally required to transfer display data corresponding to the maximum resolution that can be displayed on the display panel, the frequency of image data reading is It can be kept low. Even when only a part of the display panel is used for image display, the transfer rate of the memory or the like can be made slower than in the prior art, so that the circuit configuration can be realized at a low cost.
[0029]
In this embodiment, an example in which 640 × 480 display is performed on a 1024 × 768 panel has been described. However, in principle, other combinations of resolutions are possible. Further, the present invention can be applied not only to TFT liquid crystal panels but also to other liquid crystal panels such as STN, flat display panels other than liquid crystals such as plasma displays, EL (Electroluminescence) displays, and FED (Field Emission Displays). Further, various modifications such as providing the driver controller 113 of FIG. 1 on the computer main body side are possible.
[0030]
【Effect of the invention】
As described above, according to the present invention, when display is performed at a resolution lower than the maximum resolution that can be displayed on the display panel, non-display from the end of the column driver first stage of the display panel to the low resolution image generated due to the difference in resolution. Means for simultaneously writing non-display data to the non-display area from the end of the column driver final stage side of the display panel to the low-resolution image, and the low-resolution image that is the display area on the display panel On the other hand, by providing the flat panel display device with a means for writing data in one direction from the front stage to the rear stage, the non-display data in the non-display area to be added is only the front part of the image data. Therefore, even when a part of the display panel is used for image display, a circuit configuration such as a display memory can be realized at a lower cost than conventional ones.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a flat panel display device according to an embodiment of the present invention. FIG. 2 is a display in a case where display is performed at a resolution lower than the maximum resolution that can be displayed on the flat panel display device of the embodiment. FIG. 3 is a timing chart showing the display operation timing of the flat panel display device of the embodiment. FIG. 4 is a block diagram showing the configuration of a conventional flat panel display device. FIG. 6 is a diagram for explaining the principle of display operation of a conventional flat panel display device. FIG. 6 is a timing chart showing display operation timing of a conventional flat panel display device.
11 Display controller 12 Display unit 113 Driver controller 114 TFT liquid crystal display panel 115 Source driver IC
116 Gate driver IC
201 Timing control circuit

Claims

A display panel including a plurality of pixels arranged in a matrix of rows and columns, a plurality of column drivers for driving column electrodes of the display panel, and a row electrode for scanning the plurality of row electrodes of the display panel in units of rows A display unit for displaying data for one display line transferred from a display controller, which is sequentially input to a column driver circuit by a driver controller and displayed on a display line of a row scanned by the row electrode scanning unit. In the panel display device, when performing display at a resolution lower than the maximum resolution that can be displayed on the display panel, a non-display area from the end of the column driver first stage side of the display panel to a low resolution image, Means for simultaneously writing non-display data to the non-display area from the end of the column driver last stage of the display panel to the low resolution image And means for writing data in one direction across the front of the column drivers to the subsequent column drivers in order for the low-resolution image, which is a display area on display panel,
When the resolution to be displayed on the display panel is lower than the maximum resolution that can be displayed on the display panel, non-display data corresponding to the non-display area is simultaneously input to the first row driver and the last row driver, For the first row driver, non-display data writing is started simultaneously in the subsequent stage direction, and for the last row driver in the preceding row direction at the same time. The non-display data written from the last row driver in the previous row direction is the display area. When the boundary between the low resolution image and the non-display area from the end of the column driver final stage of the display panel to the low resolution image is reached, only the column driver including the boundary as a control area is in a data write processing waiting state. Then, the low resolution image is written from the first row driver to the latter stage, and the data writing is performed on the boundary. When the column driver control area is reached, the column driver including the boundary that has been waiting for data write processing enters the data write processing state again, and the resolution is reduced from the start of the column driver control area including the boundary to the boundary. A flat panel display device configured to start image writing and complete display data for one display line .