JP4821067B2

JP4821067B2 - Anodizing apparatus, method for forming porous layer using the same, and method for producing semiconductor thin film

Info

Publication number: JP4821067B2
Application number: JP2001233396A
Authority: JP
Inventors: 博士田舎中; 孟史松下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-08-01
Filing date: 2001-08-01
Publication date: 2011-11-24
Anticipated expiration: 2021-08-01
Also published as: JP2003045869A

Abstract

PROBLEM TO BE SOLVED: To provide an anode formation system in which current density distribution can be made uniform by controlling the magnitude or distribution of leak current and a porous layer can be formed uniformly over the entire surface of a substrate. SOLUTION: A silicon substrate S is set in an anode formation system 10 by inserting a member 15 holding the silicon substrate S into a guide groove 16 provided in an electrolytic solution tank 11. A first groove G1 formed between the silicon substrate S and the substrate holding member 15 and a second groove G2 formed between the substrate holding member 15 and the inner wall face 16W of the guide groove 16 and uniform. Resistances of the first groove G1 and the second groove G2 are set higher than the resistance of the silicon substrate S. The substrate holding member 15 holds the silicon substrate S while securing it between the stop part 31 of a first cassette 21 and the annular stop member 41 of a second cassette 22.

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばシリコン基板からエピタキシャル層を剥離するための剥離層として用いられる多孔質シリコン層などの多孔質層を形成するための陽極化成装置およびこれを用いた多孔質層の形成方法、ならびに半導体薄膜の製造方法に関する。
【０００２】
【従来の技術】
従来、シリコン基板からエピタキシャルシリコン層を剥離する技術として、陽極化成装置を用いてシリコン基板に多孔質シリコン層を形成し、この多孔質シリコン層を剥離層として用いる方法が知られている（例えば特開平５−１９８５５７号公報および特開平５−１９８５５８号公報など）。
【０００３】
多孔質シリコン層の形成は、例えば伊東らによる「表面技術 Vol. 46, No. 5, pp.8-13, 1995［多孔質シリコンの陽極化成］」に示された２重セル法により行うことができる。この方法では、２つの電解溶液槽の間に多孔質シリコン層を形成すべきシリコン基板を設置し、両方の電解溶液槽には直流電源と接続された白金（Ｐｔ）電極を設置する。そして、両電解溶液槽に電解溶液を入れ、両白金電極間に直流電圧を印加する。これによりシリコン基板の一方の面が浸食されて多孔質化する。
【０００４】
具体的には、例えば、電解溶液（陽極化成溶液）として例えばＨＦ（フッ化水素）：Ｃ₂Ｈ₅ＯＨ（エタノール）＝１：１の電解溶液を用い、例えば０．５〜３ｍＡ／ｃｍ²程度の小電流密度で８分間、第１段階の陽極化成を行い、これにより多孔率が小さい第１の多孔質層を形成する。続いて、例えば３〜２０ｍＡ／ｃｍ²の中電流密度で８分間、第２段階の陽極化成を行い、これにより多孔率が中程度の第２の多孔質層を形成する。更に、例えば４０〜３００ｍＡ／ｃｍ²の大電流密度で数秒間、第３段階の陽極化成を行うことにより多孔率が大きな第３の多孔質層を形成する。この第３の多孔質層は、エピタキシャルシリコン層をシリコン基板から剥離する際の剥離層の元になるものである。
【０００５】
このような多孔質シリコン層の形成に用いられる陽極化成装置は、例えば、２槽構造を有している。陽極化成装置は、大きく分けて密閉型とオーバーフロー型の２種類がある。密閉型では、各電解溶液槽の上部が閉じられており、薬液が電解溶液槽内に密閉される。オーバーフロー型では、各電解溶液槽の上部が開放されており、各電解溶液槽の下部から、高濃度のフッ化水素酸溶液などの薬液が送り込まれ、開放された上部でオーバーフローする。
【０００６】
図１７は、従来のオーバーフロー型陽極化成装置の概略構成を表す断面図である。この従来の陽極化成装置１００は、一対の電解溶液槽１０１Ａ，１０１Ｂおよび一対のオーバーフロー槽１０２Ａ，１０２Ｂを有している。電解溶液槽１０１Ａ，１０１Ｂは電解溶液１０３で満たされており、電解溶液槽１０１Ａ，１０１Ｂの側壁には電極１０４Ａ，１０４Ｂがそれぞれ設けられている。シリコン基板Ｓは、二つの電解溶液槽１０１Ａ，１０１Ｂの間に挟まれるように配置される。シリコン基板Ｓの周縁部は、例えば、耐酸性を有するゴム、またはゴムのような柔軟性を有するフッ素樹脂からなる治具１０５により固定されている。なお、この治具１０５は、電解溶液１０３の液漏れを防ぐ封止部材としての役割も果たしている。
【０００７】
上述したような従来のオーバーフロー型の陽極化成装置の例が、例えば、特開平５−１９８５５７号公報または特開平５−１９８５５８号公報に開示されている。特開平５−１９８５５７号公報においては、被処理基板は四フッ化エチレン樹脂製の基板支持治具およびシール材により槽内に装着される。また、特開平５−１９８５５８号公報においては、電極上に四フッ化エチレン樹脂製の基板支持部材を設け、この基板支持部材により被処理基板を電極上に押圧して保持する。これらの例においてはいずれも、被処理基板の装着の原理は上述の従来の陽極化成装置１００の場合と同様である。
【０００８】
【発明が解決しようとする課題】
ところで、上述の従来の陽極化成装置１００を用いて、多段階の陽極化成によりシリコン基板Ｓの一面に多孔質シリコン層を形成すると、以下のような問題が生じる。まず、大電流密度で電流を流すことによって多孔質シリコン層内部に歪みが発生しやすく、この歪みが後続の工程において多孔質シリコン層の上に成膜されるエピタキシャルシリコン層に影響を及ぼす。
【０００９】
また、大電流密度で通電するためには容量の大きな電流電源が必要となるという別の問題もある。
【００１０】
加えて、電流密度を大きくすると、電流密度分布が現れる場合がある。シリコン基板Ｓの面内において不均一な電流が流れると、剥離層としての多孔質シリコン層が不均一に形成される。つまり、同一のシリコン基板Ｓ内に、剥離強度の強い部分と剥離強度の弱い部分とが形成される。そのため、剥離強度の弱い部分の上に成膜されたエピタキシャルシリコン層が部分的に剥離されてしまう虞が生じる。エピタキシャルシリコン層を成長させた後にシリコン基板Ｓから均一に剥離するためには、シリコン基板Ｓを流れる電流密度分布を面内において均一とし、面内における多孔質シリコン層の剥離強度を均一にすることが要求される。
【００１１】
しかしながら、従来の陽極化成装置は、面内における均一な電流密度分布に対する要求に応えることができなかった。その原因として、従来の陽極化成装置は、本来シリコン基板Ｓを流れるべき電流がシリコン基板Ｓを避けて流れる現象、すなわちリーク電流を減少ないし制御することが大変困難であることが挙げられる。
【００１２】
リーク電流の発生の原因として、シリコン基板Ｓと電解溶液１０３との間に発生する電気２重層による電位障壁があげられる。シリコン基板Ｓの抵抗は、例えばホウ素（Ｂ）を添加したｐ型（１００）シリコン基板で比抵抗が０．０１〜０．０２Ωｃｍ、６インチサイズ、膜厚６２５μｍの場合、０．０００３６〜０．０００７１Ωとほとんど０Ωに近い値である。しかしながら、シリコン基板Ｓと電解溶液１０３との界面では、電気２重層が形成され、電位の障壁が存在する。この電位障壁の値は、陽極化成条件により異なるが、ＨＦ（フッ化水素；５０％）：Ｃ₂Ｈ₅ＯＨ（エタノール；９５％）＝１：１の電解溶液１０３を用いた場合、約３Ｖである。したがって、シリコン基板Ｓの周縁部に３Ｖ以下の電圧しかかからない場合、電流はシリコン基板Ｓを流れず、リーク電流としてシリコン基板Ｓ以外を流れることになる。
【００１３】
例えば、図１７に示した陽極化成装置１００においては、リーク電流ＬＣ１１１が、シリコン基板Ｓと治具１０５との間の隙間で発生する。この治具１０５は、上述のように、耐酸性を有するゴム、またはゴムのような柔軟性を有するフッ素樹脂を用いている。したがって、何回かの繰り返し使用により治具１０５の形状が変形し、シリコン基板Ｓと治具１０５との間に隙間が発生しやすい。この隙間は陽極化成工程ごとに大きさが異なり、リーク電流ＬＣ１１１の部分的、局所的な発生の原因の一つとなる。
【００１４】
また、電解溶液槽１０１Ａ，１０１Ｂと治具１０５との間の隙間でもリーク電流１１２が発生する。電解溶液槽１０１Ａ，１０１Ｂと治具１０５との境界部分においても、耐酸性を有するゴム、またはゴムのような柔軟性を有するフッ素樹脂が用いられており、繰り返し使用による形状変化により隙間が発生しやすい。この隙間が、リーク電流ＬＣ１１２の部分的、局所的な発生の原因の一つとなる。
【００１５】
本発明はかかる問題に鑑みてなされたもので、その目的は、リーク電流の大きさや分布を制御して電流密度分布を均一化することにより、基板の表面全体にわたり均一に多孔質層を形成することができる陽極化成装置およびこれを用いた多孔質層の形成方法、ならびに半導体薄膜の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による陽極化成装置は、電解溶液により充たされるとともに、少なくとも側面および底面に設けられたガイド溝により二つ以上の電解溶液室に分割され、各電解溶液室に電極を有する電解溶液槽と、ガイド溝に対して挿入または取り出し可能であるとともに、処理対象基板を保持する基板保持部材とを備え、基板保持部材は、それぞれ円盤状の処理対象基板を電解溶液に接触させるための円形の開口部が設けられた第１のカセットおよび第２のカセットを有し、第１のカセットの開口部の周縁部に、処理対象基板を保持する係止部が設けられ、第２のカセットの開口部に、処理対象基板を押止する環状押止部材が嵌め込まれ、第１のカセットの係止部と第２のカセットの環状押止部材との間に処理対象基板を挟むようにしており、第１のカセットおよび第２のカセットと処理対象基板との間に形成される第１の隙間が、この処理対象基板の周縁部全体にわたって均等であるように構成されたものである。
【００１７】
本発明による多孔質層の形成方法は、陽極化成装置を用いて処理対象基板の一面に多孔質層を形成するためのものであって、陽極化成装置が、電解溶液により充たされるとともに、少なくとも側面および底面に設けられたガイド溝により二つ以上の電解溶液室に分割され、各電解溶液室に電極を有する電解溶液槽と、ガイド溝に対して挿入または取り出し可能であるとともに、処理対象基板を保持する基板保持部材とを備え、基板保持部材は、それぞれ円盤状の処理対象基板を電解溶液に接触させるための円形の開口部が設けられた第１のカセットおよび第２のカセットを有し、第１のカセットの開口部の周縁部に、処理対象基板を保持する係止部が設けられ、第２のカセットの開口部に、処理対象基板を押止する環状押止部材が嵌め込まれ、第１のカセットの係止部と第２のカセットの環状押止部材との間に処理対象基板を挟むようにしており、第１のカセットおよび第２のカセットと処理対象基板との間に形成される第１の隙間が、この処理対象基板の周縁部全体にわたって均等であるように構成されたものである。
【００１８】
本発明による半導体薄膜の製造方法は、陽極化成装置を用いて半導体基板の一面に多孔質半導体層を形成する工程を含むものであって、陽極化成装置が、電解溶液により充たされるとともに、少なくとも側面および底面に設けられたガイド溝により二つ以上の電解溶液室に分割され、各電解溶液室に電極を有する電解溶液槽と、ガイド溝に対して挿入または取り出し可能であるとともに、処理対象基板を保持する基板保持部材とを備え、基板保持部材は、それぞれ円盤状の処理対象基板を電解溶液に接触させるための円形の開口部が設けられた第１のカセットおよび第２のカセットを有し、第１のカセットの開口部の周縁部に、処理対象基板を保持する係止部が設けられ、第２のカセットの開口部に、処理対象基板を押止する環状押止部材が嵌め込まれ、第１のカセットの係止部と第２のカセットの環状押止部材との間に処理対象基板を挟むようにしており、第１のカセットおよび第２のカセットと処理対象基板との間に形成される第１の隙間が、この処理対象基板の周縁部全体にわたって均等であるように構成されているものである。
【００１９】
本発明による陽極化成装置および本発明による多孔質層の形成方法によれば、第１のカセットおよび第２のカセットと処理対象基板との間に形成される第１の隙間が、この処理対象基板の周縁部全体にわたって均等であるように構成されているので、第１の隙間を流れるリーク電流の大きさや分布を自由に制御できる。
【００２０】
本発明による半導体薄膜の製造方法によれば、本発明による陽極化成装置を用いるようにしたので、半導体基板内の電流密度分布を均一にすることができ、多孔質半導体層の面内均一性の向上が実現される。したがって、多孔質半導体層の上に成膜される単結晶シリコン薄膜などの半導体薄膜を均一に剥離することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２２】
（第１の実施の形態）
〔陽極化成装置〕
図１および図２は、本発明の第１の実施の形態に係る陽極化成装置の概略構成を表すものである。図２はこの陽極化成装置の一部を切り欠いて示す右側面図であり、図１は、図２の１−１線に沿った断面図である。図１および図２に示した陽極化成装置１０は、例えば、シリコン基板を陽極としてフッ化水素酸溶液中で通電を行う陽極化成方法によりシリコン基板の一方の面に多孔質シリコン層を形成するために用いられるものである。この陽極化成方法については後述するが、例えば伊東等による「表面技術Vol.46.No.5.p8〜13,1995 [多孔質シリコンの陽極化成] 」に示された２重セル法により行うことができる。
【００２３】
この陽極化成装置１０は、電解溶液槽１１を有している。電解溶液槽１１の側面および底面にはガイド溝１６が形成されている。ガイド溝１６には、処理対象基板として例えばシリコン基板Ｓを保持した基板保持部材１５が挿入されている。電解溶液槽１１は、ガイド溝１６およびガイド溝１６に挿入された基板保持部材１５）により二つの電解溶液室１１Ａ，１１Ｂに分割されている。
【００２４】
電解溶液室１１Ａ，１１Ｂには、電解溶液１３が注入されているとともに、図示しない直流電源と接続された白金（Ｐｔ）からなる電極１４Ａ，１４Ｂがそれぞれ設置されている。電極１４Ａ，１４Ｂの間に直流電圧を印加すると、シリコン基板Ｓの一方の面が浸食されて多孔質化する。電界溶液１３としては、例えば、フッ化水素（ＨＦ）：エタノール（Ｃ₂Ｈ₅ＯＨ）＝１：１の電解溶液を用いることができる。電解溶液室１１Ａ，１１Ｂの上部は閉じられており、電解溶液１３は電解溶液室１１Ａ，１１Ｂ内に密閉されている。すなわち、陽極化成装置１０はいわゆる密閉型の構成を有している。
【００２５】
電解溶液槽１１および基板保持部材１５は、耐薬品性材料から構成されている。この耐薬品性材料としては、例えばフッ素含有樹脂、または塩化ビニールを含む材料を用いることができる。
【００２６】
ガイド溝１６の内壁面１６Ｗは、基板保持部材１５の外形に対応して形成されている。基板保持部材１５の外形は、例えば本実施の形態においては、図２に示すように、矩形の短辺において二つの隣り合う角を丸めた形状となっている。なお、図２においては、電界溶液室１１Ａおよび電極１４Ａは一部切り欠いて示されている。
【００２７】
基板保持部材１５の外形寸法は、図１および図２からわかるように、電解溶液室１１Ａ，１１Ｂの内径よりも大きくなっている。したがって、ガイド溝１６に基板保持部材１５を挿入するだけで、電解溶液室１１Ａと電解溶液室１１Ｂとを簡単かつ確実に分離することができる。
【００２８】
電解溶液室１１Ａの底面には、電解溶液１３を注入するための注入孔１７Ａと、電解溶液１３を排出するための排出孔１８Ａとが設けられている。電解溶液室１１Ｂの底面にも、同様に、電解溶液１３を注入するための注入孔１７Ｂと、電解溶液１３を排出するための排出孔１８Ｂとが設けられている。
【００２９】
基板保持部材１５は、図１および図３に示すように、第１のカセット２１と第２のカセット２２との間にシリコン基板Ｓを挟むようにしている。第１のカセット２１には、シリコン基板Ｓを電解溶液１３に接触させるための開口部２１Ａが設けられている。第２のカセット２２にも同じく、シリコン基板Ｓを電解溶液１３に接触させるための開口部２２Ａが設けられている。開口部２１Ａ，２２Ａの直径はシリコン基板Ｓの直径にほぼ等しくなっている。
【００３０】
第１のカセット２１の開口部２１Ａの周縁部には、シリコン基板Ｓを保持するために、係止部３１が形成されている。本実施の形態においては、係止部３１は、開口部２１Ａの周縁部全体にわたって形成された環状フランジとなっており、この環状フランジによりシリコン基板Ｓの周縁部を一様に押止して係止する。係止部３１の内周はシリコン基板Ｓの直径よりも少し小さく設定されているので、係止部３１は、シリコン基板Ｓが脱落しないよう係止することができる。係止部３１の形状は、図１のように断面矩形であってもよいが、図４に示したカセット２３の係止部３２のように、シリコン基板Ｓに対向しない側を斜面とし、断面三角形としてもよい。
【００３１】
また、係止部３１は、図１に示した環状フランジに限らず、図５に示したカセット２４の係止部３３のように、前記処理対象基板の周縁部を局所的に押止する爪として形成されていてもよい。係止部３３は、図５に示した円錐状の爪のほか、角錐状の爪、矩形、三角形または半円形の平板状の爪などとすることができる。なお、係止部３３のシリコン基板Ｓに接する面は、シリコン基板Ｓを安定して保持するため、平坦面とされている。係止部３３は少なくとも３箇所に設けられていればよいが、シリコン基板Ｓを正しい向きおよび位置に保持するためには、係止部３３は図５のように６箇所設けてもよい。
【００３２】
第２のカセット２２の開口部２２Ａには、シリコン基板Ｓを押止するとともに第１の隙間Ｇ１をシリコン基板Ｓの周縁部全体にわたって均等にするために、環状押止部材４１が嵌め込まれている。本実施の形態においては、環状押止部材４１は、放射状に交互に配置された凸部４１Ａと凹部４１Ｂとを有しており、凹部２２Ｂによりシリコン基板Ｓの周縁部を局所的に押止するようになっている。なお、環状押止部材４１は、図６に示すカセット２５の環状押止部材４２のように、凹凸がない平板状とし、シリコン基板Ｓの周縁部を一様に押止するようにしてもよい。
【００３３】
基板保持部材１５にシリコン基板Ｓを保持させるには、図３に示すように、第１のカセット２１の係止部３１にシリコン基板Ｓを載せて、第２のカセット２２を重ねる。これにより係止部３１と環状押止部材４１との間にシリコン基板Ｓが挟まれて固定される。なお、重ね合わされた第１のカセット２１と第２のカセット２２とは、図示しないがフックなどの係止機構、ネジや段差等の機械的手段により、または磁石等により確実に固定される。こうしてシリコン基板Ｓを基板保持部材１５に設置した後は、基板保持部材１５の把持部１５Ａを手で持って図１または図２に示されたようにガイド溝１６に挿入すれば、シリコン基板Ｓを陽極化成装置１０に設置することができる。このように、本実施の形態の基板保持部材１５を用いることにより、シリコン基板Ｓの取り扱いが極めて簡単になる。
【００３４】
ここで、図１に示したように、基板保持部材１５、すなわち第１のカセット２１および第２のカセット２２と、シリコン基板Ｓとの間には、第１の隙間Ｇ１が形成される。この第１の隙間は、電解溶液１３により充たされ、リーク電流ＬＣ１が流れる。本実施の形態においては、この第１の隙間Ｇ１は、シリコン基板Ｓの周縁部全体にわたって均等であるようになっている。
【００３５】
このように、第１の隙間Ｇ１が均等になるようにしたので、第１の隙間Ｇ１が電解溶液１３によって充たされたときに、第１の隙間Ｇ１の抵抗は均等になる。したがって、リーク電流ＬＣ１の電流密度も均一になる。このように、リーク電流ＬＣ１がシリコン基板Ｓの周辺を均一に流れるようにしたので、円形のシリコン基板Ｓを用いる場合、同心円状に電流が流れることになり、より均一な多孔質シリコン層を形成することが可能となる。
【００３６】
また、基板保持部材１５とガイド溝１６の内壁面１６Ｗとの間には、図１または図２に示したように、第２の隙間Ｇ２が形成される。第２の隙間Ｇ２は、電解溶液１３により充たされ、リーク電流ＬＣ２が流れる。本実施の形態においては、第２の隙間Ｇ２は、ガイド溝１６の全体にわたって均等であるようになっている。これにより、第２の隙間Ｇ２が電解溶液１３によって充たされたときに、第２の隙間Ｇ２の抵抗は均等になり、リーク電流ＬＣ２の電流密度も均一になる。したがって、多孔質シリコン層の形成をより均一に行うことができる。
【００３７】
更に、第１の隙間Ｇ１の長さおよび幅は、第１の隙間Ｇ１が電解溶液１３により充たされたときに、第１の隙間Ｇ１の抵抗がシリコン基板Ｓの抵抗よりも高くなるように定められる。また、第２の隙間Ｇ２の長さおよび幅は、第２の隙間Ｇ２が電解溶液１３により充たされたときに、第２の隙間Ｇ２の抵抗がシリコン基板Ｓの抵抗よりも高くなるように定められる。以下、第１の隙間Ｇ１の抵抗Ｒ_G1および第２の隙間Ｇ２の抵抗Ｒ_G2とシリコン基板Ｓの抵抗Ｒ_Sとの関係について、図６および図７を用いて説明する。
【００３８】
まず、第１の隙間Ｇ１の抵抗Ｒ_G1とシリコン基板Ｓの抵抗Ｒ_Sとの関係について説明する。図７および図８は、それぞれ、図１に示した基板保持部材１５の要部を拡大して示す斜視図および断面図である。図７から分かるように、第１の隙間Ｇ１は、環状押止部材４１の凸部４１Ａまたは凹部４１Ｂとシリコン基板Ｓとの間に形成される隙間Ｇ１１、第１のカセット２１の開口部２１Ａとシリコン基板Ｓとの間に形成される隙間Ｇ１２、および第１のカセット２１の係止部３１とシリコン基板Ｓとの間に形成される隙間Ｇ１３とからなっている。
【００３９】
隙間Ｇ１１の抵抗Ｒ_G11は、以下の式（７）により求めることができる。
Ｒ_G11＝（ρ_E・Ｌ_G11）／Ａ_G11 （７）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G11は隙間Ｇ１１の長さである。また、Ａ_G11は隙間Ｇ１１の断面積を表し、次の式（８）により求められる。
Ａ_G11＝Ｗ_G11・２πｒ（８）
なお、Ｗ_G11は隙間Ｇ１１の幅、ｒはシリコン基板Ｓの半径を表す。
【００４０】
隙間Ｇ１２の抵抗Ｒ_G12は、以下の式（９）により求めることができる。
Ｒ_G12＝（ρ_E・Ｌ_G12）／Ａ_G12 （９）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G12は隙間Ｇ１２の長さである。Ｌ_G12は、シリコン基板Ｓの厚みＴ_Sに等しい。また、Ａ_G12は隙間Ｇ１２の断面積であり、次の式（１０）により求められる。
Ａ_G12＝Ｗ_G12・２πｒ（１０）
なお、Ｗ_G12は隙間Ｇ１２の幅を表す。
【００４１】
隙間Ｇ１３の抵抗Ｒ_G13は、以下の式（１１）により求めることができる。
Ｒ_G13＝（ρ_E・Ｌ_G13）／Ａ_G13 （１１）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G13は隙間Ｇ１３の長さである。また、Ａ_G13は、以下の式（１２）により求められる。
Ａ_G13＝Ｗ_G13・２πｒ（１２）
なお、Ｗ_G13は隙間Ｇ１３の幅を表す。
【００４２】
本実施の形態では、抵抗Ｒ_G11，Ｒ_G12，Ｒ_G13はそれぞれ、いずれも、シリコン基板Ｓの抵抗Ｒ_Sより高くなるようにしている。これにより、第１の隙間Ｇ１のどの場所においても、第１の隙間Ｇ１の抵抗Ｒ_G1はシリコン基板Ｓの抵抗Ｒ_Sより高くなる。すなわち、
Ｒ_G1＞Ｒ_S （１３）
これにより、第１の隙間Ｇ１を流れるリーク電流ＬＣ１（図１参照）を大幅に減らすことができ、より均一な多孔質シリコン層の形成が可能となる。
【００４３】
なお、シリコン基板Ｓの抵抗Ｒ_Sは、次の式（１４）により求められる。
Ｒ_S＝（ρ_S・Ｔ_s）／Ａ_S （１４）
ここで、ρ_Sはシリコン基板Ｓの抵抗率、Ｔ_Sはシリコン基板Ｓの厚みを表す。また、Ａ_Sはシリコン基板Ｓの処理対象領域、すなわち多孔質シリコン層を形成すべき領域の断面積を表す。
【００４４】
次に、第２の隙間Ｇ２の抵抗Ｒ_G2とシリコン基板Ｓの抵抗Ｒ_Sとの関係について、図８を用いて説明する。図８は、図１に示した基板保持部材１５の要部を拡大して示す断面図である。第２の隙間Ｇ２は、第２のカセット２２とガイド溝１６の内壁面１６Ｗとの間に形成される隙間Ｇ２１、第１のカセット２１および第２のカセット２２と内壁面１６Ｗとの間に形成される隙間Ｇ２２、および第１のカセット２１と内壁面１６Ｗとの間に形成される隙間Ｇ２３とからなっている。
【００４５】
隙間Ｇ２１の抵抗Ｒ_G21は、以下の式（１５）により求めることができる。
Ｒ_G21＝（ρ_E・Ｌ_G21）／Ａ_G21 （１５）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G21は隙間Ｇ２１の長さ、Ａ_G21は隙間Ｇ２１の断面積を表す。
【００４６】
隙間Ｇ２２の抵抗Ｒ_G22は、以下の式（１６）により求めることができる。
Ｒ_G22＝（ρ_E・Ｌ_G22）／Ａ_G22 （１６）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G22は隙間Ｇ２２の長さ、Ａ_G12は隙間Ｇ２２の断面積である。
【００４７】
隙間Ｇ２３の抵抗Ｒ_G23は、以下の式（１７）により求めることができる。
Ｒ_G23＝（ρ_E・Ｌ_G23）／Ａ_G23 （１７）
ここで、ρ_Eは電解溶液１３の抵抗率、Ｌ_G23は隙間Ｇ２３の長さ、Ａ_G23は、隙間Ｇ２３の断面積である。
【００４８】
第１の隙間Ｇ１の場合と同様に、抵抗Ｒ_G21，Ｒ_G22，Ｒ_G23はそれぞれ、いずれも、シリコン基板Ｓの抵抗Ｒ_Sより高くなるようにしている。これにより、第２の隙間Ｇ２のどの場所においても、第２の隙間Ｇ２の抵抗Ｒ_G2はシリコン基板Ｓの抵抗Ｒ_Sより高くなる。すなわち、
Ｒ_G2＞Ｒ_S （１８）
これにより、第２の隙間Ｇ２を流れるリーク電流ＬＣ２（図１参照）を大幅に減らすことができ、より均一な多孔質シリコン層の形成が可能となる。
【００４９】
さらに、基板保持部材１５がガイド溝１６に対する密着性を有するようにすれば、第２の隙間Ｇ２はほとんど零となり、更にリーク電流ＬＣ２を減らすことができるので好ましい。
【００５０】
〔多孔質層の形成方法および半導体薄膜の製造方法〕
以下、図９ないし図１０を参照して、本実施の形態に係る陽極化成装置１０を用いた半導体薄膜の製造方法を、多孔質層の形成方法を中心にして説明する。
【００５１】
まず、図９（Ａ）に示したように、半導体薄膜を形成するためのシリコン基板Ｓを用意する。このシリコン基板Ｓとしては、例えば、ホウ素などのｐ型不純物が高濃度に添加され、約０．０１Ω・ｃｍ〜約０．０２Ω・ｃｍの範囲内の比抵抗を有する単結晶シリコン基板を用いる。
【００５２】
次に、シリコン基板Ｓを上述のように陽極化成装置１０に設置し、例えば約１ｍＡ／ｃｍ²の電流密度で約８分間通電させることにより、第１段階の陽極化成を行い、シリコン基板Ｓの一方の面（表側の面）に、図９（Ｂ）に示したような例えば厚さが１．７μｍ程度で多孔率が小さい（例えば１６％程度）低多孔率多孔質層５１Ａを形成する。この低多孔率多孔質層５１Ａは、微細孔の口径が小さいので、後続の水素アニール工程によりシリコン基板Ｓの表面が更に平坦で滑らかになり、その上にエピタキシャル成長する半導体薄膜の結晶性が向上する。
【００５３】
続いて、一旦通電を止めた後、例えば約７ｍＡ／ｃｍ²の電流密度で約８分間通電させることにより、第２段階の陽極化成を行い、図９（Ｃ）に示したような例えば厚さが６．３μｍ程度で多孔率が中程度（例えば２６％程度）の中多孔率多孔質層５１Ｂを形成する。更に、一旦通電を止めた後、例えば約２００ｍＡ／ｃｍ²の電流密度で３秒間通電させることにより、第３段階の陽極化成を行い、図９（Ｄ）に示したような例えば厚さが０．０５μｍ程度で多孔率が大きな（６０〜７０％程度）の高多孔率多孔質層５１Ｃを形成する。この高多孔率多孔質層５１は、シリコン基板Ｓの最表面に形成されている低多孔率多孔質層５１Ａと、半導体薄膜のシリコン基板Ｓからの分離が行われる中多孔率多孔質層５１Ｂとの間にかかる大きな歪みを緩和するバッファ層としての役割をもっている。低多孔率多孔質層５１Ａの表面は、この歪みによる影響を極めて受けやすいが、高多孔率多孔質層５１Ｃによりこの歪みをいくらか緩和させることができる。
【００５４】
こうして、多孔率の異なる三つの多孔質層５１Ａ，５１Ｂ，５１Ｃからなる厚さ約８μｍの多孔質層５１が形成される。この多孔質層５１は、本実施の形態の陽極化成装置１０を用いて形成されているので、面内均一性が高く、後続工程において成膜される半導体薄膜５２（図１０（Ａ）参照）をシリコン基板Ｓから均一に剥離することができる。
【００５５】
その後、例えば常圧シリコンエピタキシャル装置を用いて、シリコン基板Ｓを水素（Ｈ₂）雰囲気中で例えば１１００℃の温度で加熱する。室温から１１００℃までの加熱時間は例えば約２０分、その後、例えば約３０分間この一定温度で熱アニールを行う。これにより、多孔質層５１の表面に存在する穴が塞がれ、表面が平坦で滑らかになる。また、この水素アニールを行っている間に、多孔質層５１の内部では、中多孔率多孔質層５１Ｂと高多孔率多孔質層５１Ｃとの界面付近において、分離強度がより一層弱くなる。
【００５６】
続いて、例えば１０６０℃に降温し、シラン（ＳｉＨ₄）ガスを用いたシリコンエピタキシャル成長を例えば１７分間行い、図１０（Ａ）に示したように、多孔質層５１の上に結晶性の優れた単結晶シリコンからなる半導体薄膜５２を形成する。半導体薄膜５２の厚さは例えば約５μｍとする。
【００５７】
その後、半導体薄膜５２をシリコン基板Ｓから分離させる。ここでは、本実施の形態の陽極化成装置１０を用いて多孔質層５１を形成しているので、多孔質層５１がシリコン基板Ｓの表面に均一に形成されており、この多孔質層５１を用いて半導体薄膜５２を均一にシリコン基板Ｓから分離させることができる。分離の方法としては、例えば、図１０（Ｂ）に示したように半導体薄膜５２の表面にフッ素樹脂，ポリカーボネートあるいはポリエチレンテレフタレートなどからなるプラスチックフィルム５３を接着剤５４を用いて接着し、シリコン基板Ｓとプラスチックフィルム５３とに互いを引き離す方向の外力を加えるようにすることができる。なお、接着剤５４としては、多孔質層５１の分離強度よりも強い強度をもつものを使用する。
【００５８】
こうして、図１０（Ｃ）に示したように、プラスチックフィルム５３上に転写された単結晶シリコンからなる半導体薄膜５２を得ることができる。一方、半導体薄膜５２を剥離した後のシリコン基板Ｓは、表面に残存している多孔質層５１Ｂを除去して、再度半導体薄膜の製造に再利用することができる。
【００５９】
以上説明したように、本実施の形態によれば、陽極化成装置１０において、基板保持部材１５と、シリコン基板Ｓとの間に形成される第１の隙間Ｇ１が、シリコン基板Ｓの周縁部全体にわたって均等であるようにしたので、第１の隙間Ｇ１が電解溶液１３によって充たされたときに、第１の隙間Ｇ１の抵抗Ｒ_G1も均等になる。したがって、リーク電流ＬＣ１の電流密度も均一になる。このように、陽極化成装置１０では、リーク電流ＬＣ１がシリコン基板Ｓの周辺を均一に流れるようになるので、円形のシリコン基板Ｓを用いる場合、同心円状に電流が流れることになり、より均一な多孔質シリコン層を形成することが可能となる。
【００６０】
本実施の形態では、更に、基板保持部材１５とガイド溝１６の内壁面１６Ｗとの間に形成される第２の隙間Ｇ２も、ガイド溝１６の全体にわたって均等であるようにしたので、第２の隙間Ｇ２が電解溶液１３によって充たされたときに、第２の隙間Ｇ２の抵抗Ｒ_G2も均等になる。したがって、リーク電流ＬＣ２の電流密度も均一になり、形成される多孔質シリコン層の均一性をより向上させることができる。
【００６１】
また、本実施の形態では、第１の隙間Ｇ１の抵抗Ｒ_G1がシリコン基板Ｓの抵抗Ｒ_Sより高いので、リーク電流ＬＣ１を大幅に減らすことができ、より均一な多孔質シリコン層の形成が可能となる。このように、陽極化成装置１０においては、従来では制御が困難であったリーク電流ＬＣ１の分布および大きさを制御することができる。
【００６２】
更に、第２の隙間Ｇ２の抵抗Ｒ_G2をもシリコン基板Ｓの抵抗Ｒ_Sより高くしたので、リーク電流ＬＣ２を大幅に減らすことができる。
【００６３】
これに加えて、基板保持部材１５がガイド溝１６に対する密着性を有するようにすれば、第２の隙間Ｇ２はほとんど零となり、更にリーク電流ＬＣ２を減らすことができる。
【００６４】
また、本実施の形態では、第１のカセット２１の係止部３１にシリコン基板Ｓを載せて、第２のカセット２２を重ねれば、第１のカセット２１の係止部３１と第２のカセット２２の環状押止部材４１との間にシリコン基板Ｓが挟まれて固定されるので、基板保持部材１５にシリコン基板Ｓを簡単に装着することができる。そして、基板保持部材１５の把持部１５Ａを手で持って陽極化成装置１０のガイド溝１６に挿入すれば、シリコン基板Ｓを陽極化成装置１０に設置することができ、シリコン基板Ｓの取り扱いが極めて簡単になり、スループットが著しく向上する。
【００６５】
さらに、基板保持部材１５の外形寸法は、電解溶液室１１Ａ，１１Ｂの内径よりも大きくなっているので、基板保持部材１５をガイド溝１６に挿入するだけで、何ら他の治具等を必要とせずに、電解溶液室１１Ａ，１１Ｂを確実に分離することができ、治具の劣化によるリーク電流が発生する虞がない。
【００６６】
また、本実施の形態によれば、上述の陽極化成装置１０を用いて、シリコン基板Ｓの表側の面に多孔質層５１を形成して、その上に半導体薄膜５２を形成するようにしたので、多孔質層５１がシリコン基板Ｓの表面に均一に形成されており、この多孔質層５１を利用して半導体薄膜５２をシリコン基板Ｓから均一に剥離することができる。
【００６７】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る陽極化成装置について説明する。本実施の形態に係る陽極化成装置は、図１１および図１２に示したような第１のカセット２６および第２のカセット２７とから構成される基板保持部材１９を備えていること、第２のカセット２７には環状押止部材が嵌め込まれておらず、第１および第２のカセットともに係止部が設けられていることのみにおいて第１の実施の形態に係る陽極化成装置１０と異なっており、その他は、第１の実施の形態と同一の構成、作用および効果を有している。よって、同一の構成要素には同一の符号を付し、ここではその詳細な説明を省略する。
【００６８】
基板保持部材１９は、第１のカセット２６および第２のカセット２７の形状構成が異なる以外は、第１の実施の形態における基板保持部材１５と同様である。したがって、ここでは、図１１ないし図１３を参照して第１および第２のカセット２６，２７の形状構成について説明する。
【００６９】
第１のカセット２６と第２のカセット２７との間には、シリコン基板Ｓが挟まれて保持されている。第１および第２のカセット２６，２７には、シリコン基板Ｓを電解溶液１３に接触させるための開口部２６Ａ，２７Ａがそれぞれ設けられている。開口部２６Ａ，２７Ａの直径はシリコン基板Ｓの直径とほぼ等しく設定されているが、開口部２６Ａの周縁には係止部２６Ｂ、開口部２７Ａの周縁には係止部２７Ｂがそれぞれ形成され、シリコン基板Ｓを保持することができる。
【００７０】
第１のカセット２６と第２のカセット２７とは、段差を利用して機械的に固定されている。すなわち、第１のカセット２６に設けられた凸状の段差部２６Ｃを第２のカセット２７に設けられた凹状の段差部２７Ｃに嵌め込むことにより固定されている。ただし、段差部２６Ｃ，２７Ｃのみによらず、第１の実施の形態において例示した他の固定方法を併用してもよい。
【００７１】
第１のカセット２６の係止部２６Ｂは、段差部２６Ｃの内側の周縁部から突出するように設けられており、図１３（Ｂ）に示したようにその内周はシリコン基板Ｓの直径よりも少し小さく設定されている。係止部２６Ｂの形状は、シリコン基板Ｓに対向する側は平面、対向しない側が斜面であり、したがって断面三角形となっている。係止部１３は、図１２および図１３（Ｂ）に示したようにシリコン基板Ｓの周縁部を一様に押止する環状フランジとなっているが、図１４に示したように、シリコン基板Ｓの周縁部を局所的に押止する複数の爪として形成してもよい。
【００７２】
第２のカセット２７の係止部２７Ｂは、段差部２７Ｃとは反対側に設けられており、図１３（Ａ）に示したように、その内周はシリコン基板Ｓの直径よりも少し小さく設定されている。係止部２７Ｂはシリコン基板Ｓの周縁部を一様に押止する環状フランジとなっているが、シリコン基板Ｓに対向する側には複数の溝２７Ｄが放射状に設けられている。この溝２７Ｄにより、シリコン基板Ｓと基板保持部材１９との間に第１の隙間Ｇ１が形成される。
【００７３】
本実施の形態に係る基板保持部材１９も、第１の実施の形態における基板保持部材１５と同様に陽極化成装置１０において使用することができ、同様に多孔質層の形成および半導体薄膜の製造に使用することができる。
【００７４】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態においては、いわゆる密閉型の陽極化成装置１０の場合について説明したが、本発明は、図１５に示すオーバーフロー型の陽極化成装置にも適用可能である。図１５に示した陽極化成装置６０は、電解溶液槽６１の電解溶液室６１Ａ，６１Ｂの上部が開放されており、一対のオーバーフロー槽６２Ａ，６２Ｂを有すること、排出孔１８Ａ，１８Ｂがオーバーフロー槽６２Ａ，６２Ｂに設けられていることを除いては、図１に示した陽極化成装置１０と同様である。ただし、電解溶液１３の攪拌をより円滑に行うことができるので密閉型の陽極化成装置１０が好ましい。
【００７５】
また、本発明は、図１６に示したような、一度に複数のシリコン基板Ｓを処理できる陽極化成装置７０の場合にも適用できる。陽極化成装置７０は、電解溶液槽７１が複数のガイド溝１６により電解溶液室７１Ａ，７１Ｂ，７１Ｃに分割されていること、両端の電解溶液室７１Ａ，７１Ｃに一対の電極７４Ａ，７４Ｃが設けられていることを除いては、図１に示した陽極化成装置１０と同様である。
【００７６】
また、上述の第１の実施の形態においては、基板保持部材１５が、第１のカセット２１および第２のカセット２２から構成されている場合について説明した。しかしながら、第１のカセットと第２のカセットの組合せは、以上の第１の実施の形態の場合に限られない。例えば、下記のような組合せが考えられる。
（１）第１のカセットとしてカセット２４、第２のカセットとしてカセット２２を用いる。
（２）第１のカセットとしてカセット２１またはカセット２３、第２のカセットとしてカセット２５を用いる。
（３）第１のカセットとしてカセット２４、第２のカセットとしてカセット２５を用いる。
（４）第１のカセットとしてカセット２１またはカセット２３、第２のカセットとしてカセット２４を用いる。
【００７７】
また、上述の実施の形態においては、処理対象基板としてｐ型単結晶シリコンからなるシリコン基板Ｓを用いる場合について説明したが、処理対象基板は、その他、多結晶シリコン，ゲルマニウム（Ｇｅ），シリコンゲルマニウム（ＳｉＧｅ），ガリウムヒ素（ＧａＡｓ），ガリウムリン（ＧａＰ）または窒化ガリウム（ＧａＮ）などの化合物半導体基板であってもよい。シリコン基板Ｓを用いる場合は、ホウ素が添加されたｐ型シリコン基板であることが望ましいが、陽極化成条件によってはｎ型のシリコン基板を用いてもよい。また、基板の比抵抗は低い方がより好ましい。
【００７８】
さらに、上述の実施の形態においては、陽極化成装置１０を用いてシリコン基板Ｓに多孔質層５１を形成する場合について説明したが、本発明は、電解溶液１３を変えることにより例えば電解めっきにも適用することが可能である。
【００７９】
【発明の効果】
以上説明したように、請求項１ないし１６のいずれか１に記載の陽極化成装置によれば、電解溶液槽に設けられたガイド溝に、第１のカセットおよび第２のカセットの間に処理対象基板を保持した基板保持部材を挿入するようにし、第１のカセットおよび第２のカセットと処理対象基板との間に形成される第１の隙間を処理対象基板の周縁部全体にわたって均等であるようにしたので、第１の隙間が電解溶液によって充たされたときに、第１の隙間の抵抗の抵抗は均等になる。したがって、リーク電流の電流密度も均一になる。このように、本発明による陽極化成装置では、従来制御が困難であったリーク電流の大きさや分布を制御することが可能になるという優れた効果を奏する。リーク電流が処理対象基板の周辺を均一に流れるようになるので、より均一な多孔質層を形成することが可能となる。
【００８０】
特に、請求項３ないし６のいずれか１に記載の陽極化成装置によれば、第１の隙間の抵抗または第２の隙間の抵抗が処理対象基板の抵抗より高いので、リーク電流を大幅に減らすことができ、より均一な多孔質層の形成が可能となるという効果を奏する。
【００８１】
また、請求項１記載の陽極化成装置によれば、第１のカセットと第２のカセットとの間に処理対象基板を挟んで保持するようにしたので、基板保持部材に処理対象基板を簡単に装着することができる。そして、基板保持部材の把持部を手で持って陽極化成装置のガイド溝に挿入すれば、処理対象基板を陽極化成装置に設置することができ、処理対象基板の取り扱いが極めて簡単になり、スループットが著しく向上するという効果を奏する。
【００８２】
加えて、特に、請求項１１記載の陽極化成装置によれば、基板保持部材がガイド溝に対する密着性を有するようにしたので、第２の隙間はほとんど零となり、更にリーク電流を減らすことができるという効果を奏する。
【００８３】
さらに、特に、請求項１２記載の陽極化成装置によれば、基板保持部材の外形寸法は、電解溶液室の内径よりも大きくなっているので、基板保持部材をガイド溝に挿入するだけで、何ら他の治具等を必要とせずに、電解溶液室を確実に分離することができ、治具の劣化によるリーク電流が発生する虞をなくすことができるという効果を奏する。
【００８４】
また、請求項１７記載の多孔質層の形成方法、または請求項１８ないし請求項２０のいずれか１に記載の半導体薄膜の製造方法によれば、本発明の陽極化成装置を用いて、処理対象基板に多孔質層を形成するようにしたので、多孔質層が処理対象基板の表面に均一に形成され、半導体薄膜を処理対象基板から均一に剥離することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る陽極化成装置の概略構成を示す図であり、図２の１−１線に沿った断面図である。
【図２】図１に示した陽極化成装置の一部を切り欠いて示す右側面図である。
【図３】図１に示した基板保持部材の構成を示す分解斜視図である。
【図４】図３に示した第１のカセットの他の構成例を示す正面図および断面図である。
【図５】図４に示した第１のカセットのさらに他の構成例を示す正面図および断面図である。
【図６】図３に示した第２のカセットの他の構成例を示す正面図および断面図である。
【図７】図１に示した基板保持部材の要部を拡大して示す斜視図である。
【図８】図１に示した基板保持部材の要部を拡大して示す断面図である。
【図９】本発明の第１の実施の形態に係る多孔質層の製造方法および半導体薄膜の製造方法を工程順に説明するための断面図である。
【図１０】図９に続く断面図である。
【図１１】本発明の第２の実施の形態に係る陽極化成装置に用いられる基板保持部材の斜視図である。
【図１２】図１１の１２−１２線に沿った断面図である。
【図１３】図１２に示した第１および第２のカセットのシリコン基板に対向する面から見た正面図である。
【図１４】図１２に示した第１のカセットの他の例を示す正面図および断面図である。
【図１５】本発明に係る陽極化成装置の他の例を示す断面図である。
【図１６】本発明に係る陽極化成装置のさらに他の例を示す断面図である。
【図１７】従来の陽極化成装置の概略構成を示す断面図である。
【符号の説明】
１０，６０，７０…陽極化成装置、１１，６１，７１…電解溶液槽、１１Ａ，１１Ｂ，６１Ａ，６１Ｂ，７１Ａ，７１Ｂ，７１Ｃ…電解溶液室、１３…電解溶液、１４Ａ，１４Ｂ…電極、１５…基板保持部材、１５Ａ…把持部、１６…ガイド溝、１６Ｗ…内壁面、２１，２６…第１のカセット、２１Ａ，２２Ａ，２６Ａ，２７Ａ…開口部、２２，２７…第２のカセット、２３，２４，２５…カセット、２６Ｂ，２７Ｂ，３１，３２，３３…係止部、２６Ｃ，２７Ｃ…段差部、２７Ｄ…溝、４１，４２…環状押止部材、Ｇ１…第１の隙間、Ｇ２…第２の隙間、ＬＣ１，ＬＣ２…リーク電流、Ｓ…シリコン基板（処理対象基板）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an anodizing apparatus for forming a porous layer such as a porous silicon layer used as a peeling layer for peeling an epitaxial layer from a silicon substrate, a method for forming a porous layer using the same, and The present invention relates to a method for manufacturing a semiconductor thin film.
[0002]
[Prior art]
Conventionally, as a technique for peeling an epitaxial silicon layer from a silicon substrate, a method is known in which a porous silicon layer is formed on a silicon substrate using an anodizing apparatus and this porous silicon layer is used as a peeling layer (for example, a special technique). (Kaihei 5-198557 and JP-A-5-198558).
[0003]
For example, the porous silicon layer is formed by the double cell method described in “Surface Technology Vol. 46, No. 5, pp.8-13, 1995 [Porous Silicon Anodization]” by Ito et al. Can do. In this method, a silicon substrate on which a porous silicon layer is to be formed is installed between two electrolytic solution tanks, and a platinum (Pt) electrode connected to a DC power source is installed in both electrolytic solution tanks. And electrolyte solution is put into both electrolytic solution tanks, and a DC voltage is applied between both platinum electrodes. As a result, one surface of the silicon substrate is eroded and becomes porous.
[0004]
Specifically, for example, HF (hydrogen fluoride): C as an electrolytic solution (anodizing solution) ₂ H _Five Using an electrolytic solution of OH (ethanol) = 1: 1, for example, 0.5 to 3 mA / cm ² The first step of anodization is carried out for 8 minutes at a small current density, thereby forming a first porous layer having a low porosity. Subsequently, for example, 3 to 20 mA / cm ² The second stage anodization is carried out for 8 minutes at a medium current density, thereby forming a second porous layer having a medium porosity. Furthermore, for example, 40 to 300 mA / cm ² A third porous layer having a high porosity is formed by performing the third stage anodization for several seconds at a large current density. This third porous layer is the source of the release layer when the epitaxial silicon layer is released from the silicon substrate.
[0005]
An anodizing apparatus used for forming such a porous silicon layer has, for example, a two-tank structure. There are two types of anodizing apparatuses: a sealed type and an overflow type. In the sealed type, the upper part of each electrolytic solution tank is closed, and the chemical solution is sealed in the electrolytic solution tank. In the overflow type, the upper part of each electrolytic solution tank is opened, and a chemical solution such as a high concentration hydrofluoric acid solution is fed from the lower part of each electrolytic solution tank, and overflows in the opened upper part.
[0006]
FIG. 17 is a sectional view showing a schematic configuration of a conventional overflow type anodizing apparatus. This conventional anodizing apparatus 100 has a pair of electrolytic solution tanks 101A and 101B and a pair of overflow tanks 102A and 102B. The electrolytic solution tanks 101A and 101B are filled with the electrolytic solution 103, and electrodes 104A and 104B are provided on the side walls of the electrolytic solution tanks 101A and 101B, respectively. The silicon substrate S is disposed so as to be sandwiched between the two electrolytic solution tanks 101A and 101B. The peripheral portion of the silicon substrate S is fixed by a jig 105 made of, for example, acid-resistant rubber or a flexible fluororesin such as rubber. The jig 105 also serves as a sealing member that prevents the electrolytic solution 103 from leaking.
[0007]
Examples of the conventional overflow type anodizing apparatus as described above are disclosed in, for example, Japanese Patent Laid-Open No. 5-198557 or Japanese Patent Laid-Open No. 5-198558. In Japanese Patent Application Laid-Open No. 5-198557, a substrate to be processed is mounted in a tank by a substrate support jig made of a tetrafluoroethylene resin and a sealing material. In JP-A-5-198558, a substrate support member made of tetrafluoroethylene resin is provided on an electrode, and the substrate to be processed is pressed and held on the electrode by the substrate support member. In any of these examples, the principle of mounting the substrate to be processed is the same as that of the conventional anodizing apparatus 100 described above.
[0008]
[Problems to be solved by the invention]
By the way, when the porous silicon layer is formed on one surface of the silicon substrate S by multi-stage anodization using the above-described conventional anodizing apparatus 100, the following problems occur. First, a strain is easily generated inside the porous silicon layer by passing a current at a high current density, and this strain affects an epitaxial silicon layer formed on the porous silicon layer in a subsequent process.
[0009]
Another problem is that a current source with a large capacity is required to energize at a high current density.
[0010]
In addition, when the current density is increased, a current density distribution may appear. When a non-uniform current flows in the plane of the silicon substrate S, a porous silicon layer as a peeling layer is formed non-uniformly. That is, a portion having a high peel strength and a portion having a low peel strength are formed in the same silicon substrate S. For this reason, there is a possibility that the epitaxial silicon layer formed on the portion having low peel strength is partially peeled off. In order to peel the silicon substrate S uniformly after growing the epitaxial silicon layer, the current density distribution flowing through the silicon substrate S is made uniform in the plane, and the peel strength of the porous silicon layer in the plane is made uniform. Is required.
[0011]
However, the conventional anodizing apparatus cannot meet the demand for a uniform current density distribution in the plane. As a cause thereof, it can be mentioned that the conventional anodizing apparatus is very difficult to reduce or control the phenomenon that the current that should flow through the silicon substrate S avoids the silicon substrate S, that is, the leakage current.
[0012]
As a cause of the generation of the leakage current, there is a potential barrier due to an electric double layer generated between the silicon substrate S and the electrolytic solution 103. For example, when the resistivity of the silicon substrate S is a p-type (100) silicon substrate to which boron (B) is added and the specific resistance is 0.01 to 0.02 Ωcm, the size is 6 inches, and the film thickness is 625 μm, the resistance is 0.00036 to 0.00. 00071Ω, which is almost 0Ω. However, an electric double layer is formed at the interface between the silicon substrate S and the electrolytic solution 103, and a potential barrier exists. The value of this potential barrier varies depending on the anodization conditions, but HF (hydrogen fluoride; 50%): C ₂ H _Five When the electrolytic solution 103 of OH (ethanol; 95%) = 1: 1 is used, it is about 3V. Therefore, when only a voltage of 3 V or less is applied to the peripheral edge of the silicon substrate S, the current does not flow through the silicon substrate S, but flows outside the silicon substrate S as a leakage current.
[0013]
For example, in the anodizing apparatus 100 shown in FIG. 17, the leakage current LC 111 is generated in the gap between the silicon substrate S and the jig 105. As described above, the jig 105 is made of a rubber having acid resistance or a fluororesin having flexibility such as rubber. Therefore, the shape of the jig 105 is deformed by repeated use, and a gap is easily generated between the silicon substrate S and the jig 105. This gap differs in each anodizing step and becomes one of the causes of partial and local generation of the leak current LC111.
[0014]
In addition, a leak current 112 is also generated in the gap between the electrolytic solution tanks 101A and 101B and the jig 105. Also in the boundary portion between the electrolytic solution tanks 101A and 101B and the jig 105, acid-resistant rubber or fluororesin having flexibility such as rubber is used, and a gap is generated due to shape change due to repeated use. Cheap. This gap is one of the causes of partial and local generation of the leakage current LC112.
[0015]
The present invention has been made in view of such problems, and its purpose is to form a porous layer uniformly over the entire surface of the substrate by controlling the magnitude and distribution of leakage current to make the current density distribution uniform. Another object of the present invention is to provide an anodizing device that can be used, a method for forming a porous layer using the same, and a method for producing a semiconductor thin film.
[0016]
[Means for Solving the Problems]
An anodizing apparatus according to the present invention is filled with an electrolytic solution and divided into two or more electrolytic solution chambers by guide grooves provided at least on a side surface and a bottom surface, and an electrolytic solution tank having an electrode in each electrolytic solution chamber; A substrate holding member that can be inserted into or removed from the guide groove and that holds the substrate to be processed, and each of the substrate holding members has a circular opening for bringing the disk-shaped substrate to be processed into contact with the electrolytic solution. The first cassette and the second cassette are provided, a locking portion for holding the substrate to be processed is provided at the peripheral edge of the opening of the first cassette, and the opening of the second cassette The annular holding member that holds the substrate to be processed is fitted, and the substrate to be processed is sandwiched between the locking portion of the first cassette and the annular holding member of the second cassette. First gap formed between the cassette and the second cassette processed substrates throughout the peripheral portion of the processing target substrate Equal It is comprised so that it may be.
[0017]
A method for forming a porous layer according to the present invention is for forming a porous layer on one surface of a substrate to be processed using an anodizing apparatus, the anodizing apparatus being filled with an electrolytic solution, and at least a side surface. And an electrolyte solution chamber divided into two or more electrolyte solution chambers by a guide groove provided on the bottom surface, each having an electrode in each electrolyte solution chamber, and can be inserted into or removed from the guide groove, and a substrate to be processed A substrate holding member for holding, each of the substrate holding members has a first cassette and a second cassette provided with a circular opening for bringing a disk-shaped substrate to be processed into contact with the electrolytic solution, A locking portion for holding the processing target substrate is provided at the peripheral portion of the opening of the first cassette, and an annular holding member for pressing the processing target substrate is fitted into the opening of the second cassette. The processing target substrate is sandwiched between the locking portion of the first cassette and the annular holding member of the second cassette, and is formed between the first cassette and the second cassette and the processing target substrate. The first gap extends over the entire periphery of the substrate to be processed. Equal It is comprised so that it may be.
[0018]
A method for producing a semiconductor thin film according to the present invention includes a step of forming a porous semiconductor layer on one surface of a semiconductor substrate using an anodizing device, wherein the anodizing device is filled with an electrolytic solution and at least a side surface. And an electrolyte solution chamber divided into two or more electrolyte solution chambers by a guide groove provided on the bottom surface, each having an electrode in each electrolyte solution chamber, and can be inserted into or removed from the guide groove, and a substrate to be processed A substrate holding member for holding, each of the substrate holding members has a first cassette and a second cassette provided with a circular opening for bringing a disk-shaped substrate to be processed into contact with the electrolytic solution, A locking portion for holding the processing target substrate is provided at the peripheral portion of the opening of the first cassette, and an annular pressing member for pressing the processing target substrate is provided at the opening of the second cassette. The substrate to be processed is sandwiched between the locking portion of the first cassette and the annular holding member of the second cassette, and between the first cassette and the second cassette and the substrate to be processed. The first gap formed in the substrate extends over the entire periphery of the substrate to be processed. Equal It is comprised so that it may be.
[0019]
According to the anodizing apparatus according to the present invention and the porous layer forming method according to the present invention, the first gap and the first gap formed between the second cassette and the substrate to be processed are the substrate to be processed. Across the entire periphery of Equal Therefore, the magnitude and distribution of the leakage current flowing through the first gap can be freely controlled.
[0020]
According to the method for producing a semiconductor thin film according to the present invention, since the anodizing apparatus according to the present invention is used, the current density distribution in the semiconductor substrate can be made uniform, and the in-plane uniformity of the porous semiconductor layer can be improved. Improvement is realized. Therefore, a semiconductor thin film such as a single crystal silicon thin film formed on the porous semiconductor layer can be uniformly peeled.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0022]
(First embodiment)
[Anodizing equipment]
1 and 2 show a schematic configuration of the anodizing apparatus according to the first embodiment of the present invention. FIG. 2 is a right side view of the anodizing apparatus with a part cut away, and FIG. 1 is a cross-sectional view taken along line 1-1 of FIG. The anodizing apparatus 10 shown in FIGS. 1 and 2 is for forming a porous silicon layer on one surface of a silicon substrate by, for example, an anodizing method in which a silicon substrate is used as an anode and energization is performed in a hydrofluoric acid solution. It is used for. This anodizing method will be described later. For example, it is performed by the double cell method described in “Surface Technology Vol.46.No.5.p8-13,1995 [Porous silicon anodizing]” by Ito et al. Can do.
[0023]
The anodizing apparatus 10 has an electrolytic solution tank 11. Guide grooves 16 are formed on the side surface and the bottom surface of the electrolytic solution tank 11. For example, a substrate holding member 15 holding a silicon substrate S as a processing target substrate is inserted into the guide groove 16. The electrolytic solution tank 11 is divided into two electrolytic solution chambers 11A and 11B by a guide groove 16 and a substrate holding member 15) inserted into the guide groove 16.
[0024]
Electrolytic solution 13 is injected into electrolytic solution chambers 11A and 11B, and electrodes 14A and 14B made of platinum (Pt) connected to a DC power source (not shown) are installed. When a DC voltage is applied between the electrodes 14A and 14B, one surface of the silicon substrate S is eroded and becomes porous. As the electric field solution 13, for example, hydrogen fluoride (HF): ethanol (C ₂ H _Five An electrolytic solution of (OH) = 1: 1 can be used. The upper portions of the electrolytic solution chambers 11A and 11B are closed, and the electrolytic solution 13 is sealed in the electrolytic solution chambers 11A and 11B. That is, the anodizing apparatus 10 has a so-called sealed configuration.
[0025]
The electrolytic solution tank 11 and the substrate holding member 15 are made of a chemical resistant material. As this chemical-resistant material, for example, a fluorine-containing resin or a material containing vinyl chloride can be used.
[0026]
An inner wall surface 16 W of the guide groove 16 is formed corresponding to the outer shape of the substrate holding member 15. For example, in the present embodiment, the outer shape of the substrate holding member 15 has a shape in which two adjacent corners are rounded on the short side of the rectangle as shown in FIG. In FIG. 2, the electric field solution chamber 11A and the electrode 14A are partially cut away.
[0027]
As can be seen from FIGS. 1 and 2, the outer dimensions of the substrate holding member 15 are larger than the inner diameters of the electrolytic solution chambers 11A and 11B. Therefore, the electrolytic solution chamber 11A and the electrolytic solution chamber 11B can be easily and reliably separated by simply inserting the substrate holding member 15 into the guide groove 16.
[0028]
On the bottom surface of the electrolytic solution chamber 11A, an injection hole 17A for injecting the electrolytic solution 13 and a discharge hole 18A for discharging the electrolytic solution 13 are provided. Similarly, an injection hole 17B for injecting the electrolytic solution 13 and a discharge hole 18B for discharging the electrolytic solution 13 are provided on the bottom surface of the electrolytic solution chamber 11B.
[0029]
As shown in FIGS. 1 and 3, the substrate holding member 15 sandwiches the silicon substrate S between the first cassette 21 and the second cassette 22. The first cassette 21 is provided with an opening 21 A for bringing the silicon substrate S into contact with the electrolytic solution 13. Similarly, the second cassette 22 is provided with an opening 22 A for bringing the silicon substrate S into contact with the electrolytic solution 13. The diameters of the openings 21A and 22A are substantially equal to the diameter of the silicon substrate S.
[0030]
In order to hold the silicon substrate S, a locking portion 31 is formed at the peripheral edge of the opening 21A of the first cassette 21. In the present embodiment, the locking portion 31 is an annular flange formed over the entire peripheral portion of the opening 21A, and the peripheral portion of the silicon substrate S is uniformly pressed by the annular flange to engage the engaging portion 31. Stop. Since the inner periphery of the locking part 31 is set slightly smaller than the diameter of the silicon substrate S, the locking part 31 can be locked so that the silicon substrate S does not fall off. The shape of the locking portion 31 may be rectangular as shown in FIG. 1, but like the locking portion 32 of the cassette 23 shown in FIG. It may be a triangle.
[0031]
Further, the locking portion 31 is not limited to the annular flange shown in FIG. 1, and a claw for locally pressing the peripheral edge of the substrate to be processed, such as the locking portion 33 of the cassette 24 shown in FIG. It may be formed as. In addition to the conical claw shown in FIG. 5, the locking portion 33 can be a pyramidal claw, a rectangular, triangular, or semicircular flat claw. Note that the surface of the locking portion 33 that contacts the silicon substrate S is a flat surface in order to stably hold the silicon substrate S. The locking portions 33 may be provided at least at three locations, but in order to hold the silicon substrate S in the correct orientation and position, the locking portions 33 may be provided at six locations as shown in FIG.
[0032]
An annular pressing member 41 is fitted in the opening 22A of the second cassette 22 in order to hold the silicon substrate S and make the first gap G1 uniform over the entire peripheral edge of the silicon substrate S. . In the present embodiment, the annular pressing member 41 has convex portions 41A and concave portions 41B that are alternately arranged radially, and locally presses the peripheral edge portion of the silicon substrate S by the concave portions 22B. It is like that. The annular holding member 41 may have a flat plate shape with no unevenness like the annular holding member 42 of the cassette 25 shown in FIG. 6 so as to uniformly hold the peripheral edge of the silicon substrate S. .
[0033]
In order to hold the silicon substrate S on the substrate holding member 15, the silicon substrate S is placed on the locking portion 31 of the first cassette 21 and the second cassette 22 is stacked as shown in FIG. 3. Accordingly, the silicon substrate S is sandwiched and fixed between the locking portion 31 and the annular pressing member 41. Note that the first cassette 21 and the second cassette 22 that are overlapped are securely fixed by a locking mechanism such as a hook, mechanical means such as a screw or a step, or a magnet, although not shown. After the silicon substrate S is placed on the substrate holding member 15 in this manner, the silicon substrate S can be obtained by holding the grip portion 15A of the substrate holding member 15 and inserting it into the guide groove 16 as shown in FIG. Can be installed in the anodizing apparatus 10. As described above, by using the substrate holding member 15 of the present embodiment, the handling of the silicon substrate S becomes extremely simple.
[0034]
Here, as shown in FIG. 1, a first gap G 1 is formed between the substrate holding member 15, that is, the first cassette 21 and the second cassette 22, and the silicon substrate S. This first gap is filled with the electrolytic solution 13, and a leak current LC1 flows. In the present embodiment, the first gap G1 is uniform over the entire periphery of the silicon substrate S.
[0035]
Thus, since the 1st gap | interval G1 was made uniform, when the 1st gap | interval G1 is filled with the electrolyte solution 13, the resistance of the 1st gap | interval G1 becomes equal. Therefore, the current density of the leak current LC1 is also uniform. As described above, since the leakage current LC1 flows uniformly around the silicon substrate S, when the circular silicon substrate S is used, the current flows concentrically, thereby forming a more uniform porous silicon layer. It becomes possible to do.
[0036]
In addition, a second gap G2 is formed between the substrate holding member 15 and the inner wall surface 16W of the guide groove 16 as shown in FIG. The second gap G2 is filled with the electrolytic solution 13, and a leakage current LC2 flows. In the present embodiment, the second gap G2 is uniform over the entire guide groove 16. Thus, when the second gap G2 is filled with the electrolytic solution 13, the resistance of the second gap G2 is equalized, and the current density of the leak current LC2 is also uniform. Therefore, the porous silicon layer can be formed more uniformly.
[0037]
Further, the length and width of the first gap G1 are set so that the resistance of the first gap G1 is higher than the resistance of the silicon substrate S when the first gap G1 is filled with the electrolytic solution 13. Determined. The length and width of the second gap G2 are set so that the resistance of the second gap G2 is higher than the resistance of the silicon substrate S when the second gap G2 is filled with the electrolytic solution 13. Determined. Hereinafter, the resistance R of the first gap G1 _G1 And the resistance R of the second gap G2 _G2 And resistance R of silicon substrate S _S Will be described with reference to FIGS. 6 and 7. FIG.
[0038]
First, the resistance R of the first gap G1 _G1 And resistance R of silicon substrate S _S Will be described. 7 and 8 are a perspective view and a cross-sectional view, respectively, showing an enlarged main part of the substrate holding member 15 shown in FIG. As can be seen from FIG. 7, the first gap G1 includes the gap G11 formed between the convex portion 41A or the concave portion 41B of the annular holding member 41 and the silicon substrate S, and the opening 21A of the first cassette 21. It consists of a gap G12 formed between the silicon substrate S and a gap G13 formed between the locking portion 31 of the first cassette 21 and the silicon substrate S.
[0039]
Resistance R of gap G11 _G11 Can be obtained by the following equation (7).
R _G11 = (Ρ _E ・ L _G11 ) / A _G11 (7)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G11 Is the length of the gap G11. A _G11 Represents the cross-sectional area of the gap G11 and is obtained by the following equation (8).
A _G11 = W _G11 ・ 2πr (8)
W _G11 Represents the width of the gap G11, and r represents the radius of the silicon substrate S.
[0040]
Resistance R of gap G12 _G12 Can be obtained by the following equation (9).
R _G12 = (Ρ _E ・ L _G12 ) / A _G12 (9)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G12 Is the length of the gap G12. L _G12 Is the thickness T of the silicon substrate S _S be equivalent to. A _G12 Is a cross-sectional area of the gap G12, and is obtained by the following equation (10).
A _G12 = W _G12 ・ 2πr (10)
W _G12 Represents the width of the gap G12.
[0041]
Resistance R of gap G13 _G13 Can be obtained by the following equation (11).
R _G13 = (Ρ _E ・ L _G13 ) / A _G13 (11)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G13 Is the length of the gap G13. A _G13 Is obtained by the following equation (12).
A _G13 = W _G13 ・ 2πr (12)
W _G13 Represents the width of the gap G13.
[0042]
In this embodiment, the resistance R _G11 , R _G12 , R _G13 In each case, the resistance R of the silicon substrate S _S To be higher. As a result, the resistance R of the first gap G1 at any location of the first gap G1. _G1 Is the resistance R of the silicon substrate S _S Get higher. That is,
R _G1 > R _S (13)
As a result, the leakage current LC1 (see FIG. 1) flowing through the first gap G1 can be significantly reduced, and a more uniform porous silicon layer can be formed.
[0043]
The resistance R of the silicon substrate S _S Is obtained by the following equation (14).
R _S = (Ρ _S ・ T _s ) / A _S (14)
Where ρ _S Is the resistivity of the silicon substrate S, T _S Represents the thickness of the silicon substrate S. A _S Represents the cross-sectional area of the region to be processed of the silicon substrate S, that is, the region where the porous silicon layer is to be formed.
[0044]
Next, the resistance R of the second gap G2 _G2 And resistance R of silicon substrate S _S Will be described with reference to FIG. FIG. 8 is an enlarged cross-sectional view showing a main part of the substrate holding member 15 shown in FIG. The second gap G2 is formed between a gap G21 formed between the second cassette 22 and the inner wall surface 16W of the guide groove 16, and between the first cassette 21 and the second cassette 22 and the inner wall surface 16W. And a gap G23 formed between the first cassette 21 and the inner wall surface 16W.
[0045]
Resistance R of gap G21 _G21 Can be obtained by the following equation (15).
R _G21 = (Ρ _E ・ L _G21 ) / A _G21 (15)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G21 Is the length of the gap G21, A _G21 Represents the cross-sectional area of the gap G21.
[0046]
Resistance R of gap G22 _G22 Can be obtained by the following equation (16).
R _G22 = (Ρ _E ・ L _G22 ) / A _G22 (16)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G22 Is the length of the gap G22, A _G12 Is the cross-sectional area of the gap G22.
[0047]
Resistance R of gap G23 _G23 Can be obtained by the following equation (17).
R _G23 = (Ρ _E ・ L _G23 ) / A _G23 (17)
Where ρ _E Is the resistivity of the electrolytic solution 13, L _G23 Is the length of the gap G23, A _G23 Is a cross-sectional area of the gap G23.
[0048]
Similar to the case of the first gap G1, the resistance R _G21 , R _G22 , R _G23 In each case, the resistance R of the silicon substrate S _S To be higher. As a result, the resistance R of the second gap G2 at any location of the second gap G2. _G2 Is the resistance R of the silicon substrate S _S Get higher. That is,
R _G2 > R _S (18)
Thereby, the leakage current LC2 (see FIG. 1) flowing through the second gap G2 can be significantly reduced, and a more uniform porous silicon layer can be formed.
[0049]
Furthermore, it is preferable that the substrate holding member 15 has adhesion to the guide groove 16 because the second gap G2 becomes almost zero and the leakage current LC2 can be further reduced.
[0050]
[Method for forming porous layer and method for producing semiconductor thin film]
Hereinafter, a method for manufacturing a semiconductor thin film using the anodizing apparatus 10 according to the present embodiment will be described with reference to FIGS. 9 to 10 focusing on a method for forming a porous layer.
[0051]
First, as shown in FIG. 9A, a silicon substrate S for forming a semiconductor thin film is prepared. As the silicon substrate S, for example, a single crystal silicon substrate having a specific resistance within a range of about 0.01 Ω · cm to about 0.02 Ω · cm, to which a p-type impurity such as boron is added at a high concentration, is used.
[0052]
Next, the silicon substrate S is installed in the anodizing apparatus 10 as described above, for example, about 1 mA / cm. ² For example, the first stage anodization is performed by energizing at a current density of about 8 minutes, and one surface (front surface) of the silicon substrate S has a thickness of, for example, 1 as shown in FIG. A low-porosity porous layer 51A having a low porosity of about 7 μm (for example, about 16%) is formed. Since the low porosity porous layer 51A has a small pore size, the subsequent hydrogen annealing step makes the surface of the silicon substrate S even and smoother, and improves the crystallinity of the semiconductor thin film epitaxially grown thereon. .
[0053]
Subsequently, after turning off the current once, for example, about 7 mA / cm ² The second stage of anodization is performed by energizing for about 8 minutes at a current density of, for example, a thickness of about 6.3 μm as shown in FIG. 9C and a medium porosity (for example, about 26%). ) Medium porosity porous layer 51B is formed. Furthermore, after turning off the current once, for example, about 200 mA / cm ² The third stage anodization is performed by energizing for 3 seconds at a current density of, for example, a thickness of about 0.05 μm and a high porosity (about 60 to 70%) as shown in FIG. 9D. The high porosity porous layer 51C is formed. The high porosity porous layer 51 includes a low porosity porous layer 51A formed on the outermost surface of the silicon substrate S, and a medium porosity porous layer 51B in which the semiconductor thin film is separated from the silicon substrate S. It has a role as a buffer layer that relieves a large distortion applied during the period. The surface of the low-porosity porous layer 51A is extremely susceptible to this strain, but the strain can be somewhat mitigated by the high-porosity porous layer 51C.
[0054]
Thus, a porous layer 51 having a thickness of about 8 μm composed of three porous layers 51A, 51B and 51C having different porosities is formed. Since the porous layer 51 is formed using the anodizing apparatus 10 of the present embodiment, the in-plane uniformity is high, and the semiconductor thin film 52 formed in a subsequent process (see FIG. 10A). Can be uniformly peeled from the silicon substrate S.
[0055]
Thereafter, the silicon substrate S is replaced with hydrogen (H) using, for example, an atmospheric pressure silicon epitaxial apparatus. ₂ ) Heat in an atmosphere at a temperature of 1100 ° C., for example. The heating time from room temperature to 1100 ° C. is, for example, about 20 minutes, and then thermal annealing is performed at this constant temperature, for example, for about 30 minutes. Thereby, the hole which exists in the surface of the porous layer 51 is closed, and the surface is flat and smooth. Further, during the hydrogen annealing, the separation strength is further weakened in the porous layer 51 in the vicinity of the interface between the medium porosity porous layer 51B and the high porosity porous layer 51C.
[0056]
Subsequently, the temperature is lowered to 1060 ° C., for example, and silane (SiH _Four ) Silicon epitaxial growth using a gas is performed for 17 minutes, for example, and a semiconductor thin film 52 made of single crystal silicon having excellent crystallinity is formed on the porous layer 51 as shown in FIG. The thickness of the semiconductor thin film 52 is about 5 μm, for example.
[0057]
Thereafter, the semiconductor thin film 52 is separated from the silicon substrate S. Here, since the porous layer 51 is formed using the anodizing apparatus 10 of the present embodiment, the porous layer 51 is uniformly formed on the surface of the silicon substrate S. The semiconductor thin film 52 can be uniformly separated from the silicon substrate S by using. As a separation method, for example, as shown in FIG. 10B, a plastic film 53 made of fluororesin, polycarbonate, polyethylene terephthalate, or the like is bonded to the surface of the semiconductor thin film 52 using an adhesive 54, and the silicon substrate S And the plastic film 53 can be applied with an external force in the direction of separating them from each other. As the adhesive 54, an adhesive having a strength stronger than the separation strength of the porous layer 51 is used.
[0058]
Thus, as shown in FIG. 10C, a semiconductor thin film 52 made of single crystal silicon transferred onto the plastic film 53 can be obtained. On the other hand, the silicon substrate S from which the semiconductor thin film 52 has been peeled can be reused in the manufacture of the semiconductor thin film again by removing the porous layer 51B remaining on the surface.
[0059]
As described above, according to the present embodiment, in the anodizing apparatus 10, the first gap G 1 formed between the substrate holding member 15 and the silicon substrate S is the entire periphery of the silicon substrate S. So that when the first gap G1 is filled with the electrolytic solution 13, the resistance R of the first gap G1 _G1 Become even. Therefore, the current density of the leak current LC1 is also uniform. As described above, in the anodizing apparatus 10, the leakage current LC1 flows uniformly around the silicon substrate S. Therefore, when the circular silicon substrate S is used, the current flows concentrically and more uniformly. A porous silicon layer can be formed.
[0060]
In the present embodiment, the second gap G2 formed between the substrate holding member 15 and the inner wall surface 16W of the guide groove 16 is also uniform over the entire guide groove 16, so that the second When the gap G2 is filled with the electrolytic solution 13, the resistance R of the second gap G2 _G2 Become even. Therefore, the current density of the leak current LC2 is also uniform, and the uniformity of the formed porous silicon layer can be further improved.
[0061]
In the present embodiment, the resistance R of the first gap G1 _G1 Is the resistance R of the silicon substrate S _S Since it is higher, the leakage current LC1 can be greatly reduced, and a more uniform porous silicon layer can be formed. As described above, in the anodizing apparatus 10, the distribution and magnitude of the leakage current LC1 that has been difficult to control in the past can be controlled.
[0062]
Further, the resistance R of the second gap G2 _G2 Resistance R of silicon substrate S _S Since it is higher, the leakage current LC2 can be greatly reduced.
[0063]
In addition to this, if the substrate holding member 15 has adhesion to the guide groove 16, the second gap G2 becomes almost zero, and the leakage current LC2 can be further reduced.
[0064]
In the present embodiment, if the silicon substrate S is placed on the locking portion 31 of the first cassette 21 and the second cassette 22 is stacked, the locking portion 31 of the first cassette 21 and the second cassette 22 are overlapped. Since the silicon substrate S is sandwiched and fixed between the annular holding member 41 of the cassette 22, the silicon substrate S can be easily mounted on the substrate holding member 15. If the holding portion 15A of the substrate holding member 15 is held by hand and inserted into the guide groove 16 of the anodizing apparatus 10, the silicon substrate S can be installed in the anodizing apparatus 10, and the silicon substrate S is extremely handled. Simplifies and significantly improves throughput.
[0065]
Furthermore, since the outer dimensions of the substrate holding member 15 are larger than the inner diameters of the electrolytic solution chambers 11A and 11B, it is only necessary to insert the substrate holding member 15 into the guide groove 16 so that any other jigs are required. In addition, the electrolytic solution chambers 11A and 11B can be reliably separated, and there is no possibility of leakage current due to deterioration of the jig.
[0066]
Moreover, according to the present embodiment, the porous layer 51 is formed on the front surface of the silicon substrate S using the anodizing apparatus 10 described above, and the semiconductor thin film 52 is formed thereon. The porous layer 51 is uniformly formed on the surface of the silicon substrate S, and the semiconductor thin film 52 can be uniformly peeled from the silicon substrate S by using the porous layer 51.
[0067]
(Second Embodiment)
Next, an anodizing apparatus according to the second embodiment of the present invention will be described. The anodizing apparatus according to the present embodiment includes a substrate holding member 19 composed of a first cassette 26 and a second cassette 27 as shown in FIGS. Unlike the anodizing apparatus 10 according to the first embodiment, the cassette 27 is not fitted with an annular holding member, and only the first and second cassettes are provided with locking portions. The others have the same configuration, operation, and effects as those of the first embodiment. Therefore, the same components are denoted by the same reference numerals, and detailed description thereof is omitted here.
[0068]
The substrate holding member 19 is the same as the substrate holding member 15 in the first embodiment except that the first cassette 26 and the second cassette 27 are different in shape and configuration. Accordingly, here, the configuration of the first and second cassettes 26 and 27 will be described with reference to FIGS. 11 to 13.
[0069]
A silicon substrate S is sandwiched and held between the first cassette 26 and the second cassette 27. The first and second cassettes 26 and 27 are provided with openings 26A and 27A for bringing the silicon substrate S into contact with the electrolytic solution 13, respectively. The diameters of the openings 26A and 27A are set to be substantially equal to the diameter of the silicon substrate S, but a locking part 26B is formed on the periphery of the opening 26A, and a locking part 27B is formed on the periphery of the opening 27A. The silicon substrate S can be held.
[0070]
The first cassette 26 and the second cassette 27 are mechanically fixed using a step. In other words, the convex step portion 26 C provided in the first cassette 26 is fixed by fitting into the concave step portion 27 C provided in the second cassette 27. However, not only the step portions 26C and 27C but also other fixing methods exemplified in the first embodiment may be used in combination.
[0071]
The locking portion 26B of the first cassette 26 is provided so as to protrude from the inner peripheral edge of the step portion 26C, and the inner periphery thereof is larger than the diameter of the silicon substrate S as shown in FIG. Also set a little smaller. As for the shape of the locking part 26B, the side facing the silicon substrate S is a flat surface, and the side not facing is a slope, and thus has a triangular cross section. The locking portion 13 is an annular flange that uniformly holds the peripheral edge of the silicon substrate S as shown in FIGS. 12 and 13B. However, as shown in FIG. You may form as a some nail | claw which presses the peripheral part of S locally.
[0072]
The locking portion 27B of the second cassette 27 is provided on the side opposite to the stepped portion 27C, and the inner periphery thereof is set slightly smaller than the diameter of the silicon substrate S as shown in FIG. Has been. The locking portion 27B is an annular flange that uniformly holds the peripheral edge of the silicon substrate S. On the side facing the silicon substrate S, a plurality of grooves 27D are provided radially. Due to the groove 27 D, a first gap G 1 is formed between the silicon substrate S and the substrate holding member 19.
[0073]
The substrate holding member 19 according to the present embodiment can also be used in the anodizing apparatus 10 similarly to the substrate holding member 15 in the first embodiment, and similarly for forming a porous layer and manufacturing a semiconductor thin film. Can be used.
[0074]
The present invention has been described with reference to the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above embodiment, the case of the so-called hermetically sealed anodizing apparatus 10 has been described. However, the present invention is also applicable to the overflow type anodizing apparatus shown in FIG. The anodizing apparatus 60 shown in FIG. 15 has upper portions of the electrolytic solution chambers 61A and 61B of the electrolytic solution tank 61 open, has a pair of overflow tanks 62A and 62B, and the discharge holes 18A and 18B have overflow tanks 62A. , 62B, except that the anodizing apparatus 10 shown in FIG. However, since the electrolytic solution 13 can be stirred more smoothly, the sealed anodizing apparatus 10 is preferable.
[0075]
The present invention can also be applied to an anodizing apparatus 70 that can process a plurality of silicon substrates S at a time as shown in FIG. In the anodizing apparatus 70, the electrolytic solution tank 71 is divided into electrolytic solution chambers 71A, 71B, 71C by a plurality of guide grooves 16, and a pair of electrodes 74A, 74C are provided in the electrolytic solution chambers 71A, 71C at both ends. Except for this, it is the same as the anodizing apparatus 10 shown in FIG.
[0076]
In the first embodiment described above, the case where the substrate holding member 15 includes the first cassette 21 and the second cassette 22 has been described. However, the combination of the first cassette and the second cassette is not limited to the case of the first embodiment described above. For example, the following combinations are possible.
(1) The cassette 24 is used as the first cassette, and the cassette 22 is used as the second cassette.
(2) The cassette 21 or 23 is used as the first cassette, and the cassette 25 is used as the second cassette.
(3) The cassette 24 is used as the first cassette and the cassette 25 is used as the second cassette.
(4) The cassette 21 or the cassette 23 is used as the first cassette, and the cassette 24 is used as the second cassette.
[0077]
Further, in the above-described embodiment, the case where the silicon substrate S made of p-type single crystal silicon is used as the processing target substrate has been described. However, the processing target substrate may be polycrystalline silicon, germanium (Ge), or silicon germanium. It may be a compound semiconductor substrate such as (SiGe), gallium arsenide (GaAs), gallium phosphide (GaP), or gallium nitride (GaN). When the silicon substrate S is used, a p-type silicon substrate to which boron is added is desirable, but an n-type silicon substrate may be used depending on anodization conditions. Moreover, the one where the specific resistance of a board | substrate is low is more preferable.
[0078]
Furthermore, in the above-described embodiment, the case where the porous layer 51 is formed on the silicon substrate S using the anodizing apparatus 10 has been described. However, the present invention can be applied to, for example, electrolytic plating by changing the electrolytic solution 13. It is possible to apply.
[0079]
【The invention's effect】
As described above, according to the anodizing apparatus according to any one of claims 1 to 16, the guide groove provided in the electrolytic solution tank is subjected to processing between the first cassette and the second cassette. The substrate holding member holding the substrate is inserted, and the first gap formed between the first cassette and the second cassette and the substrate to be processed extends over the entire periphery of the substrate to be processed. Equal Therefore, when the first gap is filled with the electrolytic solution, the resistance of the first gap becomes equal. Therefore, the current density of the leakage current is also uniform. As described above, the anodizing apparatus according to the present invention has an excellent effect that it is possible to control the magnitude and distribution of the leakage current, which has been difficult to control conventionally. Since the leak current flows uniformly around the substrate to be processed, a more uniform porous layer can be formed.
[0080]
In particular, according to the anodizing apparatus according to any one of claims 3 to 6, since the resistance of the first gap or the resistance of the second gap is higher than the resistance of the substrate to be processed, the leakage current is greatly reduced. Therefore, it is possible to form a more uniform porous layer.
[0081]
Ma Claim 1 According to the described anodizing apparatus, since the processing target substrate is held between the first cassette and the second cassette, the processing target substrate can be easily mounted on the substrate holding member. . If the holding part of the substrate holding member is held by hand and inserted into the guide groove of the anodizing apparatus, the substrate to be processed can be installed in the anodizing apparatus, and the handling of the substrate to be processed becomes extremely simple, and the throughput Has the effect of significantly improving.
[0082]
In addition, in particular, the claims 11 According to the described anodizing apparatus, since the substrate holding member has adhesiveness to the guide groove, the second gap is almost zero, and the leakage current can be further reduced.
[0083]
More particularly, the claims 12 According to the described anodizing apparatus, since the outer dimension of the substrate holding member is larger than the inner diameter of the electrolytic solution chamber, any other jig or the like is required simply by inserting the substrate holding member into the guide groove. In this case, it is possible to reliably separate the electrolytic solution chamber and to eliminate the possibility that a leakage current due to the deterioration of the jig may occur.
[0084]
Claims 17 The method for forming a porous layer according to claim 1 or claim 18 Or claims 20 According to the method for producing a semiconductor thin film according to any one of the above, since the porous layer is formed on the substrate to be processed using the anodizing apparatus of the present invention, the porous layer is the surface of the substrate to be processed. The semiconductor thin film can be uniformly peeled from the substrate to be processed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of an anodizing apparatus according to a first embodiment of the present invention, and is a cross-sectional view taken along line 1-1 of FIG.
FIG. 2 is a right side view of the anodizing apparatus shown in FIG.
3 is an exploded perspective view showing a configuration of a substrate holding member shown in FIG. 1. FIG.
4 is a front view and a cross-sectional view showing another configuration example of the first cassette shown in FIG. 3. FIG.
FIGS. 5A and 5B are a front view and a cross-sectional view showing still another configuration example of the first cassette shown in FIG.
6 is a front view and a cross-sectional view showing another configuration example of the second cassette shown in FIG. 3. FIG.
7 is an enlarged perspective view showing a main part of the substrate holding member shown in FIG.
8 is an enlarged cross-sectional view showing a main part of the substrate holding member shown in FIG.
FIG. 9 is a cross-sectional view for explaining the porous layer manufacturing method and the semiconductor thin film manufacturing method according to the first embodiment of the present invention in the order of steps.
10 is a cross-sectional view subsequent to FIG. 9. FIG.
FIG. 11 is a perspective view of a substrate holding member used in an anodizing apparatus according to a second embodiment of the present invention.
12 is a cross-sectional view taken along line 12-12 of FIG.
13 is a front view of the first and second cassettes shown in FIG. 12 as viewed from the surface facing the silicon substrate.
14 is a front view and a cross-sectional view showing another example of the first cassette shown in FIG. 12. FIG.
FIG. 15 is a cross-sectional view showing another example of the anodizing apparatus according to the present invention.
FIG. 16 is a sectional view showing still another example of the anodizing apparatus according to the present invention.
FIG. 17 is a cross-sectional view showing a schematic configuration of a conventional anodizing apparatus.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10,60,70 ... Anodizing device 11, 61, 71 ... Electrolytic solution tank, 11A, 11B, 61A, 61B, 71A, 71B, 71C ... Electrolytic solution chamber, 13 ... Electrolytic solution, 14A, 14B ... Electrode, 15 ... substrate holding member, 15A ... gripping part, 16 ... guide groove, 16W ... inner wall surface, 21, 26 ... first cassette, 21A, 22A, 26A, 27A ... opening, 22, 27 ... second cassette, 23 , 24, 25 ... cassette, 26B, 27B, 31, 32, 33 ... locking portion, 26C, 27C ... stepped portion, 27D ... groove, 41, 42 ... annular pressing member, G1 ... first gap, G2 ... Second gap, LC1, LC2 ... leak current, S ... silicon substrate (substrate to be processed).

Claims

The electrolytic solution tank is filled with an electrolytic solution and divided into two or more electrolytic solution chambers by guide grooves provided at least on the side surface and the bottom surface. Or a substrate holding member that can be taken out and holds a substrate to be processed;
The substrate holding member has a first cassette and a second cassette each provided with a circular opening for bringing a disk-shaped substrate to be processed into contact with the electrolytic solution,
A locking portion for holding the substrate to be processed is provided on the peripheral edge of the opening of the first cassette,
In the opening of the second cassette, an annular holding member that holds the substrate to be processed is fitted,
The substrate to be processed is sandwiched between the locking portion of the first cassette and the annular pressing member of the second cassette,
An anodizing apparatus in which a first gap formed between the first cassette and the second cassette and the substrate to be processed is uniform over the entire periphery of the substrate to be processed.

The outer shape of the substrate holding member has an outer shape of a shape obtained by rounding two adjacent corners on a rectangular short side,
The inner wall surface of the guide groove is formed along the outer shape of the substrate holding member,
The anodizing apparatus according to claim 1, wherein the second gap formed between the outer shape of the substrate holding member and the inner wall surface of the guide groove is uniform over the entire guide groove.

The anodizing apparatus according to claim 1, wherein when the first gap is filled with an electrolytic solution, the resistance of the first gap is higher than the resistance of the substrate to be processed.

The anodizing apparatus according to claim 1, wherein when the second gap is filled with an electrolytic solution, the resistance of the second gap is higher than the resistance of the substrate to be processed.

The resistance RG1 of the first gap is represented by the following formula (1), the resistance RS of the substrate to be processed is represented by the following formula (2), and the resistance RG1 of the first gap and the substrate to be processed The resistance RS of the above satisfies the following formula (3): RG1 = (ρE · LG1) / AG1 (1)
(Where ρE is the resistivity of the electrolyte solution that fills the first gap, LG1 is the length of the first gap, and AG1 is the cross-sectional area of the first gap)
RS = (ρS · TS) / AS (2)
(Where ρS is the resistivity of the substrate to be processed, TS is the thickness of the substrate to be processed, and AS is the cross-sectional area of the region to be processed of the substrate to be processed)
RG1> RS (3)
The anodizing apparatus according to claim 1.

The resistance RG2 of the second gap is expressed by the following formula (4), the resistance RS of the substrate to be processed is expressed by the following formula (5), and the resistance RG2 of the second gap and the resistance of the processing substrate The resistance RS satisfies the following equation (6): RG2 = (ρE · LG2) / AG2 (4)
(Where ρE is the resistivity of the electrolytic solution that fills the second gap, LG2 is the length of the second gap, and AG2 is the cross-sectional area of the second gap)
RS = (ρS · TS) / AS (5)
(Where ρS is the resistivity of the substrate to be processed, TS is the thickness of the substrate to be processed, and AS is the cross-sectional area of the region to be processed of the substrate to be processed)
RG2> RS (6)
The anodizing apparatus according to claim 1.

The anodizing apparatus according to claim 1, wherein the locking portion is an annular flange that uniformly holds a peripheral edge of the substrate to be processed.

The anodizing apparatus according to claim 1, wherein the locking portion is a claw that locally holds a peripheral edge of the substrate to be processed.

The anodizing apparatus according to claim 1, wherein the annular pressing member has convex portions and concave portions that are alternately arranged radially, and locally holds the peripheral edge portion of the substrate to be processed by the concave portions.

The anodizing apparatus according to claim 1, wherein the annular pressing member has a flat plate shape without unevenness, and uniformly holds a peripheral edge portion of the substrate to be processed.

The anodizing apparatus according to claim 1, wherein the substrate holding member has adhesion to the guide groove.

The anodizing apparatus according to claim 1, wherein an outer dimension of the substrate holding member is larger than an inner diameter of the electrolytic solution chamber.

The anodizing apparatus according to claim 1, wherein the electrolytic solution tank and the substrate holding member are made of a chemical resistant material.

The anodizing apparatus according to claim 13, wherein the electrolytic solution tank and the substrate holding member are made of a material containing fluorine-containing resin or vinyl chloride.

The anodizing apparatus according to claim 1, wherein an upper portion of the electrolytic solution chamber is closed, and the electrolytic solution is sealed in the electrolytic solution chamber.

The target substrate is made of any of single crystal silicon (Si), polycrystalline silicon, germanium (Ge), silicon germanium (SiGe), gallium arsenide (GaAs), gallium phosphide (GaP), or gallium nitride (GaN). The anodizing apparatus according to claim 1.

A method for forming a porous layer for forming a porous layer on one surface of a substrate to be processed using an anodizing apparatus, wherein the anodizing apparatus comprises:
An electrolytic solution tank filled with an electrolytic solution and divided into two or more electrolytic solution chambers by guide grooves provided at least on the side surface and the bottom surface, and having an electrode in each electrolytic solution chamber;
A substrate holding member that can be inserted into or removed from the guide groove and holds a substrate to be processed.
The substrate holding member has a first cassette and a second cassette each provided with a circular opening for bringing a disk-shaped substrate to be processed into contact with the electrolytic solution,
A locking portion for holding the substrate to be processed is provided on the peripheral edge of the opening of the first cassette,
In the opening of the second cassette, an annular holding member that holds the substrate to be processed is fitted,
The substrate to be processed is sandwiched between the locking portion of the first cassette and the annular pressing member of the second cassette,
The method for forming a porous layer, wherein a first gap formed between the first cassette and the second cassette and the substrate to be processed is uniform over the entire periphery of the substrate to be processed.

A method for producing a semiconductor thin film comprising a step of forming a porous semiconductor layer on one surface of a semiconductor substrate using an anodizing device, wherein the anodizing device comprises:
An electrolytic solution tank filled with an electrolytic solution and divided into two or more electrolytic solution chambers by guide grooves provided at least on the side surface and the bottom surface, and having an electrode in each electrolytic solution chamber;
A substrate holding member that can be inserted into or removed from the guide groove and holds a substrate to be processed.
The substrate holding member has a first cassette and a second cassette each provided with a circular opening for bringing a disk-shaped substrate to be processed into contact with the electrolytic solution,
A locking portion for holding the substrate to be processed is provided on the peripheral edge of the opening of the first cassette,
In the opening of the second cassette, an annular holding member that holds the substrate to be processed is fitted,
The substrate to be processed is sandwiched between the locking portion of the first cassette and the annular pressing member of the second cassette,
A method for producing a semiconductor thin film, wherein a first gap formed between the first cassette and the second cassette and the substrate to be processed is uniform over the entire periphery of the substrate to be processed.

The method of manufacturing a semiconductor thin film according to claim 18, wherein a silicon substrate is used as the semiconductor substrate, a porous silicon layer is formed as the porous semiconductor layer, and a single crystal silicon thin film is formed as the semiconductor thin film.

Forming a porous silicon layer on the surface side of the semiconductor substrate;
Forming a semiconductor thin film on the surface of the porous silicon layer;
Peeling the semiconductor thin film from the silicon substrate using the porous silicon layer;
The method of manufacturing a semiconductor thin film according to claim 19, further comprising: removing the porous silicon layer from the semiconductor substrate after the semiconductor thin film is peeled off to make the semiconductor substrate reusable.