Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4833178B2 - Communication equipment - Google Patents
[go: Go Back, main page]

JP4833178B2 - Communication equipment - Google Patents

Communication equipment Download PDF

Info

Publication number
JP4833178B2
JP4833178B2 JP2007266206A JP2007266206A JP4833178B2 JP 4833178 B2 JP4833178 B2 JP 4833178B2 JP 2007266206 A JP2007266206 A JP 2007266206A JP 2007266206 A JP2007266206 A JP 2007266206A JP 4833178 B2 JP4833178 B2 JP 4833178B2
Authority
JP
Japan
Prior art keywords
memory
communication device
main chip
computer
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007266206A
Other languages
Japanese (ja)
Other versions
JP2009093584A (en
Inventor
信弘 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buffalo Inc
Original Assignee
Melco Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melco Holdings Inc filed Critical Melco Holdings Inc
Priority to JP2007266206A priority Critical patent/JP4833178B2/en
Publication of JP2009093584A publication Critical patent/JP2009093584A/en
Application granted granted Critical
Publication of JP4833178B2 publication Critical patent/JP4833178B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、コンピュータに接続され、互いに異なる複数の作動条件のうちユーザによって選択された作動条件のもとに作動する通信機に関するものである。 The present invention relates to a communicator connected to a computer and operating under an operating condition selected by a user from a plurality of different operating conditions .

互いに異なる複数の作動条件のうちユーザによって選択された作動条件のもとに作動する電気的作動装置がすでに存在する。この種の電気的作動装置の一例は、通信機である。この例においては、通信機が、互いに異なる複数の通信条件を有し、それら通信条件のうちのいずれかがユーザによって選択される。   There is already an electrical actuator that operates under an operating condition selected by a user among a plurality of different operating conditions. An example of this type of electrical actuator is a communicator. In this example, the communication device has a plurality of different communication conditions, and any one of these communication conditions is selected by the user.

この種の電気的作動装置の作動条件を変更するために、従来、コンピュータが使用される。具体的には、ユーザが、コンピュータを用いて、作動条件を変更する。   Conventionally, computers are used to change the operating conditions of this type of electrical actuator. Specifically, the user changes operating conditions using a computer.

これに対し、特許文献1には、外付け記録媒体に設定情報をユーザがコンピュータを用いて書き込んだ後、その記録媒体を通信機に挿入し、その後、通信機が記録媒体から設定情報を読み出すことにより、通信機の通信条件の設定を変更する技術が開示されている。
特開2006−203289号公報
On the other hand, in Patent Document 1, after a user writes setting information on an external recording medium using a computer, the recording medium is inserted into a communication device, and then the communication device reads the setting information from the recording medium. Thus, a technique for changing the setting of communication conditions of a communication device is disclosed.
JP 2006-203289 A

この特許文献1に開示された従来の技術では、通信機の作動条件の設定を変更するために、その通信機と同じネットワークに接続されたコンピュータが使用される。   In the conventional technique disclosed in Patent Document 1, a computer connected to the same network as the communication device is used to change the setting of the operating condition of the communication device.

この従来の技術では、通信機の通信条件の設定を変更するために、ユーザは、その変更内容を表すデータをコンピュータに入力しなければならず、面倒であった。   In this conventional technique, in order to change the setting of the communication condition of the communication device, the user has to input data representing the change contents into the computer, which is troublesome.

以上説明した事情を背景として、本発明は、コンピュータに接続され、互いに異なる複数の作動条件のうちユーザによって選択された作動条件のもとに作動する通信機であって、作動条件の変更がコンピュータによるプログラムの実行に依存する程度が容易に軽減されるとともに、作動条件を変更するためにユーザが行わなければならない作業が容易に軽減されるものを提供することを課題としてなされたものである。 Against the background described above, the present invention is a communicator that is connected to a computer and operates under an operating condition selected by a user from among a plurality of different operating conditions. It is an object of the present invention to provide a program that can easily reduce the degree of dependence on the execution of the program according to the above and can easily reduce the work that the user must perform in order to change the operating condition.

その課題を解決するために、本発明の一側面によれば、ユーザの操作に応じて、アクセスポイントとして機能する状態と、クライアント機として機能する状態とに切り換わる通信機であって、
当該通信機は、その通信機のユーザが使用するコンピュータに接続された状態で使用され、そのコンピュータは、当該通信機をアクセスポイントとして動作させるためにデバイス管理プログラムAを実行する一方、当該通信機をクライアント機として動作させるためにデバイス管理プログラムBを実行し、
当該通信機は、
前記コンピュータに接続されるインターフェースと、
当該通信機がアクセスポイントとして動作するように前記コンピュータが前記デバイス管理プログラムAを実行するために必要なデータを記憶する第1メモリ領域であって、そのデータは、当該第1メモリ領域に固有のIDを表すデータと、前記アクセスポイントの通信を定義するための通信定義データとを有するものと、
当該通信機がクライアント機として動作するように前記コンピュータが前記デバイス管理プログラムBを実行するために必要なデータを記憶する第2メモリ領域であって、そのデータは、当該第2メモリ領域に固有のIDを表すデータと、前記クライアント機の通信を定義するための通信定義データとを有するものと、
前記インターフェースと前記第1および第2メモリ領域とに接続されたメインチップであって、前記コンピュータからの信号に応じ、いずれかのメモリ領域を選択するためにメモリ選択信号を出力するとともに、選択されたいずれかのメモリ領域との間においてデータの入出力を行うものと、
前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものを切り換えるためにユーザによって操作される物理的に独立したスイッチであって、当該通信機を、アクセスポイントとして機能する状態と、クライアント機として機能する状態とに切り換えるためにユーザによって操作されるものと、
前記メインチップと前記第1および第2メモリ領域と前記スイッチとに接続されるロジックICであって、前記メインチップと前記第1および第2メモリ領域との間における前記メモリ選択信号の経路を前記スイッチの操作に応じて切り換え、それにより、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものを切り換えるように構成されたものと
を含み、
前記コンピュータは、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものから受信した前記IDに応じて、その有効なメモリ領域に対応するものが前記アクセスポイントであるか前記クライアント機であるかを判別し、その結果に応じて、前記デバイス管理プログラムAおよびBのうち、前記有効なメモリ領域に対応するものを選択して実行する通信機が提供される。
本発明によって下記の各態様が得られる。各態様は、項に区分し、各項には番号を付し、必要に応じて他の項の番号を引用する形式で記載する。これは、本発明が採用し得る技術的特徴の一部およびそれの組合せの理解を容易にするためであり、本発明が採用し得る技術的特徴およびそれの組合せが以下の態様に限定されると解釈すべきではない。すなわち、下記の態様には記載されていないが本明細書には記載されている技術的特徴を本発明の技術的特徴として適宜抽出して採用することは妨げられないと解釈すべきなのである。
In order to solve the problem, according to one aspect of the present invention, a communication device that switches between a state of functioning as an access point and a state of functioning as a client device according to a user operation,
The communication device is used while connected to a computer used by a user of the communication device, and the computer executes the device management program A to operate the communication device as an access point, while the communication device Execute device management program B to operate as a client machine,
The communication device
An interface connected to the computer;
A first memory area for storing data necessary for the computer to execute the device management program A so that the communication device operates as an access point, the data being unique to the first memory area; Having data representing an ID and communication definition data for defining communication of the access point;
A second memory area for storing data necessary for the computer to execute the device management program B so that the communication apparatus operates as a client machine, and the data is unique to the second memory area; Having data representing an ID and communication definition data for defining communication of the client machine;
A main chip connected to the interface and the first and second memory areas, and outputs a memory selection signal to select any one of the memory areas in response to a signal from the computer and is selected. To input / output data to / from any memory area,
A physically independent switch operated by a user to switch one of the first and second memory areas that is effective for the main chip, and the communication device functions as an access point And what is operated by the user to switch to a state of functioning as a client machine,
A logic IC connected to the main chip, the first and second memory regions, and the switch, wherein a path of the memory selection signal between the main chip and the first and second memory regions is Switching according to the operation of the switch, thereby switching one of the first and second memory areas that is valid for the main chip;
Including
The computer determines whether the access point corresponding to the valid memory area is the access point according to the ID received from the first and second memory areas that are valid for the main chip. A communication device is provided that determines whether the device is a client device and selects and executes one of the device management programs A and B corresponding to the effective memory area according to the result.
The following aspects are obtained by the present invention. Each aspect is divided into sections, each section is given a number, and is described in a form that cites other section numbers as necessary. This is to facilitate understanding of some of the technical features that the present invention can employ and combinations thereof, and the technical features that can be employed by the present invention and combinations thereof are limited to the following embodiments. Should not be interpreted. That is, it should be construed that it is not impeded to appropriately extract and employ the technical features described in the present specification as technical features of the present invention although they are not described in the following embodiments.

さらに、各項を他の項の番号を引用する形式で記載することが必ずしも、各項に記載の技術的特徴を他の項に記載の技術的特徴から分離させて独立させることを妨げることを意味するわけではなく、各項に記載の技術的特徴をその性質に応じて適宜独立させることが可能であると解釈すべきである。   Further, describing each section in the form of quoting the numbers of the other sections does not necessarily prevent the technical features described in each section from being separated from the technical features described in the other sections. It should not be construed as meaning, but it should be construed that the technical features described in each section can be appropriately made independent depending on the nature.

(1) コンピュータと、互いに異なる複数の作動条件のうちユーザによって選択された作動条件のもとに作動する電気的作動装置とを互いに接続する接続装置であって、
前記コンピュータに接続されるインターフェースと、
前記複数の作動条件にそれぞれ関連付けられた複数のメモリ領域であって、各メモリ領域に記憶されるデータにより、前記電気的作動装置の各作動条件の内容が決まるものと、
前記インターフェースと前記複数のメモリ領域とに接続されたメインチップであって、前記コンピュータからの信号に応じ、いずれかのメモリ領域を選択するためにメモリ選択信号を出力するとともに、選択されたいずれかのメモリ領域との間においてデータの入出力を行うものと、
前記複数のメモリ領域のうち前記メインチップに対して有効であるものを切り換えるためにユーザによって操作される物理的に独立したスイッチと、
前記メインチップと前記複数のメモリ領域と前記スイッチとに接続されるロジックICであって、前記メインチップと前記複数のメモリ領域との間における前記メモリ選択信号の経路を前記スイッチの操作に応じて切り換え、それにより、前記複数のメモリ領域のうち前記メインチップに対して有効であるものを切り換えるように構成されたものと
を含み、
前記複数のメモリ領域は、前記コンピュータによってそれぞれ互いに識別可能な状態で同一のデバイスとして認識される接続装置。
(1) A connection device that connects a computer and an electrical operating device that operates under operating conditions selected by a user among a plurality of different operating conditions,
An interface connected to the computer;
A plurality of memory areas respectively associated with the plurality of operating conditions, wherein the contents of each operating condition of the electrical operating device are determined by data stored in each memory area;
A main chip connected to the interface and the plurality of memory areas, and outputs a memory selection signal to select any one of the memory areas according to a signal from the computer, and any one selected To input / output data to / from the memory area,
A physically independent switch operated by a user to switch one of the plurality of memory areas that is valid for the main chip;
A logic IC connected to the main chip, the plurality of memory areas, and the switch, wherein a path of the memory selection signal between the main chip and the plurality of memory areas is determined according to an operation of the switch. Switching, thereby configured to switch one of the plurality of memory areas that is valid for the main chip, and
The plurality of memory areas are connection devices that are recognized as the same device in a state where they can be distinguished from each other by the computer.

この接続装置においては、ユーザによるスイッチのマニュアル操作に応じて、複数のメモリ領域のうちのいずれかが、メインチップに対して有効にされる。それらメモリ領域は、電気的作動装置の複数の作動条件にそれぞれ関連付けられているため、それらメモリ領域のうちのいずれかがマニュアル操作によって選択されることは、それら作動条件のいずれかがマニュアル操作により、すなわち、ユーザがコンピュータに対してデータを入力することを要することなく、選択されることを意味する。   In this connection device, one of the plurality of memory areas is enabled for the main chip in response to a manual operation of the switch by the user. Since these memory areas are respectively associated with a plurality of operating conditions of the electrical actuator, any one of these memory areas is selected by manual operation. That is, it means that the user does not need to input data to the computer and is selected.

各メモリ領域には、対応する作動条件を定義するためのデータが予め(すなわち、メーカが製品として出荷する時に)記憶されているようにすれば、カスタマとしてのユーザは、スイッチを単に操作するだけで、作動条件を変更することが可能となる。   If each memory area stores data for defining the corresponding operating conditions in advance (that is, when the manufacturer ships as a product), the customer user simply operates the switch. Thus, the operating conditions can be changed.

したがって、本項に係る接続装置によれば、ユーザが作動条件を変更するために、ユーザが、比較的高度な事前の知識のもとに、コンピュータに対してデータを入力することを必要とせずに済むとともに、作動条件の変更がコンピュータのプログラムに依存する程度を軽減することが容易である。   Therefore, according to the connection device according to this section, the user does not need to input data to the computer with relatively advanced prior knowledge in order for the user to change the operating condition. In addition, it is easy to reduce the degree to which the operating condition changes depend on the computer program.

作動条件を選択するためにコンピュータの存在は不要であるが、作動条件が選択されると、その選択された作動条件に適合する処理を電気的作動装置に対して行うことが必要である場合がある。   The presence of a computer is not required to select an operating condition, but once an operating condition is selected, it may be necessary to perform processing on the electrical actuator that conforms to the selected operating condition. is there.

この場合、この接続装置によれば、メモリ領域の数が複数であるにもかかわらず、コンピュータは、それらメモリ領域を、それぞれ互いに識別可能な状態で同一のデバイスとして認識することが可能である。その結果、コンピュータは、いずれのメモリ領域が選択されても、その選択されたメモリ領域へのアクセス手順(メモリのアドレッシングを含む)を変更することが不要である。   In this case, according to this connection apparatus, despite the number of memory areas, the computer can recognize the memory areas as the same device in a state where they can be distinguished from each other. As a result, the computer need not change the access procedure (including memory addressing) to the selected memory area, regardless of which memory area is selected.

したがって、この接続装置によれば、メモリ領域の数が複数であるにもかかわらず、それらメモリ領域間において、コンピュータによる各メモリ領域へのアクセス手順(アクセスのためのソフトウエア)を共通化することが可能となる。その結果、コンピュータ設計に課される負担をメモリ領域の数の割りに軽減させることが容易となる。   Therefore, according to this connection apparatus, the access procedure (software for access) by the computer can be made common among the memory areas even though there are a plurality of memory areas. Is possible. As a result, it is easy to reduce the burden imposed on computer design by the number of memory areas.

なお付言するに、この接続装置は、例えば、電気的作動装置から物理的に分離して存在するように設計したり、電気的作動装置に内蔵されるように設計することが可能である。   In addition, for example, the connecting device can be designed so as to be physically separated from the electrical actuator, or can be designed to be incorporated in the electrical actuator.

(2) 前記複数のメモリ領域は、前記複数の作動条件にそれぞれ関連付けられていることを表すとともに、前記コンピュータによってそれぞれ互いに識別可能であるようにするために、それぞれ固有のIDを有し、
前記コンピュータは、前記有効であるメモリ領域から前記メインチップを経て供給されるIDに適合するアプリケーションプログラムを実行する(1)項に記載の接続装置。
(2) Each of the plurality of memory areas has a unique ID in order to represent that it is associated with each of the plurality of operating conditions, and to be identifiable from each other by the computer,
The connection device according to (1), wherein the computer executes an application program that conforms to an ID supplied from the effective memory area via the main chip.

この接続装置においては、複数のメモリ領域が、それぞれ固有のIDを有しており、よって、コンピュータは、メインチップに対して有効であるメモリ領域からメインチップを経て供給されるIDに適合するアプリケーションプログラムを実行する。   In this connection device, each of the plurality of memory areas has a unique ID. Therefore, the computer is an application that conforms to the ID supplied via the main chip from the memory area effective for the main chip. Run the program.

よって、この接続装置によれば、メモリ領域の選択がコンピュータとは無関係に行われるにもかかわらず、コンピュータは、選択されたメモリ領域を確実に認識することが可能となる。   Therefore, according to this connection apparatus, the computer can surely recognize the selected memory area even though the memory area is selected regardless of the computer.

(3) 前記電気的作動装置は、通信機であり、
前記複数の作動条件は、前記通信機のための、互いに異なる複数の通信条件であり、
前記スイッチは、前記複数の通信条件のうちのいずれかを選択するために操作される(1)または(2)項に記載の接続装置。
(3) The electrical actuator is a communication device,
The plurality of operating conditions are a plurality of different communication conditions for the communication device,
The connection device according to (1) or (2), wherein the switch is operated to select any one of the plurality of communication conditions.

(4) 前記電気的作動装置は、通信機であり、
前記複数の作動条件は、前記通信機がアクセスポイントして機能するという条件と、クライアント機として機能するという条件とを含み、
前記スイッチは、前記通信機がアクセスポイントとして機能する状態とクラアイント機として機能する状態とのいずれかを選択するために操作される(1)または(2)項に記載の接続装置。
(4) The electrical actuator is a communication device,
The plurality of operating conditions include a condition that the communication device functions as an access point and a condition that the communication device functions as a client device,
The switch according to (1) or (2), wherein the switch is operated to select either a state in which the communication device functions as an access point or a state in which the communication device functions as a client device.

(5) 前記複数のメモリ領域は、いずれも、同じシリアルEEPROMに形成されているか、または、互いに異なる複数個のシリアルEEPROMにそれぞれ形成されている(1)ないし(4)項のいずれかに記載の接続装置。 (5) The plurality of memory areas are all formed in the same serial EEPROM, or formed in a plurality of different serial EEPROMs, respectively, according to any one of items (1) to (4). Connection equipment.

(6) 前記メインチップと前記ロジックICとを互いに接続する信号ラインを含み、
前記ロジックICは、前記コンピュータから前記メインチップおよび前記信号ラインを経て供給される経路切換信号に応じて前記経路を切り換えるように構成され、それにより、前記コンピュータにより、前記スイッチの操作なしで、前記複数のメモリ領域のうち前記メインチップに対して有効であるものが切り換わる(1)ないし(5)項のいずれかに記載の接続装置。
(6) including a signal line for connecting the main chip and the logic IC to each other;
The logic IC is configured to switch the path in response to a path switching signal supplied from the computer via the main chip and the signal line, thereby allowing the computer to operate the switch without operating the switch. The connection device according to any one of (1) to (5), wherein a memory area that is effective for the main chip is switched among a plurality of memory areas.

この接続装置によれば、メモリ領域の選択を、ユーザによるスイッチのマニュアル操作のみならず、コンピュータによっても行うことが可能となる。   According to this connection device, the selection of the memory area can be performed not only by the manual operation of the switch by the user but also by the computer.

(7) 前記コンピュータは、前記複数のメモリ領域のうちの最初のものに所定のデータを記憶させた後、前記メインチップおよび前記信号ラインを経て前記経路切換信号を前記ロジックICに供給し、それにより、前記最初のメモリ領域に代えて別のメモリ領域を前記メインチップに対して有効なものとし、その状態で、前記最初のメモリ領域に記憶された所定のデータを、そのデータに必要な修正を加えて、前記別のメモリ領域に複写する(6)項に記載の接続装置。 (7) The computer stores predetermined data in the first one of the plurality of memory areas, and then supplies the path switching signal to the logic IC via the main chip and the signal line. Thus, instead of the first memory area, another memory area is made effective for the main chip, and in that state, the predetermined data stored in the first memory area is corrected as necessary. The connection device according to item (6), which is copied to the another memory area.

この接続装置によれば、その接続装置の製造時に、複数のメモリ領域にそれぞれ記憶させるべきデータが、互いに完全に共通するわけではないが、一部は互いに共通するような場合に、それらメモリ領域にいちいち、その共通するデータをコンピュータを用いて作業者が記憶させることが不要となる。その結果、作業効率が向上するとともに作業者のミスに起因した製品不良の発生を回避することが容易となる。   According to this connection device, when the connection device is manufactured, the data to be stored in each of the plurality of memory areas is not completely common to each other. Therefore, it becomes unnecessary for the operator to store the common data using a computer. As a result, the work efficiency is improved and it is easy to avoid the occurrence of product defects due to the operator's mistake.

以下、本発明のさらに具体的な実施の形態のいくつかを図面に基づいて詳細に説明する。   Hereinafter, some of more specific embodiments of the present invention will be described in detail with reference to the drawings.

図1には、本発明の第1実施形態に従う接続装置10が内蔵された無線通信用の通信機12が、その通信機12のユーザが使用するパーソナル・コンピュータ(以下、「PC」という。)14に接続された状態で示されている。その通信機12は、メーカによって製造されて出荷された製品である。   In FIG. 1, a communication device 12 for wireless communication incorporating a connection device 10 according to the first embodiment of the present invention is a personal computer (hereinafter referred to as “PC”) used by a user of the communication device 12. 14 is shown connected. The communication device 12 is a product manufactured and shipped by a manufacturer.

その通信機12は、ユーザによって操作されるスイッチ20(例えば、スライドスイッチの形式であるが、他の形式でも可)を有しており、そのスイッチ20の操作に応じて、アクセスポイントとして機能する状態とクライアント機として機能する状態とに切り換わる。例えば、スイッチ20のオフ状態がアクセスポイントの選択に対応し、一方、スイッチ20のオン状態がクライアント機の選択に対応する。それら通信機12とPC14とは、互いにUSB接続される。   The communication device 12 has a switch 20 (for example, a slide switch type, but other types may be used) operated by a user, and functions as an access point according to the operation of the switch 20. Switching between the state and the state of functioning as a client machine. For example, the off state of the switch 20 corresponds to the selection of the access point, while the on state of the switch 20 corresponds to the selection of the client machine. The communication device 12 and the PC 14 are connected to each other via USB.

図2には、PC14の内部構成と、通信機12の内部構成と、接続装置10の内部構成とがブロック図で概念的に表されている。PC14においては、プロセッサとしてのCPU30と、HDD(ハードディスクドライブ)32と、RAM34とがバス36を介して互いに接続されている。HDD32には、後述のメインプログラムと、後述のデバイス管理プログラム(通信機12を動作させるためのソフトウエア)AおよびBとを含む種々のアプリケーションプログラムが予め記憶されている。そのバス36には、インターフェースとしてのUSBホストコントローラ38が接続されている。   In FIG. 2, the internal configuration of the PC 14, the internal configuration of the communication device 12, and the internal configuration of the connection device 10 are conceptually represented by a block diagram. In the PC 14, a CPU 30 as a processor, an HDD (hard disk drive) 32, and a RAM 34 are connected to each other via a bus 36. The HDD 32 stores various application programs including a main program described later and device management programs (software for operating the communication device 12) A and B described later. A USB host controller 38 as an interface is connected to the bus 36.

デバイス管理プログラムAは、通信機12をアクセスポイントとして動作させるためにPC14において実行されるプログラムであるのに対し、デバイス管理プログラムBは、通信機12をクライアント機として動作させるためにPC14において実行されるプログラムである。   The device management program A is a program executed on the PC 14 to operate the communication device 12 as an access point, whereas the device management program B is executed on the PC 14 to operate the communication device 12 as a client device. It is a program.

通信機12は、図2に示すように、無線通信部(図2においては、「RF」で表す。)40と、前述の接続装置10とを含むように構成されている。   As illustrated in FIG. 2, the communication device 12 is configured to include a wireless communication unit (indicated by “RF” in FIG. 2) 40 and the connection device 10 described above.

無線通信部40には、メインアンテナ42とサブアンテナ44とが接続されている。この無線通信部40は、通信機12がアクセスポイントとして動作するときにも、クライアント機として動作するときにも、使用される。すなわち、この無線通信部40は、アクセスポイントとクライアント機とに共通に使用されるのである。   A main antenna 42 and a sub antenna 44 are connected to the wireless communication unit 40. The wireless communication unit 40 is used both when the communication device 12 operates as an access point and when it operates as a client device. That is, the wireless communication unit 40 is used in common for the access point and the client machine.

接続装置10は、前述のスイッチ20と、メインチップ50、ロジックIC52および第1および第2メモリ60,62とを含むように構成されている。メインチップ50は、PC14からの指令に従い、PC14に外部接続されたUSBデバイスの属性をPC14に返信するように動作する。また、第1および第2メモリ60,62は、PC14に対し、それぞれUSBデバイスとして機能する。   The connection device 10 is configured to include the switch 20 described above, the main chip 50, the logic IC 52, and the first and second memories 60 and 62. The main chip 50 operates to return the attribute of the USB device externally connected to the PC 14 to the PC 14 in accordance with a command from the PC 14. The first and second memories 60 and 62 function as USB devices for the PC 14, respectively.

メインチップ50においては、ROM72と、RAM74とがバス76を介して互いに接続されている。そのバス76には、インターフェースとしてのUSBターゲットコントローラ78と、MAC(Media Access Controller)80とが接続されている。そのUSBターゲットコントローラ78は、USBケーブル82を介してPC14のUSBホストコントローラ38に着脱可能に取り付けられている。   In the main chip 50, a ROM 72 and a RAM 74 are connected to each other via a bus 76. A USB target controller 78 as an interface and a MAC (Media Access Controller) 80 are connected to the bus 76. The USB target controller 78 is detachably attached to the USB host controller 38 of the PC 14 via the USB cable 82.

通信機12をアクセスポイントとして動作させるために、PC14は、そのアクセスポイントを管理するための前述のデバイス管理プログラムAを実行する。すなわち、本実施形態においては、いわゆるソフトウエア・アクセスポイントが実現されるのである。これに対し、通信機12をクライアント機として動作させるために、PC14は、そのクライアント機を管理するための前述のデバイス管理プログラムBを実行する。   In order to operate the communication device 12 as an access point, the PC 14 executes the above-described device management program A for managing the access point. That is, in this embodiment, a so-called software access point is realized. On the other hand, in order to operate the communication device 12 as a client device, the PC 14 executes the above-described device management program B for managing the client device.

第1および第2メモリ60,62のいずれも、シリアルメモリの一例であるシリアルEEPROMとして構成されている。それら第1および第2メモリ60,62は、物理的に互いに独立している。第1メモリ60は、通信機12がアクセスポイントとして機能するときに、そのアクセスポイントの通信を定義するためのデータが予め記憶されている。それら第1および第2メモリ60,62は、PC14により、それぞれ互いに識別可能である状態で同一のUSBデバイスとして認識される。   Each of the first and second memories 60 and 62 is configured as a serial EEPROM which is an example of a serial memory. The first and second memories 60 and 62 are physically independent of each other. When the communication device 12 functions as an access point, the first memory 60 stores data for defining communication of the access point in advance. The first and second memories 60 and 62 are recognized as the same USB device by the PC 14 in a state where they can be distinguished from each other.

具体的には、第1メモリ60を、第2メモリ62から、PC14が識別することが可能にするためのプロダクトIDとしての「01」と、アクセスポイントのMACアドレスとしてのMACアドレスAと、アクセスポイントの通信条件(例えば、信号のパワー)としての通信条件Aと、アクセスポイントのカントリーコードとしてのカントリーコードAとが第1メモリ60に予め記憶されている。   Specifically, the first memory 60 is accessed from the second memory 62 as “01” as the product ID for enabling the PC 14 to identify, the MAC address A as the MAC address of the access point, and the access A communication condition A as a point communication condition (for example, signal power) and a country code A as an access point country code are stored in the first memory 60 in advance.

同様にして、第2メモリ62を、第1メモリ60から、PC14が識別することが可能にするためのプロダクトIDとしての「02」と、クライアント機のMACアドレスとしてのMACアドレスBと、クライアント機の通信条件(例えば、信号のパワー)としての通信条件Bと、クライアント機のカントリーコード(ロケール情報の一例)としてのカントリーコードBとが第2メモリ62に予め記憶されている。   Similarly, “02” as the product ID for enabling the PC 14 to identify the second memory 62 from the first memory 60, the MAC address B as the MAC address of the client machine, and the client machine The second memory 62 stores in advance a communication condition B as a communication condition (for example, signal power) and a country code B as a country code of the client machine (an example of locale information).

図2に示すように、メインチップ50は、データ入力端子DIと、データ出力端子DOと、クロック端子CLKと、メモリ選択信号としてのチップセレクト信号を出力するチップセレクト端子CSとを有する。また、同様にして、第1および第2メモリ60,62のいずれも、データ入力端子DIと、データ出力端子DOと、クロック端子CLKと、メインチップ50からのチップセレクト信号を受信するチップセレクト端子CSとを有する。第1および第2メモリ60,62のいずれも、データ出力端子DOからシリアルデータを出力する。   As shown in FIG. 2, the main chip 50 has a data input terminal DI, a data output terminal DO, a clock terminal CLK, and a chip select terminal CS that outputs a chip select signal as a memory selection signal. Similarly, each of the first and second memories 60 and 62 has a data input terminal DI, a data output terminal DO, a clock terminal CLK, and a chip select terminal that receives a chip select signal from the main chip 50. CS. Both the first and second memories 60 and 62 output serial data from the data output terminal DO.

各メモリ60,62のデータ入力端子DIは、共通の信号ラインを経て、メインチップ50のデータ入力端子DIに接続されている。また、各メモリ60,62のデータ出力端子DOは、共通の信号ラインを経て、メインチップ50のデータ出力端子DOに接続されている。また、各メモリ60,62のクロック端子CLKは、共通の信号ラインを経て、メインチップ50のクロック端子CLKに接続されている。   The data input terminal DI of each of the memories 60 and 62 is connected to the data input terminal DI of the main chip 50 through a common signal line. Further, the data output terminal DO of each of the memories 60 and 62 is connected to the data output terminal DO of the main chip 50 through a common signal line. The clock terminals CLK of the memories 60 and 62 are connected to the clock terminal CLK of the main chip 50 through a common signal line.

図2に示すように、ロジックIC52は、メインチップ50の1個のチップセレクト端子に対応する1個のチップセレクト端子90と、2個のメモリ60,62にそれぞれ対応する2個のチップセレクト端子CS92,94とを有する。ロジックIC52は、さらに、スイッチ20から延びる信号ライン96の端末が接続される端子98と、メインチップ50から延びる2本の信号ライン(GPIO[0],GPIO[1])100,102の端末が接続される2個の端子104,106とを有する。   As shown in FIG. 2, the logic IC 52 includes one chip select terminal 90 corresponding to one chip select terminal of the main chip 50 and two chip select terminals corresponding to the two memories 60 and 62, respectively. CS92 and 94. The logic IC 52 further includes a terminal 98 to which a terminal of a signal line 96 extending from the switch 20 is connected, and terminals of two signal lines (GPIO [0], GPIO [1]) 100 and 102 extending from the main chip 50. It has two terminals 104 and 106 to be connected.

図3には、ロジックIC52が論理回路図で示されている。図3において各メモリ60,62に付された「SK」は、シフトクロックの略語であるが、図2に示すクロック端子CLKを意味する。図3には、ロジックIC52に加えて、メインチップ50、スイッチ20、経路切換信号部107およびインジケータ108が示されている。   In FIG. 3, the logic IC 52 is shown in a logic circuit diagram. In FIG. 3, “SK” added to each of the memories 60 and 62 is an abbreviation for shift clock, but means the clock terminal CLK shown in FIG. FIG. 3 shows the main chip 50, the switch 20, the path switching signal unit 107, and the indicator 108 in addition to the logic IC 52.

図3に示すように、メインチップ50は、クロック端子EECLKと、データ入力端子EEDIと、データ出力端子EEDOと、チップセレクト端子EECSと、インジケータ108としてのLEDを駆動するためのLED駆動端子LED_ACTとを有する。   As shown in FIG. 3, the main chip 50 includes a clock terminal EECLK, a data input terminal EEDI, a data output terminal EEDO, a chip select terminal EECS, and an LED drive terminal LED_ACT for driving an LED as the indicator 108. Have

メインチップ50のクロック端子EECLKは、2個のメモリ60,62の2個のクロック端子SKに共通に接続される。同様にして、メインチップ50のデータ入力端子EEDIは、2個のメモリ60,62の2個のデータ入力端子DIに共通に接続される。同様にして、メインチップ50のデータ出力端子EEDOは、2個のメモリ60,62の2個のデータ出力端子DOに共通に接続される。   The clock terminal EECLK of the main chip 50 is connected in common to the two clock terminals SK of the two memories 60 and 62. Similarly, the data input terminal EEDI of the main chip 50 is connected in common to the two data input terminals DI of the two memories 60 and 62. Similarly, the data output terminal EEDO of the main chip 50 is connected in common to the two data output terminals DO of the two memories 60 and 62.

第1メモリ60のチップセレクト端子CSは、第1アンド回路110の出力端子に接続される一方、第2メモリ62のチップセレクト端子CSは、第2アンド回路112の出力端子に接続されている。いずれのアンド回路110,112も、2個の入力端子を有するとともに、一方の入力端子は、メインチップ50のチップセレクト端子EECSに共通に接続されている。 The chip select terminal CS of the first memory 60 is connected to the output terminal of the first AND circuit 110, while the chip select terminal CS of the second memory 62 is connected to the output terminal of the second AND circuit 112. Each of the AND circuits 110 and 112 has two input terminals, and one input terminal is commonly connected to the chip select terminal EECS of the main chip 50.

第1メモリ60の、他方の入力端子と、第2メモリ62の、他方の入力端子とは、信号ライン114によって互いに接続されているが、その信号ライン114の途中にノット回路116が接続されている。したがって、それら入力端子には、互いに逆レベルの信号が入力される。その信号ライン114には、さらに、スイッチ20から延びる信号ライン118が接続されている。スイッチ20からの信号は、そのスイッチ20の操作位置に応じて、ハイレベル信号とローレベル信号とに切り換わる。   The other input terminal of the first memory 60 and the other input terminal of the second memory 62 are connected to each other by a signal line 114, and a knot circuit 116 is connected to the signal line 114. Yes. Therefore, signals of opposite levels are input to these input terminals. A signal line 118 extending from the switch 20 is further connected to the signal line 114. The signal from the switch 20 is switched between a high level signal and a low level signal according to the operating position of the switch 20.

本実施形態においては、スイッチ20からの信号がハイレベルであるとき(図3に示すように、スイッチ20が3.3V側にあるとき)には、第1アンド回路110には、ローレベル信号が入力される一方、第2アンド回路112には、ハイレベル信号が入力されるようになっている。これに対し、スイッチ20からの信号がローレベルであるとき(図3に示すように、スイッチ20がGND側にあるとき)には、第1アンド回路110には、ハイレベル信号が入力される一方、第2アンド回路112には、ローレベル信号が入力されるようになっている。   In the present embodiment, when the signal from the switch 20 is at a high level (when the switch 20 is on the 3.3V side as shown in FIG. 3), the first AND circuit 110 has a low level signal. On the other hand, a high level signal is input to the second AND circuit 112. On the other hand, when the signal from the switch 20 is at a low level (as shown in FIG. 3, the switch 20 is on the GND side), a high level signal is input to the first AND circuit 110. On the other hand, a low level signal is input to the second AND circuit 112.

したがって、スイッチ20がオン状態にあってそれからの信号がハイレベルであるときには、メインチップ50のチップセレクト端子EECSがローレベルからハイレベルに切り換わると、第2アンド回路112の出力信号がハイレベルになるのに対し、第1アンド回路110の出力信号がローレベルになるため、第2メモリ62のみが有効にされることになる。   Therefore, when the switch 20 is in the on state and the signal thereafter is at the high level, when the chip select terminal EECS of the main chip 50 is switched from the low level to the high level, the output signal of the second AND circuit 112 is at the high level. On the other hand, since the output signal of the first AND circuit 110 is at a low level, only the second memory 62 is enabled.

よって、メインチップ50のデータ入力端子EEDIからハイレベル信号がいずれのメモリのデータ入力端子DIに入力されても、第2メモリ62のみがデータ出力信号DOからデータをメインチップ50に出力すことになる。   Therefore, even if a high level signal is input from the data input terminal EEDI of the main chip 50 to the data input terminal DI of any memory, only the second memory 62 outputs data to the main chip 50 from the data output signal DO. Become.

これに対し、スイッチ20がオフ状態にあってそれからの信号がローレベルであるときには、メインチップ50のチップセレクト端子EECSがローレベルからハイレベルに切り換わると、第1アンド回路110の出力信号がハイレベルになるのに対し、第2アンド回路112の出力信号がローレベルになるため、第1メモリ60のみが有効にされることになる。   On the other hand, when the switch 20 is in the OFF state and the signal thereafter is at the low level, when the chip select terminal EECS of the main chip 50 is switched from the low level to the high level, the output signal of the first AND circuit 110 is changed. Since the output signal of the second AND circuit 112 becomes low level while it becomes high level, only the first memory 60 is validated.

よって、メインチップ50のデータ入力端子EEDIからハイレベル信号がいずれのメモリのデータ入力端子DIに入力されても、第1メモリ60のみがデータ出力信号DOからデータをメインチップ50に出力することになる。   Therefore, only the first memory 60 outputs data from the data output signal DO to the main chip 50 regardless of the memory data input terminal DI of the high-level signal input from the data input terminal EEDI of the main chip 50. Become.

図3に示すように、経路切換信号部107は、メインチップ50のGPIO[0]端子から延びる第1信号ライン120と、メインチップ50のGPIO[1]端子から延びる第2信号ライン122とを有している。第1信号ライン120は、信号ライン114のうちノット回路116によって区切られる2つの部分のうち第2アンド回路112に接続される部分に接続されている。これに対し、第2信号ライン122は、信号ライン114のうちノット回路116によって区切られる2つの部分のうち第1アンド回路110に接続される部分に接続されている。   As shown in FIG. 3, the path switching signal unit 107 includes a first signal line 120 extending from the GPIO [0] terminal of the main chip 50 and a second signal line 122 extending from the GPIO [1] terminal of the main chip 50. Have. The first signal line 120 is connected to a portion connected to the second AND circuit 112 out of two portions of the signal line 114 separated by the knot circuit 116. On the other hand, the second signal line 122 is connected to a portion connected to the first AND circuit 110 among two portions of the signal line 114 separated by the knot circuit 116.

したがって、GPIO[0]端子からハイレベル信号が出力されると、第2アンド回路112によって第2メモリ62が有効にされるのに対し、GPIO[1]端子からハイレベル信号が出力されると、第1アンド回路110によって第1メモリ60が有効にされる。   Therefore, when a high level signal is output from the GPIO [0] terminal, the second memory 62 is enabled by the second AND circuit 112, whereas when a high level signal is output from the GPIO [1] terminal. The first memory 60 is enabled by the first AND circuit 110.

図3に示すように、インジケータ108は、第1メモリ60(アクセスポイント)が選択されたときに点灯させられる第1光源としての第1LED124と、第2メモリ62(クライアント機)が選択されたときに点灯させられる第2光源としての第2LED126とを有している。第1LED124と第2LED126とは、ユーザによって互いに識別可能であるように、互いに異なる色の光を発光するように構成される。   As shown in FIG. 3, when the first memory 60 (access point) is selected, the first LED 124 that is turned on when the first memory 60 (access point) is selected, and the second memory 62 (client machine) is selected. And a second LED 126 as a second light source that is turned on. The first LED 124 and the second LED 126 are configured to emit light of different colors so that they can be distinguished from each other by the user.

第1LED124は、第3アンド回路130を介して第1アンド回路110の入力端子(スイッチ20の信号レベルを反映する端子)に接続され、一方、第2LED126は、第4アンド回路132を介して第2アンド回路112の入力端子(スイッチ20の信号レベルを反映する端子)に接続されている。   The first LED 124 is connected to the input terminal of the first AND circuit 110 (a terminal reflecting the signal level of the switch 20) via the third AND circuit 130, while the second LED 126 is connected to the first AND circuit 110 via the fourth AND circuit 132. It is connected to the input terminal of the 2-AND circuit 112 (terminal that reflects the signal level of the switch 20).

図4には、PC14においてCPU30によって実行される前述のメインプログラムが概念的にフローチャートで表されている。   In FIG. 4, the above-mentioned main program executed by the CPU 30 in the PC 14 is conceptually represented by a flowchart.

このメインプログラムが実行されると、まず、ステップS1において、所定の条件が成立するのが待たれる。所定の条件が成立すると、ステップS2において、メインチップ50のチップセレクト端子CSの信号をハイレベルにする指令信号がメインチップ50に対して出力される。その結果、メインチップ50のチップセレクト端子CSの信号がハイレベルになる。   When this main program is executed, first, in step S1, it is awaited that a predetermined condition is satisfied. When the predetermined condition is satisfied, a command signal for setting the signal of the chip select terminal CS of the main chip 50 to a high level is output to the main chip 50 in step S2. As a result, the signal of the chip select terminal CS of the main chip 50 becomes high level.

メインチップ50のチップセレクト端子CSの信号がハイレベルになると、第1および第2メモリ60,62のうちスイッチ20によって現在選択されているものが、メインチップ50に対して有効にされる。   When the signal at the chip select terminal CS of the main chip 50 becomes a high level, the first and second memories 60 and 62 that are currently selected by the switch 20 are made valid for the main chip 50.

次に、ステップS3において、メインチップ50に対し、プロダクトID要求信号が出力される。続いて、ステップS4において、メインチップ50から、第1および第2メモリ60,62のうち現在選択されているもののプロダクトIDが受信されるのが待たれる。プロダクトIDが受信されると、ステップS5において、その受信されたプロダクトIDの種類が認識される。   Next, in step S3, a product ID request signal is output to the main chip 50. Subsequently, in step S4, it is awaited that the product ID of the currently selected one of the first and second memories 60 and 62 is received from the main chip 50. When the product ID is received, the type of the received product ID is recognized in step S5.

すなわち、アクセスポイントに対応するUSBデバイスとしての第1メモリ60のプロダクトIDであるか、クライアント機に対応するUSBデバイスとしての第2メモリ62のプロダクトIDであるかが認識されるのである。具体的には、このステップS5においては、受信されたプロダクトIDが「01」であるか否か、すなわち、アクセスポイントに対応するUSBデバイスとしての第1メモリ60のプロダクトIDであるか否かが判定されるのである。   That is, it is recognized whether the product ID of the first memory 60 as the USB device corresponding to the access point or the product ID of the second memory 62 as the USB device corresponding to the client machine. Specifically, in this step S5, whether or not the received product ID is “01”, that is, whether or not it is the product ID of the first memory 60 as the USB device corresponding to the access point. It is judged.

そのプロダクトIDが「01」である場合には、ステップS5の判定がYESとなり、ステップS6において、現在選択されているメモリが第1メモリ60であって、それに対応するのが、アクセスポイントであると認識される。すなわち、ユーザの要求(スイッチ20の操作)に従い、通信機12がアクセスポイントとして認識されるとともに、第1メモリ60内のデータがアクセスポイント用のデータとして認識されるのである。その後、ステップS8において、デバイス管理プログラムAが選択される。   If the product ID is “01”, the determination in step S5 is YES, and in step S6, the currently selected memory is the first memory 60, and the access point corresponds to it. It is recognized. That is, according to the user's request (operation of the switch 20), the communication device 12 is recognized as an access point, and the data in the first memory 60 is recognized as access point data. Thereafter, in step S8, the device management program A is selected.

これに対し、そのプロダクトIDが「02」である場合には、ステップS5の判定がNOとなり、ステップS7において、現在選択されているメモリが第2メモリ62であって、それに対応するのが、クライアント機であると認識される。すなわち、ユーザの要求(スイッチ20の操作)に従い、通信機12がアクセスポイントとして認識されるとともに、第2メモリ62内のデータがクライアント機用のデータとして認識されるのである。その後、ステップS9において、デバイス管理プログラムBが選択される。   On the other hand, when the product ID is “02”, the determination in step S5 is NO, and in step S7, the currently selected memory is the second memory 62, and the corresponding one is as follows. Recognized as a client machine. That is, according to the user's request (operation of the switch 20), the communication device 12 is recognized as an access point, and the data in the second memory 62 is recognized as data for the client device. Thereafter, in step S9, the device management program B is selected.

いずれの場合にも、続いて、ステップS10において、メインチップ50に対し、現在選択されているメモリ60または62から通信に関する設定情報を読み出すことを指令するための設定情報要求信号が出力される。   In any case, subsequently, in step S10, a setting information request signal for instructing the main chip 50 to read the setting information relating to communication from the currently selected memory 60 or 62 is output.

その後、ステップS11において、メインチップ50により、現在選択されているメモリ60または62から設定情報が読み出されて、その読み出された設定情報をPC14が受信するのが待たれる。PC14が設定情報を受信すると、ステップS12において、その受信した設定情報がPC14のレジストリに記述され、前記選択されたデバイス管理プログラムが通信機12のために、それがアクセスポイントまたはクライアント機として機能するように実行される。   Thereafter, in step S11, the main chip 50 reads the setting information from the currently selected memory 60 or 62, and waits for the PC 14 to receive the read setting information. When the PC 14 receives the setting information, in step S12, the received setting information is described in the registry of the PC 14, and the selected device management program functions as an access point or a client machine for the communication device 12. To be executed.

以上で、このメインプログラムの実行が終了する。   This is the end of the execution of the main program.

図5には、上記メインプログラムがPC14のCPU30によって実行される結果としてメインチップ50において行われる動作が概念的にフローチャートで表されている。   FIG. 5 conceptually shows a flowchart of operations performed in the main chip 50 as a result of the main program being executed by the CPU 30 of the PC 14.

このプログラムが実行されると、まず、ステップS101において、メインチップ50のチップセレクト端子CSの信号がハイレベルになるのが待たれる。ハイレベルになると、ステップS102において、PC14から、前述のプロダクトID要求信号を受信するのが待たれる。受信したら、ステップS103において、選択されているメモリ60または62からプロダクトIDが読み出される。その後、ステップS104において、その読み出されたプロダクトIDがPC14に送信される。   When this program is executed, first, in step S101, it is awaited that the signal of the chip select terminal CS of the main chip 50 becomes high level. When it becomes high level, in step S102, it is awaited to receive the aforementioned product ID request signal from the PC. If received, the product ID is read from the selected memory 60 or 62 in step S103. Thereafter, in step S104, the read product ID is transmitted to the PC.

その後、ステップS105において、PC14から、前述の設定情報要求信号を受信するのが待たれる。受信したら、ステップS106において、選択されているメモリ60または62から設定情報が読み出される。その後、ステップS107において、その読み出された設定情報がPC14に送信される。   Thereafter, in step S105, it is awaited to receive the setting information request signal from the PC 14. If received, the setting information is read from the selected memory 60 or 62 in step S106. Thereafter, in step S107, the read setting information is transmitted to the PC.

以上の説明から明らかなように、本実施形態によれば、通信機12の機能のアクセスポイントとクライアント機との間における切換えおよびそれに伴うプロダクトIDおよびロケール情報(例えば、図2に示すカントリーコード)の切換えをスイッチ20により行うことが可能である。   As is apparent from the above description, according to the present embodiment, the function of the communication device 12 is switched between the access point and the client device, and the product ID and locale information associated therewith (for example, the country code shown in FIG. 2). Can be switched by the switch 20.

ところで、上記切換えのため、ユーザが、PC14のソフトウエアを用いて、そのPC14に対してデータを入力しなければならない場合には、通常、ユーザに、比較的高度な事前の知識(切換えのためにどのような情報をPC14に入力することが必要であり、しかも、その情報をどのようにしてPC14に入力することが必要であるのかという知識)が要求される。そのため、上記切換えをユーザがPC14のソフトウエアを用いて行わなければならない場合には、その切換えに必要なユーザの操作(設定変更ための操作)が高度化・煩雑化し易いうえに、その切換えのためにPC14のソフトウエアに課される負担が増加し易い。   By the way, when the user has to input data to the PC 14 using the software of the PC 14 for the above switching, the user usually has a relatively advanced prior knowledge (for switching). It is necessary to know what information is required to be input to the PC 14 and how the information is required to be input to the PC 14. Therefore, when the user must perform the above switching using the software of the PC 14, the user's operation (operation for changing the setting) necessary for the switching is easily advanced and complicated, and the switching is performed. For this reason, the burden imposed on the software of the PC 14 tends to increase.

これに対し、本実施形態においては、上記切換えがユーザによるスイッチ20の操作により行われるため、その切換えのために、ユーザがPC14にデータを入力する作業が要求されない。したがって、その切換えのためにユーザに必要な作業がユーザフレンドリなものとなるとともに、その切換えのためにPC14のソフトウエアに課される負担が軽減される。   On the other hand, in this embodiment, since the switching is performed by the user's operation of the switch 20, the user does not need to input data to the PC 14 for the switching. Therefore, the work necessary for the user for the switching becomes user-friendly, and the burden imposed on the software of the PC 14 for the switching is reduced.

さらに、本実施形態によれば、2個のメモリ60,62にそれぞれ固有のID、すなわち、固有のプロダクトIDが割り当てられるため、それら2個のメモリ60,62がPC14によってそれぞれ同一のUSBデバイスとして認識されるにもかかわらず、PC14は、それら2個のメモリ60,62のうち現在選択されているものの同一性を確実に認識したうえで、それに適合するアプケーションを選択して実行することが確保される。   Furthermore, according to the present embodiment, since a unique ID, that is, a unique product ID is assigned to each of the two memories 60 and 62, the two memories 60 and 62 are respectively set as the same USB device by the PC 14. In spite of the recognition, the PC 14 can recognize the identity of the currently selected one of the two memories 60 and 62, and select and execute an application that suits it. Secured.

以上で、このプログラムの実行が終了する。   This is the end of the execution of this program.

図6には、本発明の第2実施形態に従う接続装置10が内蔵された無線通信用の通信機12をメーカにおいて製造する方法がフローチャートで概念的に表されている。   FIG. 6 conceptually shows, in a flowchart, a method for manufacturing a communication device 12 for wireless communication incorporating the connection device 10 according to the second embodiment of the present invention.

この方法においては、通信機12の製造段階(通信機12のキャリブレーションおよび通信機12への通信管理用データの書込み段階)において、2個のメモリ60,62のうちのいずれかを選択するために、スイッチ20の信号に代えて、GPIO信号が使用される。これにより、メモリ60または62の切換えが、作業の介入を要することなく、自動的に行われる。   In this method, in order to select one of the two memories 60 and 62 in the manufacturing stage of the communication device 12 (calibration of the communication device 12 and writing of communication management data to the communication device 12). In addition, a GPIO signal is used instead of the signal of the switch 20. As a result, the memory 60 or 62 is automatically switched without requiring any work intervention.

また、この方法を実施するために、メーカにおいて、通信機12が、検査プログラムを実行するための検査用コンピュータ(図1に示すPC14と基本的に共通するため、ここでは図示を省略する)に一時的に接続される。その通信機12の製造完了後、その検査用コンピュータは通信機12から取り外される。   In addition, in order to implement this method, the communication device 12 in the manufacturer uses an inspection computer for executing the inspection program (which is basically the same as the PC 14 shown in FIG. 1 and is not shown here). Temporarily connected. After the manufacture of the communication device 12 is completed, the inspection computer is removed from the communication device 12.

図6には、その検査プログラムが概念的にフローチャートで表されている。この検査プログラムが実行されると、まず、ステップS201において、検査対象である通信機12のキャリブレーションに必要なデータが取得される。次に、ステップS202において、第1メモリ60を選択するために、GPIO[1]の信号がハイレベルにされる。   FIG. 6 conceptually shows the inspection program in a flowchart. When this inspection program is executed, first, in step S201, data necessary for calibration of the communication device 12 to be inspected is acquired. Next, in step S202, in order to select the first memory 60, the signal of GPIO [1] is set to the high level.

続いて、ステップS203において、前記取得されたデータが、選択されている第1メモリ60に書き込まれる。その後、ステップS204において、その選択されている第1メモリ60から、そこに書込まれたデータが読み出されて、検査用コンピュータのRAM(RAM34に相当する)に保存される。   Subsequently, in step S203, the acquired data is written into the selected first memory 60. Thereafter, in step S204, the data written therein is read out from the selected first memory 60 and stored in the RAM (corresponding to the RAM 34) of the inspection computer.

続いて、ステップS205において、検査用コンピュータのRAMに保存されているデータに対し、必要な修正が加えられる。例えば、プロダクトIDに関する情報については、1だけインクリメントしたりデクリメントされることが行われる。   Subsequently, in step S205, necessary correction is applied to the data stored in the RAM of the inspection computer. For example, information related to the product ID is incremented or decremented by one.

その後、ステップS206において、必要な修正が加えられたデータが検査用コンピュータのRAMから読み出される。続いて、ステップS207において、GPIO[0]の信号がハイレベルにされる。その後、ステップS208において、検査用コンピュータのRAMから最新のデータが読み出され、その読み出されたデータが、選択されている第2メモリ62に書き込まれる。   Thereafter, in step S206, the data with the necessary corrections is read from the RAM of the inspection computer. Subsequently, in step S207, the GPIO [0] signal is set to the high level. Thereafter, in step S208, the latest data is read from the RAM of the inspection computer, and the read data is written to the selected second memory 62.

以上で、この検査プログラムの実行が終了する。   This completes the execution of this inspection program.

なお付言するに、以上説明したいくつかの実施形態においてはいずれも、通信機12の機能をアクセスポイントとクライアント機との間において切り換えるために2個のメモリ60,62が使用されるようになっているが、通信機12はアクセスポイントまたはクライアント機として継続して機能する一方で、その通信機12の、その他の通信条件の切換え(例えば、20MHzモードと40MHzモードとの切換えなど、通信信号に関する条件の切換え)を行うために2個またはそれより多数のメモリが使用される態様で本発明を実施することが可能である。   In addition, in any of the embodiments described above, two memories 60 and 62 are used to switch the function of the communication device 12 between the access point and the client device. However, while the communication device 12 continues to function as an access point or a client device, other communication conditions of the communication device 12 are switched (for example, switching between 20 MHz mode and 40 MHz mode, etc.) It is possible to implement the invention in such a way that two or more memories are used for performing the switching of conditions.

以上、本発明の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、前記[発明の開示]の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。   As described above, some of the embodiments of the present invention have been described in detail with reference to the drawings. However, these are exemplifications, and are based on the knowledge of those skilled in the art including the aspects described in the section of [Disclosure of the Invention]. The present invention can be implemented in other forms with various modifications and improvements.

本発明の第1実施形態に従う接続装置10が内蔵された通信機12を、それに接続されたパーソナル・コンピュータ14と共に示す斜視図である。It is a perspective view which shows the communication apparatus 12 with which the connection apparatus 10 according to 1st Embodiment of this invention was incorporated with the personal computer 14 connected to it. 図1に示す通信機12およびパーソナル・コンピュータ14を示す機能ブロック図である。It is a functional block diagram which shows the communication apparatus 12 and the personal computer 14 which are shown in FIG. 図2に示すロジックIC52を、それに接続されたメインチップ50、スイッチ20、経路切換信号部107およびインジケータ108と共に示す論理回路図である。FIG. 3 is a logic circuit diagram showing the logic IC 52 shown in FIG. 2 together with a main chip 50, a switch 20, a path switching signal unit 107, and an indicator 108 connected thereto. 図2に示すメインプログラムを概念的に表すフローチャートである。3 is a flowchart conceptually showing a main program shown in FIG. 図4に示すメインプログラムがパーソナル・コンピュータ14のCPU30によって実行される結果としてメインチップ50において行われる動作を概念的に表すフローチャートである。5 is a flowchart conceptually showing an operation performed in the main chip 50 as a result of the main program shown in FIG. 4 being executed by the CPU 30 of the personal computer 14. 本発明の第2実施形態に従う接続装置10が内蔵された通信機12を製造するために、その通信機12に接続された検査用コンピュータにおいて実行される検査プログラムを概念的に表すフローチャートである。It is a flowchart which represents notionally the inspection program run in the computer for an inspection connected to the communication apparatus 12 in order to manufacture the communication apparatus 12 with which the connection apparatus 10 according to 2nd Embodiment of this invention was incorporated.

Claims (7)

ユーザの操作に応じて、アクセスポイントとして機能する状態と、クライアント機として機能する状態とに切り換わる通信機であって、A communication device that switches between a state of functioning as an access point and a state of functioning as a client device according to a user operation,
当該通信機は、その通信機のユーザが使用するコンピュータに接続された状態で使用され、そのコンピュータは、当該通信機をアクセスポイントとして動作させるためにデバイス管理プログラムAを実行する一方、当該通信機をクライアント機として動作させるためにデバイス管理プログラムBを実行し、  The communication device is used while connected to a computer used by a user of the communication device, and the computer executes the device management program A to operate the communication device as an access point, while the communication device Execute device management program B to operate as a client machine,
当該通信機は、  The communication device
前記コンピュータに接続されるインターフェースと、  An interface connected to the computer;
当該通信機がアクセスポイントとして動作するように前記コンピュータが前記デバイス管理プログラムAを実行するために必要なデータを記憶する第1メモリ領域であって、そのデータは、当該第1メモリ領域に固有のIDを表すデータと、前記アクセスポイントの通信を定義するための通信定義データとを有するものと、  A first memory area for storing data necessary for the computer to execute the device management program A so that the communication device operates as an access point, the data being unique to the first memory area; Having data representing an ID and communication definition data for defining communication of the access point;
当該通信機がクライアント機として動作するように前記コンピュータが前記デバイス管理プログラムBを実行するために必要なデータを記憶する第2メモリ領域であって、そのデータは、当該第2メモリ領域に固有のIDを表すデータと、前記クライアント機の通信を定義するための通信定義データとを有するものと、  A second memory area for storing data necessary for the computer to execute the device management program B so that the communication apparatus operates as a client machine, and the data is unique to the second memory area; Having data representing an ID and communication definition data for defining communication of the client machine;
前記インターフェースと前記第1および第2メモリ領域とに接続されたメインチップであって、前記コンピュータからの信号に応じ、いずれかのメモリ領域を選択するためにメモリ選択信号を出力するとともに、選択されたいずれかのメモリ領域との間においてデータの入出力を行うものと、  A main chip connected to the interface and the first and second memory areas, and outputs a memory selection signal to select any one of the memory areas in response to a signal from the computer and is selected. To input / output data to / from any memory area,
前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものを切り換えるためにユーザによって操作される物理的に独立したスイッチであって、当該通信機を、アクセスポイントとして機能する状態と、クライアント機として機能する状態とに切り換えるためにユーザによって操作されるものと、  A physically independent switch operated by a user to switch one of the first and second memory areas that is effective for the main chip, and the communication device functions as an access point And what is operated by the user to switch to a state of functioning as a client machine,
前記メインチップと前記第1および第2メモリ領域と前記スイッチとに接続されるロジックICであって、前記メインチップと前記第1および第2メモリ領域との間における前記メモリ選択信号の経路を前記スイッチの操作に応じて切り換え、それにより、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものを切り換えるように構成されたものと  A logic IC connected to the main chip, the first and second memory regions, and the switch, wherein a path of the memory selection signal between the main chip and the first and second memory regions is Switching according to the operation of the switch, thereby switching one of the first and second memory areas that is valid for the main chip;
を含み、  Including
前記コンピュータは、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものから受信した前記IDに応じて、その有効なメモリ領域に対応するものが前記アクセスポイントであるか前記クライアント機であるかを判別し、その結果に応じて、前記デバイス管理プログラムAおよびBのうち、前記有効なメモリ領域に対応するものを選択して実行する通信機。  The computer determines whether the access point corresponding to the valid memory area is the access point according to the ID received from the first and second memory areas that are valid for the main chip. A communication device that determines whether the device is a client device, and selects and executes one of the device management programs A and B corresponding to the effective memory area according to the result.
前記第1メモリ領域に記憶される前記通信定義データは、前記アクセスポイントのMACアドレスと、前記アクセスポイントの通信条件と、前記アクセスポイントのロケール情報とを有する請求項1に記載の通信機。The communication device according to claim 1, wherein the communication definition data stored in the first memory area includes a MAC address of the access point, a communication condition of the access point, and locale information of the access point. 前記第2メモリ領域に記憶される前記通信定義データは、前記クライアント機のMACアドレスと、前記クライアント機の通信条件と、前記クライアント機のロケール情報とを有する請求項1または2に記載の通信機。The communication device according to claim 1 or 2, wherein the communication definition data stored in the second memory area includes a MAC address of the client device, a communication condition of the client device, and locale information of the client device. . 前記メインチップは、前記コンピュータからID要求信号を受信すると、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものから前記IDを受信し、その受信したIDを前記コンピュータに送信する請求項1ないし3のいずれかに記載の通信機。When the main chip receives an ID request signal from the computer, the main chip receives the ID from the first and second memory areas that are valid for the main chip, and sends the received ID to the computer. The communication device according to any one of claims 1 to 3, which transmits the communication device. 前記第1および第2メモリ領域は、いずれも、同じシリアルEEPROMに形成されているか、または、互いに異なる複数個のシリアルEEPROMにそれぞれ形成されている請求項1ないし4のいずれかに記載の通信機5. The communication device according to claim 1, wherein each of the first and second memory areas is formed in the same serial EEPROM, or formed in a plurality of different serial EEPROMs. . 前記メインチップと前記ロジックICとを互いに接続する信号ラインを含み、
前記ロジックICは、前記コンピュータから前記メインチップおよび前記信号ラインを経て供給される経路切換信号に応じて前記経路を切り換えるように構成され、それにより、前記コンピュータにより、前記スイッチの操作なしで、前記第1および第2メモリ領域のうち前記メインチップに対して有効であるものが切り換わる請求項1ないし5のいずれかに記載の通信機
A signal line connecting the main chip and the logic IC to each other;
The logic IC is configured to switch the path in response to a path switching signal supplied from the computer via the main chip and the signal line, thereby allowing the computer to operate the switch without operating the switch. 6. The communication device according to claim 1, wherein one of the first and second memory areas that is effective for the main chip is switched.
前記コンピュータは、前記第1および第2メモリ領域のうちの最初のものに所定のデータを記憶させた後、前記メインチップおよび前記信号ラインを経て前記経路切換信号を前記ロジックICに供給し、それにより、前記最初のメモリ領域に代えて別のメモリ領域を前記メインチップに対して有効なものとし、その状態で、前記最初のメモリ領域に記憶された所定のデータを、そのデータに必要な修正を加えて、前記別のメモリ領域に複写する請求項6に記載の通信機The computer stores predetermined data in the first one of the first and second memory areas, and then supplies the path switching signal to the logic IC via the main chip and the signal line. Thus, instead of the first memory area, another memory area is made effective for the main chip, and in that state, the predetermined data stored in the first memory area is corrected as necessary. The communication device according to claim 6, wherein the information is copied to the other memory area.
JP2007266206A 2007-10-12 2007-10-12 Communication equipment Expired - Fee Related JP4833178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007266206A JP4833178B2 (en) 2007-10-12 2007-10-12 Communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007266206A JP4833178B2 (en) 2007-10-12 2007-10-12 Communication equipment

Publications (2)

Publication Number Publication Date
JP2009093584A JP2009093584A (en) 2009-04-30
JP4833178B2 true JP4833178B2 (en) 2011-12-07

Family

ID=40665482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007266206A Expired - Fee Related JP4833178B2 (en) 2007-10-12 2007-10-12 Communication equipment

Country Status (1)

Country Link
JP (1) JP4833178B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488751A (en) * 1987-09-30 1989-04-03 Toshiba Corp Transmission device
JPH04355829A (en) * 1991-05-31 1992-12-09 Fujitsu Ltd Program switching system
JPH11184683A (en) * 1997-12-22 1999-07-09 Seiko Epson Corp Electronics
JPH11224197A (en) * 1998-02-05 1999-08-17 Sharp Corp Program download system for digital signal receiver
JP4846890B2 (en) * 2000-01-20 2011-12-28 ソニー株式会社 Terminal control device
JP2003174453A (en) * 2001-12-06 2003-06-20 Mitsumi Electric Co Ltd Access point device
JP2004104379A (en) * 2002-09-09 2004-04-02 Hitachi Kokusai Electric Inc Wireless communication device
JP2006203289A (en) * 2005-01-18 2006-08-03 Murata Mfg Co Ltd Access point

Also Published As

Publication number Publication date
JP2009093584A (en) 2009-04-30

Similar Documents

Publication Publication Date Title
US20060106973A1 (en) Nonvolatile memory card
CN101361084B (en) Memory card, controller, and switching control method compliant with multiple standards
US9495178B2 (en) Electronics apparatus able to revise micro-program and algorithm to revise micro-program
JP4833178B2 (en) Communication equipment
KR100962101B1 (en) How to switch between memory card and memory card control
US7287098B2 (en) Control method and electronic device enabling recognition of functions installed in the electronic device
US9323516B2 (en) Electronic device system and electronic device
JP2012022479A (en) Microcontroller and its control method
JP2012043024A (en) Storage device
US20110296086A1 (en) Flash memory having test mode function and connection test method for flash memory
JP2012146360A (en) Semiconductor integrated circuit and write processing method
US20100332731A1 (en) Flash memory apparatus and method for operating the same and data storage system
JP4083474B2 (en) MEMORY DEVICE CONTROL METHOD, PROGRAM THEREOF, AND RECORDING MEDIUM
JP2008158991A (en) NAND flash memory control system
JP2000293376A (en) Circuit and method for switching boot program
US8074023B2 (en) In-system programming to switch memory access from one area to another in memory cards
WO2010029682A1 (en) Information processing device
JP3626280B2 (en) Computer system and system setting method
CN113641595B (en) Type identification method and system of SPI FLASH in independent block protection mode in BROM stage
US8120418B2 (en) Large-scale integrated circuit
TWI684114B (en) Configuration method and system of general purpose input/output
JP2007334915A (en) Memory card
CN120215962A (en) System and method for processing power-on settings
JP2007011632A (en) Memory speed optimization method and program
JP2002049536A (en) Memory control device and memory control method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Ref document number: 4833178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees