Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4834304B2 - 半導体素子の製造方法 - Google Patents
[go: Go Back, main page]

JP4834304B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP4834304B2
JP4834304B2 JP2004354768A JP2004354768A JP4834304B2 JP 4834304 B2 JP4834304 B2 JP 4834304B2 JP 2004354768 A JP2004354768 A JP 2004354768A JP 2004354768 A JP2004354768 A JP 2004354768A JP 4834304 B2 JP4834304 B2 JP 4834304B2
Authority
JP
Japan
Prior art keywords
film
forming
insulating film
gas
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004354768A
Other languages
English (en)
Other versions
JP2006013422A (ja
Inventor
一 旭 金
俊 熙 趙
聖 彦 朴
進 弘 安
相 敦 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006013422A publication Critical patent/JP2006013422A/ja
Application granted granted Critical
Publication of JP4834304B2 publication Critical patent/JP4834304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/051—Manufacture or treatment of isolation region based on field-effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/50—Isolation regions based on field-effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体素子の製造方法に関し、より詳しくは、最適のしきい電圧（Ｖｔ）が得らえる半導体素子の製造方法に関する。
周知のように、半導体素子において、ＭＯＳＦＥＴの動作はしきい電圧（Ｖｔ）値に非常に敏感に反応する。従って、ＭＯＳＦＥＴの最適のしきい電圧値を得るために、最近の半導体製造工程ではイオン注入工程（ｉｍｐｌａｎｔ ｐｒｏｃｅｓｓ）及び熱工程（ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）などの最適化が非常に重要な事案（ｉｓｓｕｅ）に台頭している。
しかし、半導体素子の高集積化によって素子の大きさが小さくなるに従って、しきい電圧を最適に調節するために益々過度なしきい電圧調節イオン注入が必要となっているが、このように、過度なしきい電圧調節イオン注入を行うことになれば、好ましくないドーパント（ｄｏｐａｎｔ）の拡散により必然的にリフレッシュ（ｒｅｆｒｅｓｈ）特性の劣化と素子信頼性低下の問題が引き起こされる。従って、過度なしきい電圧調節イオン注入により最適のしきい電圧を確保することは実質的に困難である。
また、最適のしきい電圧に調節するために、ボディ（ｂｏｄｙ）に外部からバックバイアス（ｂａｃｋ ｂｉａｓ）を印加する方法も従来から行われているが（例えば、特許文献１参照）、この方法の場合は素子の大きさが小さくなるに従い、ボディに及ぼすバックバイアスの影響が減少し、実際にしきい電圧を調節することに限界がある。実際に、二重（Ｄｏｕｂｌｅ）または三重（Ｔｒｉｐｌｅ）ゲート、サラウンディング（Ｓｕｒｒｏｕｎｄｉｎｇ）ゲートのような多重（ｍｕｌｔｉｐｌｅ）ゲート構造では、チャンネル及びボディ領域がゲートで囲まれているので、バックバイアスがボディに影響を及ぼさなくなり、バックバイアスによりしきい電圧値を調節することができないので、多重ゲート構造におけるしきい電圧値は非常に低くなる。
結論として、半導体素子の高集積化により素子の大きさが小さくなる状況においては、イオン注入工程及び熱工程などの最適化は困難であるので、最適のしきい電圧値を得るのには限界があり、従って、高集積化に符合する素子特性を確保することに限界がある。
特開平０７−１０６５７９号公報
本発明は、上記のような問題点を解決するために案出したものであって、最適のしきい電圧に調節することにより所望の素子特性を確保することができる半導体素子の製造方法を提供することを目的とする。
上記の目的の達成のために、本発明に係る半導体素子の製造方法は、素子分離領域とアクティブ領域とに区画されるシリコン基板上にパッド酸化膜及びパッド窒化膜を順次形成するステップと、パッド窒化膜とパッド酸化膜及びシリコン基板をエッチングして素子分離領域にトレンチを形成するステップと、エッチングされたパッド窒化膜とパッド酸化膜を含んだトレンチの側壁に絶縁膜スペーサを形成するステップと、絶縁膜スペーサ及びエッチングされたパッド窒化膜をエッチング障壁として、露出したトレンチの底面のシリコン基板部分からアクティブ領域に向かって横方向エッチングを行い、シリコン基板のアクティブ領域に空き空間を形成するステップと、絶縁膜スペーサを除去するステップと、空き空間の表面上に絶縁膜を介して基板のボディ領域の電位を調節するための外部電圧が印加される導電性電極を形成するステップと、トレンチ内に酸化膜を埋め込みさせて、素子分離膜を形成するステップと、シリコン基板上にゲートを形成するステップと、ゲート両側の基板の表面に接合領域を形成するステップを含む。
また、本発明に係る半導体素子の製造方法は、絶縁膜スペーサを形成するステップ後で、シリコン基板のアクティブ領域に空き空間を形成するステップ前に、表面の異質物が除去されるように水素雰囲気で８００〜１０００℃で熱処理を行うステップを更に含む。
また、シリコン基板のアクティブ領域に空き空間を形成するステップ後で、絶縁膜スペーサを除去するステップ前に、露出したトレンチの底面の基板の表面にフィールドストップイオン注入を行うテップを更に含む。
以上のように、本発明は簡単な工程を従来の製造方法に追加することにより、シリコン基板内に部分的にＳＯＩ構造を形成すると共に、絶縁膜及び独立した導電性電極を追加形成することにより、独立した導電性電極に電圧を印加して基板ボディ領域の電位が容易に調節でき、それによって、所望のしきい電圧値に自由に調節することができる。
従って、本発明に係る製造方法によって得られる半導体素子は、しきい電圧の調節を不純物イオン注入でする方法でなく、導電性電極に電圧を印加する方法で調節するので、本発明によれば、接合及びチャンネル領域での電界を減少させることができ、ＤＲＡＭにおけるリフレッシュ特性を画期的に改善させることができることはもちろん、高速及び低電圧素子を実現することができる半導体素子を得ることができる。
以下、添付の図面を参照しながら本発明の好ましい実施の形態を詳細に説明する。
本発明は、通常のＭＯＳＦＥＴ製造工程に簡単な工程を追加してＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の特性を表すＭＯＳＦＥＴを実現し、併せて、部分的なＳＯＩ構造に又別の電極物質を蒸着して、ボディ領域の電位を電極物質に加える外部電圧により直接的に調節できるようにすることにより、半導体素子の高集積化に符合できる、最適のしきい電圧値を確保する。
即ち、本発明は素子分離（Ｉｓｏｌａｔｉｏｎ）工程で、トレンチエッチングした後に特定の面方向への横方向エッチング工程（ｌａｔｅｒａｌ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）を追加して部分的にＳＯＩ構造を形成し、その後、絶縁膜と導電性電極を形成した後、この導電性電極に外部から電圧を印加してボディ領域の電位を調節し、それによって、ＭＯＳＦＥＴのしきい電圧を調節する。
図１は、本発明に係る半導体素子の製造方法による半導体素子の断面図であって、図示のように、本発明の半導体素子はアクティブ領域を規定する素子分離膜１３を備えたシリコン基板１と、基板１上に形成されたゲート２０及びゲート２０の両側の基板の表面に形成された接合領域（図示せず）を含み、シリコン基板１のアクティブ領域、即ち、ボディ領域の内部に素子分離膜１３が接して空き空間８が備えられて、空き空間８の表面（空き空間８を囲むシリコン基板１の表面）に絶縁膜１０を介して外部から基板ボディ領域の電位を調節するための電圧が印加できる導電性電極１１ａが形成された構造を有する。
このような本発明に係る半導体素子の製造方法による半導体素子では、導電性電極１１ａとボディ領域が絶縁膜１０を挟んで接しているので、ボディ領域の電位調節が非常に容易で、従って、しきい電圧値も自由に調節することができる。その結果、本発明の半導体素子はＳＯＩウエハに集積した素子の特徴である低電圧高速動作が可能で、ＭＯＳＦＥＴのしきい電圧調節も非常に容易である。
以下、図２ないし図９を参照して、上記の本発明に係る半導体素子の製造方法を詳細に説明する。
図２に示すように、通常のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程によってシリコン基板１上にパッド酸化膜２とパッド窒化膜３を順次形成した後、パッド窒化膜３上に有機質（ｏｒｇａｎｉｃ）の反射防止膜４を形成する。その後、反射防止膜４上に感光膜塗布、露光及び現象工程を順次行なって、素子分離領域を露出させる第１感光膜パターン５を形成する。ここで、感光膜はＣＯＭＡ（Ｃｙｃｌｏｏｌｅｆｉｎ−Ｍａｌｅｉｃ Ａｎｈｙｄｒｉｄｅ）またはアクリレ−ト（ａｃｒｙｌａｔｅ）系統のポリマーを使用する。
図３に示すように、第１感光膜パターン５をエッチング障壁として、露出している反射防止膜とその下のパッド窒化膜及びパッド酸化膜を順次エッチングし、引き続き、シリコン基板１をエッチングして素子分離領域にトレンチ６を形成する。その後、トレンチ６が形成された基板結果物上にスペーサ用絶縁膜７を蒸着する。
ここで、パッド窒化膜３とパッド酸化膜２のエッチングは、ＣＦ４／ＣＨＦ３／Ｏ２の混合ガスを使用して進行し、その際、ＣＦ４ガスの流量は１０〜１００ｓｃｃｍ、ＣＨＦ３ガスの流量は１０〜３００ｓｃｃｍ、Ｏ２ガスの流量は１０〜７０ｓｃｃｍ程度にする。そして、シリコン基板１のエッチングはＣｌ２／ＨＢｒの混合ガスを使用して行い、その際、Ｃｌ２ガスの流量は１０〜１００ｓｃｃｍ、ＨＢｒガスの流量は１０〜１００ｓｃｃｍ程度にする。また、トレンチ６は製造しようとしている素子の集積度によって相違するが、略１０００〜３０００Åの深さに形成する。
スペーサ用絶縁膜７としては、半導体製造工程で通常使用する物質、例えば、酸化膜や窒化膜を用い、特に、窒化膜を利用する場合には、その下部に酸化膜を蒸着することも可能である。
図４に示すように、スペーサ用絶縁膜をエッチングしてエッチングされたパッド窒化膜及びパッド酸化膜を含んだトレンチの側壁に絶縁膜スペーサ７ａを形成する。
ここで、絶縁膜スペーサ７ａは後述するように、シリコン基板１を特定の面方向にエッチングする後続工程において、エッチング障壁として用いるために形成したものである。即ち、通常の素子分離工程では、トレンチ６の形成後に側壁酸化（Ｗａｌｌ ｏｘｉｄａｔｉｏｎ）工程、窒化膜蒸着工程、ライナー酸化（Ｌｉｎｅｒ Ｏｘｉｄａｔｉｏｎ）工程及びトレンチ埋め込み工程を順次行って、素子分離膜を形成する。一方、本発明では後続工程で行なわれるウェットまたはドライエッチング及び酸化工程のために、トレンチ底面の基板部分を露出させるオープン（ｏｐｅｎ）工程を追加する。
図５に示すように、トレンチ底面の基板部分を露出させた基板結果物を水素雰囲気で８００〜１０００℃で熱処理して基板の表面の異質物を除去する。その後、パッド窒化膜３と絶縁膜スペーサ７ａをエッチング障壁として、露出したシリコン基板に対し、絶縁膜スペーサ７ａの内側、即ち、ボディ領域に向けて特定の面方向への横方向エッチング（ｌａｔｅｒａｌ ｅｔｃｈ）を行い、その結果として、シリコン基板１のアクティブ領域にしきい電圧の調節のための酸化膜及び電極物質が形成される空き空間（ｓｐａｃｅ）８が形成される。
ここで、空き空間８を設けるための横方向エッチングは、プラズマを利用したドライエッチング、化学薬品（ｃｈｅｍｉｃａｌ）を用いるウェットエッチング、または、Ｆ、Ｃｌ及びＢｒのような７族元素と水素を含んだ混合ガスを利用したドライエッチング中からいずれかの一つの方法で行う。
例えば、空き空間８を設けるための横方向エッチングは、７００〜１０００℃の温度でＨＣｌガスとＨ２ガスとの混合ガスを使用して行い、その際、ＨＣｌガスとＨ２ガスはシリコン基板１のエッチング速度及びエッチングプロファイルが調節できるように各々その流量を０．１〜１ｓｌｍ及び１０〜５０ｓｌｍで調節する。
図６に示すように、空き空間８を設けた基板結果物に対し、フィールドストップイオン注入（Ｆｉｅｌｄ Ｓｔｏｐ Ｉｍｐｌａｎｔａｔｉｏｎ）を行い、これによって、トレンチの底面のシリコン基板の表面内にイオン注入層９を形成する。ここで、イオン注入層９の形成は、しきい電圧電極物質に電圧印加によるセルら間の漏れ電流を防止するためである。
図７に示すように、公知の工程によって絶縁膜スペーサを除去した状態で、基板結果物上にしきい電圧調節のための絶縁膜１０を蒸着する。ここで、絶縁膜１０としては、ＳｉＯ２膜、ＮＯ膜、ＯＮＯ膜及びＨｆＯ膜等、通常のゲート酸化膜物質として使われる全ての絶縁膜を適用することができる。
次に、絶縁膜１０上に外部電圧を印加するための電極物質膜１１を蒸着する。電極物質膜１１としては、ドーピングされたポリシリコンを適用することが好ましく、その他にＡｌ、Ｃｕなどの金属も適用可能である。
図８に示すように、基板のアクティブ領域の周辺にある電極物質膜を除去するために、基板結果物上に感光膜１２を塗布した後、これをエッチバックしてシリコン基板１の側面のエッチングされた部位、即ち、トレンチ６及び空き空間８内のみに感光膜１２を残留させる。その後、残留した感光膜１２をエッチング障壁として、露出した電極物質膜部分をウェットまたはドライエッチングで除去し、それによって、外部からボディ領域に電圧を印加するための導電性電極１１ａを形成する。
ここで、電極物質膜のエッチングはＣｌ２／ＨＢｒの混合ガスを使用して行い、その際、Ｃｌ２ガスとＨＢｒガスの流量は各々１０〜１００ｓｃｃｍとする。また、電極物質膜のエッチングは酢酸、硝酸及びＮＨ４ＯＨの混合溶液を使用して行うことができる。
一方、基板アクティブ領域の周辺にある電極物質膜を除去するためのエッチング障壁物質として、ここでは感光膜を利用したが、感光膜の代りに、ＳＯＧ膜、ＨＴＯ膜、ＬＴＯ膜、熱酸化膜及びＢＰＳＧ膜などの酸化膜を利用することも可能である。
図９に示すように、残留した感光膜をストリップ（ｓｔｒｉｐ）工程により除去した状態で、ＳＴＩ工程の後続工程を順次行って素子分離膜１３を形成する。その際、素子分離膜１３を形成するためにトレンチ内に酸化膜を埋め込む過程において、シリコン基板１の構造上ボイド（ｖｏｉｄ）が形成されることがあるが、このようなボイドが形成されてもしきい電圧調節には影響を及ぼさない。
次に、基板１上にゲート２０を形成する。ここで、ゲート２０は図示のように、ゲート酸化膜１４とゲート導電膜１５及びハードマスク膜１６の積層構造からなり、併せて、ゲート２０はゲートスペーサ１７を備える。その後、ゲート２０の両側の基板の表面に接合領域（図示せず）を形成し、これによって、ＭＯＳＦＥＴを構成される。
以後、図示してはいないが、公知の一連のＤＲＡＭ製造工程を行って、本発明に係る半導体素子が完成する。
以上、ここでは、本発明の特定の実施の形態に対して説明したが、本発明の特許請求範囲の技術的思想の範囲で当業者によりこれに対する修正及び変形が可能であることは言うまでもない。
本発明に係る半導体素子の製造方法による半導体素子の断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。 本発明に係る半導体素子の製造方法を説明するための工程別断面図である。
１ シリコン基板
２ パッド酸化膜
３ パッド窒化膜
４ 反射防止膜
５ 第１感光膜パターン
６ トレンチ
７ スペーサ用絶縁膜
７ａ 絶縁膜スペーサ
８ 空き空間
９ イオン注入層
１０ 絶縁膜
１１ 電極物質膜
１１ａ 導電性電極
１２ 感光膜
１３ 素子分離膜
１４ ゲート酸化膜
１５ ゲート導電膜
１６ ハードマスク膜
１７ ゲートスペーサ
２０ ゲート

Claims (18)

  1. 素子分離領域とアクティブ領域とに区画されるシリコン基板上にパッド酸化膜及びパッド窒化膜を順次形成するステップと、
    前記パッド窒化膜とパッド酸化膜及びシリコン基板をエッチングして素子分離領域にトレンチを形成するステップと、
    前記エッチングされたパッド窒化膜とパッド酸化膜とを含んだトレンチの側壁に絶縁膜スペーサを形成するステップと、
    前記絶縁膜スペーサ及びエッチングされたパッド窒化膜をエッチング障壁として、露出したトレンチの底面のシリコン基板部分からアクティブ領域に向かって横方向エッチングを行い、前記シリコン基板のアクティブ領域に空き空間を形成するステップと、
    前記絶縁膜スペーサを除去するステップと、
    前記空き空間の表面上に絶縁膜を介して基板のボディ領域の電位を調節するための外部電圧が印加される導電性電極を形成するステップと、
    前記トレンチ内に酸化膜を埋め込み、素子分離膜を形成するステップと、
    前記シリコン基板上にゲートを形成するステップと、
    前記ゲートの両側の基板の表面に接合領域を形成するステップと、を含むことを特徴とする半導体素子の製造方法。
  2. 前記パッド窒化膜とパッド酸化膜のエッチングは、ＣＦ４／ＣＨＦ３／Ｏ２の混合ガスを使用して行うことを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記ＣＦ４ガスの流量は、１０〜１００ｓｃｃｍ、前記ＣＨＦ３ガスの流量は１０〜３００ｓｃｃｍ、そして、前記Ｏ２ガスの流量は１０〜７０ｓｃｃｍとすることを特徴とする請求項２記載の半導体素子の製造方法。
  4. 前記トレンチを形成するためのシリコン基板のエッチングは、Ｃｌ２／ＨＢｒの混合ガスを使用して行うことを特徴とする請求項１記載の半導体素子の製造方法。
  5. 前記Ｃｌ２ガスの流量は１０〜１００ｓｃｃｍ、そして、ＨＢｒガスの流量は１０〜１００ｓｃｃｍとすることを特徴とする請求項４記載の半導体素子の製造方法。
  6. 前記トレンチは１０００〜３０００Åの深さに形成することを特徴とする請求項１記載の半導体素子の製造方法。
  7. 前記絶縁膜スペーサを形成するステップ後で、シリコン基板のアクティブ領域に空き空間を形成するステップ前に、表面の異質物が除去されるように水素雰囲気で８００〜１０００℃で熱処理を行うステップを更に含むことを特徴とする請求項１記載の半導体素子の製造方法。
  8. 前記シリコン基板のアクティブ領域に空き空間を形成するステップは、プラズマを利用したドライエッチング、化学薬品を用いたウェットエッチング及び７族元素と水素を含んだ混合ガスを用いたドライエッチングで構成されたグループから選択されるいずれかの一つの工程で行うことを特徴とする請求項１記載の半導体素子の製造方法。
  9. 前記シリコン基板のアクティブ領域に空き空間を形成するステップは、ＨＣｌガスとＨ２ガスの混合ガスを使用して行うことを特徴とする請求項１記載の半導体素子の製造方法。
  10. 前記ＨＣｌガスとＨ２ガスはエッチング速度及びエッチングプロファイルを調節するために、各々その流量を０．１〜１ｓｌｍ及び１０〜５０ｓｌｍで調節することを特徴とする請求項９記載の半導体素子の製造方法。
  11. 前記シリコン基板のアクティブ領域に空き空間を形成するステップは、７００〜１０００℃の温度で行うことを特徴とする請求項９記載の半導体素子の製造方法。
  12. 前記シリコン基板のアクティブ領域に空き空間を形成するステップ後で、前記絶縁膜スペーサを除去するステップ前に、前記露出したトレンチの底面の基板の表面にフィールドストップイオン注入を行うステップを更に含むことを特徴とする請求項１記載の半導体素子の製造方法。
  13. 前記空間の表面上に絶縁膜を介して導電性電極を形成するステップは、
    前記絶縁膜スペーサが除去された基板結果物上に絶縁膜と電極物質膜を順次形成するステップと、
    前記電極物質膜上に絶縁膜を形成するステップと、
    前記電極物質膜上の絶縁膜をエッチバックしてエッチングされたパッド窒化膜上の電極物質膜部分を露出させるステップと、
    前記露出した電極物質膜部分をエッチング除去するステップと、
    前記残留された電極物質膜上の絶縁膜を除去するステップとからなることを特徴とする請求項１に記載の半導体素子の製造方法。
  14. 前記電極物質膜上の絶縁膜はＳＯＧ膜または感光膜であることを特徴とする請求項１３記載の半導体素子の製造方法。
  15. 前記露出した電極物質膜部分をエッチング除去するステップはＣｌ２／ＨＢｒの混合ガスを使用して行うことを特徴とする請求項１３記載の半導体素子の製造方法。
  16. 前記Ｃｌ２ガスとＨＢｒガスの流量は、各々１０〜１００ｓｃｃｍとすることを特徴とする請求項１５記載の半導体素子の製造方法。
  17. 前記露出した電極物質膜部分をエッチング除去するステップは酢酸、硝酸及びＮＨ４ＯＨの混合溶液を使用して遂行することを特徴とする請求項１３記載の半導体素子の製造方法。
  18. 前記ゲートは、ゲート酸化膜とゲート導電膜及びハードマスク膜の積層構造で形成すると共に、両側壁にゲートスペーサを備えるように形成することを特徴とする請求項１記載の半導体素子の製造方法。
JP2004354768A 2004-06-21 2004-12-08 半導体素子の製造方法 Expired - Fee Related JP4834304B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-046316 2004-06-21
KR1020040046316A KR100618698B1 (ko) 2004-06-21 2004-06-21 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2006013422A JP2006013422A (ja) 2006-01-12
JP4834304B2 true JP4834304B2 (ja) 2011-12-14

Family

ID=35479770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004354768A Expired - Fee Related JP4834304B2 (ja) 2004-06-21 2004-12-08 半導体素子の製造方法

Country Status (6)

Country Link
US (2) US7301207B2 (ja)
JP (1) JP4834304B2 (ja)
KR (1) KR100618698B1 (ja)
CN (1) CN1713395A (ja)
DE (1) DE102004060443A1 (ja)
TW (1) TWI283923B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US7445973B2 (en) * 2006-09-29 2008-11-04 Micron Technology, Inc. Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
US7919800B2 (en) 2007-02-26 2011-04-05 Micron Technology, Inc. Capacitor-less memory cells and cell arrays
KR100853485B1 (ko) * 2007-03-19 2008-08-21 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7790529B2 (en) * 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions
JP5525156B2 (ja) * 2008-12-09 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、および該半導体装置の製造方法
US8816503B2 (en) * 2011-08-29 2014-08-26 Infineon Technologies Austria Ag Semiconductor device with buried electrode
JP6155911B2 (ja) * 2013-07-04 2017-07-05 三菱電機株式会社 半導体装置
CN105576027A (zh) * 2014-10-17 2016-05-11 中国科学院微电子研究所 半导体衬底、器件及其制造方法
TWI604569B (zh) * 2016-11-15 2017-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
WO2023148799A1 (ja) * 2022-02-01 2023-08-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258658A (ja) * 1985-09-07 1987-03-14 Sony Corp 半導体装置
CA2016449C (en) * 1989-07-28 1996-06-25 Steven J. Hillenius Planar isolation technique for integrated circuits
US6110798A (en) * 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
US6417550B1 (en) * 1996-08-30 2002-07-09 Altera Corporation High voltage MOS devices with high gated-diode breakdown voltage and punch-through voltage
TW332327B (en) 1997-09-01 1998-05-21 Taiwan Semiconductor Mfg Co Ltd The process for forming shallow trench
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6302698B1 (en) * 1999-02-16 2001-10-16 Discourse Technologies, Inc. Method and apparatus for on-line teaching and learning
US6342452B1 (en) * 1999-05-20 2002-01-29 International Business Machines Corporation Method of fabricating a Si3N4/polycide structure using a dielectric sacrificial layer as a mask
TW457626B (en) 1999-06-29 2001-10-01 Vanguard Int Semiconduct Corp Method for reducing the generation of defects during forming shallow trench isolation
US6124177A (en) * 1999-08-13 2000-09-26 Taiwan Semiconductor Manufacturing Company Method for making deep sub-micron mosfet structures having improved electrical characteristics
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6475841B1 (en) * 2000-06-02 2002-11-05 Motorola, Inc. Transistor with shaped gate electrode and method therefor
JP3798659B2 (ja) * 2001-07-02 2006-07-19 株式会社東芝 メモリ集積回路
EP1265278A1 (en) 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
US20030152904A1 (en) * 2001-11-30 2003-08-14 Doty Thomas R. Network based educational system
KR100449318B1 (ko) 2001-12-20 2004-09-18 동부전자 주식회사 반도체 장치의 소자 분리막 형성방법
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
US20040229199A1 (en) * 2003-04-16 2004-11-18 Measured Progress, Inc. Computer-based standardized test administration, scoring and analysis system
US7074692B2 (en) * 2004-03-23 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing a short channel effect for NMOS devices in SOI circuits
US20060003306A1 (en) * 2004-07-02 2006-01-05 Mcginley Michael P Unified web-based system for the delivery, scoring, and reporting of on-line and paper-based assessments
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI

Also Published As

Publication number Publication date
KR20050121150A (ko) 2005-12-26
US20080044994A1 (en) 2008-02-21
DE102004060443A1 (de) 2006-01-05
TWI283923B (en) 2007-07-11
TW200601563A (en) 2006-01-01
KR100618698B1 (ko) 2006-09-08
US20050280113A1 (en) 2005-12-22
US7301207B2 (en) 2007-11-27
JP2006013422A (ja) 2006-01-12
CN1713395A (zh) 2005-12-28
US7449392B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
US7449392B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
CN107039272B (zh) 鳍式晶体管的形成方法
CN101154665A (zh) 半导体器件及其制造方法
CN102024743A (zh) 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法
CN111261633B (zh) 一种晶体管结构及其制备方法
JP5127137B2 (ja) 半導体素子の製造方法
CN101477966A (zh) 制造半导体器件的方法
KR100703027B1 (ko) 리세스 게이트 형성 방법
JP2008544573A (ja) 半導体処理方法、および半導体構造
US10153349B2 (en) Methods and structures for a split gate memory cell structure
KR100833437B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
CN105826232B (zh) 半导体结构的形成方法
TW201637175A (zh) 電容器帶體連接結構及製作方法
TWI427705B (zh) 移除半導體裝置中奈米叢集之方法
KR20040069515A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
CN103811324B (zh) 鳍式场效应管的形成方法
CN112201660A (zh) 闪存器件的形成方法
TWI911969B (zh) 半導體元件及其製作方法
CN1233851A (zh) 沟槽隔离的形成方法
KR101098590B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20100074678A (ko) 플래시 메모리 소자의 제조 방법
JP2005183916A (ja) フラッシュ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees