JP4834828B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4834828B2 JP4834828B2 JP2005092673A JP2005092673A JP4834828B2 JP 4834828 B2 JP4834828 B2 JP 4834828B2 JP 2005092673 A JP2005092673 A JP 2005092673A JP 2005092673 A JP2005092673 A JP 2005092673A JP 4834828 B2 JP4834828 B2 JP 4834828B2
- Authority
- JP
- Japan
- Prior art keywords
- dots
- germanium
- substrate
- manufacturing
- inverted pyramid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
この発明は、ゲルマニウムドットの平面方向の位置を人為的に制御した多段構成の半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a multi-stage semiconductor device in which the position of germanium dots in the planar direction is artificially controlled.
発光デバイスの材料としては主に発光性の直接遷移型半導体である3-5系半導体材料が用いられてきた。シリコン(Si)系の発光デバイスができれば、Siの大規模集積回路(LSI)と製造プロセスが整合するので、光−論理集積回路などの高機能デバイスの実現が期待される。さらに、資源の豊富なSiを用いることができるので、資源的な面からもSi系の発光デバイスが期待される。しかし、Siやゲルマニウム(Ge)は非発光性の間接遷移型半導体なのでほとんど発光しない。 As materials for light-emitting devices, 3-5 semiconductor materials, which are mainly light-emitting direct transition semiconductors, have been used. If a silicon (Si) -based light-emitting device can be produced, the manufacturing process matches that of a large-scale integrated circuit (LSI) of Si. Therefore, it is expected to realize a high-functional device such as an optical-logic integrated circuit. Furthermore, since Si with abundant resources can be used, Si-based light emitting devices are also expected from the viewpoint of resources. However, since Si and germanium (Ge) are non-light emitting indirect transition semiconductors, they hardly emit light.
しかし、Si中またはSi上に微細なGeドットを形成すると、量子閉じ込め効果が現れて、Si中の電子とGeドットに閉じ込められた正孔が再結合して発光するようになる。このとき、1.3〜1.6μmの光通信波長帯で発光するので、Geドットを用いたデバイスは光通信波長帯の発光デバイスとして応用されることが期待される。
Si上にGeを堆積すると4層程度までは薄膜としてエピタキシー成長する(成長する薄膜Geの平面方向の原子間隔が下地のSiの原子間隔に一致して成長する)が、4層程度を超えると自己組織化的にGeが集合してドットを形成する。Geドットの製造方法の1つとして、このように自己組織化成長させたGeドットが用いられる。
However, when fine Ge dots are formed in or on Si, a quantum confinement effect appears, and electrons in Si and holes confined in Ge dots are recombined to emit light. At this time, since light is emitted in the optical communication wavelength band of 1.3 to 1.6 μm, the device using Ge dots is expected to be applied as a light emitting device in the optical communication wavelength band.
When Ge is deposited on Si, it grows epitaxially as a thin film up to about four layers (the atomic spacing in the planar direction of the growing thin film Ge grows in conformity with the atomic spacing of the underlying Si). Ge gathers in a self-organizing manner to form dots. As one method for producing Ge dots, Ge dots self-organized and grown in this way are used.
しかし、自己組織化的に形成したGeドットのサイズと位置はランダムである。発光強度の強い半値幅の狭い発光を得るためには、Geドットのサイズを同じにする必要がある。Geドットを形成する供給源としてのGeは元々の等方的に移動しているので、Geドットの位置を規則的な位置に形成できるとすれば、結局Geドットのサイズも均一化する。このため、Geドットを人為的に規則的に配置する技術が様々検討されている。
Si基板の表面をエッチングして、台形状(非特許文献1参照)や尾根状(非特許文献2参照)の凸構造を形成すると、台形の周辺や尾根の頂上に比較的に規則的にGeドットが並ぶ。しかし、究極的形態として2次元状に規則的にGeドットを並べる必要がある。
Si基板上にSiO2を形成し、SiO2に2次元的に規則的に窓を形成してGeを堆積し、窓の開いた位置のSi基板上に規則的にGeドットを形成する方法も提案された(非特許文献3参照)。
However, the size and position of Ge dots formed in a self-organizing manner are random. In order to obtain light emission with a high emission intensity and a narrow half-value width, the Ge dots must have the same size. Since Ge as a supply source for forming Ge dots is originally isotropically moved, if the positions of the Ge dots can be formed at regular positions, the size of the Ge dots is also made uniform. For this reason, various techniques for artificially and regularly arranging Ge dots have been studied.
When the surface of the Si substrate is etched to form a trapezoidal (see Non-Patent Document 1) or ridge-like (see Non-Patent Document 2) convex structure, Ge is relatively regularly formed around the trapezoid and on the top of the ridge. Dot is lined up. However, Ge dots need to be regularly arranged in a two-dimensional form as an ultimate form.
A method has also been proposed in which SiO2 is formed on a Si substrate, a window is regularly formed in SiO2 and Ge is deposited, and Ge dots are regularly formed on the Si substrate at the open position of the window. (See Non-Patent Document 3).
2003年までは、Geドットは主に凸構造部分に形成されると考えられていた。しかし、須田らは逆ピラミッド状の凹構造の底に最も安定してGeドットが形成されることを報告した。即ち、Si基板に凸構造と逆ピラミッド状の凹構造が共存すると、高い温度では、逆ピラミッド状の凹構造の底にGeが集合する。この方法を用いて、任意の規則的位置に、逆ピラミッド状の凹構造を形成し、底部中心にGeドットを形成できることを報告した(非特許文献4参照)。また、Si基板上にレジストで規則的に窓を形成して後、反応性イオンエッチング法で窓の位置のSiを直方体状に下方にエッチングして、その位置の中心近傍にGeドットを形成する方法が報告された(非特許文献5参照)。 Until 2003, it was thought that Ge dots were mainly formed in convex structure portions. However, Suda et al. Reported that Ge dots were formed most stably at the bottom of the inverted pyramidal concave structure. That is, when the convex structure and the inverted pyramid-shaped concave structure coexist on the Si substrate, Ge gathers at the bottom of the inverted pyramid-shaped concave structure at a high temperature. It has been reported that an inverted pyramid-shaped concave structure can be formed at an arbitrary regular position and a Ge dot can be formed at the center of the bottom using this method (see Non-Patent Document 4). Further, after regularly forming windows with resist on the Si substrate, Si at the window position is etched downward in a rectangular parallelepiped shape by reactive ion etching to form Ge dots near the center of the position. A method has been reported (see Non-Patent Document 5).
一方、十分強い発光強度を得るためには、Si層を挟んでGeドットを多段に重ね、単位面積当たりのGeドット数を増加することが必要になっている。しかし、Geドットを形成した後に、薄いSi層を挟んでさらに一定の基板温度下でGeを堆積すると、その薄いSi層の面内で、下方にGeドットのある位置にGeが集合してドットを形成することが報告された(非特許文献6参照)。下方にGeドットのある位置付近の前記Si層のSiの原子間隔は、下方のドット状のGe結晶の原子間隔に近づく様に歪み、Ge結晶の原子間隔に近づく。このため、前記Si層上のGeは、本来のGe結晶の原子間隔に近くエネルギー的に安定となる位置に集合する。この方法を用いて、自己組織化形成したGeドット上に薄いSi層を挟んで多段にGeドットを形成できることが報告された。 On the other hand, in order to obtain a sufficiently strong light emission intensity, it is necessary to stack Ge dots in multiple stages across the Si layer and increase the number of Ge dots per unit area. However, after Ge dots are formed, Ge is deposited at a certain substrate temperature with a thin Si layer in between. When Ge is deposited on the thin Si layer, Ge is gathered at the position where the Ge dot is located below. Has been reported (see Non-Patent Document 6). The Si atomic spacing in the Si layer near the position where the Ge dot is located below is distorted to approach the atomic spacing of the lower dot-shaped Ge crystal, and approaches the atomic spacing of the Ge crystal. For this reason, Ge on the Si layer is gathered at a position where it is close to the atomic spacing of the original Ge crystal and becomes stable in terms of energy. Using this method, it has been reported that Ge dots can be formed in multiple stages by sandwiching a thin Si layer on a self-organized Ge dot.
発光ダイオードとして用いるためには、Geドットを形成した面に垂直の方向に電圧をかけて電子、正孔電流を流すことになる。しかし、SiO2に2次元的に規則的に窓を形成する方法では、SiO2自身が電流の流れの障害となる。
Si凹構造を規則的に配置することで、Geドットを基本的にその位置で形成できる。しかし、非特許文献4や非特許文献5等で提案されている凹部の中央に1段目に相当するGeドットを形成する方法では、1段目のGeドットの直上または、凹部と形成されたGeドットの間にリング状に凹部が形成される。凹部の中央に1段目のGeドットが形成された場合は、Geドットが小さいとその上部に逆台形状の凹部が形成される。この場合、薄いSi層を積層して一定温度下でGeを照射すると、逆台形状の底の淵に当るL字形状の部分に2段目のGeドットが複数形成される。リング状に凹部が形成された場合も、リング状の凹部に2段目のGeドットが複数形成され、いずれの場合も、1段目のGeドットの位置近傍に2段目のGeドットが複数形成され、1段目のGeドットの位置近傍に2段目のGeドットが分裂して形成されることが生じる。しかも、2段目のGeドットは不均一となる。本発明では、多段にGeドットを製造する場合に、Geドットが分裂せずに人為的に位置制御されたSi基板上の逆ピラミッド凹部の位置に多段にGeドットが形成される半導体装置の製造方法を提供することを課題とする。
In order to use it as a light emitting diode, electrons and hole currents flow by applying a voltage in a direction perpendicular to the surface on which Ge dots are formed. However, in the method of forming a two-dimensional regular window SiO 2, SiO 2 itself becomes an obstacle to current flow.
By regularly arranging the Si concave structures, Ge dots can be basically formed at the positions. However, in the method of forming Ge dots corresponding to the first stage in the center of the recesses proposed in Non-Patent Document 4 and Non-Patent Document 5, etc., the first-stage Ge dots are formed directly above or as the recesses. A concave portion is formed in a ring shape between the Ge dots. When the first-stage Ge dot is formed in the center of the recess, if the Ge dot is small, an inverted trapezoidal recess is formed on the top. In this case, when a thin Si layer is stacked and irradiated with Ge at a constant temperature, a plurality of second-stage Ge dots are formed in an L-shaped portion corresponding to the bottom of the inverted trapezoidal shape. Even when a concave portion is formed in a ring shape, a plurality of second-stage Ge dots are formed in the ring-shaped concave portion, and in each case, a plurality of second-stage Ge dots are formed near the position of the first-stage Ge dots. It is formed that the second-stage Ge dot is divided and formed near the position of the first-stage Ge dot. Moreover, the second stage Ge dots are non-uniform. In the present invention, when manufacturing Ge dots in multiple stages, the manufacture of a semiconductor device in which Ge dots are formed in multiple stages at the position of the inverted pyramid recess on the Si substrate where the Ge dots are artificially controlled without splitting the Ge dots. It is an object to provide a method.
上記の課題を解決するものとして、第1の発明は、シリコン基板上にエッチングにより少なくとも4つの面に囲まれた逆ピラミッド状の凹構造を形成する第1の工程と、前記逆ピラミッド状の凹構造に凹部がなくなるようにゲルマニウムを埋める第2の工程と、前記工程の後にシリコン層を形成する第3の工程と、前記シリコン層の上部でかつ下方のゲルマニウムドットのある位置にゲルマニウムドットを形成する第4の工程からなることを特徴とする多段構成の半導体装置の製造方法である。 In order to solve the above-mentioned problems, the first invention includes a first step of forming an inverted pyramid-shaped concave structure surrounded by at least four surfaces by etching on a silicon substrate, and the inverted pyramid-shaped concave A second step of filling germanium so that there are no recesses in the structure; a third step of forming a silicon layer after the step; and forming germanium dots at a position above the silicon layer and below the germanium dots A method of manufacturing a multi-stage semiconductor device, characterized in that it comprises a fourth step.
また、第2の発明は、第1の発明において、第3の工程と第4の工程を繰り返すことで、ゲルマニウムドットを多段に重ねたことを特徴とする半導体装置の製造方法である。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first aspect, wherein germanium dots are stacked in multiple stages by repeating the third step and the fourth step.
また、第3の発明は、第1乃至2の発明において、第1の工程と第2の工程の間にSi層を形成する工程を挿入したことを特徴とする半導体装置の製造方法である。 A third invention is a method of manufacturing a semiconductor device according to the first or second invention, wherein a step of forming a Si layer is inserted between the first step and the second step.
また、第4の発明は、第1乃至3の発明において、第1の工程のエッチング法としてウェットエッチング法を用いたことを特徴とする半導体装置の製造方法である。 A fourth invention is a method of manufacturing a semiconductor device according to any one of the first to third inventions, wherein a wet etching method is used as an etching method in the first step.
第1の発明によれば、少なくとも逆ピラミッド状の凹部をゲルマニウムで凹部がなくなるように平坦に埋める。或いは、逆ピラミッド状の凹部の体積以上にゲルマニウムを埋めることで、埋めたゲルマニウムが逆ピラミッドの上面より上方に凸状に盛り上がる。このようにして凹部が消失すると、その上方に薄いシリコン層を形成して、一定の温度下でゲルマニウムを堆積した場合、ゲルマニウムは、下方にゲルマニウムのある位置に集合して、ゲルマニウムドットが形成され、分裂した形状にはならない。 According to the first invention, at least the inverted pyramid-shaped recess is filled flat with germanium so that the recess is eliminated. Alternatively, by filling germanium more than the volume of the concave portion of the inverted pyramid, the buried germanium rises in a convex shape above the upper surface of the inverted pyramid. When the concave portion disappears in this way, a thin silicon layer is formed above the germanium, and when germanium is deposited at a constant temperature, germanium is gathered at a position where germanium is located below to form a germanium dot. It does not become a split shape.
第2の発明によれば、基板の逆ピラミッド状の凹部を少なくとも平坦に埋めることで、その上方に、薄いシリコン層を形成とゲルマニウムドットの形成を繰り返しても、ゲルマニウムドットが分裂することなく、上段のゲルマニウムドットは全て平面方向において、基板の逆ピラミッドの位置に形成される。 According to the second invention, by filling the inverted pyramid-shaped concave portion of the substrate at least flatly, the germanium dots are not divided even if the formation of the thin silicon layer and the formation of the germanium dots are repeated above the concave portions. All the upper germanium dots are formed at the position of the inverted pyramid of the substrate in the planar direction.
第3の発明によれば、基板の逆ピラミッドの上に薄いシリコン層を形成することで、エッチングで形成した逆ピラミッド面の原子的結晶構造の欠陥が消失し、逆ピラミッドを埋めたゲルマニウムドットの結晶性を良好に保つことができる。このため、結晶欠陥や転位が上方に伝播することが無く、結晶性に優れた多段構成のゲルマニウムドットが形成される。 According to the third invention, by forming a thin silicon layer on the inverted pyramid of the substrate, the defects of the atomic crystal structure of the inverted pyramid surface formed by etching disappear, and the germanium dots embedded in the inverted pyramid Good crystallinity can be maintained. For this reason, crystal defects and dislocations do not propagate upward, and a multi-stage germanium dot having excellent crystallinity is formed.
第4の発明によれば、基板の逆ピラミッドの形成をウェットエッチングで行なうことにより、ドライエッチングなどに見られる物理的損傷が少なく、物理的損傷によって発生する結晶欠陥や転位が上方に伝播することが無く、結晶性に優れた多段構成のゲルマニウムドットが形成される。 According to the fourth invention, when the inverted pyramid of the substrate is formed by wet etching, there is little physical damage seen in dry etching, and crystal defects and dislocations caused by physical damage propagate upward. And a multistage germanium dot having excellent crystallinity is formed.
基板にはSi(100)を用いる。その表面に、リソグラフィ技術を用いて、四角い穴が2次元的に規則的に開いたレジストパターンを形成する。次に、前記レジストマスクを用いて、異方性エッチングのできるウエェットエッチング液を用いて、Siをエッチングすると、2次元的に規則的に開いた四角い穴から、逆ピラミッド状に凹部(ピット)が形成される。逆ピラミッド状に凹部は異方性エッチングによって、4つの(111)面に囲まれた逆ピラミッドの凹構造が形成される。この上部に薄くSiを化学気相成長法(CVD)や分子線エピタキシー法(MBE)法やスパッター法などの薄膜形成技術によって形成すると表面のSiの結晶性を良好に維持できる。レジストパターンを除去した後、化学気相成長法(CVD)や分子線エピタキシー法(MBE)法やスパッター法などの薄膜形成技術によって500から700℃の基板温度範囲でGeを成長すると、Geの表面泳動も加わり、Geが逆ピラミッド内部に集合して、逆ピラミッド状の凹部にGeが埋まる。Geを凹部が消失して平坦にまたはGeが凸状に盛り上がるように埋める。この、上部に、前記と同様の薄膜成長法によって薄いSi層の形成とGeドットの形成を繰り返すと、逆ピラミッドの位置にGeドットが多段に形成される。一番最後にSiのキャップ層を形成する。発光ダイオードを形成するときは、基板のSiにn型Siを用い、Siキャップ層にはドーピングを施してp型Siとする。或いは、基板のSiにp型Siを用い、Siキャップ層にはドーピングを施してn型Siとする。Si基板とSiキャップ層の間のSi層にはドーピングを施さない。 Si (100) is used for the substrate. A resist pattern in which square holes are regularly and two-dimensionally opened is formed on the surface by lithography. Next, when Si is etched using a wet etching solution that can be anisotropically etched using the resist mask, a recess (pit) is formed in a reverse pyramid shape from a square hole that is regularly opened two-dimensionally. Is formed. A concave structure of the inverted pyramid is surrounded by four (111) planes by anisotropic etching. When Si is thinly formed on the upper portion by a thin film forming technique such as a chemical vapor deposition method (CVD), a molecular beam epitaxy method (MBE) method or a sputtering method, the crystallinity of Si on the surface can be maintained well. After removing the resist pattern, when Ge is grown in a substrate temperature range of 500 to 700 ° C. by a thin film formation technique such as chemical vapor deposition (CVD), molecular beam epitaxy (MBE), or sputtering, the surface of Ge Electrophoresis is also added, Ge gathers inside the inverted pyramid, and Ge is buried in the concave portion of the inverted pyramid. The Ge is buried so that the concave portion disappears and is flattened or the Ge is raised in a convex shape. When the formation of a thin Si layer and the formation of Ge dots are repeated on the upper portion by the same thin film growth method as described above, Ge dots are formed in multiple stages at the position of the inverted pyramid. Finally, a Si cap layer is formed. When forming a light emitting diode, n-type Si is used for the Si of the substrate, and the Si cap layer is doped to form p-type Si. Alternatively, p-type Si is used for the substrate Si, and the Si cap layer is doped to form n-type Si. Doping is not applied to the Si layer between the Si substrate and the Si cap layer.
図1、図2は、この発明の1実施例である多段Geドットの製造方法を説明する図である。第1工程の逆ピラミッドの形成にはまず、リソグラフィー技術を用いて四角い穴の開いたレジストパターンを形成した。次に、25%のTMAH(tetromethyl ammonium hydroxide)異方性エッチング液を用いて、4つの(111)面に囲まれる逆ピラミッド状の凹部を形成した。
図1では第1の工程でSi(100)基板上に逆ピラミッド状の凹部を形成した基板について、正面図に図1に下に、逆ピラミッドを横断するA−A‘断面図を図1に上に示した。
p型Si(100)基板(1)の上にGeH4ガスを原料ガスとして基板温度500℃で、Geを成長した。Geは表面泳動も加わり逆ピラミッド状の凹部を埋め、GeH4ガスの照射量を調整することで、逆ピラミッド状の凹部を埋めたGeが盛り上がる程度でGeを成長を停止した(2)。逆ピラミッド間では、Geの表面泳動も加わりGeドットは形成されない。この上方に、Si2H6ガスを原料として、基板温度600℃でSi薄膜(3)を成長した。その後、再びGeH4ガスを原料ガスとして基板温度500℃で、Geを成長し、Geドット(4)を形成した。前記Si薄膜とGeドットの成長を9回繰り返し、9段の多段Geドットアレイを形成した。最後に、n型Siキャップ層(5)を形成した。n型にドーピングするために、Siキャップ層の成長にはSi2H6ガスとPH3ガスを用いた。
比較の為に、第1工程でGeを平坦に埋めない場合についての断面図を図3に示す。Si(100)基板上(6)に、Geが平坦に埋まらないようにGeを埋める(7)。その後、薄いSi層(8)を形成すると、逆ピラミッドの上部に逆台形状の凹部が形成される。その後Geドットを形成するとGeドットは分裂された形(9)で形成される。したがって、図2に示した本発明による方法がGeドットの位置制御に有効であることが判る。
1 and 2 are diagrams for explaining a method for producing multistage Ge dots according to an embodiment of the present invention. In forming the inverted pyramid in the first step, first, a resist pattern having a square hole was formed by using a lithography technique. Next, an inverted pyramid-shaped recess surrounded by four (111) planes was formed using 25% TMAH (tetramethyl ammonium hydroxide) anisotropic etching solution.
FIG. 1 shows a substrate in which an inverted pyramid-shaped recess is formed on a Si (100) substrate in the first step. FIG. 1 is a front view of FIG. 1 and FIG. 1 is a cross-sectional view taken along line AA ′ across the inverted pyramid. Shown above.
On the p-type Si (100) substrate (1), Ge was grown at a substrate temperature of 500 ° C. using GeH 4 gas as a source gas. The surface of the Ge was added to fill the inverted pyramid-shaped recess, and the GeH4 gas irradiation amount was adjusted to stop the growth of Ge until the Ge filled with the inverted pyramid-shaped recess was raised (2). Between the inverted pyramids, Ge surface migration is added and Ge dots are not formed. Above this, a Si thin film (3) was grown at a substrate temperature of 600 ° C. using Si 2
For comparison, FIG. 3 shows a cross-sectional view of the case where Ge is not filled flat in the first step. Ge is buried on the Si (100) substrate (6) so that Ge is not buried flat (7). Thereafter, when a thin Si layer (8) is formed, an inverted trapezoidal recess is formed in the upper part of the inverted pyramid. When Ge dots are formed thereafter, the Ge dots are formed in a split shape (9). Therefore, it can be seen that the method according to the present invention shown in FIG. 2 is effective for position control of Ge dots.
1.Si(100)基板
2.逆プラミッド状の凹部を埋めたGe
3.挿入したSi層
4.形成されたGeドット
5.Siキャップ層
6.Si(100)基板
7.逆プラミッド状の凹部に形成したGeドット
8.挿入したSi層
9.形成された分裂したGeドット
1. 1. Si (100) substrate Ge filled with a concave in the shape of an inverted pyramid
3. 3. Inserted Si layer 4. Ge dots formed
Claims (4)
前記凹部に、前記シリコン基板に対し平坦になるように、または、前記シリコン基板の上面より上方に盛り上がるように、ゲルマニウムを埋める第2の工程と、
前記第2の工程の後にシリコン層を形成する第3の工程と、
前記シリコン層の上部でかつ前記ゲルマニウムが埋め込まれた前記凹部の上方に、ゲルマニウムドットを形成する第4の工程と、
を含むことを特徴とする半導体装置の製造方法。 A first step of forming at least four inverted pyramid-shaped concave portion surrounded by the surface by etching the silicon substrate,
A second step of filling germanium into the recess so as to be flat with respect to the silicon substrate or so as to rise above the upper surface of the silicon substrate ;
A third step of forming a silicon layer after the second step;
A fourth step of forming a germanium dot above the silicon layer and above the recess embedded with the germanium ;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005092673A JP4834828B2 (en) | 2005-03-28 | 2005-03-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005092673A JP4834828B2 (en) | 2005-03-28 | 2005-03-28 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006278529A JP2006278529A (en) | 2006-10-12 |
| JP4834828B2 true JP4834828B2 (en) | 2011-12-14 |
Family
ID=37213004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005092673A Expired - Lifetime JP4834828B2 (en) | 2005-03-28 | 2005-03-28 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4834828B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060475A (en) * | 2006-09-01 | 2008-03-13 | Univ Of Electro-Communications | Quantum semiconductor device and manufacturing method thereof |
| JP5253174B2 (en) | 2006-10-12 | 2013-07-31 | 株式会社医薬分子設計研究所 | N-phenyloxamic acid derivatives |
| US8076217B2 (en) * | 2009-05-04 | 2011-12-13 | Empire Technology Development Llc | Controlled quantum dot growth |
-
2005
- 2005-03-28 JP JP2005092673A patent/JP4834828B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006278529A (en) | 2006-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5206923B2 (en) | Semiconductor light emitting device | |
| JP5666164B2 (en) | Method for manufacturing light emitting device | |
| CN112470281B (en) | Monolithic LED arrays and precursors thereof | |
| EP1526583B1 (en) | Photonic crystal light emitting device | |
| JP3966207B2 (en) | Semiconductor crystal manufacturing method and semiconductor light emitting device | |
| US7122827B2 (en) | Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same | |
| KR100668964B1 (en) | Light emitting device having a nano groove and a method of manufacturing the same | |
| JP5283114B2 (en) | Nitride semiconductor light emitting device having pattern forming substrate and method of manufacturing the same | |
| US8471268B2 (en) | Light emitting device | |
| JP6078220B2 (en) | Semiconductor body, light emitting diode, and method for manufacturing light emitting diode | |
| JPH05121320A (en) | Semiconductor quantum box device and its manufacture | |
| KR101721846B1 (en) | manufacturing method of micro GaN LED array and micro GaN LED array thereby | |
| JP2005136106A (en) | Single crystal sapphire substrate, manufacturing method thereof, and semiconductor light emitting device | |
| US10586887B2 (en) | Deterministic quantum emitter operating at room temperature in optical communication wavelength using intersubband transition of nitride-based semiconductor quantum dot, method of fabricating same, and operating method thereof | |
| TWI511183B (en) | Method for manufacturing thin film semiconductor body and thin film semiconductor body | |
| CN101635328A (en) | Light emitting diode and forming method thereof | |
| JP4834828B2 (en) | Manufacturing method of semiconductor device | |
| CN100483613C (en) | Quantum point making method | |
| KR100887856B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| KR100867499B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| KR101539183B1 (en) | Polyhedron having upper width narrower than lower width, method for fabricating the same, and photoelectric conversion device having the same | |
| JP2009016562A (en) | Semiconductor quantum dot device, method of forming semiconductor quantum dot device, and semiconductor laser using semiconductor quantum dot device | |
| JP5980667B2 (en) | Light emitting diode | |
| JP5980668B2 (en) | Light emitting diode | |
| US20230369828A1 (en) | Nanocrystal array, laser device, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4834828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |