JP4835270B2 - 固体撮像素子及びこれを用いた撮像装置 - Google Patents

Description

本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。

近年、ビデオカメラや電子スチルカメラ等の撮像装置が広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型などの固体撮像素子が使用されている。これらの固体撮像素子では、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素が、マトリクス状に複数配置されている。

増幅型の固体撮像素子では、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像素子には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像素子（特許文献１、２）や、増幅部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子（特許文献３）などが提案されている。

特許文献１−３に開示されている従来の固体撮像素子では、１つの画素毎に光電変換部及び増幅部と、それらの間において一時的に電荷を蓄積する電荷格納部とが設けられている。そして、このような従来の固体撮像素子では、全画素を同時に露光した後、各光電変換部にて生成された信号電荷を全画素同時に各電荷格納部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換するようになっている。これにより、電子シャッタ動作を行ったときの各画素の露光蓄積時間が行毎にずれてしまうこと（いわゆるローリングシャッタ）に起因する画像の歪みを防止することができる。

ところで、カメラなどの撮像装置では、自動焦点調節を実現するため、撮影レンズの焦点調節状態を検出する必要がある。従来は、固体撮像素子とは別個に焦点検出素子が設けられていた。しかし、その場合には、焦点検出素子やこれに光を導く焦点検出用光学系の分だけ、コストが増大したり装置が大型となったりする。

そこで、近年、焦点検出方式としていわゆる瞳分割位相差方式（瞳分割方式又は位相差方式などと呼ばれる場合もある。）を採用しつつ、焦点検出素子としても用いることができるように構成した固体撮像素子が提案されている（例えば、下記特許文献４）。瞳分割位相差方式は、撮影レンズの通過光束を瞳分割して一対の分割像を形成し、そのパターンズレ（位相シフト量）を検出することで、撮影レンズのデフォーカス量を検出するものである。

特許文献４に開示された固体撮像素子では、上下２分割（上側部分と下側部分に２分割）された光電変換部を有する複数の画素と、左右２分割（左側部分と右側部分に２分割）された光電変換部を有する複数の画素が、設けられている。このような光電変換部上に、マイクロレンズが画素に対して１対１に設けられている。２分割された光電変換部は、マイクロレンズによって撮影レンズの射出瞳と略結像関係（すなわち、略共役）となる位置に配置されている。したがって、撮影レンズの射出瞳とマイクロレンズとの間の距離はマイクロレンズの大きさに対して十分に長いことから、２分割された光電変換部は、マイクロレンズの略焦点面に配置されていることになる。以上述べた関係から、各画素において、２分割された光電変換部の一方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から所定方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。また、各画素において、２分割された光電変換部の他方部分は、撮影レンズの射出瞳の一部の領域であって前記射出瞳の中心から反対方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。

特許文献４に開示された固体撮像素子では、焦点検出時には、上下２分割（又は左右２分割）された光電変換部を持つ各画素の２分割光電変換部の一方部分の信号及び他方部分の信号が、異なるタイミングでフローティングディフュージョンに転送されて、それぞれ個別に読み出される。そして、瞳分割位相差方式の原理に従って、それらの信号に基づいて、撮影レンズの焦点調節状態が検出される。一方、撮影レンズの合焦後等において画像を撮像する場合は、各画素の２分割光電変換部の両部分からの信号が同じタイミングで同じフローティングディフュージョンに転送されて、両信号が画素内で加算されて読み出される。したがって、撮像時に、２分割された光電変換部を有する画素が、画素欠陥と同様の状態を引き起こしてしまうことがないため、画質向上の点で大変優れている。

そして、特許文献４に開示された固体撮像素子において、上下２分割された光電変換部を有する複数の画素と、左右２分割された光電変換部を有する複数の画素とが設けられているのは、瞳分割の方向を互いに変えることで、互いに異なる方向の位相シフト量をそれぞれ精度良く検出して、いずれの方向に対しても精度良く焦点調節状態を検出するためである。上下２分割された光電変換部を有する複数の画素であって上下方向に配列された複数の画素の信号を用いることで、上下方向の位相シフト量を精度良く検出することができる。一方、左右２分割された光電変換部を有する複数の画素であって左右方向に配列された複数の画素の信号を用いることで、左右方向の位相シフト量を精度良く検出することができる。
特開平１１−１７７０７６号公報 特開２００４−３３５８８２号公報 特開２００４−１１１５９０号公報 特開２００３−２４４７１２号公報

しかしながら、特許文献４に開示された固体撮像素子では、いずれの画素を上下２分割された光電変換部を持つ画素とし、いずれの画素を左右２分割された光電変換部を持つ画素とするかは、予め決定されてしまい、それを変更することは不可能であった。したがって、例えば、焦点調節状態の検出精度をより高めるために、上下２分割された光電変換部を持つ画素と左右２分割された光電変換部を持つ画素の配置を、被写体像に応じて最適化して理想的な配置に、変更するようなことはできず、必ずしも十分に焦点調節状態の検出精度を高めることができなかった。

本発明は、このような事情に鑑みてなされたもので、画素欠陥と同様の状態を引き起こすことがなく、しかも、いずれの画素をいずれの方向に分割された光電変換部を持つ画素として機能させるかを変更する自由度を有し、これにより焦点調節状態の検出精度をより高めることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。

前記課題を解決するため、本発明の第１の態様による固体撮像素子は、光学系により結像される被写体像を光電変換する固体撮像素子であって、２次元状に配置された複数の画素を備え、前記複数の画素のうちの少なくとも一部の画素は、平面視において互いに交差する第１方向の分割線及び第２方向の分割線が分割する４つの領域にそれぞれ存し各々が入射光を光電変換する４つの光電変換部と、制御信号に応じて第１乃至第３のモードに選択的に設定し得るモード設定手段とを含むものである。この固体撮像素子では、前記第１のモードは、前記４つの光電変換部のうちの前記第１方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第１方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第１方向の分割線に対して異なる側に位置する光電変換部同士が電気的に分離されるモードである。前記第２のモードは、前記４つの光電変換部のうちの前記第２方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第２方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第２方向の分割線に対して異なる側の光電変換部同士が電気的に分離されるモードである。前記第３のモードは、前記４つの光電変換部のうちの前記第１方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第１方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第２方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第２方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるモードである。前記４つの光電変換部のうち前記第１又は第２の分割線を挟んで隣り合う各２つの光電変換部間の領域は、当該２つの光電変換部同士が電気的に連結されている場合に、入射光を光電変換する機能を持つ一方、当該２つの光電変換部同士が電気的に分離されている場合に、入射光を光電変換する機能を持たない。

本発明の第２の態様による固体撮像素子は、前記第１の態様において、前記モード設定手段は、前記第１方向の分割線に沿って配置された第１のゲート電極と、前記第２方向の分割線に沿って配置された第２のゲート電極とを含むものである。

本発明の第３の態様による固体撮像素子は、前記第２の態様において、前記第１のゲート電極は、前記４つの光電変換部のうちの前記第２の方向の分割線に対して一方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するとともに、前記４つの光電変換部のうちの前記第２の方向の分割線に対して他方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成し、前記第２のゲート電極は、前記４つの光電変換部のうちの前記第１の方向の分割線に対して一方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するとともに、前記４つの光電変換部のうちの前記第１の方向の分割線に対して他方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するものである。

本発明の第４の態様による固体撮像素子は、前記第２又は第３の態様において、前記第１及び第２のゲート電極が透明材料で構成されたものである。

本発明の第５の態様による固体撮像素子は、前記第２又は第３の態様において、前記第１及び第２のゲート電極がポリシリコンで構成されたものである。

本発明の第６の態様による固体撮像素子は、前記第１乃至第５のいずれかの態様において、前記少なくとも一部の画素は、前記４つの光電変換部のうちの対角に位置する２つの光電変換部から転送される電荷をそれぞれ蓄積する第１及び第２の電荷格納部と、所定部位の電荷量に応じた信号を出力する増幅部と、前記対角に位置する２つの光電変換部のうちの一方の光電変換部から前記第１の電荷格納部に電荷を転送する第１の転送ゲート部と、前記対角に位置する２つの光電変換部のうちの他方の光電変換部から前記第２の電荷格納部に電荷を転送する第２の転送ゲート部と、前記第１の電荷格納部から前記所定部位に電荷を転送する第３の転送ゲート部と、前記第２の電荷格納部から前記所定部位に電荷を転送する第４の転送ゲート部と、を含むものである。

本発明の第７の態様による固体撮像素子は、前記第１乃至第６のいずれかの態様において、前記少なくとも一部の画素は、前記４つの光電変換部のうちの少なくとも１つの光電変換部から電荷を排出させる電荷排出ゲート部を含むものである。

本発明の第８の態様による固体撮像素子は、前記第１乃至第７のいずれかの態様において、前記少なくとも一部の画素の各々に対して１対１に設けられ当該画素の前記４つの光電変換部に入射光を導くマイクロレンズを、備えたものである。

本発明の第９の態様による撮像装置は、前記第１乃至第８のいずれかの態様による固体撮像素子と、前記少なくとも一部の画素のうちの選択された各画素から、前記第１又は第２のモードで得られる信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部を、備えたものである。

本発明の第１０の態様による撮像装置は、前記第９の態様において、前記被写体像に応じて、前記第１及び第２のモードのうちのいずれのモードで得られる信号に基づいて前記光学系の焦点調節状態を検出するかを、決定するものである。

本発明の第１１の態様による撮像装置は、前記第９又は第１０の態様において、前記検出処理部からの検出信号に基づいて前記光学系の焦点調節を行う調節部を備えたものである。

本発明によれば、画素欠陥と同様の状態を引き起こすことがなく、しかも、いずれの画素をいずれの方向に分割された光電変換部を持つ画素として機能させるかを変更する自由度を有し、これにより焦点調節状態の検出精度をより高めることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。

以下、本発明による固体撮像素子及びこれを用いた撮像装置について、図面を参照して説明する。

図１は、本発明の一実施の形態に係る撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。

固体撮像素子３は、撮像制御部４の指令によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、画像用の信号、焦点検出用の信号のいずれかである。いずれにおいても信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部（検出処理部）１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。この電子カメラ１の動作については、後に、図１２を参照して説明する。

図２は、図１中の固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。図において、画素数は、横に４行縦に４行の１６個の画素を示している。しかし、これに限られるものではない。なお、破線部の符号２０が画素の概略部を示すが、その具体的な回路構成や構造は、後述する。

本実施の形態において各画素２０は、ダミーやオプチカルブラックなど画像のための光電変換を行わない画素を除き（すなわち、所謂有効画素領域において）、同一の回路構成、平面構造の画素が配置されている。そして、これらの画素２０は、周辺回路の駆動信号に従って画像用の信号、及び、焦点検出用の信号のいずれかを出力する。又、すべての画素２０は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。

周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３，２４、画素からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ）２７、相関二重サンプリング回路２７から出力される信号を受け取る水平信号線２８、出力アンプ２９等からなる。

垂直走査回路２１及び水平走査回路２２は、電子カメラ１の撮像制御部４からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、画像用又は焦点検出用信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。

画素２０から出力された信号は、相関二重サンプリング回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８及び出力アンプ２９を介して外部に信号が出力される。

図３は、図２中の画素２０を示す回路図である。画素２０は、入射光に応じた電荷を生成し蓄積する４つの光電変換部としての４つの埋め込みフォトダイオード３１〜３４と、対角に位置する２つの埋め込みフォトダイオード３２，３３から転送される電荷をそれぞれ独立に蓄積する第１及び第２の電荷格納部３５，３６と、各埋め込みフォトダイオード３２，３３から第１及び第２の電荷格納部３５，３６にそれぞれ電荷を転送する第１及び第２の転送部としての第１及び第２の転送トランジスタ３７，３８と、所定部位としてのフローティング拡散領域（ＦＤ）４０と、第１及び第２の電荷格納部３５，３６からＦＤ４０へそれぞれ電荷を転送する第３及び第４の転送ゲート部としての第３及び第４の転送トランジスタ４１，４２と、ＦＤ４０の電荷量に応じた信号を出力する増幅部としての増幅トランジスタ４３と、ＦＤ４０の電荷を排出する第１のリセット部としてのＦＤリセットトランジスタ４４と、増幅トランジスタ４３の信号を画素２０から出力する選択スイッチとしての選択トランジスタ４５と、埋め込みフォトダイオード３１から電荷（埋め込みフォトダイオード３１〜３４で生成された不要電荷）を排出させる第２のリセット部（電荷排出ゲート部）としてのＰＤリセットトランジスタ４６を有している。

また、画素２０は、埋め込みフォトダイオード３１，３２間の電気的な連結及び分離を行う連結／分離トランジスタ５１と、埋め込みフォトダイオード３３，３４間の電気的な連結及び分離を行う連結／分離トランジスタ５２と、埋め込みフォトダイオード３１，３３間の電気的な連結及び分離を行う連結／分離トランジスタ５３と、埋め込みフォトダイオード３２，３４間の電気的な連結及び分離を行う連結／分離トランジスタ５４とを有している。

第１乃至第４の転送トランジスタ３７，３８，４１，４２、増幅トランジスタ４３、ＦＤリセットトランジスタ４４、選択トランジスタ４５、ＰＤリセットトランジスタ４６、連結／分離トランジスタ５１〜５４は、いずれもＭＯＳトランジスタにて構成されている。本実施の形態では、これらのトランジスタ（増幅トランジスタ４３を除く。）は、そのゲート電極がハイであればオンし、ローであればオフする。

連結／分離トランジスタ５１，５２のゲート電極は、互いに共通に接続され更に画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号（制御信号）φＰＤＢ１が供給される。連結／分離トランジスタ５３，５４のゲート電極は、互いに共通に接続され更に画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号（制御信号）φＰＤＢ２が供給される。

本実施の形態では、φＰＤＢ１がハイでφＰＤＢ２がローであれば、連結／分離トランジスタ５１，５２がオンするとともに連結／分離トランジスタ５３，５４がオフし、埋め込みフォトダイオード３１，３２間及び埋め込みフォトダイオード３３，３４間がそれぞれ電気的に連結される一方、埋め込みフォトダイオード３１，３３間及び埋め込みフォトダイオード３２，３４間がそれぞれ電気的に分離される。その結果、埋め込みフォトダイオード３１〜３４は、全体として、上下２分割（上側部分と下側部分に２分割）された光電変換部と実質的に等価になる。以下の説明では、この状態を、「ＰＤ上下２分割状態」と呼ぶ。

φＰＤＢ１がローでφＰＤＢ２がハイであれば、連結／分離トランジスタ５１，５２がオフするとともに連結／分離トランジスタ５３，５４がオンし、埋め込みフォトダイオード３１，３２間及び埋め込みフォトダイオード３３，３４間がそれぞれ電気的に分離される一方、埋め込みフォトダイオード３１，３３間及び埋め込みフォトダイオード３２，３４間がそれぞれ電気的に連結される。その結果、埋め込みフォトダイオード３１〜３４は、全体として、左右２分割（左側部分と右側部分に２分割）された光電変換部と実質的に等価になる。以下の説明では、この状態を、「ＰＤ左右２分割状態」と呼ぶ。

φＰＤＢ１もφＰＤＢ２もハイであれば、連結／分離トランジスタ５１〜５４がオンし、埋め込みフォトダイオード３１，３２間、埋め込みフォトダイオード３３，３４間、埋め込みフォトダイオード３１，３３間及び埋め込みフォトダイオード３２，３４間がそれぞれ電気的に連結される。その結果、埋め込みフォトダイオード３１〜３４は、全体として、１つの分割されていない光電変換部と実質的に等価になる。以下の説明では、この状態を、「ＰＤ合体状態」と呼ぶ。

本実施の形態では、第１及び第２の電荷格納部３５，３６が設けられ、埋め込みフォトダイオード３１〜３４で生成された電荷が、ＦＤ４０に転送される前に第１及び第２の電荷格納部３５，３６に一時的に蓄積される。これにより、全画素の露光時間とそのタイミングを同一にすることが可能となり、画像信号の同時性が保持されるばかりではなく、焦点検出時における信号の同時性さえも保持される。もっとも、本発明では、電荷格納部３５，３６を設けずに、ローリングシャッタを行うように構成してもよい。

第１の転送トランジスタ３７は、埋め込みフォトダイオード３２から電荷を第１の電荷格納部３５に転送する。この電荷は、ＰＤ上下２分割状態、ＰＤ左右２分割状態及びＰＤ合体状態のいずれの状態で露光されたかによって、いずれの箇所で生成されたものであるかが異なる。第２の転送トランジスタ３８は、埋め込みフォトダイオード３３から電荷を第２の電荷格納部３６に転送する。この電荷も、ＰＤ上下２分割状態、ＰＤ左右２分割状態及びＰＤ合体状態のいずれの状態で露光されたかによって、いずれの箇所で生成されたものであるかが異なる。

第１及び第２の転送トランジスタ３７，３８のゲート電極は、共通に接続され更に画素行ごと共通に接続されて、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＡが供給される。第１及び第２の転送トランジスタ３７，３８は、この駆動信号φＴＧＡに従って所定のタイミングで同時にオンとされ、２個の埋め込みフォトダイオード３２，３３から電荷を同時に各々の電荷格納部３５，３６に転送する。ただし、本発明では、これに限定されるものではなく、例えば、第１及び第２の転送トランジスタ３７，３８が同時にオンするように、各々のゲート電極に個別に駆動信号を供給しても構わない。

これに対して、第３及び第４の転送トランジスタ４１，４２のゲート電極には、それぞれ個別の駆動信号が供給される。すなわち、第３の転送トランジスタ４１のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＢが供給され、第４の転送トランジスタ４２のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＣが供給される。第３及び第４の転送トランジスタ４１，４２は、これら駆動信号φＴＧＢ，φＴＧＣに従って所定のタイミングで個別にオンとされ、第１及び第２の電荷格納部３５，３６から電荷を個別のタイミングで、又は、同一のタイミングでＦＤ４０に転送する。

選択トランジスタ４５のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＳが供給される。ＦＤリセットトランジスタ４４のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＦＤＲが供給される。また、ＰＤリセットトランジスタ４６のゲート電極は、画素行ごとに共通接続されて垂直走査回路２１から駆動配線２３を介して駆動信号φＰＤＲが供給される。

なお、本実施の形態において、有効画素はすべて同一の構造の画素とし、これらの画素からは焦点検出用の信号及び画像用の信号のいずれも出力可能となっている。しかし、これに限らず、固体撮像素子３の所定部に焦点検出エリアを設け、このエリアに焦点検出用の信号を出力する画素を配置させてもよい。

また、図３において、埋め込みフォトダイオード３１〜３４の一方の端子、電荷格納部３５，３６の一方の端子、及び、ＦＤ４０の一方の端子は、便宜的に接地として記載されている。しかし、実際は、後述する図５乃至図８から理解されるとおりＰ型ウエル６２の電位となる。

図４は、図２中の画素２０を模式的に示す概略平面図である。図５及び図６は、図４中のＡ−Ａ’線に沿った概略断面図である。図５は、第２のゲート電極６８をローにして（すなわち、φＰＤＢ２をローにして）連結／分離トランジスタ５１をオフにした状態を示している。図６は、第２のゲート電極６８をハイにして（すなわち、φＰＤＢ２をハイにして）連結／分離トランジスタ５１をオンにした状態を示している。図７は、図４中のＢ−Ｂ’線に沿った概略断面図である。図８は、図４中のＣ−Ｃ’線に沿った概略断面図である。なお、図５乃至図８において、マイクロレンズ６５は省略している。また、図４乃至図８において、駆動配線は省略され、配線は画素２０内の電気的接続関係のみを示している。

説明の便宜上、図４に示すように、互いに直交するＸ軸、Ｙ軸、Ｚ軸を定義する。基板６１の面がＸＹ平面と平行となっている。また、Ｘ軸方向のうち矢印の向きを＋Ｘ側、その反対の向きを−Ｘ側と呼び、Ｙ軸方向についても同様とする。なお、本願明細書では、Ｘ軸方向を左右方向、＋Ｘ側を右側、−Ｘ側を左側、Ｙ軸方向を上下方向、＋Ｙ側を上側、−Ｙ側を下側と呼ぶ。

図５乃至図８に示すように、Ｎ型のシリコン基板６１上にＰ型ウエル６２が設けられている。そして、Ｐ型ウエル６２にＮ型の電荷蓄積層６３が形成され、さらに電荷蓄積層６３の基板表面側にＰ型の空乏化防止層６４を付加することで、埋め込みフォトダイオード３１〜３４が構成されている。なお、ここでは、埋め込みフォトダイオードの構造が採用されているが、これに限られるものではなく、空乏化防止層５６を省略しても構わない。

図４に示すように、４つの埋め込みフォトダイオード３１〜３４は、Ｚ軸方向から見た平面視において互いに交差するＹ軸方向の分割線Ｂ−Ｂ’とＸ軸方向の分割線Ｄ−Ｄ’が分割する４つの領域に、それぞれ配置されている。埋め込みフォトダイオード３１はその４つの領域のうちの左上側領域に、埋め込みフォトダイオード３２は右上側領域に、埋め込みフォトダイオード３３は左下側領域、埋め込みフォトダイオード３４は右下側領域にそれぞれ配置されている。これらの埋め込みフォトダイオード３１〜３４は、各領域において、両分割線Ｂ−Ｂ’，Ｄ−Ｄ’の交点近く配置され、その交点に対して回転対称となるように配置されている。そして、図４に示すように、入射光を埋め込みフォトダイオード３１〜３４に導く一つのマイクロレンズ６５が、配置されている。マイクロレンズ６５は、その中心線が分割線Ｂ−Ｂ’，Ｄ−Ｄ’の交点を通るように、配置されている。このため、マイクロレンズ６５から導かれる入射光は、瞳分割されて各埋め込みフォトダイオード３１〜３４に入射される。なお、シェーディングを低減するために、例えば、有効画素領域の中心部の画素では、マイクロレンズ６５をその中心線が分割線Ｂ−Ｂ’，Ｄ−Ｄ’の交点を通るように配置する一方、有効画素領域の周辺部の画素では、マイクロレンズ６５をその中心線が前記交点からずれた位置を通るように配置してもよい。

図４乃至図７に示すように、分割線Ｂ−Ｂ’に沿って第１のゲート電極６７が設けられ、分割線Ｄ−Ｄ’に沿って第２のゲート電極６８が設けられている。第２のゲート電極６８は、埋め込みフォトダイオード３１，３２間及び埋め込みフォトダイオード３３，３４間の上に、薄いシリコン酸化膜６６を介して形成されている。これにより、第２のゲート電極６８は、埋め込みフォトダイオード３１の電荷蓄積層６３及び埋め込みフォトダイオード３２の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５１）のゲートを構成するとともに、埋め込みフォトダイオード３３の電荷蓄積層６３及び埋め込みフォトダイオード３４の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５２）のゲートを構成している。第２のゲート電極６８には、図示しない配線によって、前記駆動信号φＰＤＢ１が供給されるようになっている。

同様に、第１のゲート電極６７は、埋め込みフォトダイオード３１，３３間及び埋め込みフォトダイオード３２，３４間の上に、薄いシリコン酸化膜６６を介して形成されている。これにより、第１のゲート電極６７は、埋め込みフォトダイオード３１の電荷蓄積層６３及び埋め込みフォトダイオード３３の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５３）のゲートを構成するとともに、埋め込みフォトダイオード３２の電荷蓄積層６３及び埋め込みフォトダイオード３４の電荷蓄積層６３をソース／ドレインとするＭＯＳトランジスタ（連結／分離トランジスタ５４）のゲートを構成している。第１のゲート電極６７には、図示しない配線によって、前記駆動信号φＰＤＢ２が供給されるようになっている。

なお、第１及び第２のゲート電極６７が交差する箇所では、図７に示すように、第２のゲート電極６８が絶縁層を介してゲート電極６７上を通っている。

本実施の形態では、第２のゲート電極６８がローであれば（φＰＤＢ２がローであれば）、図５に示すように、連結／分離トランジスタ５１のチャネル領域に反転層ができないため、連結／分離トランジスタ５１はオフする。一方、第２のゲート電極６８がハイであれば（φＰＤＢ２がハイであれば）、連結／分離トランジスタ５１のチャネル領域に反転層６９ができ、連結／分離トランジスタ５１がオンする。他の連結／分離トランジスタ５２〜５４についても同様である。

なお、連結／分離トランジスタ５１〜５４は、そのゲートの電位をゼロ電位（基板１の電位）にしたときにオフする一方、ゼロ電位に対する差が大きい電位を与えたときにオンするように構成してもよい。また、連結／分離トランジスタ５１〜５４は、そのゲートの電位をゼロ電位（基板１の電位）にしたときにオンする一方、ゼロ電位よりも負側の電位を与えたときにオフするように構成してもよい。なお、連結／分離トランジスタ５１〜５４は、ゲート電圧を印加しない場合に既にオフされている構成にした場合には、ゲート電圧を正側にかけることにてオンさせる構成となり、ゲート電圧を印加しない場合でオンされている場合には、ゲート電圧を負側にかけることにてオフする構成となる。

本実施の形態では、第１及び第２のゲート電極６７，６８は、ＩＴＯ膜などの透明材料で構成されている。したがって、入射光は、第１及び第２のゲート電極６７，６８で遮られることなく、第１及び第２のゲート電極６７，６８下の埋め込みフォトダイオード３１〜３４間の領域にも到達する。したがって、例えば、図６に示すように連結／分離トランジスタ５１がオンしていれば、埋め込みフォトダイオード３１，３２間にできた反転層６９が光電変換機能を持つことから、入射光の利用効率が高まる。一方、図５に示すように連結／分離トランジスタ５１がオフしていれば、反転層６９ができないのて、埋め込みフォトダイオード３１，３２間の領域は光電変換機能を持たない。この点は、埋め込みフォトダイオード３１〜３４間の他の領域についても同様である。

第１及び第２のゲート電極６７，６８は、ＩＴＯ膜の代わりに、ポリシリコンで構成してもよい。ポリシリコンの場合には、ＩＴＯ膜に比較して透過率が一部低下するが、微細な構造形成が容易であることから総合的に鑑みてポリシリコンの方が光量損失をより低減し得る場合もある。

なお、入射光の利用効率の点では不利であるが、本発明では、第１及び第２のゲート電極６７，６８は、遮光性材料で構成してもよい。

以上の説明からわかるように、本実施の形態では、第１及び第２のゲート電極６７，６８は、制御信号（φＰＤＢ２，φＰＤＢ１）に応じて、ＰＤ上下２分割状態（第１のモード）、ＰＤ左右２分割状態（第２のモード）及びＰＤ合体状態（第３のモード）に選択的に設定し得るモード設定手段を構成している。ＰＤ上下２分割状態では、埋め込みフォトダイオード３１，３２の信号が加算され、埋め込みフォトダイオード３３，３４の信号が加算され、当該両加算信号を独立して得られる。ＰＤ左右２分割状態では、埋め込みフォトダイオード３１，３３の信号が加算され、埋め込みフォトダイオード３２，３４の信号が加算され、当該両加算信号を独立して得られる。ＰＤ合体状態では、埋め込みフォトダイオード３１〜３４の信号が加算される。

なお、埋め込みフォトダイオード３１〜３４を常に完全に電気的に分離するように構成しておいても、埋め込みフォトダイオード３１〜３４からそれぞれ読み出した信号を制御信号に応じて独立したまま利用したり混合したりできるように、蓄積部や転送スイッチ等を適宜設ければ、ＰＤ上下２分割状態、ＰＤ左右２分割状態及びＰＤ合体状態とそれぞれ同様の信号加算モードを実現することができ、本発明ではそのように構成してもよい。しかしながら、本実施の形態のように、制御信号に応じて埋め込みフォトダイオード３１〜３４の分離・連結を行うように構成しておけば、外部の蓄積部や転送スイッチ等の数を減らしたり配線等を簡単化することができるので、非常に好ましい。

また、第１及び第２の電荷格納部３５，３６と埋め込みフォトダイオード３２，３３との間の上にはそれぞれ、薄いシリコン酸化膜６６を介してゲート電極７１，７２が形成されている。第１及び第２の転送トランジスタ３７，３８はそれぞれ、ゲート電極７１，７２をゲートとすると共に電荷格納部３５，３６、及び、埋め込みフォトダイオード３２、３３の電荷蓄積層６３をソース又はドレインとするＭＯＳトランジスタとして構成されている。

ゲート電極７１，７２間は、図示しない配線によって接続されている。このため、第１及び第２の転送トランジスタ３７，３８は、駆動信号φＴＧＡに従って同時にオン、オフされる。よって、埋め込みフォトダイオード３２，３３からのそれぞれの電荷は、それぞれ対応する電荷格納部３５，３６に同時に転送される。

電荷格納部３５，３６は、Ｐ型ウエル６２に形成されたＮ型層７３，７４を有している。そして、第１及び第２の転送トランジスタ３７，３８のゲート電極７１，７２は、２つのＮ型層７３、７４の上部に覆いかぶさるように配置されている。電荷格納部３５，３６は、このようにゲート電極７１，７２と、Ｎ型層７３，７４によるＭＯＳキャパシタとして構成されている。

ところで、ゲート電極７１，７２にローの電圧を印加すると、Ｐ型ウエル６２の電位にピンニングされて電荷格納部３５，３６の表面の界面準位がホールで満たされる。暗電流の大きさは、界面準位の電子占有確率に大きく影響される。したがって、電荷格納部３５，３６の暗電流は、ゲート電極７１，７２に上記のような電圧を印加して界面準位をホールで満たすことにより、大幅に低減することが可能となる。

図４においてＦＤ４０は、互いに分離してＰ型ウエル３２に形成された２つのＮ型領域７５，７６が配線７７で電気的に接続されることで実質的に１つのフローティングディフュージョンとして構成されている。ＦＤ４０は、２つの電荷格納部３５、３６のいずれからも電荷が転送される。

第１及び第２の電荷格納部３５，３６とＦＤ４０のＮ型拡散層７５との間の上には、薄いシリコン酸化膜６６を介してゲート電極７８，７９が形成されている。第３及び第４の転送トランジスタ４１，４２は、ゲート電極７８，７９をゲートとするとともに電荷格納部３５，３６のＮ型層７１，７２及びＦＤ４０のＮ型拡散領域７５をソース又はドレインとするＭＯＳトランジスタとして構成されている。

第３の転送トランジスタ４１のゲート電極７８と、第４の転送トランジスタ４２のゲート電極７９とは個別に形成されており、それぞれ個別の駆動信号φＴＧＢ，φＴＧＣが垂直走査回路２１から供給される。このため、第３及び第４の転送トランジスタ４１，４２は、それぞれの駆動信号φＴＧＢ、φＴＧＣに従って個別に駆動される。よって、第３及び第４の転送トランジスタ４１，４２は、第１及び第２の電荷格納部３５，３６から電荷を異なるタイミングでも、又は、同一のタイミングでもＦＤ４０に転送することができる。

また、図８に示すように、図４中のＣ−Ｃ’線に沿って、Ｎ型拡散層７６の他に、Ｎ型拡散層８１−８３が形成されている。Ｎ型層８１は、図示しない配線により電源ＶＤＤに接続されている。Ｎ型層８１、８２の間の上には薄いシリコン酸化膜６６を介してゲート電極８４が形成されている。増幅トランジスタ４３は、ゲート電極８４をゲートとするとともにＮ型層８１，８２をソース又はドレインとするＭＯＳトランジスタとして構成されている。なお、ゲート電極４３は、配線７７によって、ＦＤ４０（Ｎ型層７５，７６）と電気的に接続されている。

Ｎ型層８２，８３の間の上には薄いシリコン酸化膜６６を介してゲート電極８５が形成されている。選択トランジスタ４５は、ゲート電極８５をゲートとするとともにＮ型層８２，８３をソース又はドレインとするＭＯＳトランジスタとして構成されている。

また、Ｎ型層７６，８１間の上には、薄いシリコン酸化膜６６を介してゲート電極８６が形成されている。ＦＤリセットトランジスタ４４は、ゲート電極８６をゲートとするとともにＮ型層７６，８１をソース又はドレインとするＭＯＳトランジスタとして構成されている。

図５及び図６に示すように、Ｐ型ウエル６２中には、Ｎ型層８７が形成されている。Ｎ型層８７と埋め込みフォトダイオード３１との間の上には薄いシリコン酸化膜６６を介してゲート電極８８が形成されている。ＰＤリセットトランジスタ４６は、ゲート電極８８をゲートとするとともにＮ型層８７及び埋め込みフォトダイオード３１の電荷蓄積層６３をソース又はドレインとするＭＯＳトランジスタとして構成されている。ゲート電極８８には、図示しない配線によって、駆動信号φＰＤＲが供給される。

第２のリセット部（ここではＰＤリセットトランジスタ４６）は、埋め込みフォトダイオード３１〜３４で不要電荷を排出させる。この不要電荷には、電子シャッター動作をさせるときのリセット電荷と、強い光が入射されたときのオーバーフロー電荷がある。いずれにせよこの不要電荷をＦＤ４０に転送して第１のリセット部（ここではＦＤリセットトランジスタ４４）によって排出させてもよい。このようにするなら、第２のリセット部は、配置させなくてもよい。

また、埋め込みフォトダイオード３１〜３４、及び、各Ｎ型層の周囲には、厚いシリコン酸化膜７０が形成され、それぞれの間は分離されている。

次に、固体撮像素子３から信号を読み出す動作の例について、図９乃至図１１を参照して説明する。図９は、画像用信号を読み出す駆動信号（すなわち、ＰＤ合体状態で露光した画素からの信号を読み出す駆動信号）を示すタイミングチャートである。図１０は、ＰＤ左右２分割状態で露光した画素からの焦点検出用信号を読み出す駆動信号を示すタイミングチャートである。図１１は、ＰＤ上下２分割状態で露光した画素からの焦点検出用信号を読み出す駆動信号を示すタイミングチャートである。

なお、垂直走査については、１水平行ごとに信号線を選択し順時次の行へと選択動作を移していくが、選択された行毎に次の図９乃至図１１で示したような動作が行われ、本図の駆動信号が出力される。この走査が垂直方向全画面に渡って繰り返される。最終行について終了した後には垂直帰線期間を経過した後に先頭の行へと選択動作が戻る。図９乃至図１１では、１行目と２行目の駆動信号のみを示している。

最初に、図９、図２、図３を参照して、画像用信号を読み出す動作の例を説明する。この動作では、基本的に、露光時に全ての有効画素２０がＰＤ合体状態とされる。また、この動作では、全画素同時露光が行われる。

図９において、期間Ｔ１は、全有効画素同時に駆動する期間である。すなわち、期間Ｔ１の駆動パルスは、全行において同一の駆動信号が出力される。また、期間Ｔ２は１行目を読み出す期間、期間Ｔ３は２行目を読み出す期間、期間Ｔ４は３行目を読み出す期間であり、選択された行のみ本図に示すような駆動信号が出力される。この点は、後述する図１０及び図１１についても同様である。

まず、期間Ｔ１１の開始時点から期間Ｔ１４の終了時点までの期間において、φＰＤＢ１及びφＰＤＢ２をハイにして、全ての有効画素をＰＤ合体状態にする。よって、埋め込みフォトダイオード３１〜３４は、全体として、１つの分割されていない光電変換部と実質的に等価になる。この期間中に、以下に説明する期間Ｔ１１〜Ｔ１４の動作が行われる。

まず、期間Ｔ１１において、φＰＤＲをハイにしてＰＤリセットトランジスタ４６をオンにする。この動作により、すべての有効画素の埋め込みフォトダイオード３１〜３４に貯まっている不要な電荷が電源ＶＤＤに排出される。すなわち、埋め込みフォトダイオード３１〜３４は、リセットされる。そして、全有効画素の埋め込みフォトダイオード３１〜３４は、期間Ｔ１１の終了時点から露光を開始する。このとき、本実施の形態では、前述したように、埋め込みフォトダイオード３１〜３４間の領域においても、入射光の光電変換が行われる。

期間Ｔ１２において、φＦＤＲをハイにしてＦＤリセットトランジスタ４４をオンにする。それと同時に期間Ｔ１３において、φＴＧＢ、φＴＧＣをハイにして第３及び第４の転送トランジスタ４１，４２を同時にオンにする。この動作により、ＦＤ４０及び第１及び第２の電荷格納部３５，３６に貯まっている電荷が電源ＶＤＤに排出される。すなわち、全有効画素のＦＤ４０及び電荷格納部３５，３６は、リセットされる。

期間Ｔ１４において、φＴＧＡをハイにして第１及び第２の転送トランジスタ３７，３８をオンにする。全有効画素の連結した埋め込みフォトダイオード３１〜３４及びそれらの間に蓄積されている電荷は全て第１及び第２の電荷格納部３５，３６に分かれて転送される。期間Ｔ１４において、第１及び第２の転送トランジスタ３７，３８のいずれか一方のみをオンにしてもよい。ここで、図９に示された期間Ｔ１５（φＰＤＲをローにしてからφＴＧＡをオンにするまでの期間）が露光期間となる。露光期間Ｔ１５は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素は、タイミングずれすることなく画像情報を獲得することが可能となる。

次いで、期間Ｔ１６において、１行目のφＳをハイにして選択トランジスタ４５をオンにする。これにより、１行目の画素が選択され、１行目の画素から信号が垂直信号線２５に出力されるようになる。

それと同時に期間Ｔ１７において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ４４をオンにする。この動作により、ＦＤ４０がリセットされる。そして、期間Ｔ１７の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ１９の開始時点までの間（期間Ｔ１８）において、１行目の増幅トランジスタ４３からの、ＦＤ４０リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。

期間Ｔ１９において、φＴＧＢ、φＴＧＣをハイにして第３及び第４の転送トランジスタ４１，４２を同時にオンにする。これにより、各画素に２つある電荷格納部３５，３６に蓄積されている電荷は、合算されてＦＤ４０に転送される。そして、ＦＤ４０の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の画素信号として出力する。そして、これらの１行目の画素の画素信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。

同様に、期間Ｔ３において２行目の読み出しを行う。駆動信号は１行目と同様である。図９中の期間Ｔ２６〜Ｔ２９は、期間Ｔ１６〜Ｔ１９に相当している。

なお、φＰＤＲは、読み出し終了後（φＳオフ後）は、常にハイとしてもよい。

以上の説明から理解されるように、各画素は、期間Ｔ１１の開始時点から期間Ｔ１４の終了時点までの期間において、φＰＤＢ１及びφＰＤＢ２をハイにして、４つの埋め込みフォトダイオード３１〜３４を合体しているので、通常どおりに画像用の信号を出力することができる。しかも、分割線Ｂ−Ｂ’，Ｄ−Ｄ’に沿って配置されたゲート電極６７，６８が入射光を透過するので、入射光の利用効率が増大し、感度を向上させることができる。さらに、全有効画素の露光のタイミングを同一にした電子シャッターが可能であることも、前記説明にて明らかである。なお、勿論、一行ごとにリセットしたローリングシャッター動作を行うことも可能である。

また、前述した固体撮像素子３では、各画素は同一の構造を有しているため、画像用信号を読み出す際に、一部の画素について補正をするような必要がなくなる。焦点検出用として用い得る画素とそうではない画素とが異なる構造を有しているとすれば、本撮像時に画像用信号を読み出す際に、一部の画素について補正が必要となる。

次に、図１０、図２、図３を参照して、ＰＤ左右２分割状態で露光した画素からの焦点検出用信号を読み出す動作の例を説明する。この動作例では、基本的に、露光時に全ての画素２０がＰＤ左右２分割状態とされる。また、この動作では、全画素同時露光が行われる。

この動作は、左右方向に並んだ所望の画素列を焦点検出用ラインセンサに相当するものとして利用して、焦点検出用信号を得る場合に行われる。図１０に示す動作例では、全ての有効画素について、ＰＤ左右２分割状態で露光した左半分の信号（本実施の形態では、埋め込みフォトダイオード３１，３３の信号とその間の領域により光電変換された信号を加算したもの）、及び、右半分の信号（本実施の形態では、埋め込みフォトダイオード３２，３４の信号とその間の領域により光電変換された信号を加算したもの）を、読み出す。このようにして読み出された全画素の信号は、一旦、図１中のメモリ７に格納された後、焦点演算部で焦点検出処理を行う際に、メモリ７内の信号から、前記所望の画素列に関するもののみが選択的に用いられる。図１０に示す動作例では、このように全画素読み出しにより焦点検出用信号を得るが、前記所望の画素列の画素以外の画素については、間引いて読み出し動作を行わなくてもよい。

まず、期間Ｔ３１において、φＰＤＲをハイにしてＰＤリセットトランジスタ４６をオンにするとともに、φＰＤＢ１及びφＰＤＢ２をハイにしてＰＤ合体状態する。この動作により、すべての有効画素の埋め込みフォトダイオード３１〜３４に貯まっている不要な電荷が電源ＶＤＤに排出される。すなわち、埋め込みフォトダイオード３１〜３４は、リセットされる。そして、全有効画素の埋め込みフォトダイオード３１〜３４は、期間Ｔ３１の終了時点から露光を開始する。このとき、本実施の形態では、前述したように、埋め込みフォトダイオード３１〜３４間の領域においても、入射光の光電変換が行われる。

φＰＤＢ１は期間Ｔ３１の終了時点以降はローにされるが、φＰＤＢ２は、期間Ｔ３１の終了時点以降も期間Ｔ３４の終了時点までの期間はハイのままにされる。よって、期間Ｔ３１の終了時点から期間Ｔ３４の終了時点までの期間は、全ての有効画素がＰＤ左右２分割状態となり、各画素の埋め込みフォトダイオード３１〜３４は、全体として、左右２分割（左側部分と右側部分に２分割）された光電変換部と実質的に等価になる。この期間中に、以下に説明する期間Ｔ３２〜Ｔ３４の動作が行われる。

期間Ｔ３２において、φＦＤＲをハイにしてＦＤリセットトランジスタ４４をオンにする。それと同時に期間Ｔ３３において、φＴＧＢ、φＴＧＣをハイにして第３及び第４の転送トランジスタ４１，４２を同時にオンにする。この動作により、ＦＤ４０及び第１及び第２の電荷格納部３５，３６に貯まっている電荷が電源ＶＤＤに排出される。すなわち、全有効画素のＦＤ４０及び電荷格納部３５，３６は、リセットされる。

期間Ｔ３４において、φＴＧＡをハイにして第１及び第２の転送トランジスタ３７，３８をオンにする。その結果、全有効画素の右側の埋め込みフォトダイオード３２，３４及びその間に蓄積されている電荷は、第１の転送トランジスタ３７を経由して第１の電荷格納部３５に転送される。一方、全有効画素の左側の埋め込みフォトダイオード３１，３３及びその間に蓄積されている電荷は、第１の転送トランジスタ３７を経由して第２の電荷格納部３６に転送される。ここで、図１０に示された期間Ｔ３５（φＰＤＲをローにしてからφＴＧＡをオンにするまでの期間）が露光期間となる。露光期間Ｔ３５は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素は、タイミングずれすることなく焦点検出情報を獲得することが可能となる。ここまでの期間（期間Ｔ１）の動作は、ＰＤ左右２分割状態で露光される点を除けば、図９を参照して説明した画像信号を得るための動作と同じである。

次いで、期間Ｔ３６において、１行目のφＳをハイにして選択トランジスタ４５をオンにする。これにより、１行目の画素が選択され、１行目の画素から信号が垂直信号線２５に出力されるようになる。

それと同時に期間Ｔ３７において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ４４をオンにする。この動作により、ＦＤ４０がリセットされる。そして、期間Ｔ３７の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ３９の開始時点までの間（期間Ｔ３８）において、１行目の増幅トランジスタ４３からの、ＦＤ４０リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。

期間Ｔ３９において、φＴＧＢをハイにして第３の転送トランジスタ４１をオンにする。これにより、第１の電荷格納３５に蓄積されている電荷は、ＦＤ４０に転送される。そして、ＦＤ４０の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の左右方向の一方の側の瞳信号出力として出力する。そして、これらの１行目の画素の左右方向の一方の側の瞳信号出力は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。

次いで、期間Ｔ４０において、１行目のφＦＤＲをハイにしてＦＤリセットトランジスタ４４をオンにする。この動作により、ＦＤ４０がリセットされる。そして、期間Ｔ４０の終了時点、すなわち、φＦＤＲがローとなってから、期間Ｔ４２の開始時点までの間（期間Ｔ４１）において、１行目の増幅トランジスタ４３からの、ＦＤ４０リセット時出力は、垂直信号線２５を介してＣＤＳ回路２７に保存される。

期間Ｔ４２において、φＴＧＣをハイにして第４の転送トランジスタ４２をオンにする。これにより、第２の電荷格納３６に蓄積されている電荷は、ＦＤ４０に転送される。そして、ＦＤ４０の電荷量に応じて増幅された電位が、垂直信号線２５を通してＣＤＳ回路２７に送られる。ＣＤＳ回路２７では、先ほど保存したリセット時出力との差を１行目の画素の左右方向の他方の側の瞳信号出力として出力する。そして、これらの１行目の画素の左右方向の他方の側の瞳信号出力は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して出力される。

これらの動作により、１行目の画素の左右方向の一方の側の瞳信号出力と左右方向の反対側の瞳信号出力を得ることができる。

同様に、以降の行の読み出しを行う。駆動信号は１行目と同様である。図１０中の期間Ｔ４６〜Ｔ５２は、期間Ｔ３６〜Ｔ４２に相当している。

なお、φＰＤＲは、読み出し終了後（φＳオフ後）は、常にハイとしてもよい。

以上の説明から理解されるように、各画素は、期間Ｔ３１の終了時点から期間Ｔ３４の終了時点までの期間において、φＰＤＢ１をローにするとともにφＰＤＢ２をハイにして、ＰＤ左右２分割状態にしているので、各画素の左右方向の一方の側の瞳信号出力と左右方向の他方の側の瞳信号出力を得ることができる。しかも、分割線Ｂ−Ｂ’，Ｄ−Ｄ’に沿って配置されたゲート電極６７，６８が入射光を透過するので、入射光の利用効率が増大し、焦点検出用信号の感度を向上させることができる。さらに、このような焦点検出用信号を得る際にも、全有効画素の露光のタイミングを同一にした電子シャッターが可能であることも、前記説明にて明らかである。

次に、図１１、図２、図３を参照して、ＰＤ上下２分割状態で露光した画素からの焦点検出用信号を読み出す動作の例を説明する。この動作例では、基本的に、露光時に全ての画素２０がＰＤ上下２分割状態とされる。また、この動作では、全画素同時露光が行われる。

この動作は、上下方向に並んだ所望の画素列を焦点検出用ラインセンサに相当するものとして利用して、焦点検出用信号を得る場合に行われる。図１１に示す動作例では、全ての有効画素について、ＰＤ上下２分割状態で露光した上半分の信号（本実施の形態では、埋め込みフォトダイオード３１，３２の信号とその間の領域により光電変換された信号を加算したもの）、及び、下半分の信号（本実施の形態では、埋め込みフォトダイオード３３，３４の信号とその間の領域により光電変換された信号を加算したもの）を、読み出す。このようにして読み出された全画素の信号は、一旦、図１中のメモリ７に格納された後、焦点演算部で焦点検出処理を行う際に、メモリ７内の信号から、前記所望の画素列に関するもののみが選択的に用いられる。図１１に示す動作例では、このように全画素読み出しにより焦点検出用信号を得るが、前記所望の画素列の画素以外の画素については、間引いて読み出し動作を行わなくてもよい。

図１１に示す動作は、前述した図１０に示す動作と基本的に同様である。その異なる所は、φＰＤＢ１とφＰＤＢ２が入れ替えられている点のみである。すなわち、図１１に示す動作では、φＰＤＢ１は期間Ｔ３１の開始時点から期間Ｔ３４の終了時点までの期間においてオンにされ、φＰＤＢ２は期間Ｔ３１だけオンにされている。

したがって、図１１に示す動作では、各画素は、期間Ｔ３１の終了時点から期間Ｔ３４の終了時点までの期間において、φＰＤＢ１をハイにするとともにφＰＤＢ２をローにして、ＰＤ上下２分割状態にしているので、各画素の上下方向の一方の側の瞳信号出力と上下方向の他方の側の瞳信号出力を得ることができる。しかも、分割線Ｂ−Ｂ’，Ｄ−Ｄ’に沿って配置されたゲート電極６７，６８が入射光を透過するので、入射光の利用効率が増大し、焦点検出用信号の感度を向上させることができる。さらに、このような焦点検出用信号を得る際にも、全有効画素の露光のタイミングを同一にした電子シャッターが可能であることも、前記説明にて明らかである。

以上の説明からわかるように、前述した固体撮像素子３によれば、例えば前述した図１０に示す動作を行うことで、左右方向に並んだ所望の任意の画素列から、左右方向位相シフト検出用の焦点検出用信号（左右方向の一方側の瞳信号出力と左右方向の他方側の瞳信号出力）を得ることができる。また、前述した固体撮像素子３によれば、例えば前述した図１１に示す動作を行うことで、上下方向に並んだ所望の任意の画素列から、上下方向位相シフト検出用の焦点検出用信号（上下方向の一方側の瞳信号出力と上下方向の他方側の瞳信号出力）を得ることができる。

したがって、前述した固体撮像素子３では、画素欠陥と同様の状態を引き起こすことがないだけでなく、いずれの画素をいずれの方向に分割された光電変換部を持つ画素として機能させるかを自由に変更することができ、ひいては、焦点調節状態の検出精度をより高めることができるという利点も得られる。

瞳分割位相差方式では、例えば、撮像画面内の中央部及び上下部分の位置での焦点検出には左右分割のフォトダイオードを水平方向にラインセンサ状に配置することが必要とされ、中央部及び左右部分の位置での焦点検出には上下２分割のフォトダイオードを垂直方向（上下方向）にラインセンサ状に配置することが必要とされる。前述した固体撮像素子３では、同一の画素構造ながら水平方向（左右方向）、垂直方向（上下方向）の焦点検出をすることができる。

次に、本実施の形態による電子カメラ１の動作の一例について、図１及び図１２を参照して説明する。

操作部９ａのレリーズ釦の半押し操作が行われる（ステップＳ１）と、電子カメラ１内のマイクロプロセッサ９は、その半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、被写体の確認を行うために予め定めた公知の手法により、全画素又は所定画素から被写体確認用の撮像信号を読み出し、メモリ７に蓄積する。このとき、全画素を読み出す場合は、例えば、前記図９に示す動作と同様の動作を行う。そして、画像処理部１３は、その信号から、画像認識技術を利用して被写体を認識する（ステップＳ２）。例えば、顔認識モードの場合、被写体として顔を認識する。そして、画像処理部１３は、被写体の中心座標及び長手方向を抽出する（ステップＳ３）。

その後、マイクロプロセッサ９は、ステップ３で抽出された被写体の中心座標及び長手方向に従って、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する画素列の座標（位置・長手方向）を設定する（ステップＳ４）。また、マイクロプロセッサ９は、ステップＳ２の認識結果等に基づいて、焦点検出用の撮影条件（絞り、焦点調節状態、シャッタ時間等）を設定する（ステップＳ５）。

引き続いて、マイクロプロセッサ９は、ステップＳ５で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、ステップＳ５で設定したシャッタ時間等の条件でかつステップＳ４で設定した画素列の座標に従って、撮像制御部４を駆動することで、オートフォーカス（自動焦点調節）用の信号を読み出し、メモリ７に蓄積する（ステップＳ６）。このとき、ステップＳ４で設定した画素列が左右方向に並んだ画素列の場合は、前述した図１０に示す動作によって、オートフォーカス用の画像信号を読み出す。一方、ステップＳ４で設定した画素列が上下方向に並んだ画素列の場合は、前述した図１１に示す動作によって、オートフォーカス用の画像信号を読み出す。

次に、マイクロプロセッサ９は、ステップＳ６で取得されメモリ７に格納された全画素の信号のうちから、ステップＳ４で設定した座標の画素列の各画素の信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算（焦点調節状態の検出処理）を焦点検出演算部１０に行わせることで、焦点検出演算部１０にデフォーカス量を算出させる（ステップＳ７）。

次いで、マイクロプロセッサ９は、ステップＳ７で算出されたデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する（ステップＳ９）。

次に、マイクロプロセッサ９は、ステップＳ９で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、操作部９ａのレリーズ釦の全押し操作に同期して、ステップＳ９で設定したシャッタ時間等の条件で撮像制御部４を駆動することで、画像信号を読み出して本撮影を行う（ステップＳ１０）。このとき、前述した図９に示す動作によって、画像信号を読み出す。撮像制御部４によって、この画像信号は、メモリ７に蓄積される。

その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。

本実施の形態による電子カメラ１によれば、被写体に応じて最適化された位置の画素列の信号に基づいて焦点調節状態を検出してオートフォーカスを行うので、高い精度でオートフォーカスを行うことができる。

以上、本発明の実施の形態について説明したが、本発明はこの実施の形態に限定されるものではない。

例えば、ＣＭＯＳ型イメージセンサでは種々の画素構造を有するものが知られているが、本発明はそれらのイメージセンサにも適用することができる。また、本発明は、ＣＭＯＳ型イメージセンサ以外の種々のイメージセンサにも適用することができる。

また、前記実施の形態では、ゲート電極６７，６８が構成する連結／分離トランジスタ５１〜５４は、ＭＯＳトランジスタであったが、例えば、接合型電界効果トランジスタとしてもよい。

本発明の一実施の形態に係る電子カメラを示す概略ブロック図である。 図１中の固体撮像素子の概略構成を示す回路図である。 図２中の画素を示す回路図である。 図２中の画素を模式的に示す概略平面図である。 所定の動作状態を示す、図４中のＡ−Ａ’線に沿った概略断面図である。 他の動作状態を示す、図４中のＡ−Ａ’線に沿った概略断面図である。 図４中のＢ−Ｂ’線に沿った概略断面図である。 図４中のＣ−Ｃ’線に沿った概略断面図である。 図１中の固体撮像素子の動作例を示すタイミングチャートである。 図１中の固体撮像素子の他の動作例を示すタイミングチャートである。 図１中の固体撮像素子の更に他の動作例を示すタイミングチャートである。 図１に示す電子カメラの動作例を示す概略フローチャートである。

符号の説明

１ 電子カメラ
３ 固体撮像素子
２０ 画素
３１〜３４ 埋め込みフォトダイオード（光電変換部）
６７，６８ ゲート電極
Ｂ−Ｂ’，Ｄ−Ｄ’ 分割線

Claims (11)

1. 光学系により結像される被写体像を光電変換する固体撮像素子であって、
   ２次元状に配置された複数の画素を備え、
   前記複数の画素のうちの少なくとも一部の画素は、平面視において互いに交差する第１方向の分割線及び第２方向の分割線が分割する４つの領域にそれぞれ存し各々が入射光を光電変換する４つの光電変換部と、制御信号に応じて第１乃至第３のモードに選択的に設定し得るモード設定手段とを含み、
   前記第１のモードは、前記４つの光電変換部のうちの前記第１方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第１方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第１方向の分割線に対して異なる側に位置する光電変換部同士が電気的に分離されるモードであり、
   前記第２のモードは、前記４つの光電変換部のうちの前記第２方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第２方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第２方向の分割線に対して異なる側の光電変換部同士が電気的に分離されるモードであり、
   前記第３のモードは、前記４つの光電変換部のうちの前記第１方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第１方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるとともに、前記４つの光電変換部のうちの前記第２方向の分割線に対して一方の側に位置する２つの光電変換部同士及び前記４つの光電変換部のうちの前記第２方向の分割線に対して他方の側に位置する２つの光電変換部同士がそれぞれ電気的に連結されるモードであり、
   前記４つの光電変換部のうち前記第１又は第２の分割線を挟んで隣り合う各２つの光電変換部間の領域は、当該２つの光電変換部同士が電気的に連結されている場合に、入射光を光電変換する機能を持つ一方、当該２つの光電変換部同士が電気的に分離されている場合に、入射光を光電変換する機能を持たない、
   ことを特徴とする固体撮像素子。
2. 前記モード設定手段は、前記第１方向の分割線に沿って配置された第１のゲート電極と、前記第２方向の分割線に沿って配置された第２のゲート電極とを含むことを特徴とする請求項１記載の固体撮像素子。
3. 前記第１のゲート電極は、前記４つの光電変換部のうちの前記第２の方向の分割線に対して一方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するとともに、前記４つの光電変換部のうちの前記第２の方向の分割線に対して他方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成し、
   前記第２のゲート電極は、前記４つの光電変換部のうちの前記第１の方向の分割線に対して一方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成するとともに、前記４つの光電変換部のうちの前記第１の方向の分割線に対して他方の側に位置する２つの光電変換部の半導体領域をソース／ドレインとするＭＯＳトランジスタのゲートを構成する、
   ことを特徴とする請求項２記載の固体撮像素子。
4. 前記第１及び第２のゲート電極が透明材料で構成されたことを特徴とする請求項２又は３記載の固体撮像素子。
5. 前記第１及び第２のゲート電極がポリシリコンで構成されたことを特徴とする請求項２又は３記載の固体撮像素子。
6. 前記少なくとも一部の画素は、前記４つの光電変換部のうちの対角に位置する２つの光電変換部から転送される電荷をそれぞれ蓄積する第１及び第２の電荷格納部と、所定部位の電荷量に応じた信号を出力する増幅部と、前記対角に位置する２つの光電変換部のうちの一方の光電変換部から前記第１の電荷格納部に電荷を転送する第１の転送ゲート部と、前記対角に位置する２つの光電変換部のうちの他方の光電変換部から前記第２の電荷格納部に電荷を転送する第２の転送ゲート部と、前記第１の電荷格納部から前記所定部位に電荷を転送する第３の転送ゲート部と、前記第２の電荷格納部から前記所定部位に電荷を転送する第４の転送ゲート部と、を含むことを特徴とする請求項１乃至５のいずれかに記載の固体撮像素子。
7. 前記少なくとも一部の画素は、前記４つの光電変換部のうちの少なくとも１つの光電変換部から電荷を排出させる電荷排出ゲート部を含むことを特徴とする請求項１乃至６のいずれかに記載の固体撮像素子。
8. 前記少なくとも一部の画素の各々に対して１対１に設けられ当該画素の前記４つの光電変換部に入射光を導くマイクロレンズを、備えたことを特徴とする請求項１乃至７のいずれかに記載の固体撮像素子。
9. 請求項１乃至８のいずれかに記載の固体撮像素子と、前記少なくとも一部の画素のうちの選択された各画素から、前記第１又は第２のモードで得られる信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部を、備えたことを特徴とする撮像装置。
10. 前記被写体像に応じて、前記第１及び第２のモードのうちのいずれのモードで得られる信号に基づいて前記光学系の焦点調節状態を検出するかを、決定することを特徴とする請求項９記載の撮像装置。
11. 前記検出処理部からの検出信号に基づいて前記光学系の焦点調節を行う調節部を備えたことを特徴とする請求項９又は１０記載の撮像装置。

Images