JP4835892B2 - Method for forming small double-sided circuit - Google Patents
Method for forming small double-sided circuit Download PDFInfo
- Publication number
- JP4835892B2 JP4835892B2 JP2001222560A JP2001222560A JP4835892B2 JP 4835892 B2 JP4835892 B2 JP 4835892B2 JP 2001222560 A JP2001222560 A JP 2001222560A JP 2001222560 A JP2001222560 A JP 2001222560A JP 4835892 B2 JP4835892 B2 JP 4835892B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bumps
- chip
- pair
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は小型両面回路の形成方法に関し、更に詳しくは基材の片面に第1の回路を備え、反対側の面に第2の回路を備え、両回路はIC回路を介して連続している小型両面回路の形成方法に関する。
【0002】
【従来の技術】
従来よりRFIDデータキャリアはコイル状のアンテナ回路とアンテナ回路に搭載したICたチップにより構成される。その場合において、一般にコイル状に形成した回線の始端と終端を基材の裏面を接続して回路の形成すると共に回路の途中にICチップ搭載部を形成しアンテナ回路とIC回路を電気的に接続してRFIDデータキャリアパターンを形成していた。
【0003】
また、基材の両面にコイル状の回線を形成する場合には、表裏のコイル状回線を直列に接続し、直列に接続した回線の始端と終端を電気的に接続して回路を形成すると共に回路の途中にICチップ搭載部を形成しアンテナ回路とIC回路を電気的に接続してRFIDデータキャリアパターンを形成していた。
【0004】
また、ICチップの搭載はベアチップ実装、即ち、ベア(裸)のICを実装基板に実装する実装技術によりアンテナ回路に接続されていた。ベアチップ実装の接続技術は、ワイヤボンディング方式とフリップチップ方式がある。接続後に信頼性を確保するために樹脂封止が行われる。
【0005】
ベアチップ実装は、電子部品を小型、薄型、軽量化するために使用される。さらにベアチップ実装は、パッケージ品と比べ高密度実装が可能である。ICと回路基板の接続距離を短くでき、より高速なシステムへ対応できる。従って、電卓、時計、携帯機器などの汎用品から、高速のコンピュータ向けまでの幅広い範囲で適用されている。
【0006】
しかしながら従来のフリップチップは、ICチップの電極パッド上に突起状電極(バンプ)を形成し、相対する基板上の電極パッドに対して位置合わせして実装するように構成されたもので、ICチップを回路に接続する手段しか備えていないもので、基材の表裏に形成した2つの回線を電気的に接続する手段は備えていない。
【0007】
【発明が解決しようとする課題】
本発明の目的は表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にIC回路を接続することを同時に行うことができる小型両面回路の形成方法を提供することである。
【0008】
【課題を解決するための手段】
請求項1に記載の発明は、上記の課題の解決するもので、基材の片面に第1の回路を備え、反対側の面に第2の回路を備え、両回路はIC回路を介して連続している小型両面回路の形成方法であって、4つのバンプ(A,B,イ,ロ)を備え、そのうちの一対のバンプ(イ,ロ)は互いに電気的に接続されており、残り一対のバンプ(A,B)の各々はその端子部につながるICチップを用い、第1の回路の一方の端末をICチップの端子部につながる一対のバンプのうちの一つ(A)に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ(イ)に接続し、第2の回路の一方の端末をICチップの端子部につながる一対のバンプのうちの残りの一つ(B)に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ(B)に接続することを特徴とする。
【0009】
本発明の方法において、フレキシブル基板の両面に金属層を積層してなる母材を用意し、フォトエッチング法により一方の面に第1の回路を形成すると共に反対側の面に第2の回路を形成し、第1の回路の両端末に対応する位置に反対面側から前記端末に至るスルーホールをドライエッチングまたはウェットエッチングのうちの何れかの方法により形成し、第2の回路を設けた側からICチップを、ICチップの電極パッド上に形成されたバンプの一つはスルーホールを介して第1の回路の端末に接続し、もう一つは第2の回路の端末につながるように位置合わせして搭載し、前記バンプをそれぞれ第1の回路の端末及び第2の回路の端末に接続し、第1の回路のもう一つの端末及び第2の回路のもう一つの端末は前記互いに電気的に接続された一対のバンプに夫々接続することにより、表裏の回線の接続とアンテナ回路にICチップを接続することを同時に行うことができる。
【0010】
【発明の実施の形態】
以下図面を用いて本発明について詳細に説明する。
【0011】
図1は本発明の方法において用いるICチップ1の背面図を示す。このICチップ1は4つのバンプ(A,B,イ,ロ)を備え、そのうちの一対のバンプ(イ,ロ)は互いにワイヤ2を介して電気的に接続されており、残り一対のバンプ(A,B)はICチップの端子部につながるものである。尚、イとロの接続はIC回路内の導通によってもよい。
【0012】
図2は図1に示すICチップを用いて表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にIC回路を接続することを同時に行った状態を示す。ICチップ1のバンプ(A)は第1の回路(表回路)の一方の端末4aにスルーホール6を通して接続され、バンプ(B)は第2の回路(裏回路)の端末5aに接続されている。また、第2の回路の他方の端末(図示せず)は図示しないバンプ(イ)に接続される。一方、第1の回路の他方の端末4bはバンプ(イ)に電気的に接続されたバンプ(ロ)にスルーホール7を通して接続され、図3に示すような回路が形成される。
【0013】
図4及び図5は第1の回路及び第2の回路の一例を示す。尚、図面において8はアンテナコイルの内側の領域を示す。
【0014】
以上述べたように本発明の方法によればICチップを搭載し、接続するだけで表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にIC回路を接続することを同時に行うことができる。
【0015】
図6は基材の表裏に第1の回路及び第2の回路を形成する過程を示す。
PET、PI等の絶縁性プラスチックフィルムからなる基材3の両面に銅箔、アルミニウム箔等の金属21を積層した母材22を用意する(図6(a))。次いで、この母材22の両面にレジストパターン23,24を取り付け(図6(b))、ウエットエッチングによりエッチングした後レジストを剥離して第1の回路4及び第2の回路5を形成する(図6(c))。最後に、エキシマレーザ、インパクト炭酸ガスレーザによりスルーホール6、7を形成する(図6(d))。
【0016】
【発明の効果】
以上詳細に説明したように、本発明の方法によれば、4つのバンプ(A,B,イ,ロ)を備え、そのうちの一対のバンプ(イ,ロ)は互いに電気的に接続されており、残り一対のバンプ(A,B)の各々はその端子部につながるICチップを用い、第1の回路の一方の端末をICチップの端子部につながる一対のバンプのうちの一つ(A)に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの一つ(イ)に接続し。第2の回路の一方の端末をICチップの端子部につながる一対のバンプのうちの残りの一つ(B)に接続し、他方の端末を前記互いに電気的に接続された一対のバンプのうちの残りの一つ(B)に接続することにより、表裏の回線を接続してアンテナ回路を形成することと、アンテナ回路にICチップを接続することを同時に行うことができる。
【図面の簡単な説明】
【図1】 本発明の方法において用いるICチップの背面図である。
【図2】 本発明の方法によって表裏の回線を接続してアンテナ回路を形成し、同時にアンテナ回路にICチップを接続した状態を示す略図である。
【図3】 本発明の方法により形成した回路の回路図である。
【図4】 第1の回路の平面図である。
【図5】 第2の回路の平面図である。
【図6】 第1及び第2の回路の形成過程を示す。
【符号の説明】
1 ICチップ
A,B,イ,ロ バンプ
2 ワイヤ
3 基材
4a、4b 第1の回路の端末
5a、5b 第2の回路の端末
6、7 スルーホール
3 基材
21 金属
22 母材
23、24 レジストパターン
4 第1の回路
5 第2の回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for forming a small double-sided circuit, and more specifically, a first circuit is provided on one side of a substrate, and a second circuit is provided on the opposite side, both circuits being continuous via an IC circuit. The present invention relates to a method for forming a small double-sided circuit.
[0002]
[Prior art]
Conventionally, an RFID data carrier includes a coiled antenna circuit and an IC chip mounted on the antenna circuit. In that case, the circuit is formed by connecting the back end of the base material to the beginning and end of the line generally formed in a coil shape, and an IC chip mounting part is formed in the circuit to electrically connect the antenna circuit and the IC circuit. Thus, an RFID data carrier pattern is formed.
[0003]
In addition, when forming a coiled line on both sides of the substrate, the front and back coiled lines are connected in series, and the circuit is formed by electrically connecting the start and end of the line connected in series. An IC chip mounting portion is formed in the middle of the circuit, and the antenna circuit and the IC circuit are electrically connected to form an RFID data carrier pattern.
[0004]
In addition, the mounting of the IC chip is connected to the antenna circuit by a bare chip mounting, that is, a mounting technique for mounting a bare IC on a mounting substrate. Bare chip mounting connection techniques include a wire bonding method and a flip chip method. Resin sealing is performed to ensure reliability after connection.
[0005]
Bare chip mounting is used to reduce the size, thickness, and weight of electronic components. In addition, bare chip mounting allows higher density mounting than packaged products. The connection distance between the IC and the circuit board can be shortened, and it is possible to cope with higher speed systems. Therefore, it is applied in a wide range from general-purpose products such as calculators, watches, and portable devices to high-speed computers.
[0006]
However, the conventional flip chip is configured such that a protruding electrode (bump) is formed on the electrode pad of the IC chip and is mounted in alignment with the electrode pad on the opposite substrate. Is not provided with a means for electrically connecting two lines formed on the front and back of the base material.
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a method for forming a small double-sided circuit capable of simultaneously forming an antenna circuit by connecting front and back lines and connecting an IC circuit to the antenna circuit.
[0008]
[Means for Solving the Problems]
The invention according to claim 1 solves the above-described problem, and includes a first circuit on one side of the base material and a second circuit on the opposite side, both circuits being connected via an IC circuit. a method of forming a small double-sided circuit continuously has four bumps (a, B, b, b) comprises a single pair of which bumps (i, b) are electrically connected to each other, each of the remaining one pair of bumps (a, B) uses an IC chip connected to the terminal portion of its, at one of a pair of bumps connected to one terminal of the first circuit to the terminals of the IC chip ( connected to a), connects the other terminal to one (b) of a pair of bumps the electrically connected to each other, a pair of leads to one terminal of the second circuit to the terminals of the IC chip connected to one one remaining of the bump (B), were the other terminal connected the electrically to each other Characterized in that it connects to one one remaining of the pair of the bump (B).
[0009]
In the method of the present invention, a base material formed by laminating metal layers on both sides of a flexible substrate is prepared, a first circuit is formed on one surface by a photoetching method, and a second circuit is formed on the opposite surface. formed, a through hole leading to the terminal from the opposite side to the position corresponding to the both terminals of the first circuit is formed by any method of dry etching or wet etching, providing the second circuit side The IC chip is connected so that one of the bumps formed on the electrode pad of the IC chip is connected to the terminal of the first circuit through the through hole, and the other is connected to the terminal of the second circuit. combined and then mounted, connect the bumps to the respective terminals of the terminal and a second circuit of the first circuit, the other one end the end of the other one of the end end and a second circuit of the first circuit is the Electrically connected to each other By respectively connected to a pair of bumps it can be performed simultaneously by connecting the IC chip to connect the antenna circuit on the front and back of the line.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
[0011]
FIG. 1 shows a rear view of an IC chip 1 used in the method of the present invention. The IC chip 1 is four bumps (A, B, b, b) comprises a single pair of which bumps (i, b) is electrically connected via a
[0012]
FIG. 2 shows a state in which the antenna circuit is formed by connecting the front and back lines using the IC chip shown in FIG. 1 and the IC circuit is connected to the antenna circuit at the same time. IC chip 1 of bumps (A) is connected via a through
[0013]
4 and 5 show examples of the first circuit and the second circuit. In the drawing, 8 indicates an area inside the antenna coil.
[0014]
As described above, according to the method of the present invention, an IC chip is mounted, and the antenna circuit is formed by connecting the front and back lines just by connecting, and the IC circuit is simultaneously connected to the antenna circuit. Can do.
[0015]
FIG. 6 shows a process of forming the first circuit and the second circuit on the front and back of the substrate.
A
[0016]
【The invention's effect】
As described above in detail, according to the method of the present invention, four bumps (A, B, b, b) comprises a single pair of which bumps (i, b) is electrically connected to each other cage, rest a pair of bumps (a, B) each uses the IC chip connected to the terminal portion of its one of the first of a pair of one of the terminal leads to the terminals of the IC chip of the circuit bumps one connect (a), a connected to one of a pair of bumps the electrically connected to each other and the other terminal (b). One of the terminal of the second circuit is connected to one one remaining of the pair of bumps connected to the terminals of the IC chip (B), a pair of bumps and the other terminal said electrically connected to each other of by connecting the remaining one one (B), it is possible to perform the forming of the antenna circuit by connecting the front and back of the line, to connect the IC chip to the antenna circuit at the same time.
[Brief description of the drawings]
FIG. 1 is a rear view of an IC chip used in a method of the present invention.
FIG. 2 is a schematic diagram showing a state in which an antenna circuit is formed by connecting front and back lines by the method of the present invention, and at the same time an IC chip is connected to the antenna circuit.
FIG. 3 is a circuit diagram of a circuit formed by the method of the present invention.
FIG. 4 is a plan view of a first circuit.
FIG. 5 is a plan view of a second circuit.
FIG. 6 shows a process of forming first and second circuits.
[Explanation of symbols]
1 IC chip A, B, Lee,
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (en) | 2001-07-24 | 2001-07-24 | Method for forming small double-sided circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222560A JP4835892B2 (en) | 2001-07-24 | 2001-07-24 | Method for forming small double-sided circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003036423A JP2003036423A (en) | 2003-02-07 |
| JP4835892B2 true JP4835892B2 (en) | 2011-12-14 |
Family
ID=19056024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222560A Expired - Fee Related JP4835892B2 (en) | 2001-07-24 | 2001-07-24 | Method for forming small double-sided circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4835892B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154546A (en) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | IC chip electrode connection method for non-contact tag production |
| JP2000048153A (en) * | 1998-07-31 | 2000-02-18 | Sony Corp | Non-contact IC card |
| JP2001084348A (en) * | 1999-09-09 | 2001-03-30 | Mitsui High Tec Inc | Non-contact recording medium |
-
2001
- 2001-07-24 JP JP2001222560A patent/JP4835892B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003036423A (en) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (en) | Multilayer semiconductor package having a center pad and its manufacturing method | |
| KR100603799B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP3838331B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| WO2001026155A1 (en) | Semiconductor device, method and device for producing the same, circuit board, and electronic equipment | |
| JP2006060128A (en) | Semiconductor device | |
| EP1156525A4 (en) | MULTILAYER PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE | |
| EP1571706B1 (en) | Electronic device | |
| JP2008288553A (en) | Method for manufacturing label-type flexible circuit substrate for mounting integrated circuit and its structure | |
| WO2008042657A2 (en) | Methods of formimg a single layer substrate for high capacity memory cards | |
| JPH0656873B2 (en) | Method and apparatus for modifying the function of an integrated circuit module | |
| JP3886307B2 (en) | Flexible wiring board package and manufacturing method thereof | |
| JPH0394460A (en) | Semiconductor device and manufacture thereof | |
| JP4835892B2 (en) | Method for forming small double-sided circuit | |
| JPH11175676A (en) | Non-contact IC card | |
| JP3879803B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| US6521478B2 (en) | Method for manufacturing a low-profile semiconductor device | |
| CN111564373A (en) | Manufacturing method of substrate with antenna, packaged antenna structure and electronic device | |
| JP2541494B2 (en) | Semiconductor device | |
| CN216288417U (en) | Semiconductor packaging device | |
| KR0173931B1 (en) | Substrate for stack chip package having center bonding pad | |
| JPH08167676A (en) | Semiconductor device | |
| JP2005129838A (en) | Circuit board, electronic module, circuit board manufacturing method, and electronic module manufacturing method | |
| JP2001358182A (en) | Wiring board manufacturing method, semiconductor device and manufacturing method thereof, circuit board, and electronic equipment | |
| JPH06334280A (en) | Circuit substrate | |
| CN114530433A (en) | High-density multilayer flip chip stacking and packaging structure and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |