JP4840165B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4840165B2 JP4840165B2 JP2007017552A JP2007017552A JP4840165B2 JP 4840165 B2 JP4840165 B2 JP 4840165B2 JP 2007017552 A JP2007017552 A JP 2007017552A JP 2007017552 A JP2007017552 A JP 2007017552A JP 4840165 B2 JP4840165 B2 JP 4840165B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- hole
- radiating plate
- semiconductor device
- plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
さらに、請求項1に記載の発明は、第1の放熱板(3)と第2の放熱板(4)は、それぞれ、単一の導電性板材からなり、半導体素子(1、2)は第1の放熱板(3)と第2の放熱板(4)との間に複数個挟まれており、貫通穴(11)は、複数個の半導体素子(1、2)において隣り合う半導体素子(1、2)の間に位置するように設けられていることを特徴とする。
複数個の半導体素子(1、2)が存在する場合、隣り合う半導体素子(1、2)間ではボイドが発生しやすいが、当該半導体素子(1、2)間に貫通穴(11)を設ければ、この半導体素子(1、2)間にて樹脂中の空気を排出しやすくなる。
請求項1に記載の発明においては、例えば、請求項5に記載のように、複数個の半導体素子(1、2)は、第1の半導体素子(1)としての絶縁ゲート型バイポーラトランジスタと、第2の半導体素子(2)としてのフライホイールダイオードとを有しており、
貫通穴(11)は、第1、第2の半導体素子(1、2)の間に位置するように設けられている構成を採用できる。
図1は、本発明の第1実施形態に係る半導体装置100の概略平面構成を示す図であり、図2は、図1中のA−A線に沿った概略断面図である。この半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
図4は、本発明の第2実施形態に係る半導体装置101の概略平面構成を示す図であり、図5は、図4中のB−B線に沿った概略断面図である。本実施形態は、上記第1実施形態に示した半導体装置において、貫通穴11の形状を変形したものであり、貫通穴11による効果は上記第1実施形態と同様に発揮される。
図6は、本発明の第3実施形態に係る半導体装置102の概略平面構成を示す図であり、図7は、図6中のC−C線に沿った概略断面図である。本実施形態も、上記第1実施形態に示した半導体装置において、貫通穴11の形状を変形したものである。
図8は、本発明の第4実施形態に係る半導体装置103の概略断面構成を示す図である。両放熱板3、4の両方に貫通穴11がある場合、上記実施形態のように互いの貫通穴11が同じ位置でなくてもよく、図8に示されるように、互いの貫通穴11が正対せずに異なる位置にあってもよい。
図9は、本発明の第5実施形態に係る半導体装置104の概略断面構成を示す図である。上記各実施形態では、貫通穴11は、両放熱板3、4の両方に設けられていたが、このように、両放熱板3、4のいずれか一方にのみ設けられていてもよい。
なお、貫通穴11の開口形状は、上記各図に示したような丸穴形状に限定されるものではなく、楕円形の穴形状、多角形の穴形状、細長のスリット形状など、空気抜き用として機能するものであれば、どのような形状であってもよい。また、片方の放熱板について貫通穴11を複数個設けてもよい。
3…第1の放熱板、3a…第1の放熱板の内面、3b…第1の放熱板の外面、
4…第2の放熱板、4a…第2の放熱板の内面、4b…第2の放熱板の外面、
7…モールド樹脂、11…貫通穴。
Claims (9)
- 互いの内面(3a、4a)にて対向する第1の放熱板(3)と第2の放熱板(4)との間に、半導体素子(1、2)を挟み込み、
これら両放熱板(3、4)および半導体素子(1、2)を包み込むようにモールド樹脂(7)で封止するとともに、前記両放熱板(3、4)における前記内面(3a、4a)とは反対側の外面(3b、4b)を前記モールド樹脂(7)から露出させてなる半導体装置において、
前記両放熱板(3、4)が対向している部位において前記両放熱板(3、4)の少なくとも一方の放熱板には、当該少なくとも一方の放熱板の前記内面(3a、4a)から前記外面(3b、4b)まで貫通する貫通穴(11)が設けられており、
前記第1の放熱板(3)と前記第2の放熱板(4)は、それぞれ、単一の導電性板材からなり、
前記半導体素子(1、2)は前記第1の放熱板(3)と前記第2の放熱板(4)との間に複数個挟まれており、
前記貫通穴(11)は、これら複数個の半導体素子(1、2)において隣り合う半導体素子(1、2)の間に位置するように設けられていることを特徴とする半導体装置。 - 前記貫通穴(11)は、前記両放熱板(3、4)のいずれか一方の放熱板にのみ設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記貫通穴(11)は、前記両放熱板(3、4)の両方の放熱板に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の放熱板(3)に設けられた前記貫通穴(11)と、前記第2の放熱板(4)に設けられた前記貫通穴(11)とは、同じ位置にあることを特徴とする請求項3に記載の半導体装置。
- 前記複数個の半導体素子(1、2)は、第1の半導体素子(1)としての絶縁ゲート型バイポーラトランジスタと、第2の半導体素子(2)としてのフライホイールダイオードとを有しており、
前記貫通穴(11)は、前記第1、第2の半導体素子(1、2)の間に位置するように設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - 前記貫通穴(11)は、当該貫通穴(11)が設けられている前記放熱板(3、4)の前記内面(3a、4a)から前記外面(3b、4b)に向かって拡がるテーパ形状をなすものであることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 前記貫通穴(11)は、当該貫通穴(11)が設けられている前記放熱板(3、4)の前記内面(3a、4a)と前記外面(3b、4b)との間に位置する中間部が絞られた鼓形状をなすものであることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 互いの内面(3a、4a)にて対向する第1の放熱板(3)と第2の放熱板(4)との間に、半導体素子(1、2)を挟み込み、
これら両放熱板(3、4)および半導体素子(1、2)を包み込むようにモールド樹脂(7)で封止するとともに、前記両放熱板(3、4)における前記内面(3a、4a)とは反対側の外面(3b、4b)を前記モールド樹脂(7)から露出させてなる半導体装置において、
前記両放熱板(3、4)が対向している部位において前記両放熱板(3、4)の少なくとも一方の放熱板には、当該少なくとも一方の放熱板の前記内面(3a、4a)から前記外面(3b、4b)まで貫通する貫通穴(11)が設けられており、
前記貫通穴(11)は、当該貫通穴(11)が設けられている前記放熱板(3、4)の前記内面(3a、4a)から前記外面(3b、4b)に向かって拡がるテーパ形状をなすものであることを特徴とする半導体装置。 - 互いの内面(3a、4a)にて対向する第1の放熱板(3)と第2の放熱板(4)との間に、半導体素子(1、2)を挟み込み、
これら両放熱板(3、4)および半導体素子(1、2)を包み込むようにモールド樹脂(7)で封止するとともに、前記両放熱板(3、4)における前記内面(3a、4a)とは反対側の外面(3b、4b)を前記モールド樹脂(7)から露出させてなる半導体装置において、
前記両放熱板(3、4)が対向している部位において前記両放熱板(3、4)の少なくとも一方の放熱板には、当該少なくとも一方の放熱板の前記内面(3a、4a)から前記外面(3b、4b)まで貫通する貫通穴(11)が設けられており、
前記貫通穴(11)は、当該貫通穴(11)が設けられている前記放熱板(3、4)の前記内面(3a、4a)と前記外面(3b、4b)との間に位置する中間部が絞られた鼓形状をなすものであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007017552A JP4840165B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007017552A JP4840165B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008186890A JP2008186890A (ja) | 2008-08-14 |
| JP4840165B2 true JP4840165B2 (ja) | 2011-12-21 |
Family
ID=39729741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007017552A Expired - Fee Related JP4840165B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4840165B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5267021B2 (ja) * | 2008-09-30 | 2013-08-21 | 株式会社デンソー | 半導体装置およびそれを用いたインバータ回路 |
| JP2010109000A (ja) * | 2008-10-28 | 2010-05-13 | Denso Corp | 半導体パッケージ |
| JP5488196B2 (ja) * | 2010-05-20 | 2014-05-14 | トヨタ自動車株式会社 | 半導体装置 |
| JP5700092B2 (ja) * | 2013-09-06 | 2015-04-15 | トヨタ自動車株式会社 | 半導体装置 |
| JP6083399B2 (ja) * | 2014-02-25 | 2017-02-22 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP5971270B2 (ja) * | 2014-02-27 | 2016-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法および製造装置 |
| JP6354674B2 (ja) * | 2015-06-18 | 2018-07-11 | 株式会社デンソー | 半導体装置 |
| JP6639320B2 (ja) * | 2016-04-27 | 2020-02-05 | マレリ株式会社 | 半導体装置 |
| JP6624011B2 (ja) * | 2016-11-03 | 2019-12-25 | 株式会社デンソー | 半導体装置 |
| WO2019037867A1 (en) | 2017-08-25 | 2019-02-28 | Huawei Technologies Co., Ltd. | SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THE SAME |
| JP2019212801A (ja) * | 2018-06-06 | 2019-12-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4192396B2 (ja) * | 2000-04-19 | 2008-12-10 | 株式会社デンソー | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
| JP2003204036A (ja) * | 2002-01-10 | 2003-07-18 | Toyota Motor Corp | 複合半導体デバイス用電極板 |
| JP4210908B2 (ja) * | 2003-02-19 | 2009-01-21 | 株式会社デンソー | 半導体モジュール |
| JP4468115B2 (ja) * | 2004-08-30 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2006120970A (ja) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | 半導体モジュールとその製造方法 |
-
2007
- 2007-01-29 JP JP2007017552A patent/JP4840165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008186890A (ja) | 2008-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4840165B2 (ja) | 半導体装置 | |
| US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
| JP4702196B2 (ja) | 半導体装置 | |
| US20080224282A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4302607B2 (ja) | 半導体装置 | |
| JP4254527B2 (ja) | 半導体装置 | |
| US20120112332A1 (en) | Resin-sealed semiconductor device and method for fabricating the same | |
| US8203848B2 (en) | Circuit device and method of manufacturing the same | |
| JP4935765B2 (ja) | 半導体装置の製造方法 | |
| WO2012137439A1 (ja) | 封止型半導体装置及びその製造方法 | |
| JP2021019065A (ja) | 半導体装置 | |
| US9305829B2 (en) | Semiconductor package with an indented portion and manufacturing method thereof | |
| JP2005167075A (ja) | 半導体装置 | |
| JP5341339B2 (ja) | 回路装置 | |
| JP4893303B2 (ja) | 半導体装置 | |
| JP5056105B2 (ja) | 半導体装置およびその製造方法 | |
| JP4356494B2 (ja) | 半導体装置 | |
| JP2005116963A (ja) | 半導体装置 | |
| JP2010103231A (ja) | 電子装置 | |
| JP2005116875A (ja) | 半導体装置 | |
| JP4258391B2 (ja) | 半導体装置 | |
| JP4293232B2 (ja) | 半導体装置の製造方法 | |
| JP4055700B2 (ja) | 半導体装置 | |
| JP2008041755A (ja) | 絶縁型大電力用半導体装置の製造方法 | |
| US20250096068A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4840165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |