Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4840591B2 - Composite semiconductor device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4840591B2 - Composite semiconductor device and manufacturing method thereof - Google Patents

Composite semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4840591B2
JP4840591B2 JP2006324428A JP2006324428A JP4840591B2 JP 4840591 B2 JP4840591 B2 JP 4840591B2 JP 2006324428 A JP2006324428 A JP 2006324428A JP 2006324428 A JP2006324428 A JP 2006324428A JP 4840591 B2 JP4840591 B2 JP 4840591B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
metal plate
composite
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006324428A
Other languages
Japanese (ja)
Other versions
JP2007273944A (en
Inventor
良隆 奥川
謙介 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2006324428A priority Critical patent/JP4840591B2/en
Publication of JP2007273944A publication Critical patent/JP2007273944A/en
Application granted granted Critical
Publication of JP4840591B2 publication Critical patent/JP4840591B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、複数個の半導体装置を積み重ねて得られる複合型半導体装置およびその製造方法に関するものである。   The present invention relates to a composite semiconductor device obtained by stacking a plurality of semiconductor devices and a manufacturing method thereof.

電子機器の高機能化と高密度実装化に伴い、複数の半導体チップをまとめてひとつのパッケージにした半導体装置(システムインパッケージ:SiP)が実施されている。SiPでは異なる機能を持つ既存の半導体素子を組み合わせることによって高機能を実現しながら小型の半導体装置に収めることが出来る。通常SiPとして新たな半導体装置を設計して組み立てる方法が行われているが、新たな半導体装置を設計するとコストアップになるため、近年、既存の半導体装置を積層してひとつの半導体装置として構成するパッケージオンパッケージ(PoP)型半導体装置が提案されている(例えば、特許文献1参照)。   2. Description of the Related Art Along with higher functionality and higher density mounting of electronic devices, semiconductor devices (system in package: SiP) in which a plurality of semiconductor chips are combined into one package are being implemented. SiP can be housed in a small semiconductor device while realizing high functionality by combining existing semiconductor elements having different functions. Usually, a method of designing and assembling a new semiconductor device as SiP is performed. However, since designing a new semiconductor device increases the cost, in recent years, existing semiconductor devices are stacked to form a single semiconductor device. A package on package (PoP) type semiconductor device has been proposed (see, for example, Patent Document 1).

このような半導体装置では、予め第1の半導体装置に第2の半導体装置を搭載するための接続端子を設けておき、ここに第2の半導体装置の外部接続端子を接続することによって、第1および第2の半導体装置を電気的に接続している。   In such a semiconductor device, a connection terminal for mounting the second semiconductor device on the first semiconductor device is provided in advance, and the first terminal is connected to the external connection terminal of the second semiconductor device. The second semiconductor device is electrically connected.

しかしながら、SiPに用いられるような高機能を有する半導体素子を収めた既存の半導体装置の多くは外部接続端子が半田ボールからなるため、第1および第2の半導体装置の接続を確実に行うためには、第1および第2の半導体装置間の間隙が半田ボール径以下でなければならない。特に外部接続端子のピン数が多く狭ピッチの外部端子をもつ半導体装置では小径の半田ボールが使われているために、厚みのある第1の半導体装置の上にこのような狭ピッチの第2の半導体装置を実装することが出来なかった。さらに、通常第1の半導体装置の中央付近には半導体素子が搭載されているためこの領域に上下の接続用端子を形成することが出来ないので、第1の半導体装置よりも外形サイズが小さい第2の半導体装置を接続する場合では、中間に配線基板を入れる等して、第2の半導体装置の外形サイズを第1の半導体装置の接続電極部分まで延長しなければ、搭載することが出来なかった。   However, many of the existing semiconductor devices containing high-performance semiconductor elements used for SiP have external connection terminals made of solder balls, so that the first and second semiconductor devices can be reliably connected. The gap between the first and second semiconductor devices must be less than the solder ball diameter. In particular, since a small-diameter solder ball is used in a semiconductor device having a large number of external connection terminals and a narrow-pitch external terminal, a second semiconductor device having such a narrow pitch is formed on the thick first semiconductor device. The semiconductor device could not be mounted. Further, since a semiconductor element is usually mounted in the vicinity of the center of the first semiconductor device, upper and lower connection terminals cannot be formed in this region. Therefore, the outer size of the first semiconductor device is smaller than that of the first semiconductor device. In the case of connecting the two semiconductor devices, the wiring board cannot be mounted unless the external size of the second semiconductor device is extended to the connection electrode portion of the first semiconductor device by inserting a wiring board in the middle. It was.

また、SiPに用いられる高機能な半導体素子は、動作速度の速いものが用いられることが多く、動作時の消費電力が大きいために発熱が大きいが、SiPの第1の半導体装置として用いた場合は、半導体素子搭載部の真上に第2の半導体装置が搭載されているために上方向に放熱することができず、使用できる半導体素子の消費電力に制限があった。
さらに、このような高機能な半導体素子では、動作時に半導体素子からスイッチングノイズと呼ばれる雑音信号が発生し、これによって信号品質が低下したり、周辺に配置されているほかの半導体装置の誤動作を引き起こしたりすることが知られている。PoPのように第1の半導体装置と第2の半導体装置が密着して積層された構造では、各々の半導体素子から発生するスイッチングノイズに起因する電磁ノイズによってお互いに誤動作を引き起こす可能性が高くなる。
特開平10−135267号公報
In addition, high-functional semiconductor elements used for SiP are often used at high operating speeds, and generate large amounts of heat due to high power consumption during operation, but when used as the first semiconductor device of SiP. Since the second semiconductor device is mounted directly above the semiconductor element mounting portion, heat cannot be radiated upward, and the power consumption of the usable semiconductor elements is limited.
Furthermore, in such a high-performance semiconductor element, a noise signal called switching noise is generated from the semiconductor element during operation, thereby reducing signal quality or causing malfunction of other semiconductor devices disposed in the periphery. It is known that In a structure in which the first semiconductor device and the second semiconductor device are stacked in close contact as in PoP, there is a high possibility of causing malfunctions due to electromagnetic noise caused by switching noise generated from each semiconductor element. .
Japanese Patent Laid-Open No. 10-135267

本発明は、上記のような問題点に鑑み、上に積み重ねる第2の半導体装置と下側にある第1の半導体装置の間隙を広く取りながら、確実に電気接続を得ることが出来、上側に小さな第2の半導体装置を搭載することも可能な半導体装置、およびその製造方法を提供す
ることを目的とする。
さらに本発明は、第1と第2の半導体装置の間に、金属板を載置することによって、第1の半導体素子が発生する熱を外部に逃がすことができ、また、この金属板を電気的に接地することによって互いの半導体素子が発生する電磁ノイズを遮蔽して、誤動作を防ぐことができる半導体装置、およびその製造方法を提供することを目的とする。
In view of the above-described problems, the present invention can reliably obtain electrical connection while widening the gap between the second semiconductor device stacked above and the first semiconductor device on the lower side. It is an object of the present invention to provide a semiconductor device on which a small second semiconductor device can be mounted, and a manufacturing method thereof.
Furthermore, according to the present invention, by placing a metal plate between the first and second semiconductor devices, the heat generated by the first semiconductor element can be released to the outside, and the metal plate can be electrically connected. An object of the present invention is to provide a semiconductor device capable of shielding electromagnetic noise generated by each semiconductor element by grounding and preventing malfunction, and a method for manufacturing the same.

このような目的は、下記[1]〜[17]に記載に本発明の構成により達成される。
[1]第1の半導体装置と第2の半導体装置とを含む複数個の半導体装置を積み重ねて構成されている複合型半導体装置であって、第1の半導体装置の外部接続端子と第2の半導体装置の外部接続端子とがリードフレームにより接続されてなり、前記リードフレームの中央部に、第1の半導体装置の上面を覆うように金属板が載置されていることを特徴とする複合型半導体装置である。
]前記リードフレームの中央部に、第1の半導体装置の上面を覆うように載置された金属板が、金属板と一体に成形された1以上のリードによって第1の半導体装置の外部接続端子と接続固定されていることを特徴とする上記[]記載の複合型半導体装置である。
]前記金属板と一体に成形されたリードと接続された第1の半導体装置の外部接続端子が、サーマルビアであることを特徴とする上記[]または[]に記載の複合型半導体装置である。
Such an object is achieved by the configuration of the present invention described in the following [1] to [17].
[1] A composite semiconductor device configured by stacking a plurality of semiconductor devices including a first semiconductor device and a second semiconductor device, the external connection terminal of the first semiconductor device and the second semiconductor device and external connection terminals of the semiconductor device is connected by a lead frame, in a central portion of the lead frame, the composite metal plate so as to cover the upper surface of the first semiconductor device is characterized that you have placed It is a semiconductor device.
[ 2 ] A metal plate placed at the center of the lead frame so as to cover the upper surface of the first semiconductor device is external to the first semiconductor device by one or more leads formed integrally with the metal plate. The composite semiconductor device according to the above [ 1 ], which is connected and fixed to a connection terminal.
[ 3 ] The composite type according to [ 1 ] or [ 2 ], wherein the external connection terminal of the first semiconductor device connected to the lead formed integrally with the metal plate is a thermal via. It is a semiconductor device.

]前記第1の半導体装置の上面を覆うように載置された金属板が電気的に接地されていることを特徴とする上記[]〜[]のいずれか1項に記載の複合型半導体装置である。
]前記第1の半導体装置の上面を覆うように載置された金属板上にばらけ防止テープでリードが固定されていることを特徴とする上記[]〜[]のいずれか1項に記載の複合型半導体装置である。
]前記第1の半導体装置の上面を覆うように載置された金属板とリードが、ばらけ防止テープによって同一平面に固定されていることを特徴とする上記[]〜[]のいずれか1項に記載の複合型半導体装置である。
]前記第2の半導体装置の外部接続端子にサーマルビアが形成されていることを特徴とする上記[1]〜[]のいずれか1項に記載の複合型半導体装置である。
]前記第1の半導体装置または金属板のいずれか一方と、前記第2の半導体装置との間隔が1μm〜4mmであることを特徴とする上記[1]〜[]のいずれか1項に記載の複合型半導体装置である。
]前記第1の半導体装置がBGA型の半導体装置であることを特徴とする上記[1]〜[]のいずれか1項に記載の複合型半導体装置である。
10]前記第1の半導体装置および第2の半導体装置のいずれか一方または両方が、配線基板上に複数の半導体装置および個別受動部品を搭載したものであることを特徴とする上記[1]〜[]のいずれか1項に記載の複合型半導体装置である。
[ 4 ] The metal plate placed so as to cover the upper surface of the first semiconductor device is electrically grounded, [ 1 ] to [ 3 ], wherein the metal plate is electrically grounded This is a composite semiconductor device.
[ 5 ] Any one of the above [ 1 ] to [ 4 ], wherein a lead is fixed with a splash prevention tape on a metal plate placed so as to cover the upper surface of the first semiconductor device. 2. A composite semiconductor device according to item 1.
[ 6 ] The above [ 1 ] to [ 4 ], wherein the metal plate and the lead placed so as to cover the upper surface of the first semiconductor device are fixed on the same plane by a scattering prevention tape. A composite semiconductor device according to any one of the above.
[ 7 ] The composite semiconductor device according to any one of [1] to [ 6 ], wherein a thermal via is formed in an external connection terminal of the second semiconductor device.
[ 8 ] Any one of the above [1] to [ 7 ], wherein an interval between any one of the first semiconductor device and the metal plate and the second semiconductor device is 1 μm to 4 mm. The composite semiconductor device according to the item.
[ 9 ] The composite semiconductor device according to any one of [1] to [ 8 ], wherein the first semiconductor device is a BGA type semiconductor device.
[ 10 ] The above [ 1 ], wherein either one or both of the first semiconductor device and the second semiconductor device has a plurality of semiconductor devices and individual passive components mounted on a wiring board. It is a composite type semiconductor device given in any 1 paragraph of-[ 8 ].

11(A)金属板を、該金属板と一体に成形して周辺から伸ばした1以上のリードによって、第1の半導体装置の上面を覆うように、かつ、リードフレームの中央部に位置するように、第1の半導体装置上に固定する工程と、
(B)立体形状に成形したリードフレームを第1の半導体装置の外部接続端子と反対の面に形成された接続端子に接続する工程と、
(C)前記リードフレームの逆端部に第2の半導体装置の外部接続端子を接続する工程と、
を含んでなることを特徴とする[1]に記載の複合型半導体装置の製造方法。
[12](A)リードフレームの中央部に金属板が位置するように金属板とリードフレームとを一体化する工程と、
金属板が第1の半導体装置の上面を覆うように載置し、立体形状に成形したリードフレームを第1の半導体装置の外部接続端子と反対の面に形成された接続端子に接続する工程と、
)前記リードフレームの逆端部に第2の半導体装置の外部接続端子を接続する工程と、
を含んでなることを特徴とする[1]に記載の複合型半導体装置の製造方法。
[13]前記リードフレームが、ばらけ防止テープによって金属板上にリードを固定することにより立体形状に成形されたリードフレームであることを特徴とする上記[12]に記載の複合型半導体装置の製造方法である。
[14]前記リードフレームが、前記ばらけ防止テープによってリードを金属板と同一平面に固定することにより立体形状に成形されたリードフレームであることを特徴とする上記[12]に記載の複合型半導体装置の製造方法である。
[ 11 ] (A) A metal plate is formed integrally with the metal plate and is positioned at the center of the lead frame so as to cover the upper surface of the first semiconductor device with one or more leads extended from the periphery. Fixing on the first semiconductor device, and
(B) connecting the lead frame formed into a three-dimensional shape to a connection terminal formed on a surface opposite to the external connection terminal of the first semiconductor device;
(C) connecting an external connection terminal of a second semiconductor device to the opposite end of the lead frame;
The method of manufacturing a composite semiconductor device according to [1], comprising:
[12] (A) a step of integrating the metal plate and the lead frame so that the metal plate is positioned at the center of the lead frame;
( B ) The metal plate is placed so as to cover the upper surface of the first semiconductor device, and the lead frame formed into a three-dimensional shape is connected to the connection terminal formed on the surface opposite to the external connection terminal of the first semiconductor device. And a process of
( C ) connecting an external connection terminal of the second semiconductor device to the opposite end of the lead frame;
The method of manufacturing a composite semiconductor device according to [1], comprising:
[13] The composite semiconductor device as described in [12] above, wherein the lead frame is a lead frame formed into a three-dimensional shape by fixing the lead on a metal plate with an anti-scatter tape. It is a manufacturing method.
[14] The lead frame, the composite according to the above [12], wherein the by the loose prevention tape is lead frame formed into three-dimensional shape by fixing the lead to the metal plate and flush A method for manufacturing a semiconductor device.

[15]前記リードフレームが、直線状に整列した形状である上記[11]〜[14]のいずれか1項に記載の複合型半導体装置の製造方法である。
[16]前記リードフレームが、四角状に整列した形状である上記[11]〜[14]のいずれか1項に記載の複合型半導体装置の製造方法である。
[17]前記ばらけ防止テープがポリイミドフィルムに接着剤を塗布した構造である、上記[13]〜[16]のいずれか1項に記載の複合型半導体装置の製造方法である。
[15] The method for manufacturing a composite semiconductor device according to any one of [ 11 ] to [14], wherein the lead frame has a linearly aligned shape.
[16] The method for manufacturing a composite semiconductor device according to any one of [ 11 ] to [14], wherein the lead frame has a shape aligned in a square shape.
[17] The method for manufacturing a composite semiconductor device according to any one of [13] to [16], wherein the anti-separation tape has a structure in which an adhesive is applied to a polyimide film.

以下、本発明に係るリードフレームを使用した複合型半導体装置および複合型半導体装置の製造方法について説明する。なお、以下の説明は本発明に係る複合型半導体装置の例示であって、本発明を限定するものではない。   Hereinafter, a composite semiconductor device using the lead frame according to the present invention and a method for manufacturing the composite semiconductor device will be described. The following description is an example of the composite semiconductor device according to the present invention and does not limit the present invention.

リードフレームを第1の半導体装置の接続端子に接続する方法は、半田による接続が好適に用いられる。第1の半導体装置の接続端子に半田ペーストを印刷やディスペンスによって塗布し、リードフレームを位置合わせしてマウントする。次いでリフロー装置に通すことによってリードフレームを半田接続する。リードフレームの表面は半田やスズによるめっきが施されていても良い。   As a method of connecting the lead frame to the connection terminal of the first semiconductor device, connection by solder is preferably used. Solder paste is applied to the connection terminals of the first semiconductor device by printing or dispensing, and the lead frame is aligned and mounted. Next, the lead frame is soldered by passing through a reflow device. The surface of the lead frame may be plated with solder or tin.

本発明で使用するリードフレームは、リードが一列に直線状に形成されていてもよく、半導体装置の接続端子が4辺に形成されている場合は、4辺に配置されたリードが四角状につながった形状でも良い。また、反対側のリード先端は、通常直線状に配列されているが、接続相手側の外部端子位置に合わせて千鳥配列や複数列の格子状に配列されていても良い。   In the lead frame used in the present invention, the leads may be formed in a straight line, and when the connection terminals of the semiconductor device are formed on four sides, the leads arranged on the four sides are square. A connected shape may be used. The lead tips on the opposite side are usually arranged in a straight line, but may be arranged in a staggered arrangement or a plurality of rows of lattices in accordance with the position of the external terminal on the connection partner side.

リードフレームの第2の半導体装置を搭載する側のリードを長く伸ばすことによって、第1の半導体装置の半導体素子搭載部の上部に、第1の半導体装置の外形よりも小さな第2の半導体装置を搭載することが可能である。   By extending the lead on the side of the lead frame on which the second semiconductor device is mounted, a second semiconductor device smaller than the outer shape of the first semiconductor device is formed above the semiconductor element mounting portion of the first semiconductor device. It can be installed.

積層してPoP型半導体装置を形成する第1の半導体装置は、基板等への搭載面と反対側の面の表面に第2の半導体装置と電気的に接続するための接続端子を有しているものが使用される。基板等への搭載面には外部接続端子が形成されており、SiPに使用する半導体装置では通常半田ボールによる接続端子を有するボールグリッドアレイ(BGA)型のものが使用される。
BGA型の半導体装置は、半導体素子の電極と外部接続端子を電気的につなぐセラミックや樹脂製の配線基板上に半導体素子をマウントした構造を有しており、第2の半導体装置との接続端子はこれらの配線基板の外部接続端子と反対面上に形成されている。(図1)
A first semiconductor device which is stacked to form a PoP type semiconductor device has a connection terminal for electrically connecting to the second semiconductor device on the surface opposite to the mounting surface on the substrate or the like. What is used is used. External connection terminals are formed on a mounting surface on a substrate or the like, and a semiconductor device used for SiP usually uses a ball grid array (BGA) type having connection terminals by solder balls.
The BGA type semiconductor device has a structure in which a semiconductor element is mounted on a ceramic or resin wiring board that electrically connects an electrode of the semiconductor element and an external connection terminal, and a connection terminal to the second semiconductor device. Are formed on the surface opposite to the external connection terminals of these wiring boards. (Figure 1)

第2の半導体装置にはさまざまなタイプの外部接続端子を持つものを使用できる。BGA型の他、Thin Small Out-line Package(TSOP)やSmall Out-line J-lead Package(SOJ)などリードフレームタイプの半導体装置も使用できる。   As the second semiconductor device, devices having various types of external connection terminals can be used. In addition to the BGA type, lead frame type semiconductor devices such as Thin Small Out-line Package (TSOP) and Small Out-line J-lead Package (SOJ) can also be used.

さらに第1および\または第2の半導体装置は、別の配線基板上に予めマウントされたものを使用してもよい。この場合、別の配線基板には、第1および\または第2の半導体装置と電気的に接続するための接続端子が形成されている。また、この配線基板には、第1および\または第2の半導体装置のみならず、複数の半導体装置を搭載することが可能である。さらに、半導体素子以外の抵抗やコンデンサーなどの個別の受動部品も搭載する
ことができる。これらの複数の半導体素子や個別の受動部品は、第1および\または第2の半導体装置との接続端子形成部分以外の配線基板両面に搭載することが可能である。(図2)
また前記第1の半導体装置と前記第2の半導体装置との間に1μm〜4mmの間隔を形成してもよい。さらに第1の半導体装置と第2の半導体装置との間隔を10μm〜1mmにするのが好ましい。上記範囲とすることにより、半導体装置の放熱性が向上するため好ましい。
また、第1の半導体装置および第2の半導体装置における接続端子の一部をサーマルビアとすることによって、放熱効果をより高めることができる。
Further, the first and / or second semiconductor device may be pre-mounted on another wiring board. In this case, a connection terminal for electrically connecting to the first and / or second semiconductor device is formed on another wiring board. In addition to the first and / or second semiconductor devices, a plurality of semiconductor devices can be mounted on the wiring board. Furthermore, individual passive components such as resistors and capacitors other than semiconductor elements can be mounted. The plurality of semiconductor elements and the individual passive components can be mounted on both sides of the wiring board other than the connection terminal forming portion with the first and / or second semiconductor devices. (Figure 2)
An interval of 1 μm to 4 mm may be formed between the first semiconductor device and the second semiconductor device. Further, the distance between the first semiconductor device and the second semiconductor device is preferably 10 μm to 1 mm. The above range is preferable because the heat dissipation of the semiconductor device is improved.
Further, by using a part of the connection terminal in the first semiconductor device and the second semiconductor device as a thermal via, the heat dissipation effect can be further enhanced.

次に、ばらけ防止テープでリードが固定されているリードフレームを使用した複合型半導体装置および複合型半導体装置の製造方法について説明する。なお、以下の説明は本発明に係る複合型半導体装置の例示であって、本発明を限定するものではない。
あらかじめ接続端子のピッチで作製したリードフレームに、リードばらけ防止テープを貼り付けた、ばらけ防止テープ付きリードフレームを準備し、第1の半導体装置の接続端子にマウントし、リフロー半田接続する。このようにして得られた接続用リード付き第1の半導体装置の接続用リードに、第2の半導体装置の半田ボールを位置合わせしてマウントし、リフロー半田接続する。
Next, a description will be given of a composite semiconductor device using a lead frame in which leads are fixed by a loosening prevention tape and a method for manufacturing the composite semiconductor device. The following description is an example of the composite semiconductor device according to the present invention and does not limit the present invention.
A lead frame with a lead-proof tape is prepared by attaching a lead-proof tape to a lead frame prepared in advance at a pitch of the connection terminals, mounted on the connection terminal of the first semiconductor device, and reflow soldered. The solder balls of the second semiconductor device are aligned and mounted on the connection leads of the first semiconductor device with the connection leads obtained in this way, and reflow solder connection is made.

本発明で使用するリードフレームは、あらかじめ接続端子のピッチで配列した形状のものを使用する。このようなリードフレームは一般にエッチングやプレス打ち抜きによって作製され、本発明の目的にはどちらの方法で作製したものも使用できる。狭ピッチのものはエッチングで作製されることが多い。
リードフレームの材質は、鉄、ニッケル、42合金などの合金、銅、銅合金などを用いることができる。リードフレームは、半導体装置へのマウント前に、必要とされる立体形状に成形する。立体形状に成形するには金型によるプレス成形が用いられる。
The lead frame used in the present invention has a shape arranged in advance with the pitch of the connection terminals. Such lead frames are generally produced by etching or press punching, and those produced by either method can be used for the purpose of the present invention. Narrow pitch ones are often produced by etching.
As the material of the lead frame, iron, nickel, an alloy such as 42 alloy, copper, copper alloy, or the like can be used. The lead frame is formed into a required three-dimensional shape before mounting on the semiconductor device. In order to form a three-dimensional shape, press molding using a mold is used.

リードフレームは、半導体装置に接続する前に、フレームの枠から切断して用いられるが、このとき各々のリードがばらばらになるのを防止するためにリードの一部にばらけ防止テープを貼って複数のリードがばらばらにならないように固定する。ばらけ防止テープの貼り付けは、リードを立体形状に成形する前でも後でも可能であるが、成形前であればフレームが平坦であるので貼り付けしやすい。
ばらけ防止テープをリードフレームに貼り付ける位置は、リードフレーム上のリードフレームと接続端子との半田接続を阻害しない領域であればどこでもよく、リード長手方向の中央付近や、接続端子付近、接続端子の半田接続面の反対面などに貼ることができる。
The lead frame is used by cutting it from the frame before connecting to the semiconductor device. At this time, in order to prevent each lead from being separated, a piece of lead prevention tape is attached to the part of the lead. Secure the leads so that they do not fall apart. The anti-separation tape can be applied before or after forming the leads into a three-dimensional shape, but if the leads are not formed, the frame is flat and easy to apply.
The position where the anti-separation tape is affixed to the lead frame may be anywhere as long as it does not hinder the solder connection between the lead frame and the connection terminal on the lead frame, near the center in the longitudinal direction of the lead, near the connection terminal, and the connection terminal. It can be attached to the opposite side of the solder connection surface.

ばらけ防止テープには、片面に接着剤が塗布されたフィルムが使用される。フィルムは、ポリエステル、ポリプロピレン、ポリイミド、ポリフェニレンエーテル、ポリエーテルサルフォン、液晶ポリマーなどが使用できるが、耐熱性と寸法安定性に優れるポリイミドが好適である。接着剤は、アクリル系やエポキシ系などの硬化系接着剤でも、ホットメルトなど熱可塑性接着剤でも使用できる。   A film having an adhesive coated on one side is used for the anti-scatter tape. As the film, polyester, polypropylene, polyimide, polyphenylene ether, polyether sulfone, liquid crystal polymer, or the like can be used, and polyimide having excellent heat resistance and dimensional stability is preferable. The adhesive may be a curable adhesive such as acrylic or epoxy, or a thermoplastic adhesive such as hot melt.

ばらけ防止テープ付きリードフレームを第1の半導体装置の接続端子に接続する方法は、半田による接続が好適に用いられる。第1の半導体装置の接続端子に半田ペーストを印刷やディスペンスによって塗布し、リードフレームを位置合わせしてマウントする。次いでリフロー装置に通すことによってリードフレームを半田接続する。リードフレームの表面は半田やスズによるめっきが施されていても良い。   As a method of connecting the lead frame with the anti-raveling tape to the connection terminal of the first semiconductor device, connection by solder is preferably used. Solder paste is applied to the connection terminals of the first semiconductor device by printing or dispensing, and the lead frame is aligned and mounted. Next, the lead frame is soldered by passing through a reflow device. The surface of the lead frame may be plated with solder or tin.

本発明で使用するばらけ防止テープ付きリードフレームは、リードが一列に直線状に形成されていてもよく(図3)、半導体装置の接続端子が4辺に形成されている場合は、4
辺に配置されたリードが四角状のばらけ防止テープで固定された形状でも良い(図4)。また、リード先端は、通常直線状に配列されているが、接続相手側の端子位置に合わせて千鳥配列や複数列の格子状に配列されていても良い。
In the lead frame with the anti-separation tape used in the present invention, the leads may be formed in a straight line (FIG. 3), and when the connection terminals of the semiconductor device are formed on four sides,
The lead arranged on the side may be fixed with a square-shaped anti-scattering tape (FIG. 4). The lead tips are usually arranged in a straight line, but they may be arranged in a staggered arrangement or a plurality of rows of lattices in accordance with the terminal positions on the connection partner side.

リードフレームの第2の半導体装置を搭載する側のリードを長く伸ばすことによって、第1の半導体装置の半導体素子搭載部の上部に、第1の半導体装置の外形よりも小さな第2の半導体装置を搭載することが可能である(図5)。
本発明で第1の半導体装置の上面を覆うように載置する金属板は、第1の半導体装置の半導体素子搭載部分をできるだけ大きく覆うことが好ましい。
本発明で第1の半導体装置の上面を覆うように載置する金属板の材質は、放熱の効果を有する金属であればよく、熱伝導率の高い金属が好ましい。鉄、ニッケル、42アロイ、銅や銅合金などを用いることができる。熱伝導率の高さと入手の容易さから銅や銅合金が好適である。
By extending the lead on the side of the lead frame on which the second semiconductor device is mounted, a second semiconductor device smaller than the outer shape of the first semiconductor device is formed above the semiconductor element mounting portion of the first semiconductor device. It can be mounted (FIG. 5).
In the present invention, the metal plate placed so as to cover the upper surface of the first semiconductor device preferably covers as much of the semiconductor element mounting portion of the first semiconductor device as possible.
In the present invention, the material of the metal plate placed so as to cover the upper surface of the first semiconductor device may be a metal having a heat dissipation effect, and a metal having high thermal conductivity is preferable. Iron, nickel, 42 alloy, copper, copper alloy, or the like can be used. Copper and copper alloys are preferred because of their high thermal conductivity and availability.

第1の半導体装置から発生する熱を効率的に放熱するためには、金属板は第2の半導体装置の外形よりも外側にまで伸びているほうがよいが、省スペースの観点から、第2の半導体装置の外形よりも大きく金属板を出すことは好ましくなく、小さいサイズで有効に放熱する方法として、サーマルビアを利用する事が好ましい。
サーマルビアは基板を貫通して基板の表裏を電気的に導通したスルーホールの内部に、金属や金属ペーストを充填して基板厚み方向への熱伝導率を向上させたものである。
In order to efficiently dissipate the heat generated from the first semiconductor device, the metal plate is preferably extended to the outside of the outer shape of the second semiconductor device. It is not preferable to project the metal plate larger than the outer shape of the semiconductor device, and it is preferable to use a thermal via as a method of effectively radiating heat with a small size.
The thermal via is formed by filling a through hole that penetrates the substrate and electrically connects the front and back of the substrate with metal or a metal paste to improve the thermal conductivity in the thickness direction of the substrate.

第1の半導体装置の接続端子の一部をサーマルビアとして外部接続端子と接続端子をつなぎ、金属板と一体に成形された1以上のリードをこのサーマルビアに接続することによって、第1の半導体装置が発生する熱を金属板を介してサーマルビアに伝えて、第1の半導体装置の外部接続端子を通して半導体装置の搭載基板へ逃がすことができる。(図5)
第1の半導体装置から発生する熱を効率的に金属板に伝えるために、金属板と第1の半導体装置の間隙に熱伝導性グリースを塗布することが好ましい。
A part of the connection terminal of the first semiconductor device is used as a thermal via, the external connection terminal and the connection terminal are connected, and one or more leads formed integrally with the metal plate are connected to the thermal via, whereby the first semiconductor The heat generated by the device can be transmitted to the thermal via via the metal plate and released to the mounting substrate of the semiconductor device through the external connection terminal of the first semiconductor device. (Fig. 5)
In order to efficiently transmit the heat generated from the first semiconductor device to the metal plate, it is preferable to apply a heat conductive grease to the gap between the metal plate and the first semiconductor device.

また、第1の半導体装置から発生する電磁波ノイズを有効に遮蔽するためには、金属板は電気的に接地されていることが好ましく、この目的のために、金属板の周辺からリードを伸ばして第1の半導体上に予め設けられた接地端子に接続する方法を用いることができる。   In order to effectively shield the electromagnetic wave noise generated from the first semiconductor device, the metal plate is preferably electrically grounded. For this purpose, the lead is extended from the periphery of the metal plate. A method of connecting to a ground terminal provided in advance on the first semiconductor can be used.

第1の半導体装置を覆う金属板は、第1と第2の半導体装置の外部接続端子を接続するリードフレームと一体に形成されていても、別体であっても良い。
別体である場合には、予め金属板だけを、金属板と一体に成形して周辺から伸ばした1
以上のリードによって第1の半導体装置上に固定した後、外部接続端子を接続するためのリードフレームを固定してもよく、金属板と端子接続用のリードフレームを予めばらけ防止テープで一体化してから第1の半導体装置に固定しても良い。
The metal plate covering the first semiconductor device may be formed integrally with the lead frame that connects the external connection terminals of the first and second semiconductor devices, or may be a separate body.
In the case of a separate body, only the metal plate was previously molded integrally with the metal plate and extended from the periphery.
After fixing on the first semiconductor device with the above leads, the lead frame for connecting the external connection terminals may be fixed, and the metal plate and the lead frame for terminal connection are integrated in advance with a non-breaking tape. After that, the first semiconductor device may be fixed.

金属板とリードフレームが、ばらけ防止テープで固定されている場合には、ばらけ防止テープは、金属板とリードフレーム先端が、同一平面になるようにリードフレーム先端の第2の半導体装置搭載面の逆面に貼る方法(図4)や、金属板上にばらけ防止テープを介してリードフレーム先端が並ぶように貼ることができる。(図6)   When the metal plate and the lead frame are fixed with the anti-separation tape, the anti-separation tape is mounted on the second semiconductor device at the end of the lead frame so that the end of the metal plate and the lead frame are flush It can be stuck so that the tip of the lead frame is lined up via a method of sticking to the opposite side of the surface (FIG. 4) or an anti-scattering tape on the metal plate. (Fig. 6)

積層してPoP型半導体装置を形成する第1の半導体装置は、基板等への搭載面と反対側の面の表面に第2の半導体装置と電気的に接続するための接続端子を有しているものが使用される。基板等への搭載面には外部接続端子が形成されており、SiPに使用する半導体装置では通常半田ボールによる接続端子を有するボールグリッドアレイ(BGA)型のものが使用される。   A first semiconductor device which is stacked to form a PoP type semiconductor device has a connection terminal for electrically connecting to the second semiconductor device on the surface opposite to the mounting surface on the substrate or the like. What is used is used. External connection terminals are formed on a mounting surface on a substrate or the like, and a semiconductor device used for SiP usually uses a ball grid array (BGA) type having connection terminals by solder balls.

BGA型の半導体装置は、半導体素子の電極と外部接続端子を電気的につなぐセラミックや樹脂製の配線基板上に半導体素子をマウントした構造を有しており、第2の半導体装置との接続端子はこれらの配線基板の外部接続端子と反対面上に形成されている(図5)

これら第1の半導体装置および第2の半導体装置における接続端子の一部をサーマルビアとすることによって、放熱効果を高めることができる。
The BGA type semiconductor device has a structure in which a semiconductor element is mounted on a ceramic or resin wiring board that electrically connects an electrode of the semiconductor element and an external connection terminal, and a connection terminal to the second semiconductor device. Is formed on the surface opposite to the external connection terminals of these wiring boards (FIG. 5).
.
By using part of the connection terminals in the first semiconductor device and the second semiconductor device as thermal vias, the heat dissipation effect can be enhanced.

また前記金属板と前記第2の半導体装置との間に1μm〜4mmの間隔を形成してもよい。さらに金属板と第2の半導体装置との間隔を10μm〜1mmにするのが好ましい。上記範囲とすることにより、半導体装置の放熱性が向上するため好ましい。   An interval of 1 μm to 4 mm may be formed between the metal plate and the second semiconductor device. Further, the distance between the metal plate and the second semiconductor device is preferably 10 μm to 1 mm. The above range is preferable because the heat dissipation of the semiconductor device is improved.

第2の半導体装置にはさまざまなタイプの外部接続端子を持つものを使用できる。BGA型の他、TSOPやSOJなどリードフレームタイプの半導体装置も使用できる。
さらに第1および\または第2の半導体装置は、別の配線基板上に予めマウントされたものを使用してもよい。この場合、別の配線基板には、第1および\または第2の半導体装置と電気的に接続するための接続端子が形成されている。また、この配線基板には、第1および\または第2の半導体装置のみならず、複数の半導体装置を搭載することが可能である。さらに、半導体素子以外の抵抗やコンデンサーなどの個別の受動部品も搭載することができる。これらの複数の半導体素子や個別の受動部品は、第1および\または第2の半導体装置との接続端子形成部分以外の配線基板両面に搭載することが可能である(図7)。
As the second semiconductor device, devices having various types of external connection terminals can be used. In addition to the BGA type, lead frame type semiconductor devices such as TSOP and SOJ can also be used.
Further, the first and / or second semiconductor device may be pre-mounted on another wiring board. In this case, a connection terminal for electrically connecting to the first and / or second semiconductor device is formed on another wiring board. In addition to the first and / or second semiconductor devices, a plurality of semiconductor devices can be mounted on the wiring board. Furthermore, individual passive components such as resistors and capacitors other than semiconductor elements can be mounted. The plurality of semiconductor elements and individual passive components can be mounted on both sides of the wiring board other than the connection terminal forming portion with the first and / or second semiconductor devices (FIG. 7).

以下、実施例により本発明を更に詳しく説明するが、本発明はこれらに限定されない。第1の半導体装置として、144ピンの半田ボール外部接続端子を有する35mm角BGA型のダミー半導体装置を準備した。この半導体装置は、35mm角の配線基板上の中央部20mm角部分に高さ2mmで半導体素子搭載部分が樹脂封止された構造になっており、この封止部周辺に1mmピッチで120ピンの接続端子が配線形成されている。次に第2の半導体装置として、60ピンの半田ボール外部接続端子を有する15mm角BGA型のダミー半導体装置を準備した。第2の半導体装置の半田ボールは0.5mm径でボールピッチは0.7mmであった。   EXAMPLES Hereinafter, although an Example demonstrates this invention in more detail, this invention is not limited to these. As a first semiconductor device, a 35 mm square BGA type dummy semiconductor device having 144-pin solder ball external connection terminals was prepared. This semiconductor device has a structure in which a semiconductor element mounting portion is sealed with a resin at a height of 2 mm at a central portion of a 20 mm square portion on a 35 mm square wiring board, and 120 pins at a pitch of 1 mm around the sealing portion. Connection terminals are formed with wiring. Next, a 15 mm square BGA type dummy semiconductor device having 60-pin solder ball external connection terminals was prepared as a second semiconductor device. The solder balls of the second semiconductor device had a diameter of 0.5 mm and a ball pitch of 0.7 mm.

第1の半導体装置の接続端子と第2の半導体装置の外部接続端子に位置あわせしたリードフレームを、銅合金で作製した。ポリイミドフィルムの片面にエポキシ系接着剤を塗布したばらけ防止テープを準備し、前記リードフレームの第2の半導体装置を搭載する端子の裏面側からリード先端に貼り付けた後150℃で2時間硬化させて、リードがばらけないように固定した。このリードフレームを立体形状に形成したのち、金型で切断して、リードフレームを得た。第1の半導体装置の接続端子に半田ペーストを塗布し、前記リードフレームを4辺に配置した後、半田リフロー装置を通して、リードフレームを第1の半導体装置に一括接続した。   A lead frame aligned with the connection terminal of the first semiconductor device and the external connection terminal of the second semiconductor device was made of a copper alloy. Prepare an anti-spray tape with one side of the polyimide film coated with epoxy adhesive, and apply it to the tip of the lead from the back side of the terminal on which the second semiconductor device of the lead frame is mounted, and then cure at 150 ° C for 2 hours And fixed the lead so that it does not come apart. The lead frame was formed into a three-dimensional shape and then cut with a mold to obtain a lead frame. Solder paste was applied to the connection terminals of the first semiconductor device, the lead frame was arranged on four sides, and then the lead frame was collectively connected to the first semiconductor device through a solder reflow device.

第2の半導体装置の半田ボールにフラックスを塗布し、上記リードフレームの搭載位置に合わせてマウントし、半田リフロー装置に通して、上下の半導体装置の電気接続を得た。得られた複合型半導体装置の電気接続を、下側の第1の半導体装置の外部接続端子からチェックしたところ、すべて接続されていることが確認できた。   Flux was applied to the solder balls of the second semiconductor device, mounted according to the mounting position of the lead frame, passed through the solder reflow device, and electrical connection between the upper and lower semiconductor devices was obtained. When the electrical connection of the obtained composite type semiconductor device was checked from the external connection terminal of the lower first semiconductor device, it was confirmed that all were connected.

第1の半導体装置として、144ピンの半田ボール外部接続端子を有する35mm角BGA型のダミー半導体装置を準備した。この半導体装置は、35mm角の配線基板上の中
央部20mm角部分に高さ2mmで半導体素子搭載部分が樹脂封止された構造になっており、この封止部周辺に1mmピッチで120ピンの接続端子が配線形成されている。
次に第2の半導体装置として、60ピンの半田ボール外部接続端子を有する15mm角BGA型のダミー半導体装置を準備した。第2の半導体装置の半田ボールは0.5mm径でボールピッチは0.7mmであった。
As a first semiconductor device, a 35 mm square BGA type dummy semiconductor device having 144-pin solder ball external connection terminals was prepared. This semiconductor device has a structure in which a semiconductor element mounting portion is sealed with a resin at a height of 2 mm at a central portion of a 20 mm square portion on a 35 mm square wiring board, and 120 pins at a pitch of 1 mm around the sealing portion. Connection terminals are formed with wiring.
Next, a 15 mm square BGA type dummy semiconductor device having 60-pin solder ball external connection terminals was prepared as a second semiconductor device. The solder balls of the second semiconductor device had a diameter of 0.5 mm and a ball pitch of 0.7 mm.

第1の半導体装置の接続端子と第2の半導体装置の外部接続端子に位置あわせした直線配置のリードが4辺に配置されており、中央部に第1の半導体装置の樹脂封止部分の上部を覆う10mm角の金属板が4辺から伸びたリードで保持されたリードフレームを、42アロイで作製した。
ポリイミドフィルムの片面にエポキシ系接着剤を塗布したばらけ防止テープを準備し、前記リードフレームのリードに貼り付けた後150℃で2時間硬化させて、リードがばらけないように固定した。
このリードフレームを図3の側面図に示す立体形状に成形したのち、金型で切断して、ばらけ防止テープ付リードフレームを得た。
第1の半導体装置の接続端子に半田ペーストを塗布し、得られた立体形状のばらけ防止テープ付きリードフレームを4辺に配置した後、半田リフロー装置を通して、リードフレームを第1の半導体装置に一括接続した。
Linearly arranged leads aligned with the connection terminal of the first semiconductor device and the external connection terminal of the second semiconductor device are arranged on four sides, and the upper part of the resin-encapsulated portion of the first semiconductor device is at the center. A lead frame in which a 10 mm square metal plate covering the substrate was held by leads extending from four sides was produced by 42 alloy.
An anti-separation tape in which an epoxy adhesive was applied to one side of a polyimide film was prepared, attached to the lead of the lead frame, and then cured at 150 ° C. for 2 hours to fix the lead so as not to be scattered.
This lead frame was molded into the three-dimensional shape shown in the side view of FIG. 3, and then cut with a mold to obtain a lead frame with a splash prevention tape.
Solder paste is applied to the connection terminals of the first semiconductor device, and the obtained lead frame with a three-dimensional anti-scattering tape is arranged on four sides, and then the lead frame is attached to the first semiconductor device through a solder reflow device. Connected all at once.

次に第2の半導体装置の半田ボールにフラックスを塗布し、上記リードフレームの搭載位置に合わせてマウントし、半田リフロー装置に通して、上下の半導体装置の電気接続を得た。得られた複合型半導体装置の電気接続を、下側の第1の半導体装置の外部接続端子からチェックしたところ、すべて接続されていることが確認できた。   Next, flux was applied to the solder balls of the second semiconductor device, mounted according to the mounting position of the lead frame, and passed through the solder reflow device to obtain electrical connection between the upper and lower semiconductor devices. When the electrical connection of the obtained composite type semiconductor device was checked from the external connection terminal of the lower first semiconductor device, it was confirmed that all were connected.

第1の半導体装置として、144ピンの半田ボール外部接続端子を有する35mm角BGA型のダミー半導体装置を準備した。この半導体装置は、35mm角の配線基板上の中央部20mm角部分に高さ1mmで半導体素子搭載部分が樹脂封止された構造になっている。この封止部周辺に1mmピッチで100ピンの接続端子が配線形成されており、このうち40ピンはサーマルビアに接続されて、さらに電気的に接地されている。
次に第2の半導体装置として、60ピンの半田ボール外部接続端子を有する15mm角BGA型のダミー半導体装置を準備した。第2の半導体装置の半田ボールは0.5mm径でボールピッチは0.7mmであった。
As a first semiconductor device, a 35 mm square BGA type dummy semiconductor device having 144-pin solder ball external connection terminals was prepared. This semiconductor device has a structure in which a semiconductor element mounting portion is sealed with resin at a height of 1 mm at a central 20 mm square portion on a 35 mm square wiring board. Around the sealing portion, 100-pin connection terminals are formed at a pitch of 1 mm, of which 40 pins are connected to thermal vias and further electrically grounded.
Next, a 15 mm square BGA type dummy semiconductor device having 60-pin solder ball external connection terminals was prepared as a second semiconductor device. The solder balls of the second semiconductor device had a diameter of 0.5 mm and a ball pitch of 0.7 mm.

第1の半導体装置の接続端子と第2の半導体装置の外部接続端子に位置あわせしたリードが4辺に配置されており、中央部に第1の半導体装置の樹脂封止部分の上部を覆う10mm角の金属板が4辺から伸びたリードで保持されたリードフレームを、銅合金で作製した。
ポリイミドフィルムの片面にエポキシ系接着剤を塗布したばらけ防止テープを準備し、前記リードフレームの第2の半導体装置を搭載する端子の裏面側からリード先端と金属板の一部を覆うように貼り付けた後150℃で2時間硬化させて、リードがばらけないように固定した。
Leads aligned with the connection terminal of the first semiconductor device and the external connection terminal of the second semiconductor device are arranged on four sides, and the upper part of the resin-sealed portion of the first semiconductor device is covered at the center by 10 mm. A lead frame in which a corner metal plate was held by leads extending from four sides was made of a copper alloy.
Prepare an anti-spray tape with epoxy adhesive on one side of the polyimide film, and paste the lead frame to cover the tip of the lead and part of the metal plate from the back side of the terminal on which the second semiconductor device is mounted. After attaching, it was cured at 150 ° C. for 2 hours, and fixed so that the leads did not come apart.

このリードフレームを図4の断面図に示す立体形状に成形したのち、金型で切断して、金属板付リードフレームを得た。
第1の半導体装置の接続端子に半田ペーストを塗布し、さらに半導体搭載部分の金属板が覆う領域にシリコーン製熱伝導性グリースを塗布し、得られた立体形状の金属板付きリードフレームを配置した後、半田リフロー装置を通して、リードフレームを第1の半導体装置に一括接続した。
This lead frame was molded into the three-dimensional shape shown in the sectional view of FIG. 4, and then cut with a mold to obtain a lead frame with a metal plate.
Solder paste was applied to the connection terminals of the first semiconductor device, silicone thermal conductive grease was applied to the area covered by the metal plate of the semiconductor mounting portion, and the resulting lead frame with the metal plate was placed. Thereafter, the lead frame was collectively connected to the first semiconductor device through a solder reflow device.

次に第2の半導体装置の半田ボールにフラックスを塗布し、上記リードフレームの搭載位置に合わせてマウントし、半田リフロー装置に通して、上下の半導体装置の電気接続を得た。
得られた複合型半導体装置の電気接続を、下側の第1の半導体装置の外部接続端子からチェックしたところ、すべて接続されていることが確認できた。また、金属板は熱伝導グリースを介して第1の半導体装置の半導体搭載部分に密着していた。
Next, flux was applied to the solder balls of the second semiconductor device, mounted according to the mounting position of the lead frame, and passed through the solder reflow device to obtain electrical connection between the upper and lower semiconductor devices.
When the electrical connection of the obtained composite type semiconductor device was checked from the external connection terminal of the lower first semiconductor device, it was confirmed that all were connected. In addition, the metal plate is in close contact with the semiconductor mounting portion of the first semiconductor device via the thermal conductive grease.

本発明の複合型半導体装置は、上下半導体装置間の間隙を広く取りながら、確実に電気接続を得ることが出来、上側に小さな半導体装置を搭載することも可能であり、さまざまな種類の半導体装置を組み合わせることが可能である。
さらに下側半導体装置から発生する熱を効率的に放熱することができるPoP型半導体装置を得ることができる。
The composite semiconductor device of the present invention can obtain electrical connection reliably while widening the gap between the upper and lower semiconductor devices, and can mount a small semiconductor device on the upper side. Can be combined.
Furthermore, a PoP type semiconductor device that can efficiently dissipate heat generated from the lower semiconductor device can be obtained.

本発明の複合型半導体装置の製造方法の一例を示す。An example of the manufacturing method of the composite type semiconductor device of this invention is shown. 本発明の複合型半導体装置の製造方法の別の一例(第2の半導体装置が、別の配線基板上に予めマウントされた例)を示す。Another example of the method for manufacturing a composite semiconductor device of the present invention (an example in which the second semiconductor device is mounted in advance on another wiring board) will be described. 本発明に用いるリードフレームの平面図および側面図の一例を示す。An example of the top view and side view of a lead frame used for the present invention is shown. 本発明に用いるリード付き金属板とリードをばらけ防止テープで一体に形成したリードフレームの平面図および断面図の一例を示す。An example of the top view and sectional view of the lead frame which formed the metal plate with a lead used for the present invention and the lead integrally with the anti-scattering tape is shown. 本発明の複合型半導体装置の製造方法の一例を示す。An example of the manufacturing method of the composite type semiconductor device of this invention is shown. 本発明に用いるリード付き金属板とリードをばらけ防止テープで一体に形成したリードフレームの平面図および断面図の一例を示す。An example of the top view and sectional view of the lead frame which formed the metal plate with a lead used for the present invention and the lead integrally with the anti-scattering tape is shown. 本発明の複合型半導体装置の製造方法の別の一例(第2の半導体装置が、別の配線基板上に予めマウントされた例)を示す。Another example of the method for manufacturing a composite semiconductor device of the present invention (an example in which the second semiconductor device is mounted in advance on another wiring board) will be described.

Claims (17)

第1の半導体装置と第2の半導体装置とを含む複数個の半導体装置を積み重ねて構成されている複合型半導体装置であって、第1の半導体装置の外部接続端子と第2の半導体装置の外部接続端子とがリードフレームにより接続されてなり、前記リードフレームの中央部に、第1の半導体装置の上面を覆うように金属板が載置されていることを特徴とする複合型半導体装置。 A composite semiconductor device configured by stacking a plurality of semiconductor devices including a first semiconductor device and a second semiconductor device, wherein the external connection terminal of the first semiconductor device and the second semiconductor device external connections and terminals Ri Na is connected by a lead frame, in a central portion of the lead frame, the composite semiconductor device metal plate so as to cover the upper surface of the first semiconductor device is characterized that you have placed . 前記リードフレームの中央部に、第1の半導体装置の上面を覆うように載置された金属板が、金属板と一体に成形された1以上のリードによって第1の半導体装置の外部接続端子と接続固定されていることを特徴とする請求項記載の複合型半導体装置。 A metal plate placed at the center of the lead frame so as to cover the upper surface of the first semiconductor device is connected to an external connection terminal of the first semiconductor device by one or more leads formed integrally with the metal plate. The composite semiconductor device according to claim 1 , wherein the compound semiconductor device is fixedly connected. 前記金属板と一体に成形されたリードと接続された第1の半導体装置の外部接続端子が、サーマルビアであることを特徴とする請求項またはに記載の複合型半導体装置。 The external connection terminal of the first semiconductor device, the composite semiconductor device according to claim 1 or 2, characterized in that a thermal via which is connected to the metal plate and the leads are integrally formed. 前記第1の半導体装置の上面を覆うように載置された金属板が電気的に接地されていることを特徴とする請求項のいずれか1項に記載の複合型半導体装置。 Complex type semiconductor device according to any one of claims 1 to 3, characterized in that said first placed on a metal plate so as to cover the upper surface of the semiconductor device is electrically grounded. 前記第1の半導体装置の上面を覆うように載置された金属板上にばらけ防止テープでリードが固定されていることを特徴とする請求項のいずれか1項に記載の複合型半導体装置。 Composite according to any one of claims 1 to 4, characterized in that said first upper surface leading in loose prevention tape to the placed metal plate on cover the semiconductor device is fixed Type semiconductor device. 前記第1の半導体装置の上面を覆うように載置された金属板とリードが、ばらけ防止テープによって同一平面に固定されていることを特徴とする請求項のいずれか1項に記載の複合型半導体装置。 It said first upper surface placed on the metal plate and the lead so as to cover the semiconductor device, in any one of claims 1 to 4, characterized in that it is fixed in the same plane by loose preventing tape The composite semiconductor device described. 前記第2の半導体装置の外部接続端子にサーマルビアが形成されていることを特徴とする請求項1〜のいずれか1項に記載の複合型半導体装置。 Complex type semiconductor device according to any one of claims 1 to 6, characterized in that the thermal vias to the external connection terminal of the second semiconductor device is formed. 前記第1の半導体装置または金属板のいずれか一方と、前記第2の半導体装置との間隔が1μm〜4mmであることを特徴とする請求項1〜のいずれか1項に記載の複合型半導体装置。 And one of the first semiconductor device or the metal plate, the composite according to any one of claims 1 to 7, a distance between the second semiconductor device is characterized in that it is a 1μm~4mm Semiconductor device. 前記第1の半導体装置がBGA型の半導体装置であることを特徴とする請求項1〜のいずれか1項に記載の複合型半導体装置。 Complex type semiconductor device according to any one of claims 1 to 8, wherein the first semiconductor device is a BGA type semiconductor device. 前記第1の半導体装置および第2の半導体装置のいずれか一方または両方が、配線基板上に複数の半導体装置および個別受動部品を搭載したものであることを特徴とする請求項1〜のいずれか1項に記載の複合型半導体装置。 Any one or both of said first and second semiconductor devices is, as claimed in claim 1-8, characterized in that on a wiring board is obtained by mounting a plurality of semiconductor devices and discrete passive components 2. A composite semiconductor device according to claim 1. (A)金属板を、該金属板と一体に成形して周辺から伸ばした1以上のリードによって、第1の半導体装置の上面を覆うように、かつ、リードフレームの中央部に位置するように、第1の半導体装置上に固定する工程と、(A) A metal plate is formed integrally with the metal plate and covered with one or more leads extending from the periphery so as to cover the upper surface of the first semiconductor device and to be positioned at the center of the lead frame. Fixing on the first semiconductor device;
(B)立体形状に成形したリードフレームを第1の半導体装置の外部接続端子と反対の面に形成された接続端子に接続する工程と、(B) connecting the lead frame formed into a three-dimensional shape to a connection terminal formed on a surface opposite to the external connection terminal of the first semiconductor device;
(C)前記リードフレームの逆端部に第2の半導体装置の外部接続端子を接続する工程と、(C) connecting an external connection terminal of a second semiconductor device to the opposite end of the lead frame;
を含んでなることを特徴とする請求項1に記載の複合型半導体装置の製造方法。The method of manufacturing a composite semiconductor device according to claim 1, comprising:
(A)リードフレームの中央部に金属板が位置するように金属板とリードフレームとを一体化する工程と、
金属板が第1の半導体装置の上面を覆うように載置し、立体形状に成形したリードフレームを、第1の半導体装置の外部接続端子と反対の面に形成された接続端子に接続する工程と、
)前記リードフレームの逆端部に第2の半導体装置の外部接続端子を接続する工程と、
を含んでなることを特徴とする請求項1に記載の複合型半導体装置の製造方法。
(A) a step of integrating the metal plate and the lead frame so that the metal plate is located at the center of the lead frame;
( B ) A lead frame that is placed so that a metal plate covers the upper surface of the first semiconductor device and is molded into a three-dimensional shape is connected to a connection terminal formed on the surface opposite to the external connection terminal of the first semiconductor device. Connecting, and
( C ) connecting an external connection terminal of the second semiconductor device to the opposite end of the lead frame;
The method of manufacturing a composite semiconductor device according to claim 1, comprising :
前記リードフレームが、ばらけ防止テープによって金属板上にリードを固定することにより立体形状に成形されたリードフレームであることを特徴とする請求項12に記載の複合型半導体装置の製造方法。 13. The method of manufacturing a composite semiconductor device according to claim 12, wherein the lead frame is a lead frame formed into a three-dimensional shape by fixing the lead on a metal plate with a loosening prevention tape. 前記リードフレームが、前記ばらけ防止テープによってリードを金属板と同一平面に固定することにより立体形状に成形されたリードフレームであることを特徴とする請求項12に記載の複合型半導体装置の製造方法。 13. The composite semiconductor device according to claim 12 , wherein the lead frame is a lead frame formed into a three-dimensional shape by fixing the lead to the same plane as the metal plate with the anti-scattering tape. Method. 前記リードフレームが、直線状に整列した形状である請求項11〜14のいずれか1項に記載の複合型半導体装置の製造方法。 The method of manufacturing a composite semiconductor device according to claim 11 , wherein the lead frame has a linearly aligned shape. 前記リードフレームが、四角状に整列した形状である請求項11〜14のいずれか1項に記載の複合型半導体装置の製造方法。 The method of manufacturing a composite semiconductor device according to claim 11 , wherein the lead frame has a shape aligned in a square shape. 前記ばらけ防止テープがポリイミドフィルムに接着剤を塗布した構造である、請求項13〜16のいずれか1項に記載の複合型半導体装置の製造方法。   The method for manufacturing a composite semiconductor device according to any one of claims 13 to 16, wherein the anti-scatter tape has a structure in which an adhesive is applied to a polyimide film.
JP2006324428A 2005-11-30 2006-11-30 Composite semiconductor device and manufacturing method thereof Expired - Fee Related JP4840591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006324428A JP4840591B2 (en) 2005-11-30 2006-11-30 Composite semiconductor device and manufacturing method thereof

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005345306 2005-11-30
JP2005345306 2005-11-30
JP2006062410 2006-03-08
JP2006062410 2006-03-08
JP2006065019 2006-03-10
JP2006065019 2006-03-10
JP2006324428A JP4840591B2 (en) 2005-11-30 2006-11-30 Composite semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007273944A JP2007273944A (en) 2007-10-18
JP4840591B2 true JP4840591B2 (en) 2011-12-21

Family

ID=38676381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006324428A Expired - Fee Related JP4840591B2 (en) 2005-11-30 2006-11-30 Composite semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4840591B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187253A (en) * 1989-12-15 1991-08-15 Mitsubishi Electric Corp Semiconductor device
DE19933265A1 (en) * 1999-07-15 2001-02-01 Siemens Ag TSOP memory chip package assembly
JP4572467B2 (en) * 2001-01-16 2010-11-04 株式会社デンソー Multi-chip semiconductor device and manufacturing method thereof
JP2005006458A (en) * 2003-06-13 2005-01-06 Murata Mfg Co Ltd Dc-dc converter

Also Published As

Publication number Publication date
JP2007273944A (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4805901B2 (en) Semiconductor package
US7261596B2 (en) Shielded semiconductor device
US4941033A (en) Semiconductor integrated circuit device
CN101317268B (en) Stacked multi-chip package with EMI shielding
JP4186843B2 (en) Three-dimensional electronic circuit device
JP7354594B2 (en) Electronic element module and its manufacturing method
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
JPH11307689A (en) Semiconductor device, substrate for semiconductor device, manufacturing method thereof, and electronic equipment
KR20080052482A (en) Multilayer Semiconductor Package
JPH03165545A (en) High-performance overmold type electronic device and its manufacture
JP2008091714A (en) Semiconductor device
JP2002510148A (en) Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component
JP4218434B2 (en) Electronic equipment
US20100019374A1 (en) Ball grid array package
KR100711675B1 (en) Semiconductor device and manufacturing method thereof
JP3251323B2 (en) Electronic circuit device
KR20140083084A (en) Semiconductor chip package having Electromagnetic interference shielding layer and method for manufacturing the same
JP4840591B2 (en) Composite semiconductor device and manufacturing method thereof
JP4935320B2 (en) Component built-in multilayer wiring board device and manufacturing method thereof
DE69433952T2 (en) Package a BGA integrated circuit with high thermal conductivity
KR101459566B1 (en) Heatslug, semiconductor package comprising the same heatslug, and method for fabricating the same semiconductor package
US9129948B2 (en) Semiconductor device and method of assembling same
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
CN114496808B (en) Assembly method, shielding system, heat dissipation system and application of flip-chip plastic packaging
JP4122560B2 (en) Semiconductor device and mounting structure of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees