JP4840798B2 - Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof - Google Patents
Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof Download PDFInfo
- Publication number
- JP4840798B2 JP4840798B2 JP2005286215A JP2005286215A JP4840798B2 JP 4840798 B2 JP4840798 B2 JP 4840798B2 JP 2005286215 A JP2005286215 A JP 2005286215A JP 2005286215 A JP2005286215 A JP 2005286215A JP 4840798 B2 JP4840798 B2 JP 4840798B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- electrode
- layer
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法に関する。 The present invention relates to a device having a diamond electrode structure for suppressing an electrode breakdown voltage due to electric field concentration of a diamond device, and a method for manufacturing the same.
従来の半導体材料に比べて、絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも非常に安定であり、またバンドギャップが5.5eVと大きいので、高温大気下、放射線下等の過酷な環境下でも動作する電子デバイスとして、また大電力用デバイスとして注目を集めている。
このようなダイヤモンドデバイス材料としては、平坦性及び結晶性に優れたダイヤモンドエピタキシャル層を形成し、これに不純物の硼素、アルミニウム等をドープし、P型半導体、N型半導体として使用される。
Compared to conventional semiconductor materials, the dielectric breakdown electric field is high, the thermal conductivity is extremely good, the heat dissipation is excellent, the chemical is very stable, and the band gap is as large as 5.5 eV. It is attracting attention as an electronic device that operates even under harsh environments such as radiation and as a device for high power.
As such a diamond device material, a diamond epitaxial layer having excellent flatness and crystallinity is formed and doped with impurities such as boron and aluminum, and used as a P-type semiconductor and an N-type semiconductor.
ダイヤモンドエピタキシャル層を形成する手段としては、原料ガスを直流、高周波又はマイクロ波電界による放電を利用する方法、イオン衝撃を利用する方法、レーザー光等の光を使用して原料ガスを分解して形成する方法、熱電子を利用して原料ガスを活性化する方法などが既に知られており、これらにより良好なダイヤモンドエピタキシャル層を形成することができる。
このようにして得た半導体ダイヤモンド表面に、オーム性電極(オーミック電極)とショットキー電極(整流性電極)を形成し、各種の用途に対応した半導体電極構造とされるが、これらの電極は不純物の種類によるドーピングによりP型半導体、N型半導体の区別がなされ、これによって、対応するオーム性電極及びショットキー電極とすることができる。これ自体も既に公知であり、またさらに特性の向上のための工夫がなされている。
As a means for forming the diamond epitaxial layer, the source gas is formed by using a direct current, a high frequency or microwave electric field discharge method, an ion bombardment method, or using a laser beam or the like to decompose the source gas. And a method of activating a source gas using thermoelectrons are already known, and a good diamond epitaxial layer can be formed by these methods.
An ohmic electrode (ohmic electrode) and a Schottky electrode (rectifying electrode) are formed on the surface of the semiconductor diamond thus obtained, and a semiconductor electrode structure corresponding to various uses is obtained. The P-type semiconductor and the N-type semiconductor are distinguished by doping depending on the kind of the semiconductor substrate, whereby a corresponding ohmic electrode and Schottky electrode can be obtained. This is already known per se, and further improvements have been made to improve the characteristics.
一方、ショットキー電極の材料として、いくつか提案がある。例えば、ショットキー障壁用電極層の材料として、金、白金、パラジウム、モリブデンの層を挙げ、これを蒸着法、イオンビーム蒸着法、スパッタリング法により形成することが提案されている(特許文献1参照)。
また、ショットキー電極の材料として耐熱性のあるタングステン、モリブデン、ニオブ、タンタル、多結晶シリコン、ニッケル、金、白金、炭化タングステン、炭化モリブデン、炭化タンタル、炭化ニオブ、ケイ化タングステン、ケイ化モリブデンであることが好ましく、蒸着法、イオンプレーティング法、スパッタ法、CVD法、プラズマCVD法によって形成することが提案されている(特許文献2参照)。
On the other hand, there are some proposals as materials for Schottky electrodes. For example, as a material for the electrode layer for the Schottky barrier, a layer of gold, platinum, palladium, and molybdenum is cited, and it is proposed to form the layer by vapor deposition, ion beam vapor deposition, or sputtering (see Patent Document 1). ).
As materials for Schottky electrodes, heat-resistant tungsten, molybdenum, niobium, tantalum, polycrystalline silicon, nickel, gold, platinum, tungsten carbide, molybdenum carbide, tantalum carbide, niobium carbide, tungsten silicide, molybdenum silicide It is preferable that it is formed by vapor deposition, ion plating, sputtering, CVD, or plasma CVD (see Patent Document 2).
また、ショットキー障壁用電極層の材料として、融点が400〜700°Cの金属、具体例として、アルミニウム、アンチモン、テルル、亜鉛を用い、特にアルミニウムが好ましいという提案もある(特許文献3参照)。
また、ショットキー電極層として2種の金属材料を使用し、第1の金属として、タングステン、ジルコニウム、タンタル、モリブデン、ニオブを用い、第2の金属として、仕事関数が5eV以下の金属であるアルミニウム、亜鉛を使用して、複合金属とする提案がある(特許文献4参照)。
また、ショットキー電極層として、電気陰性度が1.8以下と低い金属を電極として使用し、特にMg、Hf、Zr、Alを使用し、高温で用いる場合は電極の酸化防止にPt又はAuをキャップ層として積層することが提案されている(特許文献5参照)。
In addition, as a material for the Schottky barrier electrode layer, a metal having a melting point of 400 to 700 ° C., specifically, aluminum, antimony, tellurium, and zinc are used, and aluminum is particularly preferable (see Patent Document 3). .
In addition, two metal materials are used for the Schottky electrode layer, tungsten, zirconium, tantalum, molybdenum, and niobium are used as the first metal, and aluminum that has a work function of 5 eV or less as the second metal. There is a proposal of using zinc as a composite metal (see Patent Document 4).
In addition, as a Schottky electrode layer, a metal having a low electronegativity of 1.8 or less is used as an electrode, and in particular, Mg, Hf, Zr, and Al are used. When used at high temperatures, Pt or Au is capped to prevent electrode oxidation. It has been proposed to stack as a layer (see Patent Document 5).
以上の公知文献では、電極形成方法については、特に問題としていない。通常特許文献3に示すように、ダイヤモンド層の上に円板状に形成及び加工される。また、このような円板状の電極では、電極の電界集中による破壊電圧が発生し易いが、この破壊電圧を抑制する手段についての考察は全くない。
したがって、ダイヤモンド自体が、上記の通り従来の半導体材料に比べて、絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも非常に安定であり、高温大気下、放射線下等の過酷な環境下でも動作することができるという優れた特性を持ちながら、電極がそれにこたえるだけの特性を持ち合わせていないという問題があった。
Therefore, as described above, diamond itself has a higher breakdown electric field, extremely good thermal conductivity, excellent heat dissipation, and chemically very stable compared to conventional semiconductor materials. There was a problem that the electrode did not have the characteristics to meet it, while having the excellent characteristics of being able to operate in harsh environments such as under.
本発明は、上記の問題点を解決することを目的とし、通常の半導体材料に比べて、絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも安定であり、またバンドギャップが大きいというダイヤモンド半導体の特性を最大限に活用するために、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法を提供するものである。 The present invention aims to solve the above problems, and has a high dielectric breakdown electric field, extremely good thermal conductivity, excellent heat dissipation, and chemically stable compared to ordinary semiconductor materials, In addition, in order to make the most of the characteristics of a diamond semiconductor having a large band gap, a device having a diamond electrode structure for suppressing the breakdown voltage of the electrode due to electric field concentration of the diamond device and a method for manufacturing the same are provided. is there.
上記の課題に鑑み、本発明は、絶縁体ダイヤモンド層又は金属的ダイヤモンド層上に半導体ダイヤモンド層を形成し、この半導体ダイヤモンド層の電極埋め込み部分となる箇所をエッチングして溝を形成する。次に、このようにして形成した溝を含む半導体ダイヤモンド層の全面に電極材料を形成する。
そしてこの半導体ダイヤモンド層上の余分の電極材料を研磨し、半導体ダイヤモンドに設けた溝のみに電極が埋め込まれた構造のデバイスとする。これによって、電極/ダイヤモンド界面の形状がなだらかになり、電界集中による破壊を低減することができる。この構造はダイヤモンドデバイスの電界集中による電極の破壊電圧を効果的に抑制することができる。
In view of the above problems, the present invention forms a semiconductor diamond layer on an insulator diamond layer or a metallic diamond layer, and etches a portion to be an electrode buried portion of the semiconductor diamond layer to form a groove. Next, an electrode material is formed on the entire surface of the semiconductor diamond layer including the groove thus formed.
Then, the excess electrode material on the semiconductor diamond layer is polished to obtain a device in which the electrode is embedded only in the groove provided in the semiconductor diamond. As a result, the shape of the electrode / diamond interface becomes gentle, and breakdown due to electric field concentration can be reduced. This structure can effectively suppress the breakdown voltage of the electrode due to the electric field concentration of the diamond device.
すなわち、従来のダイヤモンド上に電極が載った形状のデバイスであると、電界集中が電極底面のみとなり、特に電界はエッジ部(円周部)に集中するが、本発明のように埋め込み構造であると、電界集中は電極底面と円筒側面(円周×深さ)になる。したがって、エッジ部に相当する面積が大きくなるので、電界集中を抑制できるという効果を有する。
また、このような電極構造は、イオン注入やプラズマ処理などの、後工程による表面改質が容易となるため、高耐圧デバイスが容易に実現できるという効果も備えているという特徴を有する。
That is, in a conventional device having an electrode mounted on diamond, the electric field concentration is only on the bottom surface of the electrode, and in particular, the electric field is concentrated on the edge portion (circumferential portion), but it has a buried structure as in the present invention. Then, the electric field concentration is on the electrode bottom surface and the cylindrical side surface (circumference × depth). Therefore, since the area corresponding to the edge portion is increased, the electric field concentration can be suppressed.
In addition, such an electrode structure has a feature that a high voltage device can be easily realized because surface modification such as ion implantation or plasma treatment is facilitated in a later process.
電極材料として、金属、金属窒化物、金属珪化物、金属硼化物、金属炭化物、金属酸化物、金属窒化物から選択した一種以上の電極材料を使用することができる。この電極材料に、特に制限はない。目的に応じて、オーミック電極(オーム性電極)又はショットキー電極を形成できる。また、電極は単層又は多層に形成することができる。本発明は、これらを全て包含する。
さらに、半導体ダイヤモンドに埋め込まれた電極層の周囲に、高抵抗材料層を形成することもできる。これは、電界分布を緩和するという機能を備えており、より破壊電界を改善することができる。
As the electrode material, one or more electrode materials selected from metals, metal nitrides, metal silicides, metal borides, metal carbides, metal oxides, and metal nitrides can be used. There is no restriction | limiting in particular in this electrode material. Depending on the purpose, ohmic electrodes (ohmic electrodes) or Schottky electrodes can be formed. The electrode can be formed in a single layer or a multilayer. The present invention includes all of these.
Further, a high resistance material layer can be formed around the electrode layer embedded in the semiconductor diamond. This has a function of relaxing the electric field distribution and can further improve the breakdown electric field.
また、半導体ダイヤモンドの埋め込まれた電極層の裏面側に、オーム性電極を形成することができる。オーム性電極を形成する。この電極は通常の電極とすることもでき、またこのオーム性電極を導電性及び耐化学反応性に優れた材料とし、放熱性を持たせ耐熱性を向上させると同時に耐酸化性等に優れた材料とすることもできる。電極構造及びオーム性電極の形成は、公知の蒸着法、イオンプレーティング法、スパッタ法、CVD法、プラズマCVD法によって形成することができる。各種の層の形成方法については、特に制限はない。 An ohmic electrode can be formed on the back side of the electrode layer embedded with semiconductor diamond. An ohmic electrode is formed. This electrode can also be a normal electrode, and the ohmic electrode is made of a material having excellent conductivity and chemical resistance, and has heat dissipation and improved heat resistance, and at the same time has excellent oxidation resistance and the like. It can also be a material. The electrode structure and the ohmic electrode can be formed by a known vapor deposition method, ion plating method, sputtering method, CVD method, or plasma CVD method. There is no restriction | limiting in particular about the formation method of various layers.
半導体ダイヤモンド表面に、ゲート絶縁膜/金属からなる層を形成することによって、ダイヤモンド電極構造を備えたデバイスとしてのトランジスタを製造することもできる。この半導体ダイヤモンドの表面とゲート絶縁膜/金属からなる層の表面が、同一面となるように、半導体ダイヤモンドに設けた溝にゲート絶縁膜/金属からなる層を埋め込まれた構造とすることもできる。
この場合は、前述のように、電極埋め込み部分となる箇所をドライエッチング、もしくは、イオンビーム等でエッチングして溝を形成する。次に、このようにして形成した溝を含む半導体ダイヤモンド層の全面に電極材料を形成する。そしてこの半導体ダイヤモンド層上の余分の電極材料を研磨し、半導体ダイヤモンドに設けた溝のみに電極が埋め込まれた構造のデバイスとする。
By forming a gate insulating film / metal layer on the semiconductor diamond surface, a transistor as a device having a diamond electrode structure can be manufactured. A structure in which a layer made of a gate insulating film / metal is embedded in a groove provided in the semiconductor diamond so that the surface of the semiconductor diamond and the surface of the layer made of the gate insulating film / metal are flush with each other can also be adopted. .
In this case, as described above, a groove is formed by dry etching or etching with an ion beam or the like at a portion to be an electrode buried portion. Next, an electrode material is formed on the entire surface of the semiconductor diamond layer including the groove thus formed. Then, the excess electrode material on the semiconductor diamond layer is polished to obtain a device in which the electrode is embedded only in the groove provided in the semiconductor diamond.
このような埋め込まれた構造は、上記電極と同様に、イオン注入やプラズマ処理などの、後工程による表面改質が容易となり、高耐圧デバイスが容易に実現できるという効果も備えているという特徴を有する。
例えば金属、ダイヤモンド、大気(又はパッシベーション膜など)などが接する場所の抵抗を増大させて破壊電圧を向上させるような表面改質を行う場合、上載せ型の電極では電極とダイヤモンドの界面が電極底面とエッジ部(円周)になるが、特にこのエッジ部にイオン注入を行う際には、電極下部とダイヤモンドにまたがる領域を改変する必要がある。
しかし、本発明のように、埋め込み型の電極の場合では、電極、ダイヤモンド、大気(又はパッシベーション膜など)が接する場所が表面近傍のみであるので、改質が容易となるという効果がある。
Such an embedded structure is characterized in that, like the above-described electrode, surface modification by post-processes such as ion implantation and plasma treatment is facilitated, and a high withstand voltage device can be easily realized. Have.
For example, when surface modification is performed to increase the breakdown voltage by increasing the resistance where metal, diamond, air (or passivation film, etc.) are in contact, the interface between the electrode and diamond is the bottom of the electrode The edge portion (circumference) is formed, and particularly when ion implantation is performed on the edge portion, it is necessary to modify the region extending over the lower portion of the electrode and the diamond.
However, in the case of an embedded electrode as in the present invention, since the place where the electrode, diamond, and atmosphere (or a passivation film, etc.) are in contact only in the vicinity of the surface, there is an effect that the modification is facilitated.
以上によって、通常の半導体材料に比べて、絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも安定であり、またバンドギャップが大きいというダイヤモンド半導体の特性を最大限に活用するために、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法を提供することができるという優れた効果を有する。 As described above, the characteristics of diamond semiconductors are maximized because they have a high dielectric breakdown electric field, excellent thermal conductivity, excellent heat dissipation, chemical stability, and a large band gap compared to ordinary semiconductor materials. Therefore, it is possible to provide a device having a diamond electrode structure for suppressing the breakdown voltage of the electrode due to electric field concentration of the diamond device and a manufacturing method thereof.
次に、本発明の特徴を、図に沿って具体的に説明する。なお、以下の説明は、本願発明の理解を容易にするためのものであり、これに制限されるものではない。すなわち、本願発明の技術思想に基づく変形、実施態様、他の例は、本願発明に含まれるものである。 Next, the features of the present invention will be specifically described with reference to the drawings. In addition, the following description is for making an understanding of this invention easy, and is not restrict | limited to this. That is, modifications, embodiments, and other examples based on the technical idea of the present invention are included in the present invention.
図1は、ダイオードを作成するプロセスを示す。下層は金属的ダイヤモンド層1を示す。一般には、ダイヤモンドエピタキシャル層を形成する。ダイヤモンドエピタキシャル層は、平坦性及び結晶性に優れている。
このような金属的ダイヤモンド層1を形成する手段としては、特に制限はなく、公知の方法を使用することができる。例えば、原料ガスを直流、高周波又はマイクロ波電界による放電を利用する方法、イオン衝撃を利用する方法、レーザー光等の光を使用して原料ガスを分解して形成する方法、熱電子を利用して原料ガスを活性化する方法などである。これにより良好な金属的ダイヤモンド層1を形成することができる。
FIG. 1 shows the process of making a diode. The lower layer shows the metallic diamond layer 1. In general, a diamond epitaxial layer is formed. The diamond epitaxial layer is excellent in flatness and crystallinity.
There is no restriction | limiting in particular as a means to form such a metallic diamond layer 1, A well-known method can be used. For example, a method of using a direct current, high frequency or microwave electric field discharge, a method of using ion bombardment, a method of decomposing and forming a raw material gas using light such as laser light, and thermionics. And a method of activating the source gas. Thereby, a good metallic diamond layer 1 can be formed.
このようにして得た金属的ダイヤモンド層1の表面に、半導体ダイヤモンド層2を形成する。半導体ダイヤモンド層2の裏面にオーム性電極3を形成する。
これ自体はすでに公知であり、本願発明は、これらに特に制限を受けるものではない。オーム電極4については、半導体ダイヤモンド層の上にチタン、白金・モリブデン5、さらに金6を被覆(キャップ)した三層構造の電極とした例である。なお、このキャップ6は電極構造の放熱性を持たせ耐熱性を向上させるために重要である。
A semiconductor diamond layer 2 is formed on the surface of the metallic diamond layer 1 thus obtained. An ohmic electrode 3 is formed on the back surface of the semiconductor diamond layer 2.
This is already known per se, and the present invention is not particularly limited by these. The ohmic electrode 4 is an example of a three-layer electrode in which titanium, platinum / molybdenum 5 and gold 6 are coated (capned) on a semiconductor diamond layer. The cap 6 is important for providing heat dissipation of the electrode structure and improving heat resistance.
図2は、半導体ダイヤモンド層2にパターニングし、さらに電極埋め込み部分をエッチングし溝7を形成した構造を示す。図1と同様に、下層は金属的ダイヤモンド層1を示す。図1と共通のところは、説明を省略する。
図3に示すように、金属、金属窒化物、金属珪化物、金属硼化物、金属炭化物、金属酸化物(複合酸化物を含む)から選択した一種以上の電極構造材料8を、例えば蒸着、スパッタリング等により溝7を含む半導体ダイヤモンド層2の全面に被覆する。被覆方法は公知の方法を使用することができ、特に制限はない。また、単相又は多層膜とすることもできる。
FIG. 2 shows a structure in which a
As shown in FIG. 3, one or more electrode structure materials 8 selected from metals, metal nitrides, metal silicides, metal borides, metal carbides, and metal oxides (including complex oxides) are deposited, sputtered, for example. The entire surface of the semiconductor diamond layer 2 including the
次に、図4に示すように、半導体ダイヤモンド層2の表面を研磨し、余分の電極材8を除去し、溝7にのみ電極材8が残存するようにする。これによって、ダイヤモンド埋め込み型の電極構造を備えたダイオードが得られる。
このように、電極/ダイヤモンド界面の形状がなだらかになり、電界集中による破壊を低減することができる。すなわち、この構造はダイヤモンドデバイスの電界集中による電極の破壊電圧を効果的に抑制することができる。また、このような電極構造は、イオン注入やプラズマ処理などの、後工程による表面改質が容易となるため、高耐圧デバイスが容易に実現できるという効果もある。
Next, as shown in FIG. 4, the surface of the semiconductor diamond layer 2 is polished to remove the excess electrode material 8 so that the electrode material 8 remains only in the
In this way, the shape of the electrode / diamond interface becomes gentle and the breakdown due to electric field concentration can be reduced. That is, this structure can effectively suppress the breakdown voltage of the electrode due to the electric field concentration of the diamond device. Such an electrode structure also has an effect that a high voltage device can be easily realized because surface modification such as ion implantation or plasma treatment is facilitated in a later process.
図5は、図4で得られたダイヤモンド埋め込み型の電極構造を備えたダイオードに、さらに電極9の周囲に、水素、リン、アンチモン、炭素、窒素、アルゴンをイオン注入することで高抵抗層10を形成したものである。この高抵抗層10は、電界分布を緩和するという機能を備えており、より破壊電界が改善された特性を得ることができる。この例に示すように、イオン注入やプラズマ処理などの、後工程による表面改質が極めて容易となる特徴を有している。これは、埋め込み型の電極9とした構造によるものである。
5 shows a high resistance layer 10 obtained by ion-implanting hydrogen, phosphorus, antimony, carbon, nitrogen, and argon around the
図6は、ダイヤモンド埋め込み電極型のトランジスタの例を示す。半導体ダイヤモンド層2は、絶縁ダイヤモンド層11の上に形成する。この絶縁ダイヤモンド層11は、公知のエピタキシャル法によって製造するもので、その製造方法に、特に制限はない。
半導体ダイヤモンド層2上に形成するソース又はドレイン電極12の作成は、上記図1〜図4に説明した方法と同様であり、ここでの説明は省略する。
トランジスタの製作に際しては、半導体ダイヤモンド層2上に、ゲート絶縁膜/金属の層13を形成する。この層の形成は、通常の蒸着法、スパッタリング法など、公知の方法により形成できる。
FIG. 6 shows an example of a diamond embedded electrode type transistor. The semiconductor diamond layer 2 is formed on the insulating diamond layer 11. The insulating diamond layer 11 is manufactured by a known epitaxial method, and the manufacturing method is not particularly limited.
The creation of the source or drain electrode 12 formed on the semiconductor diamond layer 2 is the same as the method described with reference to FIGS. 1 to 4 and will not be described here.
In manufacturing the transistor, a gate insulating film / metal layer 13 is formed on the semiconductor diamond layer 2. This layer can be formed by a known method such as ordinary vapor deposition or sputtering.
図7は、トランジスタの例において、ゲート絶縁膜/金属の層13を半導体ダイヤモンド層2に埋め込んだ例を示す。この場合についても、電極埋め込み部分となる箇所をエッチングして溝を形成する。次に、このようにして形成した溝を含む半導体ダイヤモンド層の全面に電極材料を形成する。
そして、この半導体ダイヤモンド層上の余分の電極材料を研磨し、半導体ダイヤモンドに設けた溝のみに電極が埋め込まれた構造のデバイスとする。埋め込み構造の絶縁膜/金属の層14は、さらに後工程での加工精度を向上させるという効果を持たせることができる。
FIG. 7 shows an example in which the gate insulating film / metal layer 13 is embedded in the semiconductor diamond layer 2 in the transistor example. Also in this case, a groove is formed by etching a portion to be an electrode buried portion. Next, an electrode material is formed on the entire surface of the semiconductor diamond layer including the groove thus formed.
Then, an excess electrode material on the semiconductor diamond layer is polished to obtain a device in which an electrode is embedded only in a groove provided in the semiconductor diamond. The insulating film / metal layer 14 having the embedded structure can have an effect of further improving processing accuracy in a later process.
図8は、図6の構造において、ソース又はドレイン電極12の周囲に、水素、リン、アンチモン、炭素、窒素、アルゴンをイオン注入することで高抵抗層15を形成したものである。この高抵抗層15は電界分布を緩和するという機能を備えており、より破壊電界が改善させる機能を持たせるものである。
図9は、同様に図7の構造において、ソース又はドレイン電極12の周囲に、水素、リン、アンチモン、炭素、窒素、アルゴンをイオン注入して高抵抗層15を形成したものである。同様に、この高抵抗層15は、電界分布を緩和するという機能を備えており、より破壊電界が改善させる機能を持たせることができる。
FIG. 8 shows a structure in which the high resistance layer 15 is formed by ion implantation of hydrogen, phosphorus, antimony, carbon, nitrogen, and argon around the source or drain electrode 12 in the structure of FIG. The high resistance layer 15 has a function of relaxing the electric field distribution, and has a function of further improving the breakdown electric field.
FIG. 9 similarly shows the structure of FIG. 7 in which hydrogen, phosphorus, antimony, carbon, nitrogen, and argon are ion-implanted around the source or drain electrode 12 to form the high resistance layer 15. Similarly, the high resistance layer 15 has a function of relaxing the electric field distribution, and can have a function of further improving the breakdown electric field.
高抵抗材料層15の表面は、いずれも半導体ダイヤモンド層2の表面及びソース又はドレイン電極12の表面と、同一平面内とする例を示している。高抵抗層11の材料としては、水素、リン、アンチモン、炭素、窒素、アルゴンをイオン注入したダイヤモンド層を挙げることができる。 In the example, the surface of the high resistance material layer 15 is in the same plane as the surface of the semiconductor diamond layer 2 and the surface of the source or drain electrode 12. Examples of the material of the high resistance layer 11 include a diamond layer in which hydrogen, phosphorus, antimony, carbon, nitrogen, and argon are ion-implanted.
本発明のダイヤモンド電極構造を備えたデバイス及びその製造方法は、ダイヤモンドデバイスの電界集中による電極の破壊電圧を抑制することができるので、通常の半導体材料に比べて、絶縁破壊電界が高く、熱伝導率が極めて良好で放熱性に優れ、化学的にも安定であり、またバンドギャップが大きいというダイヤモンド半導体の特性を最大限に活用することが可能となり、ダイヤモンド発行デバイス、ダイヤモンドエミッタ、ダイヤモンドダイオード、ダイヤモンドトランジスタ等として、特に高温大気下、放射線下等の過酷な環境下で使用するデバイスとして極めて有用である。 Since the device having the diamond electrode structure of the present invention and the manufacturing method thereof can suppress the breakdown voltage of the electrode due to the electric field concentration of the diamond device, the dielectric breakdown electric field is higher than that of a normal semiconductor material, and the heat conduction. The diamond emission device, diamond emitter, diamond diode, diamond can be used to the fullest extent, with the characteristics of diamond semiconductors being extremely high, excellent in heat dissipation, chemically stable, and having a large band gap. As a transistor or the like, it is extremely useful as a device used under a severe environment such as a high temperature atmosphere or radiation.
1:金属的ダイヤモンド層
2:半導体ダイヤモンド層
3:オーム性電極
4:チタン
5:白金、モリブデン膜
6:金
7:溝
8:電極材料
9:電極
10、15:高抵抗層
11:絶縁体ダイヤモンド層
12:ソース又はドレイン電極
14:ゲート絶縁膜/金属
15:高抵抗層
1: Metallic diamond layer 2: Semiconductor diamond layer 3: Ohmic electrode 4: Titanium 5: Platinum, molybdenum film 6: Gold 7: Groove
8: Electrode material 9: Electrode 10, 15: High resistance layer 11: Insulator diamond layer 12: Source or drain electrode 14: Gate insulating film / metal 15: High resistance layer
Claims (12)
半導体ダイヤモンドの表面と電極の表面が同一面となるように、半導体ダイヤモンドに設けた溝に電極が埋め込まれた構造を有し、
前記半導体ダイヤモンドに埋め込まれた前記電極の周囲に、高抵抗材料層を有することを特徴とするダイヤモンドデバイス。 A diamond device having an electrode structure for suppressing a breakdown voltage of the electrode due to electric field concentration of the diamond device,
The surface of the semiconductor diamond and the surface of the electrode are flush with the electrode embedded in the groove provided in the semiconductor diamond,
A diamond device comprising a high resistance material layer around the electrode embedded in the semiconductor diamond.
絶縁体ダイヤモンド層又は金属的ダイヤモンド層上に半導体ダイヤモンド層を形成し、次に半導体ダイヤモンド層の電極埋め込み部分となる箇所をエッチングして溝を形成し、該溝を含む半導体ダイヤモンド層の全面に電極材料を形成し、さらに半導体ダイヤモンド層上の余分の電極材料を研磨して半導体ダイヤモンドに設けた溝に電極が埋め込まれた構造とし、
前記半導体ダイヤモンドに埋め込まれた前記電極の周囲に、高抵抗材料層を形成することを特徴とするダイヤモンドデバイスの製造方法。 A method of manufacturing a diamond device having an electrode structure for suppressing the breakdown voltage of the electrode due to electric field concentration of the diamond device,
A semiconductor diamond layer is formed on an insulator diamond layer or a metallic diamond layer, and then a groove is formed by etching a portion of the semiconductor diamond layer where an electrode is embedded, and an electrode is formed on the entire surface of the semiconductor diamond layer including the groove. The material is formed, and the electrode is embedded in a groove provided in the semiconductor diamond by polishing the excess electrode material on the semiconductor diamond layer,
A method of manufacturing a diamond device, comprising forming a high resistance material layer around the electrode embedded in the semiconductor diamond.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005286215A JP4840798B2 (en) | 2005-09-30 | 2005-09-30 | Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005286215A JP4840798B2 (en) | 2005-09-30 | 2005-09-30 | Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007096179A JP2007096179A (en) | 2007-04-12 |
| JP4840798B2 true JP4840798B2 (en) | 2011-12-21 |
Family
ID=37981481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005286215A Expired - Fee Related JP4840798B2 (en) | 2005-09-30 | 2005-09-30 | Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4840798B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120129260B (en) * | 2025-05-14 | 2025-07-22 | 合肥阿基米德电子科技有限公司 | IGBT chip structure and manufacturing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50355B1 (en) * | 1970-09-08 | 1975-01-08 | ||
| JPS59228718A (en) * | 1983-06-11 | 1984-12-22 | Toshiba Corp | Semiconductor device |
| JPH03110824A (en) * | 1989-09-26 | 1991-05-10 | Idemitsu Petrochem Co Ltd | Diamond semiconductor element and manufacture thereof |
| JP3309887B2 (en) * | 1994-08-17 | 2002-07-29 | 住友電気工業株式会社 | Semiconductor device |
-
2005
- 2005-09-30 JP JP2005286215A patent/JP4840798B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007096179A (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR101054057B1 (en) | MOSF equipped with a nickel germanosilicide gate and a method of forming the same | |
| CN109920857B (en) | Schottky diode and preparation method thereof | |
| CN110249432B (en) | Semiconductor devices for power | |
| US20190140046A1 (en) | Silicon carbide power device employing heterojunction terminal and manufacturing method thereof | |
| US9391136B1 (en) | Semiconductor device | |
| JP2009194127A (en) | Semiconductor device and manufacturing method thereof | |
| US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
| JP5889171B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| US11217707B2 (en) | Schottky device and method of manufacturing the same | |
| JP2009146997A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2012160485A (en) | Semiconductor device and manufacturing method of the same | |
| US20130146898A1 (en) | SiC MOSFETS AND SELF-ALIGNED FABRICATION METHODS THEREOF | |
| JP2013120822A (en) | Semiconductor device manufacturing method | |
| US6900483B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4594113B2 (en) | Manufacturing method of semiconductor device | |
| US20090050899A1 (en) | High-output diamond semiconductor element | |
| JP6727928B2 (en) | Semiconductor device | |
| WO2015198950A1 (en) | Semiconductor device, and method for producing same | |
| JP4840798B2 (en) | Device having diamond electrode structure for suppressing breakdown voltage of electrode and manufacturing method thereof | |
| JP6068918B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20250234630A1 (en) | Power semiconductor device | |
| JP2016178336A (en) | Semiconductor device manufacturing method | |
| JP4734667B2 (en) | Diamond element and manufacturing method thereof | |
| JP2009054640A (en) | High power diamond semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4840798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |