JP4841650B2

JP4841650B2 - 電気素子内蔵配線基板の製造方法

Info

Publication number: JP4841650B2
Application number: JP2009147434A
Authority: JP
Inventors: 祐二飯野; 裕美岩地; 桂林
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2009-06-22
Filing date: 2009-06-22
Publication date: 2011-12-21
Anticipated expiration: 2020-02-29
Also published as: JP2009212533A

Description

本発明は、ＬＳＩチップなどの電子部品を表面に実装可能であり、絶縁基板の内部にコンデンサなどの電気素子を内蔵した電気素子内蔵配線基板の製造方法に関するものである。

近年、通信機器の普及に伴い、高速動作が求められる電子機器が広く使用されるようになり、さらにこれに伴って高速動作が可能なパッケージが求められている。このような高速動作を行うために、コンデンサ等の受動性の電気素子を絶縁基板内部に内蔵させて、受動性電気素子および配線部のインダクタンスを低減することが必要とされている。

このような問題に対処する方法として、例えば、特開平１１−２２０２６２号には、回路部品内蔵モジュールおよびその製造方法において、絶縁基板を構成する絶縁層をすべて無機フィラーと熱硬化性樹脂とを含む混合物によって形成した配線基板が提案されている。

特開平１１−２２０２６２号公報

しかしながら、この特開平１１−２２０２６２号の回路基板では、基板の絶対強度が弱く、また、剛性が低いために、例えば、配線基板表面に半導体素子をフリップチップ工法により実装する場合、配線基板が変形し、フリップチップ部が反ってしまう問題があった。

また、強度を高める方法として、絶縁基板をガラスクロスに樹脂を含浸させたいわゆるプリプレグによって絶縁基板を構成することも提案されている。しかしながら、繊維体としてはガラスなど非常に限られた物質からなり、そのためにこのプリプレグ内に内蔵させたコンデンサ素子などの電気素子との熱膨張差が大きくなる場合があり、その結果、電気素子と配線基板内の配線回路層との接続性が変化したり、両者の熱膨張差によって発生する応力によって配線基板が変形し、そのために、配線基板表面の平坦性が失われ、半導体素子をフリップチップ実装することができないという問題があった。

従って、本発明は、絶縁基板の内部にコンデンサなどの電気素子を内蔵してなる配線基板において、基板表面に半導体素子などをフリップチップ実装する場合においても優れた実装性と実装信頼性を具備するとともに、内蔵された電気素子と配線基板に設けられた配線回路層との接続信頼性に優れた電気素子内蔵配線基板を得ることを目的とするものである。

本発明の一形態にかかる電気素子内蔵配線基板の製造方法は、キャビティを有した未硬化状態である第１の樹脂前駆体シートと、導体を有するとともに前記第１の樹脂前駆体シートの一方主面側に配置される未硬化状態である第２の樹脂前駆体シートと、前記第１の樹脂前駆体シートの他方主面側に配置される未硬化状態である第３の樹脂前駆体シートとを、一方主面に前記導体に接続される電極を有した電気素子を前記キャビティ内に配置させた状態で積層する工程と、前記第１、第２及び第３の樹脂前駆体シートを加熱して硬化させつつ収縮させることにより、前記第１、第２及び第３の樹脂前駆体シートをそれぞれ第１、第２及び第３の絶縁層となすとともに、前記電気素子を前記第２及び第３の絶縁層に固定する工程と、を有することを特徴とする。

本発明によれば、コンデンサ素子などの電気素子を内蔵した配線基板において、配線基板の表層部に半導体素子をフリップチップ実装すると同時に、内層の絶縁層にコンデンサ素子を内蔵した、低インダクタンスの配線基板を作製することができる。

本発明の電気素子内蔵配線基板の概略断面図である。本発明で用いられるコンデンサ素子を説明するためのものであって、（ａ）は、概略斜視図、（ｂ）は正極用内部電極のパターン図、（ｃ）は負極用内部電極パターン図である。本発明の配線基板における（ａ）第１の導体層のパターン図と、（ｂ）第２の導体層のパターン図である。本発明の電気素子内蔵配線基板を製造するために工程図である。

本発明の電気素子内蔵配線基板の一実施例における概略断面図を示す図１をもとに詳細に説明する。本発明における配線基板Ａは、絶縁基板１の内部にキャビティ２が形成されており、そのキャビティ２内にコンデンサ素子３が内蔵されている。また、配線基板Ａのコンデンサ素子３が内蔵される直上には、電子部品として半導体素子４が実装されている。

本発明において、配線基板Ａにおける絶縁基板１は、コンデンサ素子３を内蔵する部分が熱硬化性樹脂と無機フィラーとの混合物からなる第１の絶縁層（以下、単にＣＰＣ層という。）１ａによって構成されており、絶縁基板１の半導体素子４が実装される表面側、および／またはハンダボールパッドや接続ピンなどの接続端子が配設される裏面側に、少なくとも１層以上の繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層（以下、単にプリプレグ層という。）１ｂが積層形成されている。

（ＣＰＣ層）
コンデンサ素子３を内蔵するＣＰＣ層１ａは、熱硬化性樹脂と無機質フィラーとの複合体からなるものであるが、無機フィラーには、例えば、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＡｌＮおよびＳｉ_３Ｎ_４の群から選ばれる少なくとも１種を好適に用いることができる。無機フィラーは熱硬化性樹脂に対して、３５〜７０体積％の割合で含有させることが望ましく、用いる無機フィラーの平均粒径は１．０〜２０μｍの範囲が最適である。このＣＰＣ層は、１層当たりの厚みが５０〜１５０μｍ程度であって、内蔵するコンデンサ素子などの電気素子の大きさに応じて適宜積層されて所定の厚みに形成されている。

また、このＣＰＣ層は、熱膨張係数を任意に制御できる利点を生かし、内蔵する電気素子との−６５〜２５０℃の熱膨張差を７×１０^−６／℃以下、特に５．５以下とすることが必要である。これは、ＣＰＣ層に電気素子を内蔵してもこの熱膨張差が大きいとこの熱膨張差によって発生する応力が大きくなり、これによって配線基板の変形などによってフリップチッフ゜実装が難しく、また電気素子と配線基板内の配線回路層との接続性が損なわれてしまい、電気素子による特性が得られないためである。

（プリプレグ層）
一方、プリプレグ層１ｂは、繊維体とこの繊維体に熱硬化性樹脂が含浸されたものであり、１層あたりの厚さは約１５０μｍ以下であり、繊維体が４０〜６０体積％、熱硬化性樹脂が６０〜４０体積％の割合からなる。

繊維体としては、ガラス、アラミド樹脂の群から選ばれる少なくとも１種が用いられる。なお繊維体の線径は１０μｍ以下であることが強度を高める上で望ましい。

また、この繊維体は均一に分散してなるものでもよいが、基板の剛性を高める上では、織布または不織布からなることが望ましい。

上記のＣＰＣ層およびプリプレグ層に含まれる熱硬化性樹脂としては、ＡＰＰＥ（アリ
ル化ポリフェニレンエーテル）樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも１種が好ましい。ＡＰＰＥ樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、特に高耐熱性であることから、特に好ましい。さらに、混合物はフィラーとのぬれ性を改善するために分散剤やカップリング剤を含んでもよい。

ＣＰＣ層中に内蔵されるコンデンサ素子３は、２つ以上の正電極と２つ以上の負電極を具備するものが好適である。このようなコンデンサ素子３の一例を図２の概略斜視図に示した。

この図２のコンデンサ素子３は、ＢａＴｉＯ_３を主成分とするセラミック誘電体層５を積層して形成された直方状の積層体からなる積層型セラミックコンデンサからなるものであって、その積層体の外表面には、４つの正電極６ａと４つの負電極６ｂとが独立して均等に配置形成されている。図２（ａ）のコンデンサ素子においては、負電極６ｂは各辺の中央部に、正電極６ａは、各角部に形成されている。

また、積層体の各セラミック誘電体層５間には、図２（ｂ）に示されるようなパターンの正極用内部電極７ａと図２（ｃ）に示されるようなパターンの負極用内部電極７ｂとが交互に形成されており、正極用内部電極７ａは、正電極６ａと、負極用内部電極７ｂは負電極６ｂと積層体の端面でそれぞれ電気的に接続されている。

一方、ＣＰＣ層１ａ中に内蔵された上記の構造のコンデンサ素子３の電子部品搭載面表面との間のプリプレグ層１ｂには、第１の導体層８、および第２の導体層９が形成されている。そして、この第１の導体層８は、図３（ａ）のパターン図に示すように、コンデンサ素子３の４つの正電極６ａと、この正電極６ａから直上に絶縁層を垂直に貫通して形成されたビアホール導体１０を介して電気的に接続されている。

また、同様に、第２の導体層９は、図３（ｂ）に示すパターン図に示すように、コンデンサ素子３の４つの負電極６ｂと、この負電極６ｂから直上に絶縁層を垂直に貫通して形成されたビアホール導体１１を介して電気的に接続されている。なお、第１の導体層８には、負電極６ｂと第２の導体層９とを接続するビアホール導体１１と接触しないように導体が形成された開口１２が形成されている。

そして、コンデンサ素子３の正電極６ａと接続された第１の導体層８には、さらに、電子部品搭載面にかけてビアホール導体１３が形成されており、基板表面に設けられた正電極用ランド１４と接続されており、また同様に、コンデンサ素子３の負電極６ｂと接続された第２の導体層９には、さらに、電子部品搭載面にかけてビアホール導体１５が形成されており、基板表面に設けられた負電極用ランド１６と接続されている。

そして、絶縁基板１の表面に搭載された半導体素子４のバンプと、前記正電極用ランド１４および負電極用ランド１６と電気的に接続されている。

そして、本発明の電気素子内蔵配線基板では、その基板を構成する第１の絶縁層と第２の絶縁層との熱膨張係数差が８．６×１０^−６／℃以下、特に、２．３×１０^−６／℃以下が望ましい。

（製造方法）
次に本発明の電気素子内蔵配線基板の製造方法について説明する。まず、ＣＰｃ層形成用として、エポキシ系樹脂、ポリフェニレンエーテル樹脂などの熱硬化性樹脂とシリカ、アルミナなどの無機質フィラーとの混合材料からなる未硬化状態の絶縁シートを作製する
。また、プリプレグ層用として、ガラス繊維やアラミド繊維などの織布または不織布からなる繊維体にエポキシ樹脂などの熱硬化性樹脂を含浸した、未硬化状態の絶縁シートを作製する。

そして、まず図４の工程図に示すように、上記ＣＰＣ層絶縁シート２０に対して、コンデンサ素子を内蔵するキャビティ２１をパンチングなどによって形成する（ａ）。一方、プリプレグ層絶縁シート２２に対してレーザー加工法により、ビアホール２３を形成し、そのビアホール２３にＣｕ粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体２４を形成する（ｂ）。その後、このプリプレグ層絶縁シート２２の表面に、導体層２５を形成する（ｃ）。この導体層２５は例えば、Ｃｕ箔、Ａｌ箔などの金属箔を絶縁シートの表面に貼着した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって所定のパターンの導体層を形成する方法、またはあらかじめ、樹脂フィルムの表面に前記金属箔を貼着して上記と同様にして所定のパターンの導体層を形成したものを前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。

そして、ＣＰＣ層用絶縁シート２０のキャビティ２１内にコンデンサ素子２６を設置するとともに、この絶縁シート２０の上下に、前記（ｂ）（ｃ）の製造方法を応用して前記ビアホール導体２７や導体層２８、半導体素子との接続用パッド２９を形成したプリプレグ層用絶縁シート３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅを積層し、この積層物を前記ＣＰＣ用絶縁シートおよびプリプレグ層絶縁シート中の熱硬化性樹脂が硬化するに充分な温度で加熱することにより、図１に示したようなコンデンサ素子を内蔵した配線基板を作製することができる。

なお、ＣＰＣ層用絶縁シート２０内に配設されたコンデンサ素子２６の正電極および負電極とプリプレグ層用絶縁シート３０のビアホール導体２７との電気的な接続を行なうために、ビアホール導体２７のコンデンサ素子２６との接続部および／またはコンデンサ素子２６の正電極および負電極表面に熱硬化温度で溶融可能な半田を塗布しておくことによって、コンデンサ素子とビアホール導体との接続を確実に行なうことができる。

実施例
（１）ＢａＴｉＯ_３系の複数のセラミック誘電体シートの表面に、Ａｇ−Ｐｄの金属ペーストを用いて図２に示したような正極用内部電極や負極用内部電極のパターンをスクリーン印刷した。その後、それらのシートを温度５５℃、圧力１５０ｋｇ／ｃｍ^２下で積層密着させ、グリーンの状態でカッターを用いて切断した後、大気雰囲気１２２０℃の温度において焼成してコンデンサ素体を作製した。

そして、このコンデンサ素体の外表面に、Ａｇ−Ｐｄのペーストを正電極形成部および負電極形成部に塗布して温度８５０℃で焼き付け、複数の正電極および負電極を具備する図２で示したような８端子の積層セラミックコンデンサを作製した。

なお、このコンデンサ素子は、−６５〜２５０℃における熱膨張係数が１０．２×１０^−６／℃、寸法が１．６×１．６×０．５９（ｍｍ^３）、静電容量が０．２２μＦ、自己インダクタンスが８０（ｐＨ）であり、４箇所の正電極と４箇所の負電極とが形成されたものである。

（２）ＰＰＥ（ポリフェニレンエーテル）樹脂に対しシリカ粉末５０体積％の割合となるように、ワニス状態の樹脂と粉末を混合しドクターブレード法により、厚さ１５０μｍの複数の絶縁シートＡを作製し、それらの絶縁シートＡに、炭酸ガスレーザーによるトレパン加工により、収納するコンデンサの大きさよりもわずかに大きい縦１．６ｍｍ×横１．６ｍｍのキャビティを形成した。

また、同じく、炭酸ガスレーザーにより、ビアホールを形成し、そのビアホールにＣｕ粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体を形成する。導体層と半導体素子のバンプと接続するためのビアホール導体、およびコンデンサ素子と導体層とを接続するためのビアホール導体として、表面に銀をメッキした平均粒径が５μｍの銅粉末を含む導体ペーストを充填してビアホール導体を形成した。なお、ビアホール導体としては、半導体素子のバンプの数に適合して、２５２個のビアホール導体を形成した。

（３）Ａ−ＰＰＥ（熱硬化型ポリフェニレンエーテル）樹脂（硬化温度＝２２０）５２〜６８体積％、ガラスクロス３２〜４８体積％のプリプレグからなる絶縁シートＢを準備した。また、同じくプリプレグの一部に炭酸ガスレーザーによるトレパン加工によりビアホール２３を形成し、そのビアホール２３にＣｕ粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体２４を形成する。

（４）一方、ポリエチレンテレフタレート（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。そして、フォトレジスト（ドライフィルム）を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して正極用導体層および負極用導体層を形成した。また、合わせて線幅が２０μｍ、配線と配線との間隔が２０μｍの微細なパターンからなる配線回路層も形成した。

（５）そして、（３）で作製した絶縁シートＢの表面に、転写シートの導体層側を絶縁シートＢに３０ｋｇ／ｃｍ^２の圧力で圧着した後、転写シートを剥がして、導体層を絶縁シートＢに転写させた。

（６）次に、（２）で作製したキャビティが形成された絶縁シートＡをコンデンサ素子の厚み分積層し、そのキャビティ内に（１）で作製した積層セラミックコンデンサチップを仮設置し、チップの周りの隙間にエポキシ樹脂４０体積％、シリカ６０体積％を充填して仮固定した。

（７）そして、このコンデンサ素子を収納した絶縁シートＡの表面および裏面に、（３）（４）を経て作製された導体層およびビアホール導体を有する絶縁シートＢを仮積層した。

（８）そして、この積層物を２２０℃で１時間加熱して完全硬化させて多層配線基板を作製した。なお、加熱による樹脂の流動で絶縁シートの空隙が収縮して絶縁層とコンデンサチップとが密着しチップと絶縁層との隙間はほとんどなくなっていた。こうして全体厚みが１．２ｍｍのコンデンサ内蔵配線基板を作製した。

そして、作製したコンデンサ内蔵配線基板に対して以下の検討を行なった。

そして、作製した基板全体の−６５〜２５０℃の線熱膨張係数を測定した。また、Ａｕスタッドバンプを形成したＳｉチップを約６０℃の加熱した基板にフリップチップ実装し、基板のパッドとＳｉチップ側の回路との周回した導通抵抗を測定し、導通の有無を確認した。また、配線基板全体の機械的強度をインストロン評価装置を用いて測定した。

さらに、インピーダンスアナライザを用いて、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、インピーダンスの周波数特性を測定し、同時に、１ＭＨｚでのコンデンサの容量値を測定し、そして、ｆ_０＝１／（２π（Ｌ・Ｃ）^１／２）（式中、ｆ_０：共振周波数（Ｈｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス（Ｈ））に基づいて、共振周波数からインダクタンスを計算で求めた。

なお、この測定は、室温および熱衝撃試験３００サイクル後におけるインピーダンスも測定した。また、コンデンサ素子の上面の絶縁層の厚みを表１のように変えて特性の変化を測定した。熱衝撃試験は、炭酸ガスを冷媒とし、電気ヒータを加熱源として圧力１ａｔｍのチャンバー内で−５５〜１２５℃の温度サイクルを５分毎のサイクルを１００回付与した。

（比較例１）
実施例における（３）の熱硬化性樹脂と無機フィラーとの混合物からなる絶縁シートのみを用いて配線基板を作製し、上記と同様の評価を行った。

（比較例２）
実施例において、絶縁シートＡ、と絶縁シートＢとの配置を全く逆にし、絶縁シートＢにコンデンサ素子を内蔵させる以外は、全く同様にして配線基板を作製し、上記と同様の評価を行った。

表１の結果から明らかなように、本発明に基づき、配線基板の表層部にプリプレグからなる絶縁層と、コンデンサ素子を内蔵する内層部を無機フィラーと熱硬化性樹脂との混合物からなる絶縁層（ＣＰＣ）によって形成した本発明の配線基板は、基板の機械的強度が３００ＭＰａ以上と高く、しかもフリップチップ実装が可能であった。また、コンデンサ素子によるインダクタンスの変化についても、室温での初期特性と熱衝撃試験後においても変化がなく、信頼性の高いものであった。

Ａ配線基板
１絶縁基板
１ａ第１の絶縁層
１ｂ第２の絶縁層
２キャビティ
３コンデンサ素子
４半導体素子
５セラミック誘電体層
６ａ正電極
６ｂ負電極
７ａ正極用内部電極
７ｂ負極用内部電極
８第１の導体層
９第２の導体層
１０、１１、１７ビアホール導体

Claims

キャビティを有した未硬化状態である第１の樹脂前駆体シートと、導体を有するとともに前記第１の樹脂前駆体シートの一方主面側に配置される未硬化状態である第２の樹脂前駆体シートと、前記第１の樹脂前駆体シートの他方主面側に配置される未硬化状態である第３の樹脂前駆体シートとを、一方主面に前記導体に接続される電極を有した電気素子を前記キャビティ内に配置させた状態で積層する工程と、
前記第１、第２及び第３の樹脂前駆体シートを加熱して硬化させつつ収縮させることにより、前記第１、第２及び第３の樹脂前駆体シートをそれぞれ第１、第２及び第３の絶縁層となすとともに、前記電気素子を前記第２及び第３の絶縁層に固定する工程と、を有することを特徴とする電気素子内蔵配線基板の製造方法。
請求項１に記載の電気素子内蔵配線基板の製造方法において、
前記第１の樹脂前駆体シートは、複数の樹脂前駆体シートを積層してなることを特徴とする電気素子内蔵配線基板の製造方法。