Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4842573B2 - Sensor detection circuit and device provided with the detection circuit - Google Patents
[go: Go Back, main page]

JP4842573B2 - Sensor detection circuit and device provided with the detection circuit - Google Patents

Sensor detection circuit and device provided with the detection circuit Download PDF

Info

Publication number
JP4842573B2
JP4842573B2 JP2005200608A JP2005200608A JP4842573B2 JP 4842573 B2 JP4842573 B2 JP 4842573B2 JP 2005200608 A JP2005200608 A JP 2005200608A JP 2005200608 A JP2005200608 A JP 2005200608A JP 4842573 B2 JP4842573 B2 JP 4842573B2
Authority
JP
Japan
Prior art keywords
sensor
detection circuit
voltage
output
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005200608A
Other languages
Japanese (ja)
Other versions
JP2007018370A (en
Inventor
文雄 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Finetech Nisca Inc
Original Assignee
Canon Finetech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Finetech Inc filed Critical Canon Finetech Inc
Priority to JP2005200608A priority Critical patent/JP4842573B2/en
Publication of JP2007018370A publication Critical patent/JP2007018370A/en
Application granted granted Critical
Publication of JP4842573B2 publication Critical patent/JP4842573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

本発明はセンサ検知回路、及び開検知回路を備えた装置に関し、より詳細には、記録媒体上に記録ヘッドで印刷を行うプリンタで複数の光センサを搭載して制御を行う記録装置等で用いられるセンサ検知回路に関する。   The present invention relates to a sensor detection circuit and an apparatus provided with an open detection circuit, and more particularly, to a recording apparatus that performs control by mounting a plurality of optical sensors in a printer that performs printing with a recording head on a recording medium. The present invention relates to a sensor detection circuit.

近年、パーソナルコンピュータやデジタルカメラの普及に伴い、その出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行うプリンタが広く使用されている。   In recent years, with the spread of personal computers and digital cameras, printers that record information such as desired characters and images on a sheet-like recording medium such as paper or film are widely used as output devices.

プリンタは、普通紙や専用の用紙などの記録媒体上に記録ヘッドで印刷を行う構成が一般的であり、様々な目的で、光センサが複数搭載されている。具体的な目的としては、給紙及び排紙位置での記録媒体の有無、搬送中の記録媒体の先端検知、記録ヘッドの位置検知、インクカートリッジの有無の検知、ジャム処理等でのドア開閉の検知、記録媒体や記録ヘッドを稼動させる機構の状態の検知などがある。   A printer generally has a configuration in which printing is performed with a recording head on a recording medium such as plain paper or dedicated paper, and a plurality of optical sensors are mounted for various purposes. Specifically, the presence / absence of a recording medium at the paper feeding and discharging positions, detection of the leading edge of the recording medium being conveyed, detection of the position of the recording head, detection of the presence / absence of an ink cartridge, jam opening, etc. And detection of the state of a mechanism that operates the recording medium and the recording head.

一般的に、光センサはフォトダイオードとフォトトランジスタから構成され、フォトダイオードから照射された光をフォトトランジスタが受光したか否かで、確認したい対象物の有無を検知する。大きく分類するとフォトダイオードとフォトトランジスタが向かい合うように配置された透過型センサと、同一方向に配置された反射型センサの2種類がある。そのような光センサを電気的に駆動させるには、電源線(VCC)とGND線と出力線の3本の配線が必要である。   In general, an optical sensor includes a photodiode and a phototransistor, and detects the presence or absence of an object to be confirmed based on whether the phototransistor has received light emitted from the photodiode. Broadly speaking, there are two types: a transmissive sensor arranged so that the photodiode and the phototransistor face each other, and a reflective sensor arranged in the same direction. In order to electrically drive such an optical sensor, three lines of a power supply line (VCC), a GND line, and an output line are required.

通常、プリンタにおいて光センサは、CPUなどを搭載した制御基板には搭載されず、給紙及び排紙位置での記録媒体の有無、搬送中の記録媒体の先端検知、記録ヘッドの位置検知、インクカートリッジの有無の検知、ジャム処理等でのドア開閉の検知、記録媒体や記録ヘッドを稼動させる機構の検知等のそれぞれの目的のために、対応する検出位置に個別の基板に搭載される。   In general, in a printer, the optical sensor is not mounted on a control board on which a CPU or the like is mounted. For each purpose such as detection of the presence / absence of a cartridge, detection of door opening / closing in jam processing, detection of a mechanism for operating a recording medium or a recording head, etc., they are mounted on individual substrates at corresponding detection positions.

図4は、一般的なプリンタにおける、制御基板と光センサ基板との接続例を示す図である。図示されたように、PI1からPI12の各々の光センサ基板は、プリンタの制御を行うCPU10を搭載した制御基板1と、電源線(VCC)とGND線と出力線の3本を組とした配線で接続される。   FIG. 4 is a diagram illustrating an example of connection between a control board and an optical sensor board in a general printer. As shown in the drawing, each of the photosensor boards PI1 to PI12 has a control board 1 on which a CPU 10 for controlling the printer is mounted, and a wiring composed of a power supply line (VCC), a GND line, and an output line. Connected with.

光センサの数が増えると、制御基板と光センサ基板とを接続する3本を組とした配線は、小型化が進むプリンタにおいては厄介な問題となる。例えば、図4の例では、3×12=36本の配線が必要となる。   As the number of photosensors increases, wiring consisting of a set of three connecting the control board and the photosensor board becomes a troublesome problem in printers that are becoming smaller. For example, in the example of FIG. 4, 3 × 12 = 36 wires are required.

この制御基板と複数の光センサ基板との接続に必要な信号線の数を減少するために、いくつかの方法が提案されている。第1の方法は、図5に示されるように、制御基板1のCPU10の複数ポートから出力されるセンサ選択信号で、読み込みたい光センサを選択する方法である。第2の方法は、図6に示されるように、各光センサ基板にシリアルインタフェース用の制御回路6を搭載して、制御基板1のCPU10から、読み込みたい光センサを選択する方法である。   In order to reduce the number of signal lines required for connection between the control board and the plurality of photosensor boards, several methods have been proposed. As shown in FIG. 5, the first method is a method of selecting an optical sensor to be read by a sensor selection signal output from a plurality of ports of the CPU 10 of the control board 1. As shown in FIG. 6, the second method is a method in which the control circuit 6 for serial interface is mounted on each optical sensor board, and the optical sensor to be read is selected from the CPU 10 of the control board 1.

しかしながら、上記従来の方法は、制御基板から第1の光センサ基板、第1の光センサ基板から第2の光センサ基板とカスケード接続されるため、基板間の配線本数を一層低減することが所望されている。   However, since the conventional method is cascade-connected from the control substrate to the first photosensor substrate and from the first photosensor substrate to the second photosensor substrate, it is desirable to further reduce the number of wirings between the substrates. Has been.

例えば、図5の方法では、電源線やGND線や出力線の3本のほかに、光センサ数が4個まではセレクタのポート数が2本で計5本の配線、光センサが8個まではセレクタのポート数が3本で計6本の配線が必要となり、光センサの数が増えていくと基板間の配線本数が増加してしまう。図6の方法では、電源線が1本と、GND線が1本と、SCLK,TX,RXのシリアル制御線3本と、出力線1本の計6本が必要になる。   For example, in the method of FIG. 5, in addition to three power lines, GND lines, and output lines, up to four optical sensors, the number of selector ports is two, a total of five wires, and eight optical sensors. Until then, the number of selector ports is three and a total of six wires are required. As the number of optical sensors increases, the number of wires between the substrates increases. The method of FIG. 6 requires a total of six power lines, one GND line, three serial control lines for SCLK, TX, RX, and one output line.

いずれの方法においても、カスケード接続すると、第1の光センサ基板2などの中間にある基板では、制御基板1との配線(コネクタ11−21間の配線)に加え第2の光センサ基板との配線(コネクタ22−31間の配線)が必要となる。このため、装置を小型化する際には、このような基板間の配線本数を一層低減することが必要となる。   In any of the methods, when cascade connection is established, in the intermediate substrate such as the first optical sensor substrate 2, in addition to the wiring with the control substrate 1 (wiring between the connectors 11-21), the second optical sensor substrate is connected. Wiring (wiring between the connectors 22-31) is required. For this reason, when downsizing the apparatus, it is necessary to further reduce the number of wirings between the substrates.

このような問題はプリンタに限らず、複数の光センサを用いる様々な装置や電子機器に共通の問題である。更に、センサの種類も光センサに限定されるものではない。   Such a problem is not limited to a printer, but is a problem common to various devices and electronic devices using a plurality of optical sensors. Further, the type of sensor is not limited to the optical sensor.

本発明は以上のような状況に鑑みてなされたものであり、制御基板から複数のセンサ基板がカスケード接続される構成において、基板間を接続する信号線の数を低減することを目的とする。   The present invention has been made in view of the above situation, and an object of the present invention is to reduce the number of signal lines connecting between substrates in a configuration in which a plurality of sensor substrates are cascade-connected from a control substrate.

上記目的を達成する本発明の一態様としてのセンサ検知回路は、それぞれセンサを搭載した複数のセンサ基板と、
いずれかのセンサを選択するための選択信号を出力し、センサからの出力信号を受信する制御手段が搭載され、前記複数のセンサ基板に電源を供給する制御基板と、を備えたセンサ検知回路であって、
前記制御基板及び前記複数のセンサ基板は、電源配線、前記選択信号及び前記出力信号がカスケード接続されており、
各センサ基板は、
前記選択信号の電圧が所定の範囲であるか否かを判定する電圧範囲判定手段と、
前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号として出力する出力切り換え手段とを備え
前記複数のセンサ基板の各々に対応する前記所定の範囲の各々は、互いにオーバーラップしないように設定され、大きさが略等しく、前記電源の電圧値とGNDとの間に所定間隔で設定されている、
ことを特徴とする。
A sensor detection circuit as an aspect of the present invention that achieves the above object includes a plurality of sensor substrates each mounted with a sensor,
A control circuit that includes a control unit that outputs a selection signal for selecting any one of the sensors and receives an output signal from the sensor, and that supplies power to the plurality of sensor substrates. There,
In the control board and the plurality of sensor boards, power supply wiring, the selection signal, and the output signal are cascade-connected,
Each sensor board
Voltage range determining means for determining whether or not the voltage of the selection signal is within a predetermined range;
When the voltage range determination means determines that the voltage of the selection signal is within the predetermined range, the output range switching means for outputting the output of the sensor mounted on the substrate as the output signal ,
Each of the predetermined ranges corresponding to each of the plurality of sensor boards is set so as not to overlap with each other, and has a substantially equal size, and is set at a predetermined interval between the voltage value of the power source and GND. Yes,
It is characterized by that.

なお、各センサ基板の所定の範囲は、互いにオーバーラップしないのがよく、複数のセンサ基板の所定の範囲は、大きさが略等しく、電源の電圧値とGNDとの間に所定間隔で設定されていてもよい。   The predetermined ranges of the sensor boards should not overlap each other, and the predetermined ranges of the plurality of sensor boards are substantially equal in size and are set at a predetermined interval between the voltage value of the power supply and GND. It may be.

センサとしては、2値のいずれかに対応する信号を出力する、例えば光学センサが好適である。   As the sensor, for example, an optical sensor that outputs a signal corresponding to one of the two values is suitable.

電圧範囲判定手段の具体的構成としては、所定の範囲の上限及び下限に対応した2つのコンパレータを含む構成がある。   As a specific configuration of the voltage range determination means, there is a configuration including two comparators corresponding to an upper limit and a lower limit of a predetermined range.

出力切り換え手段の構成としては、選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサへ電源を供給する構成、あるいは当該基板に搭載されたセンサの出力を出力信号に接続する構成がある。   As the configuration of the output switching means, when it is determined that the voltage of the selection signal is within the predetermined range, the configuration is such that power is supplied to the sensor mounted on the substrate, or the output of the sensor mounted on the substrate is There is a configuration for connecting to an output signal.

また、本発明は、上記のセンサ検知回路を備えた様々な装置や電子機器にも適用できるが、具体的な例としては、記録媒体に記録を行う記録装置や複写機、複合機などがある。   The present invention can also be applied to various devices and electronic devices provided with the above-described sensor detection circuit. Specific examples include a recording device, a copying machine, and a multifunction device that perform recording on a recording medium. .

本発明によれば、制御基板と各センサ基板とが4本の信号線でカスケード接続された構成において、制御基板から出力される選択信号の電圧に応じて、該電圧を所定の範囲に含むセンサ基板に搭載されたセンサからの出力が得られる。   According to the present invention, in a configuration in which the control board and each sensor board are cascade-connected by four signal lines, the sensor includes the voltage within a predetermined range according to the voltage of the selection signal output from the control board. The output from the sensor mounted on the substrate can be obtained.

従って、各基板間を接続する信号線の数を4つに低減できると共に、選択信号の電圧を変えることにより、所望する光センサからの出力が得られる。   Therefore, the number of signal lines connecting the substrates can be reduced to four, and the output from the desired photosensor can be obtained by changing the voltage of the selection signal.

以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。   Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the components described in the following embodiments are merely examples, and are not intended to limit the scope of the present invention only to them.

また、以下の実施形態では、上記従来例に関して説明した図5及び図6に示した部分と同様な部分を同じ参照符号で示す。   Further, in the following embodiment, the same reference numerals are used to denote the same parts as those shown in FIGS. 5 and 6 described with respect to the conventional example.

<第1の実施形態>
図1は、本発明に係る光センサ検知回路の第1の実施形態の概略構成を示すブロック図である。同図において、1は装置全体の制御を行うCPU10を搭載した制御基板、2は第1の光センサPI1を搭載した第1の光センサ基板、3は第2の光センサPI2を搭載した第2の光センサ基板をそれぞれ示している。
<First Embodiment>
FIG. 1 is a block diagram showing a schematic configuration of a first embodiment of an optical sensor detection circuit according to the present invention. In the figure, 1 is a control board on which a CPU 10 for controlling the entire apparatus is mounted, 2 is a first photosensor board on which a first photosensor PI1 is mounted, and 3 is a second board on which a second photosensor PI2 is mounted. Each of the optical sensor substrates is shown.

制御基板1には光センサ基板との接続のために4ピンのコネクタ11が設けられている。第1の光センサ基板2には、制御基板1との接続のための4ピンのコネクタ21と、第2の光センサ基板3との接続のための4ピンのコネクタ22が設けられている。第2の光センサ基板3には、第2の光センサ基板2との接続のための4ピンのコネクタ31と、第3の光センサ基板(不図示)との接続のための4ピンのコネクタ32が設けられている。   The control board 1 is provided with a 4-pin connector 11 for connection to the optical sensor board. The first optical sensor board 2 is provided with a 4-pin connector 21 for connection to the control board 1 and a 4-pin connector 22 for connection to the second optical sensor board 3. The second photosensor substrate 3 includes a 4-pin connector 31 for connection to the second photosensor substrate 2 and a 4-pin connector for connection to a third photosensor substrate (not shown). 32 is provided.

図1では、2つの光センサ基板しか示していないが、カスケード接続することにより、第3、第4等多数の光センサ基板を接続することができる。   In FIG. 1, only two photosensor substrates are shown, but a large number of photosensor substrates such as a third and a fourth can be connected by cascade connection.

11、21、22、31、32の各コネクタのピン配列は同様であり、4ピンの並列ケーブル等によるカスケード接続が可能である。1番ピンはVCCであり、光センサ基板の回路や光センサへ供給される電源用の端子である。2番ピンはCPU10から出力されるアナログ電圧用の端子である。3番ピンはセンサ出力用の端子であり、各センサ基板の光センサの受光素子であるフォトトランジスタ(PTr1、PTr2)のエミッタが接続され、選択された光センサのフォトトランジスタの電流が、制御基板1の抵抗Rで検知されて、CPU10に入力される。   The pin arrangement of the connectors 11, 21, 22, 31, and 32 is the same, and cascade connection using a 4-pin parallel cable or the like is possible. Pin 1 is VCC, which is a terminal for a power source supplied to the circuit of the optical sensor substrate and the optical sensor. The second pin is a terminal for analog voltage output from the CPU 10. The third pin is a sensor output terminal to which the emitters of phototransistors (PTr1, PTr2) that are light receiving elements of the photosensors of each sensor substrate are connected, and the current of the phototransistor of the selected photosensor is controlled by the control substrate. 1 is detected by the resistor R and input to the CPU 10.

第1の光センサ基板2には、直列接続された3つの抵抗R11、R12、R13が設けられており、抵抗R11及びR12の接続点からコンパレータCMP1に対する基準電圧Vref11が供給される。同様に、抵抗R12及びR13の接続点から、コンパレータCMP2に対する基準電圧Vref12が供給される。2つのコンパレータCMP1及びCMP2の出力は、一端が電源に接続された抵抗R1の他端に共通に接続され、更にトランジスタTr1のベースに接続されている。ここで2つのコンパレータ出力は、オープンコレクタとなっている。従って、Tr1のベースには、2つのコンパレータCMP1及びCMP2の両方がハイインピーダンスになると、R1から電流が流れ込み、トランジスタTr1はON状態となる。   The first optical sensor substrate 2 is provided with three resistors R11, R12, and R13 connected in series, and a reference voltage Vref11 for the comparator CMP1 is supplied from a connection point between the resistors R11 and R12. Similarly, the reference voltage Vref12 for the comparator CMP2 is supplied from the connection point of the resistors R12 and R13. The outputs of the two comparators CMP1 and CMP2 are connected in common to the other end of the resistor R1 whose one end is connected to the power supply, and further connected to the base of the transistor Tr1. Here, the two comparator outputs are open collectors. Therefore, when both of the two comparators CMP1 and CMP2 become high impedance, the current flows from R1 to the base of Tr1, and the transistor Tr1 is turned on.

Tr1のコレクタは、抵抗R3及びR2を介してトランジスタTr2と接続されている。この構成により、Tr1がONすると、Tr2もONとなり、Tr1がOFFすると、Tr2もOFFする。LED1は光センサPI1の発光素子として機能するフォトダイオードであり、電流制限用の抵抗R4が直列に接続されている。光センサを構成するフォトトランジスタPTr1とフォトダイオードLED1とは、光センサPI1が透過型センサの場合には対向して実装され、反射型センサの場合には検知対象物に対して同一方向に実装される。   The collector of Tr1 is connected to transistor Tr2 via resistors R3 and R2. With this configuration, when Tr1 is turned on, Tr2 is also turned on, and when Tr1 is turned off, Tr2 is also turned off. LED1 is a photodiode that functions as a light emitting element of the optical sensor PI1, and a current limiting resistor R4 is connected in series. The phototransistor PTr1 and the photodiode LED1 constituting the photosensor are mounted facing each other when the photosensor PI1 is a transmissive sensor, and mounted in the same direction with respect to the detection target when the photosensor is a reflective sensor. The

第2の光センサ基板3も第1の光センサ基板2と同様な回路構成であるが、抵抗R21、R22及びR23の値が、抵抗R11、R12及びR13の値とは異なっている。不図示の第3の光センサ基板等がある場合にも、回路構成は同様であるが、3つの直列接続される抵抗の値が異なっている。   The second photosensor substrate 3 has a circuit configuration similar to that of the first photosensor substrate 2, but the values of the resistors R21, R22, and R23 are different from the values of the resistors R11, R12, and R13. Even when there is a third optical sensor substrate (not shown), the circuit configuration is the same, but the values of the three resistors connected in series are different.

ここで、これら3つの抵抗の値の設定方法について図3を参照して説明する。第1の光センサ基板に関して説明したように、2つのコンパレータの基準電圧Vref11及びVref12は、直列接続された3つの抵抗R11、R12及びR13の値の比によって決定される。   Here, a method of setting these three resistance values will be described with reference to FIG. As described with respect to the first photosensor substrate, the reference voltages Vref11 and Vref12 of the two comparators are determined by the ratio of the values of the three resistors R11, R12, and R13 connected in series.

本実施形態では、図3に示すように、GNDからVCCまでの間に、各光センサ基板の2つの基準電圧が、他の光センサ基板の基準電圧とオーバーラップしないように、それぞれの光センサ基板の3つの抵抗の値を決定する。図3は、n個の光センサ基板をカスケード接続する場合の、各光センサ基板の基準電圧を示している。本例では、Vref11からVrefn2まで基準電圧が略等間隔で並ぶように設定されている。   In the present embodiment, as shown in FIG. 3, each of the photosensors is arranged so that the two reference voltages of each photosensor substrate do not overlap with the reference voltages of the other photosensor substrates between GND and VCC. Determine the three resistance values of the substrate. FIG. 3 shows the reference voltage of each photosensor substrate when n photosensor substrates are cascade-connected. In this example, the reference voltages are set so as to be arranged at substantially equal intervals from Vref11 to Vrefn2.

このように各基準電圧を設定することで、所望する光センサだけを選択的に駆動することが出来る。   By setting each reference voltage in this way, only the desired optical sensor can be selectively driven.

例えば、第1の光センサ基板2の光センサPI1を駆動してその状態を検知する場合には、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値を、
Vref11<V<Vref12
の範囲に設定する。この場合、第1の光センサ基板2の2個のコンパレータCMP1及びCMP2の両方がハイインピーダンスになり、トランジスタTr1のベースには抵抗R1を介して電流が流れる。するとトランジスタTr1がONとなり、トランジスタTr2もONとなって光センサPI1に電源VCCが供給される。
For example, when the optical sensor PI1 of the first optical sensor board 2 is driven to detect its state, the value of the analog voltage V output from the analog port of the CPU 10 of the control board 1 is
Vref11 <V <Vref12
Set to the range. In this case, both of the two comparators CMP1 and CMP2 of the first photosensor substrate 2 become high impedance, and current flows through the base of the transistor Tr1 via the resistor R1. Then, the transistor Tr1 is turned on, the transistor Tr2 is also turned on, and the power supply VCC is supplied to the photosensor PI1.

一方、第2の光センサ基板3では、
V<Vref21<Vref22
となるので、コンパレータCMP1の出力はローインピーダンス、コンパレータCMP2の出力はハイインピーダンスとなる。その結果、トランジスタTr1のベースには電流が流れず、Tr1はOFF状態となり、トランジスタTr2もOFF状態となる。従って、光センサPI2には電源VCCは供給されない。
On the other hand, in the second photosensor substrate 3,
V <Vref21 <Vref22
Therefore, the output of the comparator CMP1 is low impedance, and the output of the comparator CMP2 is high impedance. As a result, no current flows through the base of the transistor Tr1, Tr1 is turned off, and the transistor Tr2 is also turned off. Accordingly, the power supply VCC is not supplied to the optical sensor PI2.

第3以降の光センサ基板でも同様にして、Tr1及びTr2がOFF状態となり、対応する光センサには電源VCCは供給されない。   Similarly, in the third and subsequent photosensor substrates, Tr1 and Tr2 are turned off, and the power supply VCC is not supplied to the corresponding photosensors.

同様に、第2の光センサ基板3の光センサPI2を駆動してその状態を検知する場合には、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値を、
Vref21<V<Vref22
の範囲に設定すれば良い。
Similarly, when the optical sensor PI2 of the second optical sensor board 3 is driven and its state is detected, the value of the analog voltage V output from the analog port of the CPU 10 of the control board 1 is
Vref21 <V <Vref22
Should be set within the range.

第3以降の光センサ基板の光センサを駆動してその状態を検知する場合には、図3に示された電圧範囲に従って、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値を設定すればよい。   When driving the photosensors of the third and subsequent photosensor boards to detect the state, the value of the analog voltage V output from the analog port of the CPU 10 of the control board 1 according to the voltage range shown in FIG. Should be set.

以上説明したように、本実施形態実施の光センサ検知回路によれば、制御基板と各センサ基板との配線本数を4本に低減した構成で、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値を、各光センサ基板に対してオーバーラップすることなく割り当てられた電圧範囲に設定することで、対応する光センサを駆動してその状態を選択的に検知することができる。   As described above, according to the optical sensor detection circuit of the present embodiment, the number of wirings between the control board and each sensor board is reduced to four, and output from the analog port of the CPU 10 of the control board 1. By setting the value of the analog voltage V within the voltage range assigned without overlapping each photosensor substrate, the corresponding photosensor can be driven to selectively detect the state.

<第2の実施形態>
以下、本発明に係る光センサ検知回路の第2の実施形態に付いて説明する。図2は、光センサ検知回路の第2の実施形態の概略構成を図1と同様に示す示すブロック図であり、同図において、上述の第1の実施形態に関して説明した図1と同様な部分を同じ符号で示している。
<Second Embodiment>
Hereinafter, a second embodiment of the photosensor detection circuit according to the present invention will be described. FIG. 2 is a block diagram showing a schematic configuration of the second embodiment of the optical sensor detection circuit in the same manner as in FIG. 1, in which the same parts as in FIG. 1 described with reference to the first embodiment are shown. Are indicated by the same reference numerals.

本実施形態を第1の実施形態と比較すると、各光センサ基板の2つのコンパレータCMP1及びCMP2の出力が、第1の実施形態ではトランジスタTr1のベースに接続されているのに対して、本実施形態ではアナログマルチプレクサ4のチャンネルセレクト端子Aに接続されている点が異なっている。また、電源VCCの経路にトランジスタTr2がないので、本実施形態では光センサには常に電源VCCが供給されている。   When this embodiment is compared with the first embodiment, the outputs of the two comparators CMP1 and CMP2 of each photosensor substrate are connected to the base of the transistor Tr1 in the first embodiment, whereas this embodiment is compared with the first embodiment. The embodiment is different in that it is connected to the channel select terminal A of the analog multiplexer 4. Further, since there is no transistor Tr2 in the path of the power supply VCC, the power supply VCC is always supplied to the photosensor in this embodiment.

このアナログマルチプレクサ4は、チャンネルセレクト端子Aがローレベルであれば、データD0を選択してその信号をコモン端子Xに出力する。一方、チャンネルセレクト端子Aがハイレベルであれば、データD1を選択してその信号をコモン端子Xに出力する。従って、本実施形態では、チャンネルセレクト端子Aがハイレベルであるときに、対応する光センサのフォトトランジスタPTrのエミッタがコモン端子Xに接続されてコネクタのセンサ出力として制御基板1のCPU10のアナログポートに入力される。   If the channel select terminal A is at a low level, the analog multiplexer 4 selects the data D0 and outputs the signal to the common terminal X. On the other hand, if the channel select terminal A is at the high level, the data D1 is selected and the signal is output to the common terminal X. Therefore, in this embodiment, when the channel select terminal A is at the high level, the emitter of the phototransistor PTr of the corresponding optical sensor is connected to the common terminal X, and the analog port of the CPU 10 of the control board 1 as the sensor output of the connector. Is input.

そして、各光センサ基板において、直列接続された3つの抵抗R11、R12及びR13の値の比によって決定される2つの基準電圧の値を、第1の実施形態と同様に、図3に示されるように設定する。これにより、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値に応じて、対応する光センサからの出力を読み込むことが出来る。   In each optical sensor board, the values of two reference voltages determined by the ratio of the values of three resistors R11, R12, and R13 connected in series are shown in FIG. 3, as in the first embodiment. Set as follows. Thereby, the output from the corresponding optical sensor can be read in accordance with the value of the analog voltage V output from the analog port of the CPU 10 of the control board 1.

以上説明したように、本実施形態実施の光センサ検知回路によれば、制御基板と各センサ基板との配線本数を4本に低減した構成で、制御基板1のCPU10のアナログポートから出力されるアナログ電圧Vの値を、各光センサ基板に対してオーバーラップすることなく割り当てられた電圧範囲に設定することで、対応する光センサの状態を選択的に検知することができる。   As described above, according to the optical sensor detection circuit of the present embodiment, the number of wirings between the control board and each sensor board is reduced to four, and output from the analog port of the CPU 10 of the control board 1. By setting the value of the analog voltage V to the voltage range assigned without overlapping each photosensor substrate, the state of the corresponding photosensor can be selectively detected.

(変形例)
上記第1及び第2の実施形態では、各センサ基板の2つの基準電圧の値を図3に示したように設定するものとしたが、各センサ基板の2つの基準電圧の値の設定は、これに限定されるものではない。
(Modification)
In the first and second embodiments, the values of the two reference voltages of each sensor board are set as shown in FIG. 3, but the settings of the values of the two reference voltages of each sensor board are as follows: It is not limited to this.

例えば、図3の例では、第1の光センサPI1から対応する電圧範囲が順番に高くなるような設定であるが、第1の光センサに対応する電圧範囲を最も高くして、以降の電圧範囲が順番に低くなるような設定としても良い。更に、CPU側で電圧範囲と光センサとの対応関係を判別できる構成とすれば、光センサの番号に応じた順番とする必要はない。   For example, in the example of FIG. 3, the voltage range corresponding to the first photosensor PI1 is set to increase in order, but the voltage range corresponding to the first photosensor is set to the highest, and the subsequent voltage is set. The range may be set so that the range decreases in order. Further, if the CPU can determine the correspondence between the voltage range and the photosensor, it is not necessary to set the order according to the photosensor number.

また、各電圧範囲の幅や間隔を等しくする必要はなく、互いの電圧範囲がオーバーラップせず、生じ得る電圧変動等によって誤って認識されない程度に、各電圧範囲の幅や間隔を設定すれば良い。   Also, it is not necessary to make the widths and intervals of each voltage range equal, and if the widths and intervals of each voltage range are set to such an extent that the voltage ranges do not overlap each other and are not erroneously recognized due to potential voltage fluctuations, etc. good.

<他の実施形態>
以上説明した実施形態では、本発明を光センサに適用した場合を例にあげて説明したが、本発明はハイレベル/ローレベルなどの2値のいずれかに対応する信号を出力するセンサであれば、光センサ以外の他のセンサにも適用できる。
<Other embodiments>
In the embodiment described above, the case where the present invention is applied to an optical sensor has been described as an example. However, the present invention is not limited to a sensor that outputs a signal corresponding to one of two values such as a high level and a low level. For example, the present invention can be applied to sensors other than the optical sensor.

また、上記の光センサ検知回路を用いる電子機器、装置やシステムも本発明の範囲に含まれる。本発明に係る光センサ検知回路が用いられる電子機器や装置の例としては、記録装置、複写機、ファクシミリ、複合機などの可動部を含む機器や装置がある。また、本発明に係る光センサ検知回路が用いられるシステムの例としてはこのような機器や装置を含むシステムに加え、自動車などのメカトロニクス制御を行うシステムがある。   In addition, electronic devices, apparatuses, and systems using the above-described optical sensor detection circuit are also included in the scope of the present invention. Examples of electronic devices and apparatuses in which the optical sensor detection circuit according to the present invention is used include devices and apparatuses including movable parts such as a recording apparatus, a copying machine, a facsimile machine, and a multifunction machine. Further, examples of systems in which the optical sensor detection circuit according to the present invention is used include systems that perform mechatronics control of automobiles and the like in addition to systems including such devices and apparatuses.

本発明に係る光センサ検知回路の第1の実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 1st Embodiment of the optical sensor detection circuit which concerns on this invention. 本発明に係る光センサ検知回路の第2の実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 2nd Embodiment of the optical sensor detection circuit based on this invention. 複数の光センサ基板の基準電圧の設定を説明する図である。It is a figure explaining the setting of the reference voltage of a some optical sensor board | substrate. 一般的なプリンタにおける、制御基板と光センサ基板との接続例を示す図である。It is a figure which shows the example of a connection of a control board and an optical sensor board | substrate in a common printer. 従来の制御基板と複数の光センサ基板との接続の第1の例を示すブロック図である。It is a block diagram which shows the 1st example of the connection of the conventional control board and a some optical sensor board | substrate. 従来の制御基板と複数の光センサ基板との接続の第2の例を示すブロック図である。It is a block diagram which shows the 2nd example of the connection of the conventional control board and a some optical sensor board | substrate.

符号の説明Explanation of symbols

1 制御基板
2、3 光センサ基板
4、5 アナログマルチプレクサ
6 制御回路
11,21,22,31,32 コネクタ
PI1〜PI12 光センサ
CMP1,CMP2 コンパレータ
PTr1、PTr2 フォトトランジスタ
LED1、LED2 フォトダイオード
DESCRIPTION OF SYMBOLS 1 Control board 2, 3 Optical sensor board 4, 5 Analog multiplexer 6 Control circuit 11, 21, 22, 31, 32 Connector PI1-PI12 Optical sensor CMP1, CMP2 Comparator PTr1, PTr2 Phototransistor LED1, LED2 Photodiode

Claims (8)

それぞれセンサを搭載した複数のセンサ基板と、
いずれかのセンサを選択するための選択信号を出力し、センサからの出力信号を受信する制御手段が搭載され、前記複数のセンサ基板に電源を供給する制御基板と、を備えたセンサ検知回路であって、
前記制御基板及び前記複数のセンサ基板は、電源配線、前記選択信号及び前記出力信号がカスケード接続されており、
各センサ基板は、
前記選択信号の電圧が所定の範囲であるか否かを判定する電圧範囲判定手段と、
前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号として出力する出力切り換え手段とを備え
前記複数のセンサ基板の各々に対応する前記所定の範囲の各々は、互いにオーバーラップしないように設定され、大きさが略等しく、前記電源の電圧値とGNDとの間に所定間隔で設定されている、
ことを特徴とするセンサ検知回路。
A plurality of sensor boards each equipped with a sensor;
A control circuit that includes a control unit that outputs a selection signal for selecting any one of the sensors and receives an output signal from the sensor, and that supplies power to the plurality of sensor substrates. There,
In the control board and the plurality of sensor boards, power supply wiring, the selection signal, and the output signal are cascade-connected,
Each sensor board
Voltage range determining means for determining whether or not the voltage of the selection signal is within a predetermined range;
When the voltage range determination means determines that the voltage of the selection signal is within the predetermined range, the output range switching means for outputting the output of the sensor mounted on the substrate as the output signal ,
Each of the predetermined ranges corresponding to each of the plurality of sensor boards is set so as not to overlap with each other, and has a substantially equal size, and is set at a predetermined interval between the voltage value of the power source and GND. Yes,
A sensor detection circuit characterized by the above.
前記センサは、2値のいずれかに対応する信号を出力するセンサであることを特徴とする請求項に記載のセンサ検知回路。 The sensor detection circuit according to claim 1 , wherein the sensor is a sensor that outputs a signal corresponding to one of binary values. 前記センサは、光学センサであることを特徴とする請求項に記載のセンサ検知回路。 The sensor detection circuit according to claim 2 , wherein the sensor is an optical sensor. 前記電圧範囲判定手段は、前記所定の範囲の上限及び下限に対応した2つのコンパレータを含むことを特徴とする請求項1乃至3のいずれか1項に記載のセンサ検知回路。 The voltage range determination means, sensor detection circuit according to any one of claims 1 to 3, characterized in that it comprises two comparators which corresponds to the upper limit and the lower limit of the predetermined range. 前記出力切り換え手段は、前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサへ電源を供給する手段を含むことを特徴とする請求項1乃至4のいずれか1項に記載のセンサ検知回路。 The output switching means includes means for supplying power to a sensor mounted on the substrate when the voltage range determination means determines that the voltage of the selection signal is within the predetermined range. The sensor detection circuit of any one of Claims 1 thru | or 4 . 前記出力切り換え手段は、前記電圧範囲判定手段が前記選択信号の電圧が前記所定の範囲であると判定したときに、当該基板に搭載されたセンサの出力を前記出力信号に接続する手段を含むことを特徴とする請求項1乃至5のいずれか1項に記載のセンサ検知回路。 The output switching means includes means for connecting an output of a sensor mounted on the substrate to the output signal when the voltage range determination means determines that the voltage of the selection signal is within the predetermined range. The sensor detection circuit according to any one of claims 1 to 5 . 請求項1乃至6のいずれか1項に記載のセンサ検知回路を備えたことを特徴とする装置。 Apparatus characterized by comprising a sensor detection circuit according to any one of claims 1 to 6. 記録媒体に記録を行う装置であって、前記センサが、記録媒体の位置を検知するセンサを含むことを特徴とする請求項に記載の装置。 The apparatus according to claim 7 , wherein the apparatus performs recording on a recording medium, and the sensor includes a sensor that detects a position of the recording medium.
JP2005200608A 2005-07-08 2005-07-08 Sensor detection circuit and device provided with the detection circuit Expired - Fee Related JP4842573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005200608A JP4842573B2 (en) 2005-07-08 2005-07-08 Sensor detection circuit and device provided with the detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005200608A JP4842573B2 (en) 2005-07-08 2005-07-08 Sensor detection circuit and device provided with the detection circuit

Publications (2)

Publication Number Publication Date
JP2007018370A JP2007018370A (en) 2007-01-25
JP4842573B2 true JP4842573B2 (en) 2011-12-21

Family

ID=37755476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005200608A Expired - Fee Related JP4842573B2 (en) 2005-07-08 2005-07-08 Sensor detection circuit and device provided with the detection circuit

Country Status (1)

Country Link
JP (1) JP4842573B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849014B2 (en) * 2007-06-14 2011-12-28 富士ゼロックス株式会社 Relay hub and information communication system
JP5928107B2 (en) * 2012-04-06 2016-06-01 セイコーエプソン株式会社 Sensor system, sensor module
JP6488880B2 (en) * 2015-05-19 2019-03-27 日本精工株式会社 Proximity sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720896A (en) * 1980-07-11 1982-02-03 Hochiki Co Concentrated monitoring device
JPH0355700A (en) * 1989-07-25 1991-03-11 Canon Inc Sensor on/off detection device
JPH06141370A (en) * 1992-10-27 1994-05-20 Osaka Gas Co Ltd Remote monitoring device
JPH09134492A (en) * 1995-11-09 1997-05-20 Yokogawa Electric Corp Wireless meter reading device

Also Published As

Publication number Publication date
JP2007018370A (en) 2007-01-25

Similar Documents

Publication Publication Date Title
KR20030091373A (en) Cartridge identification apparatus
US11503181B2 (en) Image reading apparatus that reads originals, control method therefor, and storage medium
US9283748B2 (en) Printhead and printing apparatus
JP4842573B2 (en) Sensor detection circuit and device provided with the detection circuit
US9216601B2 (en) Electric device and printing apparatus using the same
JP4995562B2 (en) Image forming apparatus
US7391334B2 (en) Connection checking system, printer device, method of checking connected state, connection checking program, and recording medium storing connection checking program
JP3748198B2 (en) Electronics
JP2003145858A (en) Recording apparatus
JP4874841B2 (en) Image forming apparatus
JP4010989B2 (en) Paper cassette, image forming device
JPH10316253A (en) Image forming device
JP2026044507A (en) Image reading device and control method for image reading device
JP2866400B2 (en) Automatic adjustment device for transmitted light detection circuit
JP6102295B2 (en) Constant current circuit
JP2008059161A (en) Sensor output detection method
JP7491077B2 (en) Electronic device, image forming apparatus, and failure determination method
JP2004007233A (en) Multi optical axis photoelectric sensor
US7877035B2 (en) Electronic device and image forming apparatus
JP3204153B2 (en) Image forming device
JP2017183918A (en) Image reading apparatus and image forming apparatus
JP5907840B2 (en) Image forming apparatus and medium detection method
JP3820135B2 (en) Printed wiring board
JP4926083B2 (en) Image forming apparatus
JP2009044285A (en) Impedance matching system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350