Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4843390B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JP4843390B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4843390B2
JP4843390B2 JP2006179783A JP2006179783A JP4843390B2 JP 4843390 B2 JP4843390 B2 JP 4843390B2 JP 2006179783 A JP2006179783 A JP 2006179783A JP 2006179783 A JP2006179783 A JP 2006179783A JP 4843390 B2 JP4843390 B2 JP 4843390B2
Authority
JP
Japan
Prior art keywords
dicing
manufacturing
semiconductor wafer
end material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006179783A
Other languages
Japanese (ja)
Other versions
JP2008010639A (en
Inventor
洋一 原山
正義 江部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006179783A priority Critical patent/JP4843390B2/en
Publication of JP2008010639A publication Critical patent/JP2008010639A/en
Application granted granted Critical
Publication of JP4843390B2 publication Critical patent/JP4843390B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に関し、さらに詳細には、樹脂封止されたウェハーレベルCSP等をダイシングによって形成する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a resin-sealed wafer level CSP or the like is formed by dicing.

樹脂封止されたウェハーレベルCSP等を製造する過程において、ウェハー状態の半導体基板を、最終的に個々のチップに切断(ダイシング)する工程がある。   In the process of manufacturing a resin-sealed wafer level CSP or the like, there is a step of finally cutting (dicing) a semiconductor substrate in a wafer state into individual chips.

この工程は、例えば、半導体ウェハーをダイヤモンド製等のダイシングブレードにより、短冊状にダイシングをした後、そのダイシングの方向と直角方向にダイシングを行い、最終的にウェハーを碁盤目状に切り出すのが一般的である(図8参照)。   In this process, for example, after a semiconductor wafer is diced into a strip shape with a dicing blade made of diamond or the like, it is generally diced in a direction perpendicular to the dicing direction, and finally the wafer is cut into a grid pattern. (See FIG. 8).

しかし、通常略円形状である半導体ウェハーを、略矩形状に切り出すため、半導体ウェハーの外周部には、チップ領域が確保できない略三角形状に代表される端材が多数発生する。   However, since a semiconductor wafer having a generally circular shape is usually cut out into a substantially rectangular shape, a large number of end materials represented by a substantially triangular shape in which a chip region cannot be secured are generated on the outer periphery of the semiconductor wafer.

ここで、ウェハーレベルCSPのダイシング時には回路面が樹脂により封止されているため、ダイシングの加工負荷が大きく、ウェハー外周部の端材(三角チップ)が飛散しやすい傾向にある。ダイシング中に端材が飛散するとダイシングブレードがダメージをうけ、チッピングの多発および最悪のケースとしてはブレード破損を招くため、大きな問題となっている。また、チップそのものの破損が生じてしまうこともある。
ウェハーレベルCSPの小型化および製造コストの低コスト化等の観点から、ダイシングブレードの薄型化が図られている現在では、なおさら、当該問題が顕著に生じている。
Here, since the circuit surface is sealed with resin at the time of wafer level CSP dicing, the processing load of dicing is large, and the end material (triangular chip) on the wafer outer peripheral portion tends to be scattered. If the end material is scattered during dicing, the dicing blade is damaged, causing frequent chipping and, in the worst case, causing blade breakage, which is a serious problem. In addition, the chip itself may be damaged.
At present, when the dicing blade is made thinner from the viewpoint of miniaturization of the wafer level CSP and cost reduction of the manufacturing cost, the problem is remarkably caused.

そのため、従来のウェハーレベルCSPの製造方法では、半導体ウェハーの裏面にダイシングテープと呼ばれる粘着テープを貼り付けて、ダイシング時に端材が飛散しないようにしていたが、端材は微小な面積であって、十分な粘着力が確保できないため、端材の飛散によるブレードの破損を解消するまでには至っていない。   Therefore, in the conventional wafer level CSP manufacturing method, an adhesive tape called a dicing tape is attached to the back surface of the semiconductor wafer so that the end material does not scatter during dicing, but the end material has a small area. Since sufficient adhesive strength cannot be secured, it has not yet been possible to eliminate damage to the blade due to scattering of the end material.

一方、ダイシングによりウェハーレベルCSPを製造する半導体装置製造方法として、特開2004−146487号公報に記載されたものであって、図9に示される方法が提案されている。
この従来例は、端材の飛散によるブレードの破損を解消するため、ウェハー外周部の端材(三角チップ)を生じさせないように、ダイシングを行なう方法である。
しかし、この方法の場合、ダイシングブレードを上下させて、複雑なダイシングを行なわなければならず、工程の複雑化による、製造時間の増加を招いてしまう問題がある。
On the other hand, as a semiconductor device manufacturing method for manufacturing a wafer level CSP by dicing, it is described in Japanese Patent Application Laid-Open No. 2004-146487, and a method shown in FIG. 9 has been proposed.
This conventional example is a method of dicing so as not to generate the end material (triangular chip) on the outer peripheral portion of the wafer in order to eliminate damage to the blade due to scattering of the end material.
However, in the case of this method, complicated dicing must be performed by moving the dicing blade up and down, and there is a problem in that the manufacturing time is increased due to the complicated process.

特開2004−146487号公報JP 2004-146487 A

本発明は、上記事情に鑑みてなされたものであり、ダイシング工程を複雑化することを必要とせず、かつ、半導体ウェハーをダイシングする際に端材が飛散するとダイシングブレードの破損、チッピングといったトラブルの原因となることから、そのような端材の飛散を防止することが可能である、ウェハーレベルCSP等の半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, does not require a complicated dicing process, and troubles such as breakage of the dicing blade and chipping when the end material scatters when dicing the semiconductor wafer. Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device such as a wafer level CSP, which can prevent the scattering of the end material.

本発明は、以下に記載するような解決手段により、前記課題を解決する。   The present invention solves the above-described problems by the solving means described below.

本発明に係る半導体装置の製造方法は、半導体ウェハーの裏面の外周部において、後工程のダイシングによって発生する端材の位置を通るように、円周に沿った線状の溝部を形成した後、前記半導体ウェハーの裏面にダイシングテープを貼り、該ダイシングテープの粘着剤を前記溝部に浸入させて、前記半導体ウェハーをダイシングブレードによりダイシングすることを特徴とする。 The method of manufacturing a semiconductor device according to the present invention, Oite the outer peripheral portion of the back surface of the semiconductor wafer, so as to pass through the position of the end material produced by dicing in a subsequent step, to form a linear groove along the circumference Thereafter, a dicing tape is attached to the back surface of the semiconductor wafer, an adhesive of the dicing tape is infiltrated into the groove portion, and the semiconductor wafer is diced by a dicing blade.

ここで、線状の溝部を複数本形成することが効果的である。   Here, it is effective to form a plurality of linear grooves.

また、線状の溝部に代えて、点状の溝部を円周に沿った線上に断続的に集合させて形成することを特徴とする。   Further, it is characterized in that, instead of the linear groove portion, the dotted groove portion is formed by intermittently gathering on the line along the circumference.

また、線状の溝部および前記点状の溝部をレーザーマーカーにより形成することを特徴とする。   Further, the linear groove portion and the dotted groove portion are formed by a laser marker.

請求項1によれば、半導体ウェハーの裏面の外周部に形成された、円周に沿った線状の溝部の作用によって、ダイシングテープの粘着力が強化される。すなわち、ダイシングテープの粘着剤が線状の溝部に浸入することによって、釘もしくはくさびのような働きをして、ダイシングテープが半導体ウェハーに粘着しようとする力が強化される。その結果、端材の飛散を防止することができる。   According to the first aspect, the adhesive force of the dicing tape is strengthened by the action of the linear groove portion along the circumference formed on the outer peripheral portion of the back surface of the semiconductor wafer. That is, when the adhesive of the dicing tape enters the linear groove, it acts like a nail or a wedge, and the force with which the dicing tape tries to adhere to the semiconductor wafer is strengthened. As a result, scattering of the end material can be prevented.

請求項2によれば、線状の溝部を複数本形成することが、端材が微小なサイズである場合であっても、その裏面に複数の溝部を形成することができるため、ダイシングテープが半導体ウェハーに粘着しようとする力が強化される。その結果、端材の飛散を防止する効果が増加する。   According to claim 2, since a plurality of linear groove portions can be formed on the back surface of the dicing tape even if the end material has a minute size, the dicing tape Strength to stick to semiconductor wafers is strengthened. As a result, the effect of preventing scraps from scattering increases.

請求項3によれば、線状の溝部に代えて、点状の溝部を円周に沿った線上に断続的に集合させて形成することによっても、線状の溝部により生じる効果と同様に、ダイシングテープが半導体ウェハーに粘着しようとする力が強化されるため、端材の飛散を防止することができる効果が生じる。   According to the third aspect, instead of the linear groove portion, the point-like groove portion can be intermittently assembled on the line along the circumference to form the same as the effect caused by the linear groove portion. Since the force with which the dicing tape tries to adhere to the semiconductor wafer is strengthened, an effect of preventing the scattering of the end material occurs.

請求項4によれば、半導体ウェハー裏面に形成する線状の溝部および点状の溝部をレーザーマーカーにより加工することによって、簡易かつ低コストで所望の溝部の形成を行なうことが可能となる。また、溝の深さや幅の制御も容易となる。   According to the fourth aspect, by processing the linear groove portion and the dotted groove portion formed on the back surface of the semiconductor wafer with the laser marker, the desired groove portion can be formed easily and at low cost. Further, the depth and width of the groove can be easily controlled.

以下、図面を参照して、本発明の実施の形態について詳しく説明する。
図1および図2は、本発明の第一の実施の形態に係る製造方法を説明するための概略図である。図3は、本発明に係る製造方法におけるダイシングの手順および端材の発生箇所を説明するための概略図である。図4は、本発明の第一の実施の形態に係る製造方法におけるダイシングと端材発生の様子を示す概略図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1 and 2 are schematic views for explaining a manufacturing method according to the first embodiment of the present invention. FIG. 3 is a schematic view for explaining the dicing procedure and the location where the end material is generated in the manufacturing method according to the present invention. FIG. 4 is a schematic view showing a state of dicing and end material generation in the manufacturing method according to the first embodiment of the present invention.

図1に示すように、ダイシングの対象となる半導体ウェハー1の裏面の外周部2に、円周に沿った線状の溝部3を形成する。
線状の溝部3を形成する位置は、加工機械の能力内で可能な限り、半導体ウェハー1の外周縁7に近い位置に形成することが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に溝部3が来るため、後述のアンカー効果が発揮されるからである。
As shown in FIG. 1, a linear groove portion 3 along the circumference is formed in the outer peripheral portion 2 on the back surface of the semiconductor wafer 1 to be diced.
The position where the linear groove portion 3 is formed is preferably formed as close to the outer peripheral edge 7 of the semiconductor wafer 1 as possible within the capability of the processing machine. By doing so, even if the end material 5 is a minute size, the groove portion 3 comes to the back surface thereof, and the anchor effect described later is exhibited.

線状の溝部3を形成する加工は、一例として、レーザーマーカー(図示しない)により行なう。レーザーマーカーにより加工することによって、簡易かつ低コストで所望の溝部の形成を行なうことが可能となる。また、溝の深さや幅の制御が容易となる効果が生じる。
なお、線状の溝部3を加工する装置はレーザーマーカーに限定されるものではなく、その他機械的な加工や、化学的な加工であっても構わない。
The processing for forming the linear groove 3 is performed by a laser marker (not shown) as an example. By processing with a laser marker, a desired groove can be formed easily and at low cost. In addition, the effect of facilitating the control of the depth and width of the groove occurs.
In addition, the apparatus which processes the linear groove part 3 is not limited to a laser marker, You may be another mechanical process and a chemical process.

線状の溝部3の形状は、半導体ウェハー1の裏面のシリコンが若干掘り込まれる程度に形成する。一例として、出力0.65Wのレーザーを使用して、線幅30μm、深さ2〜3μm程度に溝部3を形成する。   The shape of the linear groove 3 is formed so that silicon on the back surface of the semiconductor wafer 1 is slightly dug. As an example, the groove portion 3 is formed to have a line width of 30 μm and a depth of about 2 to 3 μm using a laser having an output of 0.65 W.

続いて、線状の溝部3が形成されている半導体ウェハー1の裏面にダイシングテープ10を粘着させる。ダイシングテープ1の大きさは、半導体ウェハー1の裏面全面が粘着可能な大きさであればよい。   Subsequently, the dicing tape 10 is adhered to the back surface of the semiconductor wafer 1 on which the linear grooves 3 are formed. The size of the dicing tape 1 may be any size as long as the entire back surface of the semiconductor wafer 1 can be adhered.

粘着させたダイシングテープ10は、線状の溝部3において生じるアンカー効果により、線状の溝部3での粘着力が強化される。すなわち、ダイシングテープ10の粘着剤が線状の溝部3に浸入することによって、釘もしくはくさびのような働きをして、ダイシングテープ10が半導体ウェハー1に粘着しようとする力が強化されるのである。
なお、ダイシングテープ10の粘着剤の一例として、紫外線タイプの糊が使用される。この糊は紫外線を照射することによって硬化する性質を有する。
The adhering power in the linear groove portion 3 is reinforced by the anchor effect generated in the linear groove portion 3 in the adhered dicing tape 10. That is, when the adhesive of the dicing tape 10 enters the linear groove portion 3, it acts like a nail or a wedge, and the force that the dicing tape 10 tries to adhere to the semiconductor wafer 1 is strengthened. .
In addition, as an example of the adhesive of the dicing tape 10, ultraviolet type paste is used. This glue has the property of being cured by irradiation with ultraviolet rays.

その後、図3に示すように、ダイシングブレード11によって半導体ウェハー1のダイシングを行なう。ダイシングの手順として、まず、図3のダイシングライン12a、12b、12c、12d、12eの順に、当該ダイシングラインの上を矢印の方向に、直線的にダイシングを行なう。これにより、半導体ウェハー1は短冊状となる。なお、ダイシングブレード11をダイシング途中で上下させる必要はない。
続いて、ダイシングライン13a、13b、13c、13d、13eの順に、当該ダイシングラインの上を矢印の方向に、直線的にダイシングを行なう。これにより、半導体ウェハー1はチップ形状の半導体装置6a〜6nに加工される。
Thereafter, as shown in FIG. 3, the semiconductor wafer 1 is diced by the dicing blade 11. As a dicing procedure, first, dicing is performed linearly in the direction of the arrow on the dicing lines in the order of the dicing lines 12a, 12b, 12c, 12d, and 12e in FIG. Thereby, the semiconductor wafer 1 becomes a strip shape. The dicing blade 11 does not need to be moved up and down during dicing.
Subsequently, dicing is performed linearly on the dicing lines in the direction of the arrows in the order of the dicing lines 13a, 13b, 13c, 13d, and 13e. Thereby, the semiconductor wafer 1 is processed into chip-shaped semiconductor devices 6a to 6n.

ここで、図7に示すような従来の実施の形態に係る半導体装置製造方法の場合には、端材52は底面53の一面のみがダイシングテープ54と粘着しているだけであるため、ダイシングブレード55で、半導体ウェハー51をダイシングする際に生じるエネルギーが、底面53部分の粘着力に打ち勝って、端材52が飛散してしまうケースが多発する。飛散するだけであれば、大きな問題になることはないが、飛散した端材52がダイシングブレード取付部56に当たって跳ね返る等して、ダイシングブレード55に衝撃すると、ダイシングブレード55が割れる、歪む、チッピングするといったトラブルの原因となる。   Here, in the case of the semiconductor device manufacturing method according to the conventional embodiment as shown in FIG. 7, only one surface of the bottom surface 53 is adhered to the dicing tape 54 in the case of the dicing blade. 55, the energy generated when dicing the semiconductor wafer 51 overcomes the adhesive force of the bottom surface 53 portion, and the end material 52 is scattered frequently. If it only scatters, it will not be a big problem, but if the scattered end material 52 hits the dicing blade mounting portion 56 and bounces off, and impacts the dicing blade 55, the dicing blade 55 will be cracked, distorted, or chipped. Cause trouble.

しかし、本発明に係る製造方法を実施することによって、図4に示すように半導体ウェハー1をダイシングブレード11でダイシングする際に、ダイシングテープ10の粘着剤が端材5の線状の溝部3に浸入してアンカー効果を発揮するため、端材5の飛散を防止することが可能となり、飛散を原因とする前記のトラブル防止に絶大な効果がある。   However, when the semiconductor wafer 1 is diced with the dicing blade 11 as shown in FIG. 4 by carrying out the manufacturing method according to the present invention, the adhesive of the dicing tape 10 is applied to the linear grooves 3 of the end material 5. Since it penetrates and exhibits the anchor effect, it becomes possible to prevent the end material 5 from being scattered, and it has a great effect in preventing the trouble caused by the scattering.

そのため、線状の溝部3は、加工機械の能力内で可能な限り、半導体ウェハー1の外周縁7に近い位置に形成することが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に溝部3が形成されることとなり、アンカー効果を生じさせることができ、ダイシング時の端材飛散を防止することが可能となるからである。   Therefore, it is preferable to form the linear groove 3 at a position as close to the outer peripheral edge 7 of the semiconductor wafer 1 as possible within the capability of the processing machine. By doing so, even if the end material 5 is a minute size, the groove portion 3 is formed on the back surface thereof, an anchor effect can be generated, and scattering of the end material during dicing is prevented. Because it becomes possible.

図5に本発明の第二の実施の形態に係る製造方法の例を示す。
本発明の第二の実施の形態は、第一の実施の形態における線状の溝部3を複数本形成するものである。線状の溝部3を多く形成するほど、アンカー効果が生じる領域が増加するため、端材の飛散を防止する効果を大きくできる。
FIG. 5 shows an example of a manufacturing method according to the second embodiment of the present invention.
In the second embodiment of the present invention, a plurality of linear grooves 3 in the first embodiment are formed. As more linear grooves 3 are formed, the area where the anchor effect occurs is increased, so that the effect of preventing scattering of the end material can be increased.

一例として、図中の3a、3bのように線状の溝部を二本形成する構成が考えられる。溝部3a、3bは、一例として、円周に沿った線上に形成する。線状の溝部3a、3bを形成する加工はレーザーマーカーにより行なうが、加工機械の能力内で可能な限り、半導体ウェハー1の外周縁7に近い位置に形成することが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に溝部3が形成されることとなり、アンカー効果を生じさせることができ、ダイシング時の端材飛散を防止することが可能となるからである。   As an example, the structure which forms two linear groove parts like 3a and 3b in a figure can be considered. The grooves 3a and 3b are formed on a line along the circumference as an example. The processing for forming the linear grooves 3a and 3b is performed by a laser marker. However, it is preferable that the linear grooves 3a and 3b be formed as close to the outer peripheral edge 7 of the semiconductor wafer 1 as possible within the capability of the processing machine. By doing so, even if the end material 5 is a minute size, the groove portion 3 is formed on the back surface thereof, an anchor effect can be generated, and scattering of the end material during dicing is prevented. Because it becomes possible.

加えて、線状の溝部3a、3bは可能な限り隣接する間隔を狭くすることが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に複数の溝部3を形成することができるからである。その結果、アンカー効果が生じる領域を増加させることができ、端材5の飛散を防止する効果を大きくすることが可能となる。   In addition, it is preferable that the linear groove portions 3a and 3b be as close as possible to each other. By doing so, even if the end material 5 is a minute size, a plurality of grooves 3 can be formed on the back surface thereof. As a result, it is possible to increase the region where the anchor effect occurs, and to increase the effect of preventing the end material 5 from scattering.

図6に本発明の第三の実施の形態に係る製造方法の例を示す。
本発明の第三の実施の形態は、第一の実施の形態における線状の溝部3に代えて、ダイシングの対象となる半導体ウェハー1の裏面の外周部2に点状の溝部4を断続的に集合して形成するものである。
FIG. 6 shows an example of the manufacturing method according to the third embodiment of the present invention.
In the third embodiment of the present invention, instead of the linear groove portion 3 in the first embodiment, the dotted groove portion 4 is intermittently formed on the outer peripheral portion 2 on the back surface of the semiconductor wafer 1 to be diced. It is formed by gathering together.

点状の溝部4は、一例として、円周に沿った線上に形成する。点状の溝部4を形成する加工は、レーザーマーカーにより行なうが、加工機械の能力内で可能な限り、半導体ウェハー1の外周縁7に近い位置に形成することが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に溝部4が形成されることとなり、アンカー効果を生じさせることができ、ダイシング時の端材飛散を防止することが可能となるからである。   As an example, the dotted groove 4 is formed on a line along the circumference. The processing for forming the spot-like groove 4 is performed by a laser marker, but it is preferable to form it at a position as close to the outer peripheral edge 7 of the semiconductor wafer 1 as possible within the capability of the processing machine. By doing so, even if the end material 5 is a minute size, the groove portion 4 is formed on the back surface thereof, an anchor effect can be generated, and scattering of the end material during dicing is prevented. Because it becomes possible.

加えて、集合して形成される点状の溝部4は可能な限り隣接する間隔を狭くすることが好ましい。そうすることにより、端材5が微小なサイズである場合であっても、その裏面に点状の溝部4をより多く形成することができるからである。その結果、アンカー効果が生じる領域を増加させることができ、端材5の飛散を防止する効果を大きくすることが可能となる。   In addition, it is preferable that the adjacent groove portions 4 formed as a group are as narrow as possible. By doing so, even if the end material 5 is a small size, more dotted grooves 4 can be formed on the back surface thereof. As a result, it is possible to increase the region where the anchor effect occurs, and to increase the effect of preventing the end material 5 from scattering.

本発明に係る半導体装置の製造方法により、半導体ウェハーを短冊状にダイシングをした後、直角方向にダイシングを行う、簡易かつ低コストである一般的ダイシング方法を採用しつつも、端材の飛散を防止してブレードの破損等の問題を解消することが可能となった。   With the semiconductor device manufacturing method according to the present invention, a semiconductor wafer is diced into strips and then diced in a right angle direction. It was possible to prevent and solve problems such as blade breakage.

本発明の第一の実施の形態に係る製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method which concerns on 1st embodiment of this invention. 本発明の第一の実施の形態に係る製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method which concerns on 1st embodiment of this invention. 本発明に係る製造方法におけるダイシングの手順および端材の発生箇所を説明するための概略図である。It is the schematic for demonstrating the procedure of the dicing in the manufacturing method which concerns on this invention, and the generation | occurrence | production location of an end material. 本発明の第一の実施の形態に係る製造方法におけるダイシングと端材発生の様子を示す概略図である。It is the schematic which shows the mode of the dicing and edge material generation | occurrence | production in the manufacturing method which concerns on 1st embodiment of this invention. 本発明の第二の実施の形態に係る製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method which concerns on 2nd embodiment of this invention. 本発明の第三の実施の形態に係る製造方法を説明するための概略図である。It is the schematic for demonstrating the manufacturing method which concerns on 3rd embodiment of this invention. 従来の実施形態に係る製造方法の例を説明するための概略図である。It is the schematic for demonstrating the example of the manufacturing method which concerns on the conventional embodiment. 従来の実施形態に係る製造方法および本発明の実施形態に係る製造方法において採用されている一般的な半導体ウェハーのダイシング方法を示す概略図である。It is the schematic which shows the dicing method of the general semiconductor wafer employ | adopted in the manufacturing method which concerns on the conventional embodiment, and the manufacturing method which concerns on embodiment of this invention. 従来の実施形態に係る製造方法の他の例を説明するための概略図である。It is the schematic for demonstrating the other example of the manufacturing method which concerns on the conventional embodiment.

符号の説明Explanation of symbols

1 半導体ウェハー
2 半導体ウェハー裏面の外周部
3 線状の溝部
4 点状の溝部
5、5a〜5t 端材
6a〜6l チップ形状の半導体装置
7 外周縁
10 ダイシングテープ
11 ダイシングブレード
12 ダイシングブレード取付部
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Outer peripheral part of semiconductor wafer back surface 3 Linear groove part 4 Dotted groove part 5, 5a-5t End material 6a-6l Chip-shaped semiconductor device 7 Outer periphery 10 Dicing tape 11 Dicing blade 12 Dicing blade attachment part

Claims (4)

半導体ウェハーの裏面の外周部において、後工程のダイシングによって発生する端材の位置を通るように、円周に沿った線状の溝部を形成した後、
前記半導体ウェハーの裏面にダイシングテープを貼り、該ダイシングテープの粘着剤を前記溝部に浸入させて、
前記半導体ウェハーをダイシングブレードによりダイシングすること
を特徴とする半導体装置の製造方法。
Oite the outer peripheral portion of the back surface of the semiconductor wafer, so as to pass through the position of the end material produced by dicing in a subsequent step, after forming the linear groove along the circumference,
A dicing tape is attached to the back surface of the semiconductor wafer, and the adhesive of the dicing tape is allowed to enter the groove,
A semiconductor device manufacturing method, wherein the semiconductor wafer is diced by a dicing blade.
前記線状の溝部を複数本形成すること
を特徴とする請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of the linear grooves are formed.
前記線状の溝部に代えて、点状の溝部を円周に沿った線上に断続的に集合させて形成すること
を特徴とする請求項1又は請求項2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the groove portions are formed by intermittently gathering on the line along the circumference instead of the linear groove portions.
前記線状の溝部および前記点状の溝部をレーザーマーカーにより形成すること
を特徴とする請求項1〜3のいずれか一項記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the linear groove portion and the dotted groove portion are formed by a laser marker.
JP2006179783A 2006-06-29 2006-06-29 Manufacturing method of semiconductor device Expired - Fee Related JP4843390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006179783A JP4843390B2 (en) 2006-06-29 2006-06-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006179783A JP4843390B2 (en) 2006-06-29 2006-06-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008010639A JP2008010639A (en) 2008-01-17
JP4843390B2 true JP4843390B2 (en) 2011-12-21

Family

ID=39068586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006179783A Expired - Fee Related JP4843390B2 (en) 2006-06-29 2006-06-29 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4843390B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP2013131652A (en) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd Semiconductor device manufacturing method, semiconductor wafer processing method, and semiconductor wafer
JP7666881B2 (en) * 2021-06-24 2025-04-22 株式会社ディスコ Wafer Processing Method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031844A (en) * 2002-06-28 2004-01-29 Sony Corp Semiconductor element manufacturing method and semiconductor element manufacturing apparatus
JP4635436B2 (en) * 2003-12-26 2011-02-23 パナソニック株式会社 Manufacturing method of chip-type electronic component
JP4385901B2 (en) * 2004-09-15 2009-12-16 株式会社デンソー Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2008010639A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
JP4372115B2 (en) Semiconductor device manufacturing method and semiconductor module manufacturing method
US7859084B2 (en) Semiconductor substrate
JP5862819B1 (en) Semiconductor piece manufacturing method and etching condition design method
EP1681713A4 (en) SURFACE PROTECTION SHEET AND METHOD FOR RODING SEMICONDUCTOR WAFERS
JP2005167190A (en) Semiconductor wafer dicing method
KR102024697B1 (en) Method for manufacturing semiconductor piece
JPH03204954A (en) Semiconductor device and manufacture thereof
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP2008147560A (en) Semiconductor device and manufacturing method thereof
JP4843390B2 (en) Manufacturing method of semiconductor device
JP5991133B2 (en) Breaking jig for brittle material substrate and breaking method
WO2010050085A1 (en) Semiconductor wafer and partitioning method therefor
JP3324641B2 (en) Method for manufacturing semiconductor device
JP2006049419A (en) Dicing method
JP4867627B2 (en) Manufacturing method of semiconductor device
EP1962333A1 (en) Semiconductor device manufacturing method
JP2013062372A (en) Device wafer and method for cutting device wafer
TW201545220A (en) Semiconductor structure manufacturing method
JP2007165835A (en) Laser dicing method and semiconductor wafer
JPH0430558A (en) Manufacture of semiconductor device
CN101095222B (en) Method for producing semiconductor chips from a wafer
JP2009208136A (en) Method for manufacturing semiconductor chip
JP2008192910A (en) Dicing adhesive sheet and dicing method
JP2003218191A (en) Protective tape and method of peeling it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees