JP4844045B2

JP4844045B2 - 電子部品及びその製造方法

Info

Publication number: JP4844045B2
Application number: JP2005237664A
Authority: JP
Inventors: 信之奥澤; 吉田　　誠
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2005-08-18
Filing date: 2005-08-18
Publication date: 2011-12-21
Anticipated expiration: 2025-08-18
Also published as: CN1929050B; JP2007053254A; CN1929050A; US20070040163A1; US8050045B2

Description

本発明は、プリント回路基板やハイブリッドＩＣ（ＨＩＣ）上に実装される表面実装型の電子部品及びその製造方法に関する。

パーソナルコンピュータや携帯電話機等の電子機器の内部回路に実装されるコイル部品には、フェライトコアに銅線を巻回した巻線型や、フェライト等の磁性体シート表面にコイル導体パターンを形成して当該磁性体シートを積層した積層型や、薄膜形成技術を用いて絶縁膜と金属薄膜のコイル導体とを交互に形成した薄膜型が知られている。近年では、電子機器の小型化や高性能化が急速に進んでおり、これに伴い、コイル部品の小型化や高性能化が強く望まれている。薄膜型のコイル部品では、コイル導体を薄膜化することで１ｍｍ以下のチップサイズのコイル部品が市場に供給されている。

特許文献１には、薄膜型のコイル部品としてのコモンモードチョークコイルが開示されている。図４は、特許文献１に開示された従来のコモンモードチョークコイル５１の外観斜視図である。図４では理解を容易にするため、外部電極６１、６３、６５、６７のうち視認できる領域にはハッチングを施すと共に、外部電極６１、６３で覆われて本来視認できない内部電極端子７１、７３及びそれら近傍の形状は実線で透過的に示している。また、隠れ線は破線で表している。

図４に示すように、コモンモードチョークコイル５１は、磁性基板５３上に絶縁層５７及びコイル導体の形成されたコイル層（不図示）を薄膜形成技術で順次形成し、接着層５９を介して磁性基板５５を貼り合わせた全体として直方体状の外形を有している。絶縁層５７の側面部に露出した内部電極端子７１、７３、７５、７７は外部電極６１、６３、６５、６７にそれぞれ電気的に接続されている。外部電極６１、６３、６５、６７は、内部電極端子７１、７３、７５、７７がそれぞれ露出する側面部が、当該側面部にほぼ垂直で絶縁層５７の形成面にほぼ平行な磁性基板５３、５５の上下面部に亘って形成されている。
特開平８−２０３７３７号公報

コモンモードチョークコイル５１は、フォトプロセス等の薄膜形成技術を用いてウエハ状の磁性基板５３上に絶縁層５７及びコイル層を形成する薄膜形成工程と、絶縁層５７上に形成された接着層５９を用いて磁性基板５５を接着して接合する基板接合工程と、ウエハを切断してチップ状に切断分離する切断工程と、外部電極６１、６３、６５、６７を形成する外部電極形成工程とを経て完成する。このように、コモンモードチョークコイル５１を製造するためには、複数の製造工程が必要なため製造コストが高くなり、コモンモードチョークコイル５１が高コスト化してしまうという問題が生じる。また、外部電極６１、６３、６５、６７は、例えばマスクスパッタリング法により形成される。ところが、マスクスパッタリング法を用いて、１００５型（長辺の長さが１．０ｍｍ、短辺の長さが０．５ｍｍ）より小さいコモンモードチョークコイル５１に図４に示す形状の外部電極６１、６３、６５、６７を形成することは、マスクの合わせ精度等の制約から困難である。

本発明の目的は、小型化、低背化及び低コスト化を図ることができる電子部品及びその製造方法を提供することにある。

上記目的は、受動素子を内包する電子部品であって、前記受動素子と電気的に接続された第１導電層と、前記第１導電層上に形成された上部絶縁層と、前記上部絶縁層に形成したコンタクトホールを介して前記第１導電層と電気的に接続され、前記上部絶縁層上面に広がって形成された外部電極とを有することを特徴とする電子部品によって達成される。

上記本発明の電子部品であって、前記第１導電層と前記上部絶縁層との間に形成された第１絶縁層と、前記第１絶縁層に形成したコンタクトホールを介して前記第１導電層と電気的に接続された第２導電層とを有し、前記外部電極は、前記第２導電層を介して前記第１導電層と電気的に接続されていることを特徴とする。

上記本発明の電子部品であって、前記第２導電層と前記上部絶縁層との間に形成された第２絶縁層と、前記第２絶縁層に形成したコンタクトホールを介して前記第２導電層と電気的に接続された第３導電層とを有し、前記外部電極は、前記第２及び第３導電層を介して前記第１導電層と電気的に接続されていることを特徴とする。

上記本発明の電子部品であって、前記第３導電層と前記上部絶縁層との間に形成された第３絶縁層と、前記第３絶縁層に形成したコンタクトホールを介して前記第３導電層と電気的に接続された第４導電層とを有し、前記外部電極は、前記第２乃至第４導電層を介して前記第１導電層と電気的に接続されていることを特徴とする。

上記本発明の電子部品であって、前記第１乃至第４導電層は、銅、アルミニウム、銀及び金の少なくともいずれか１つの材料で形成されており、前記外部電極は、銀又は金で形成されていることを特徴とする。

上記本発明の電子部品であって、前記第１導電層の下層には下部絶縁層が形成されていることを特徴とする。

上記本発明の電子部品であって、前記下部絶縁層は、基板上に形成されていることを特徴とする。

上記本発明の電子部品であって、前記第１乃至第４導電層は、前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出していないことを特徴とする。

上記本発明の電子部品であって、前記第１乃至第４導電層は、前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出していることを特徴とする。

上記本発明の電子部品であって、前記受動素子は、コモンモードチョークコイルであることを特徴とする。

また、上記目的は、受動素子を内包する電子部品の製造方法であって、基板上に第１導電層を形成し、前記第１導電層上に上部絶縁層を形成し、前記第１導電層上部の前記上部絶縁層にコンタクトホールを形成し、前記コンタクトホールを介して前記第１導電層と電気的に接続されて前記上部絶縁層上面に広がる外部電極を形成することを特徴とする電子部品の製造方法によって達成される。

上記本発明の電子部品の製造方法であって、前記第１導電層と前記上部絶縁層との間に第１絶縁層を形成し、前記第１導電層上部の前記第１絶縁層にコンタクトホールを形成し、前記コンタクトホールを介して前記第１導電層と電気的に接続される第２導電層を形成し、前記外部電極を、前記第２導電層を介して前記第１導電層と電気的に接続することを特徴とする。

上記本発明の電子部品の製造方法であって、前記第２導電層と前記上部絶縁層との間に第２絶縁層を形成し、前記第２導電層上部の前記第２絶縁層にコンタクトホールを形成し、前記コンタクトホールを介して前記第２導電層と電気的に接続される第３導電層を形成し、前記外部電極を、前記第２及び第３導電層を介して前記第１導電層と電気的に接続することを特徴とする。

上記本発明の電子部品の製造方法であって、前記第３導電層と前記上部絶縁層との間に第３絶縁層を形成し、前記第３導電層上部の前記第３絶縁層にコンタクトホールを形成し、前記コンタクトホールを介して前記第３導電層と電気的に接続される第４導電層を形成し、前記外部電極を、前記第２乃至第４導電層を介して前記第１導電層と電気的に接続することを特徴とする。

上記本発明の電子部品の製造方法であって、前記第１乃至第４導電層を銅、アルミニウム、銀及び金の少なくともいずれか１つの材料で形成し、前記外部電極を銀又は金の材料で形成することを特徴とする。

上記本発明の電子部品の製造方法であって、前記基板と前記第１導電層との間に下部絶縁層を形成することを特徴とする。

上記本発明の電子部品の製造方法であって、前記基板を切断しても、前記第１乃至第４導電層を前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出させないことを特徴とする。

上記本発明の電子部品の製造方法であって、前記基板を切断して、前記第１乃至第４導電層を前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出させることを特徴とする。

上記本発明の電子部品の製造方法であって、前記基板を除去することを特徴とする。

上記本発明の電子部品の製造方法であって、前記受動素子としてコモンモードチョークコイルを形成することを特徴とする。

本発明によれば、小型及び低背の電子部品を低コストで製造できる。

本発明の一実施の形態による電子部品及びその製造方法について図１乃至図３を用いて説明する。本実施の形態では、受動素子を内包した電子部品として、平衡伝送方式における電磁妨害の原因となるコモンモード電流を抑制するコモンモードチョークコイルを例にとって説明する。図１は、コモンモードチョークコイル１の外観斜視図である。

図１に示すコモンモードチョークコイル１は、例えばシリコン基板３上に形成された絶縁層７、コイル層（不図示）及び外部電極１１ａ、１１ｂ、１１ｃ、１１ｄを薄膜形成技術で順次形成した全体として直方体状の外形を有している。コイル層にはコイル導体が形成されている。コイル導体は絶縁層７内に内包されている。また、コイル導体は外部電極１１ａ〜１１ｄに電気的に接続されている。直方体外形のうち外部電極１１ａ〜１１ｄの広がる絶縁層７上面はプリント回路基板（ＰＣＢ）と対面して実装可能な実装面となっている。実装面は、例えば長辺の長さが０．６ｍｍ、短辺の長さが０．３ｍｍに形成されており、コモンモードチョークコイル１は、いわゆる「０６０３型」の表面実装型部品である。外部電極１１ａ〜１１ｄは、例えば実装面の長辺に沿って長さ０．２ｍｍ、短辺に沿って長さ０．１ｍｍの長方形状に形成されて実装面の角部に配置されている。各外部電極１１ａ〜１１ｄは、実装面の約１／９という比較的広い領域を占めてそれぞれ形成されている。従って、コモンモードチョークコイル１は、ＰＣＢとの電気的接続及び実装強度を十分に確保できる。外部電極１１ａ〜１１ｄは長時間外気に晒されても腐食し難いように、例えば金（Ａｕ）や銀（Ａｇ）で形成されている。なお、コモンモードチョークコイル１の外形の各角部や隣接面交線部は面取り処理が施されていてもよい。

外部電極１１ａ、１１ｂ、１１ｃ、１１ｄは、内部電極端子２１ａ、２１ｂ、２１ｃ、２１ｄにそれぞれ電気的に接続されている。内部電極端子２１ａ〜２１ｄは、例えば銅（Ｃｕ）で形成された直方体形状を有している。後程図２を用いて説明するように、内部電極端子２１ａは導電層（第１導電層）４１ａ、導電層（第２導電層）４３ａ、導電層（第３導電層）４５ａ、導電層（第４導電層）４７ａが積層された４層の積層構造を有している。内部電極端子２１ｂは導電層（第１導電層）４３ｂ、導電層（第２導電層）４５ｂ、導電層（第３導電層）４７ｂが積層された３層の積層構造を有している。内部電極端子２１ｃは、導電層（第１導電層）４５ｃ、導電層（第２導電層）４７ｃが積層された２層の積層構造を有している。内部電極端子２１ｄは、導電層（第１導電層）４７ｄのみの単層構造を有している。このため、内部電極端子２１ａの膜厚が最も厚く、内部電極端子２１ｂの膜厚が２番目に厚く、内部電極端子２１ｃの膜厚が３番目に厚く、内部電極端子２１ｄの膜厚が最も薄くなっている。

内部電極端子２１ａ〜２１ｄは、実装面をその法線方向に見て、外部電極１１ａ〜１１ｄより小さく形成されて絶縁層７の角部近傍にそれぞれ配置されている。内部電極端子２１ａ〜２１ｄの形成領域は比較的小さいので、コイル導体を形成する領域を十分に確保することができる。これにより、例えばコイル導体の巻数を多くして、コモンモードチョークコイル１の高性能化を図ることができる。また、内部電極端子２１ａ〜２１ｄは絶縁層７の側面に露出していないので、腐食の心配がなく内部電極端子２１ａ〜２１ｄ及びコイル導体の形成材料に電気伝導性及び加工性に優れたＣｕ又はアルミニウム（Ａｌ）等を用いることができる。

後程図２を用いて説明するように、絶縁層７は絶縁層（下部絶縁層）７ａ、絶縁層（第１絶縁層）７ｂ、絶縁層（第２絶縁層）７ｃ、絶縁層（第３絶縁層）７ｄ及び絶縁層（上部絶縁層）７ｅが積層された積層構造を有している。絶縁層７ａ〜７ｅは、例えばポリイミド樹脂、エポキシ樹脂等の絶縁性に優れ加工性のよい材料や、コモンモードチョークコイル１の強度を確保するためにアルミナ（Ａｌ_２Ｏ_３）を所定形状にパターニングして形成されている。シリコン基板３が用いられている場合には、絶縁層７ａはシリコン基板３の膜形成面に形成された酸化膜でもよい。コモンモードチョークコイル１には、シリコン基板３に代えて、焼結フェライト又は複合フェライト等の磁性材料で形成された磁性基板を用いてもよい。

以上説明したように、本実施の形態のコモンモードチョークコイル１では、外部電極１１ａ〜１１ｄは薄膜形成工程で形成され、従来のコモンモードチョークコイル５１のようにマスクスパッタリング法で形成されない。このため、コモンモードチョークコイル１では、マスクの合わせ精度等の制約がないため、外部電極１１ａ〜１１ｄを小さな形成領域に高精度で形成できる。従って、コモンモードチョークコイル１を１００５型より小型に形成することができる。また、コモンモードチョークコイル１は、従来のコモンモードチョークコイル５１のように対向配置された２枚の磁性基板５３、５５を有していないので、低背化を図ることができる。

次に、本実施の形態による電子部品の製造方法についてコモンモードチョークコイル１を例にとって図２を用いて説明する。コモンモードチョークコイル１はウエハ上に同時に多数形成されるが、図２は、１個のコモンモードチョークコイル１の素子形成領域の積層構造を分解して斜めから視た状態を示している。

まず、図２に示すように、シリコン基板３上に、例えばポリイミド樹脂を塗布して絶縁層（下部絶縁層）７ａを形成する。絶縁層７ａはスピンコート法、ディップ法、スプレー法又は印刷法等により形成される。後程説明する各絶縁層は絶縁層７ａと同様の方法で形成される。また、ポリイミド樹脂を塗布せずに、シリコン基板３表面を例えば熱処理して形成された酸化膜を絶縁層７ａとしてもよい。

次に、真空成膜法（蒸着、スパッタリング等）又はめっき法により全面に不図示の金属層（例えばＣｕ層）を形成し、フォトリソグラフィを用いたエッチング法若しくはアディティブ法又はパターンメッキ法等により当該Ｃｕ層をパターニングし、シリコン基板３の素子形成領域の内側に位置する導電層（第１導電層）４１ａを形成する。同時に、導電層４１ａに接続されたリード線２９を形成する。後程説明する各Ｃｕ層の形成及びパターニングは、導電層４１ａと同様の方法が用いられる。なお、金属層の形成材料はＣｕに限られずＡｕ又はＡｇでもよい。

次に、全面にポリイミド樹脂を塗布してパターニングし、導電層４１ａ上面を露出させたコンタクトホール４２ａと、導電層４１ａに接続されていない側のリード線２９の端部を露出させたコンタクトホール３１とを有する絶縁層（第１絶縁層）７ｂを形成する。

次に、全面にＣｕ層（不図示）を形成し、スパイラル状にパターニングしたコイル導体３３を絶縁層７ｂ上に形成し、同時に、導電層４１ａと電気的に接続される導電層（第２導電層）４３ａを導電層４１ａ上に形成する。さらに同時に、シリコン基板３の素子形成領域の内側であって、コイル導体３３を挟んで導電層４３ａと対向配置された導電層（第１導電層）４３ｂを絶縁層７ｂ上に形成する。コイル導体３３の一端子はコンタクトホール３１に露出しているリード線２９と接続され、他端子は導電層４３ｂに接続されて形成される。これにより、コイル導体３３を介して導電層４１ａ、４３ａ及び導電層４３ｂが電気的に接続される。

次に、全面にポリイミド樹脂を塗布してパターニングし、導電層４３ａ、４３ｂ上面をそれぞれ露出させたコンタクトホール４４ａ、４４ｂを有する絶縁層（第２絶縁層）７ｃを形成する。次に、全面にＣｕ層（不図示）を形成し、スパイラル状にパターニングしたコイル導体３５を絶縁層７ｃ上に形成する。同時に、導電層４３ａと電気的に接続される導電層（第３導電層）４５ａを導電層４３ａ上に形成し、導電層４３ｂと電気的に接続される導電層（第２導電層）４５ｂを導電層４３ｂ上に形成する。さらに同時に、シリコン基板３の素子形成領域の内側であって、素子形成領域の長辺方向（図面左右方向）に沿って導電層４５ｂに対向配置された導電層（第１導電層）４５ｃを絶縁層７ｃ上に形成する。導電層４５ｃはコイル導体３５の一端子に接続されて形成される。

次に、全面にポリイミド樹脂を塗布してパターニングし、導電層４５ａ、４５ｂ、４５ｃ上面をそれぞれ露出させたコンタクトホール４６ａ、４６ｂ、４６ｃと、コイル導体３５の他端子を露出させたコンタクトホール３７とを有する絶縁層（第３絶縁層）７ｄを形成する。

次に、全面にＣｕ層（不図示）を形成してパターニングし、導電層４５ａと電気的に接続される導電層（第４導電層）４７ａを導電層４５ａ上に形成し、導電層４５ｂと電気的に接続される導電層（第３導電層）４７ｂを導電層４５ｂ上に形成し、導電層４５ｃと電気的に接続される導電層（第２導電層）４７ｃを導電層４５ｃ上に形成する。同時に、シリコン基板３の素子形成領域の内側であって、コイル導体３５を挟んで導電層４７ｃに対向配置された導電層（第１導電層）４７ｄを絶縁層７ｄ上に形成する。さらに同時に、導電層４７ｄとコンタクトホール３７に露出するコイル導体３５の他端子とを電気的に接続するリード線３９を絶縁層７ｄ上に形成する。これにより、コイル導体３５及びリード線３９を介して導電層４５ｃ、４７ｃと導電層４７ｄとが電気的に接続される。

次に、全面にポリイミド樹脂を塗布してパターニングし、導電層４７ａ、４７ｂ、４７ｃ、４７ｄ上部をそれぞれ露出させたコンタクトホール４８ａ、４８ｂ、４８ｃ、４８ｄを有する絶縁層（上部絶縁層）７ｅを形成する。次に、全面にＡｕ層（不図示）を形成してパターニングし、導電層４７ａ〜４７ｄと電気的にそれぞれ接続されて絶縁層７ｅ上に広がる外部電極１１ａ〜１１ｄを形成する。これにより、外部電極１１ａは導電層４３ａ、４５ａ、４７ａを介して導電層４１ａと電気的に接続され、外部電極１１ｂは導電層４５ｂ、４７ｂを介して導電層４３ｂと電気的に接続され、外部電極１１ｃは導電層４７ｃを介して導電層４５ｃと電気的に接続され、外部電極１１ｄは導電層４７ｄと電気的に接続される。また、導電層４１ａ、４３ａ、４５ａ、４７ａが積層された内部電極端子２１ａと、導電層４３ｂ、４５ｂ、４７ｂが積層された内部電極端子２１ｂと、導電層４５ｃ、４７ｃが積層された内部電極端子２１ｃと、導電層４７ｄ単層からなる内部電極端子２１ｄとが形成される。

次に、所定の切断線に沿ってウエハを切断し、ウエハ上に形成された複数のコイル素子を素子形成領域毎にチップ状に分離する。内部電極端子２１ａ〜２１ｄは素子形成領域の内側に形成されているので、絶縁層７の切断面である側面に露出しない。次に、角部の面取りを行い、コモンモードチョークコイル１が完成する。

以上説明したように、本実施の形態によれば、外部電極１１ａ〜１１ｄは、コイル導体３３、３５、内部電極端子２１ａ〜２１ｄ及び絶縁層７を形成する薄膜形成工程で同時に形成できるので、従来のコモンモードチョークコイル５１と比較して、コモンモードチョークコイル１の製造工程を簡略化できる。これにより、製造コストを低減できるので、コモンモードチョークコイル１の低コスト化を図ることができる。

次に、本実施の形態の変形例によるコモンモードチョークコイル１について図３を用いて説明する。図３は、本変形例のコモンモードチョークコイル１の外観斜視図を示している。図３に示すように、本変形例のコモンモードチョークコイル１は、内部電極端子２２ａ、２２ｂ、２２ｃ、２２ｄが絶縁層７の側面にも露出している点に特徴を有している。本変形例のコモンモードチョークコイル１の内部電極端子２２ａ〜２２ｄはいずれも、図１に示すコモンモードチョークコイル１の内部電極端子２１ａと同様の４層構造を有している。

内部電極端子２２ａ〜２２ｄは、外部電極１１ａ〜１１ｄとほぼ同じ大きさに形成されているので、絶縁層７の一側面の約１／３という比較的広い領域にそれぞれ露出される。内部電極端子２２ａ〜２２ｄの露出部は外部電極１１ａ〜１１ｄと共に、コモンモードチョークコイル１をＰＣＢに実装する際の半田付け領域として使用できる。このため、本変形例のコモンモードチョークコイル１は、図１に示すコモンモードチョークコイル１より実装強度を向上させることができる。また、本変形例のコモンモードチョークコイル１では、内部電極端子２２ａ〜２２ｄをＡｕ又はＡｇで形成することにより、露出部の腐食を防止することができる。

本変形例のコモンモードチョークコイル１の製造方法は、内部電極端子２２ａ〜２２ｄを外部電極１１ａ〜１１ｄとほぼ同じ大きさに形成すること、内部電極端子２２ａ〜２２ｄが第１乃至第４導電層を積層した４層構造であること、所定の切断線に沿ってウエハを切断すると、内部電極端子２２ａ〜２２ｄが絶縁層７側面（切断面）に露出するようになっていることを除いては、図２に示すコモンモードチョークコイル１の製造方法と同様であるため、説明は省略する。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記変形例によるコモンモードチョークコイル１は、内部電極端子２２ａ〜２２ｄが外部電極１１ａ〜１１ｄとほぼ同じ大きさに形成されて絶縁層７の側面に露出した形状を有しているが、本発明はこれに限られない。例えば、各内部電極端子は、内部電極端子２１ａのように外部電極１１ａ〜１１ｄより小さく形成され、素子形成領域をその法線方向に見て、絶縁層７の側面に露出する露出面がＬ字形状に形成されていてもよい。この場合、内部電極端子の形成領域を比較的小さくできるので、上記実施の形態と同様に、コモンモードチョークコイル１の高性能化を図ることができる。

また、各内部電極端子は、絶縁層７の対向する側面に少なくとも露出し、各内部電極端子と外部電極１１ａ〜１１ｄとの断面形状がＬ字形状となるように薄板形状に形成されていてもよい。この場合も、内部電極端子の形成領域を比較的小さくできるので、上記実施の形態と同様に、コモンモードチョークコイル１の高性能化を図ることができる。

上記実施の形態によるコモンモードチョークコイル１の製造方法は、絶縁層７の形成材料としてポリイミド樹脂を例に説明したが、本発明はこれに限られない。例えば、絶縁層７の形成材料としてＡｌ_２Ｏ_３を用いてもよい。Ａｌ_２Ｏ_３による絶縁層７ａ〜７ｅは、例えばスパッタリング法により形成される。Ａｌ_２Ｏ_３は機械的な強度が比較的大きいので、薄膜形成工程終了後に例えばシリコン基板３を研磨して絶縁層７から取り除いても、コモンモードチョークコイル１は所定の強度を確保できる。これにより、コモンモードチョークコイル１の低背化をさらに図ることができる。

Ａｌ_２Ｏ_３は非磁性材料であるので、コモンモードチョークコイル１の高性能化を図るためには、コイル導体３３、３５を貫く閉磁路を絶縁層７内に形成することが望ましい。当該閉磁路は、例えばコイル導体３３、３５の内周側及び外周側の絶縁層７を一部除去して埋め込まれた磁性材料と、当該磁性材料と磁気的に接触してコイル導体３３、３５を挟み込む一対の磁性層とで形成することができる。また、シリコン基板３に代えて磁性基板を用いることにより、一対の磁性層の一方に代えて当該磁性基板を使用することができる。

上記実施の形態では、コモンモードチョークコイル１を例に電子部品及びその製造方法について説明したが、本発明はこれに限られない。受動素子を内包した電子部品は、例えば下部絶縁層上に形成された第１導電層と、当該第１導電層に電気的に接続された薄膜の抵抗素子と、当該第１導電層上部を露出させる上部絶縁層と、第１導電層に電気的に接続されて上部絶縁層上面に広がる外部電極とで構成されていてもよい。当該電子部品は薄膜の抵抗素子を有しているので、薄膜形成工程のみで外部電極が形成された小型且つ低背の抵抗器が得られる。

また、受動素子を内包した電子部品は、例えば第１導電層上部を露出させた第１絶縁層と、第１導電層と同層に形成されて当該第１導電層と電気的に接続されたスパイラル形状のコイル導体と、第１絶縁層に露出した第１導電層の露出部を介して第１導電層に電気的に接続された第２導電層と、当該第２導電層上部を露出させた上部絶縁層と、第２導電層を介して第１導電層と電気的に接続されて上部絶縁層上面に広がる外部電極とで構成されていてもよい。当該電子部品はコイル導体を有しているので、薄膜形成工程のみで外部電極が形成された小型且つ低背のインダクタが得られる。

また、受動素子を内包した電子部品は、例えば第１導電層上部を露出させた第１絶縁層と、第１導電層と同層に形成されて当該第１導電層と電気的に接続された第１薄膜平板電極と、第１絶縁層に露出した第１導電層の露出部を介して第１導電層に電気的に接続された第２導電層と、第１絶縁層上に形成された第２薄膜平板電極と、当該第２導電層上部を露出させた上部絶縁層と、第２導電層を介して第１導電層と電気的に接続されて上部絶縁層上面に広がる外部電極とで構成されていてもよい。当該電子部品は第１及び第２薄膜平板電極と、両電極に挟まれた第１絶縁層とにより容量が形成されるので、薄膜形成工程のみで外部電極が形成された小型且つ低背のコンデンサが得られる。

上記実施の形態では、４つの外部電極を有するコモンモードチョークコイル１を例に説明したが、本発明はこれに限られない。例えば、２つの外部電極を有する電子部品にも適用できる。さらに、本発明は、１パッケージ内に複数の受動素子を有するアレイ型の電子部品にも適用できる。

本発明の一実施の形態による電子部品としてのコモンモードチョークコイル１の外観斜視図である。本発明の一実施の形態による電子部品の製造方法を説明するための電子部品としてのコモンモードチョークコイル１の分解斜視図である。本発明の一実施の形態による電子部品としてのコモンモードチョークコイル１の変形例の外観斜視図である。従来のコモンモードチョークコイル５１の外観斜視図である。

符号の説明

１、５１コモンモードチョークコイル
３シリコン基板
７、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、５７絶縁層
１１ａ〜１１ｄ、６１、６３、６５、６７外部電極
２１ａ〜２１ｄ、２２ａ〜２２ｄ、７１、７３、７５、７７内部電極端子
２９、３９リード線
３１、３７、４２ａ、４４ａ、４４ｂ、４６ａ〜４６ｃ、４８ａ〜４８ｄコンタクトホール
３３、３５コイル導体
４１ａ、４３ａ、４３ｂ、４５ａ〜４５ｃ、４７ａ〜４７ｄ導電層
５３、５５磁性基板
５９接着層

Claims

受動素子を内包する電子部品であって、
前記受動素子と電気的に接続された第１導電層と、
前記第１導電層上に形成された上部絶縁層と、
前記第１導電層と前記上部絶縁層との間に形成された第１絶縁層と、
前記受動素子と同層に形成され、前記第１絶縁層に形成した第１コンタクトホールを介して前記第１導電層と電気的に接続された第２導電層と、
前記上部絶縁層に形成した上部コンタクトホールと、前記第２導電層とを介して前記第１導電層と電気的に接続され、前記上部コンタクトホールを直接覆って前記上部絶縁層上面のみに広がり、前記上部絶縁層をその法線方向に見て、前記第１及び第２導電層より大きく形成された外部電極とを有し、
前記外部電極は、薄膜形成工程で形成される薄膜であること
を特徴とする電子部品。
請求項１記載の電子部品であって、
前記第２導電層と前記上部絶縁層との間に形成された第２絶縁層と、
前記上部絶縁層をその法線方向に見て、前記外部電極より小さく形成され、前記第２絶縁層に形成した第２コンタクトホールを介して前記第２導電層と電気的に接続された第３導電層と
を有し、
前記外部電極は、
前記第２及び第３導電層を介して前記第１導電層と電気的に接続されていること
を特徴とする電子部品。
請求項２記載の電子部品であって、
前記第３導電層と前記上部絶縁層との間に形成された第３絶縁層と、
前記上部絶縁層をその法線方向に見て、前記外部電極より小さく形成され、前記第３絶縁層に形成した第３コンタクトホールを介して前記第３導電層と電気的に接続された第４導電層と
を有し、
前記外部電極は、
前記第２乃至第４導電層を介して前記第１導電層と電気的に接続されていること
を特徴とする電子部品。
請求項３記載の電子部品であって、
前記第１乃至第４導電層は、銅、アルミニウム、銀及び金の少なくともいずれか１つの材料で形成されており、
前記外部電極は、銀又は金で形成されていること
を特徴とする電子部品。
請求項１乃至４のいずれか１項に記載の電子部品であって、
前記第１導電層の下層には下部絶縁層が形成されていること
を特徴とする電子部品。
請求項５記載の電子部品であって、
前記下部絶縁層は、基板上に形成されていること
を特徴とする電子部品。
請求項３乃至６のいずれか１項に記載の電子部品であって、
前記第１乃至第４導電層は、前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出していないこと
を特徴とする電子部品。
請求項３乃至６のいずれか１項に記載の電子部品であって、
前記第１乃至第４導電層は、前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出していること
を特徴とする電子部品。
請求項３乃至８のいずれか１項に記載の電子部品であって、
前記受動素子は、コモンモードチョークコイルであること
を特徴とする電子部品。
受動素子を内包する電子部品の製造方法であって、
基板上に第１導電層を形成し、
前記第１導電層上に第１絶縁層を形成し、
前記第１導電層上部の前記第１絶縁層に第１コンタクトホールを形成し、
前記受動素子と同層であって、前記第１コンタクトホールを介して前記第１導電層と電気的に接続された第２導電層を前記第１絶縁層上に形成し、
前記第１導電層及び前記第１絶縁層上に上部絶縁層を形成し、
前記第１導電層上部の前記上部絶縁層に上部コンタクトホールを形成し、
前記上部コンタクトホールと、前記第２導電層とを介して前記第１導電層と電気的に接続され、前記上部コンタクトホールを直接覆って前記上部絶縁層上面のみに広がり、前記上部絶縁層をその法線方向に見て、前記第１及び第２導電層より大きい薄膜の外部電極を薄膜形成工程で形成すること
を特徴とする電子部品の製造方法。
請求項１０記載の電子部品の製造方法であって、
前記第２導電層と前記上部絶縁層との間に第２絶縁層を形成し、
前記第２導電層上部の前記第２絶縁層に第２コンタクトホールを形成し、
前記第２コンタクトホールを介して前記第２導電層と電気的に接続される第３導電層を、前記上部絶縁層をその法線方向に見て、前記外部電極より小さく形成し、
前記外部電極を、前記第２及び第３導電層を介して前記第１導電層と電気的に接続すること
を特徴とする電子部品の製造方法。
請求項１１記載の電子部品の製造方法であって、
前記第３導電層と前記上部絶縁層との間に第３絶縁層を形成し、
前記第３導電層上部の前記第３絶縁層に第３コンタクトホールを形成し、
前記第３コンタクトホールを介して前記第３導電層と電気的に接続される第４導電層を、前記上部絶縁層をその法線方向に見て、前記外部電極より小さく形成し、
前記外部電極を、前記第２乃至第４導電層を介して前記第１導電層と電気的に接続すること
を特徴とする電子部品の製造方法。
請求項１２記載の電子部品の製造方法であって、
前記第１乃至第４導電層を銅、アルミニウム、銀及び金の少なくともいずれか１つの材料で形成し、
前記外部電極を銀又は金の材料で形成すること
を特徴とする電子部品の製造方法。
請求項１０乃至１３のいずれか１項に記載の電子部品の製造方法であって、
前記基板と前記第１導電層との間に下部絶縁層を形成すること
を特徴とする電子部品の製造方法。
請求項１０乃至１４のいずれか１項に記載の電子部品の製造方法であって、
前記基板を切断しても、前記第１乃至第４導電層を前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出させないこと
を特徴とする電子部品の製造方法。
請求項１０乃至１４のいずれか１項に記載の電子部品の製造方法であって、
前記基板を切断して、前記第１乃至第４導電層を前記第１乃至第３絶縁層及び前記上部絶縁層の側面に露出させること
を特徴とする電子部品の製造方法。
請求項１０乃至１６のいずれか１項に記載の電子部品の製造方法であって、
前記基板を除去すること
を特徴とする電子部品の製造方法。
請求項１０乃至１７のいずれか１項に記載の電子部品の製造方法であって、
前記受動素子としてコモンモードチョークコイルを形成すること
を特徴とする電子部品の製造方法。