JP4844357B2 - 高周波電力増幅回路 - Google Patents

Description

本発明は、高周波電力増幅回路に関する。

従来から、無線端末機等に組み込まれている高周波電力増幅回路が知られている。

図３を参照して、従来の高周波電力増幅回路について説明する。図３に高周波電力増幅回路３０を示す。高周波電力増幅回路３０は、Ｆｉｎａｌアンプ３１と、カップラ３２と、ダイオード３３と、差動アンプ３４と、抵抗３５と、コイル３６と、ヒューズ３７と、アンテナ３８と、を備えて構成される。

Ｆｉｎａｌアンプ３１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成され、電圧ＶＡＰＣに応じてアンテナ３８が送信すべき送信電力Ｐを出力する。カップラ３２は、Ｆｉｎａｌアンプ３１から出力された送信電力Ｐを検出し、アンテナ３８に送信電力Ｐを出力する。ダイオード３３は、カップラ３２で検出された送信電力Ｐを検波して、当該送信電力Ｐを電圧Ｖｐに変換する。

差動アンプ３４は、送信電力Ｐを制限する電圧ＶＡＰＣを出力する。ここで、差動アンプ３４の−入力端子には、ダイオード３３から出力された電圧Ｖｐ、＋入力端子には基準電圧Ｖ１が印加される。差動アンプ３４は、電圧Ｖｐと基準電圧Ｖ１とを比較し、電圧ＶＡＰＣを出力端子から出力する。当該電圧ＶＡＰＣは、抵抗３５を介してＦｉｎａｌアンプ３１のゲート端子に印加される。

ヒューズ３７は、過大なドレイン電流ＩがＦｉｎａｌアンプ３１に流れた際に、当該ドレイン電流Ｉを遮断する。アンテナ３８は、送信電力Ｐを放射する。

次に、高周波電力増幅回路３０の動作について説明する。
予め、送信電力Ｐに対応した基準電圧Ｖ１が設定されており、Ｆｉｎａｌアンプ３１のゲート端子には電圧ＶＡＰＣ、ドレイン端子にはドレイン電圧Ｖｄが印加されているものとする。まず、ゲート端子に印加される電圧ＶＡＰＣに対応する送信電力ＰがＦｉｎａｌアンプ３１から出力され、当該送信電力Ｐがカップラ３２により検出される。カップラ３２により検出された送信電力Ｐは、ダイオード３３により電圧Ｖｐに変換され、当該電圧Ｖｐは差動アンプ３４の−入力端子に印加される。このとき、差動アンプ３４の＋入力端子には基準電圧Ｖ１が印加される。当該基準電圧Ｖ１は、ＣＰＵ（Central Processing Unit）（図示省略）により出力される。

そして、差動アンプ３４により、電圧Ｖｐと基準電圧Ｖ１とが比較され、当該電圧Ｖｐと基準電圧Ｖ１との差をとって、電圧ＶＡＰＣが出力される。例えば、送信電力Ｐに対応する電圧Ｖｐが基準電圧Ｖ１よりも大きくなれば電圧ＶＡＰＣを下げ、送信電力Ｐに対応する電圧Ｖｐが基準電圧Ｖ１よりも小さくなれば電圧ＶＡＰＣを上げるように制御する。そして、送信電力Ｐがアンテナ３８から放射される。

上述した高周波電力増幅回路３０は、アンテナ３８に送信電力Ｐを送信する側（即ち、Ｆｉｎａｌアンプ３１）の負荷インピーダンスとアンテナ３８の負荷インピーダンスが一致（例えば、５０Ωに一致）するように構成される。しかし、負荷インピーダンスが５０Ωでないアンテナ３８が選択された場合や、アンテナ３８が海水をかぶったりして瞬時にＶＳＷＲ（Voltage Standing Wave Ratio）が悪化する環境で使用する場合は、アンテナ３８の負荷インピーダンスは５０Ωではない。Ｆｉｎａｌアンプ３１の負荷インピーダンスは５０Ωであるので、アンテナ３８の負荷インピーダンスが５０Ωからずれると、Ｆｉｎａｌアンプ３１の発振または送信電力Ｐが低下してしまう。Ｆｉｎａｌアンプ３１の送信電力Ｐが低下すると、差動アンプ３４は、送信電力Ｐを上昇させるために電圧ＶＡＰＣを上昇させる。電圧ＶＡＰＣが上昇すると、Ｆｉｎａｌアンプ３１に流れるドレイン電流Ｉが上昇する。このとき、場合によっては、ドレイン電流ＩがＦｉｎａｌアンプ３１の最大定格電流を超えてしまう。この場合、ヒューズ３７が断線され、最大定格電流以上のドレイン電流Ｉが流れることはない。したがって、Ｆｉｎａｌアンプ３１の破壊を防止することができる。
しかし、当該高周波電力増幅回路３０では、ヒューズ３７がドレイン電流Ｉを遮断する毎にヒューズ３７の交換が必要となり、そのメンテナンスの負担が大きい。したがって、メンテナンスの面で問題があった。

上記の高周波電力増幅回路３０のメンテナンスの問題は、ツェナーダイオードを用いることにより解消することができる。
ここで、図４を参照して、ツェナーダイオードを用いた高周波電力増幅回路について説明する。図４に高周波電力増幅回路４０を示す。高周波電力増幅回路４０は、Ｆｉｎａｌアンプ４１と、カップラ４２と、ダイオード４３と、差動アンプ４４と、抵抗４５と、コイル４６と、ツェナーダイオード４７と、アンテナ４８と、を備えて構成される。Ｆｉｎａｌアンプ４１、カップラ４２、ダイオード４３、差動アンプ４４、抵抗４５、コイル４６、アンテナ４８は、それぞれ高周波電力増幅回路３０のＦｉｎａｌアンプ３１、カップラ３２、ダイオード３３、差動アンプ３４、抵抗３５、コイル３６、アンテナ３８と同様であり、異なる部分を主として説明する。

ツェナーダイオード４７は、電圧ＶＡＰＣが一定値以上とならないように制限する素子である。ツェナーダイオード４７を差動アンプ４４の出力端子に接続しておけば、電圧ＶＡＰＣが一定値以上となるのを制限することができる。これにより、Ｆｉｎａｌアンプ４１のゲート端子には一定値以上の電圧ＶＡＰＣは印加されず、Ｆｉｎａｌアンプ４１に最大定格電流以上のドレイン電流Ｉは流れることはない。したがって、Ｆｉｎａｌアンプ４１の破壊を防止することができる（例えば、特許文献１参照）。

また、アイソレーターを用いた高周波電力増幅回路６０も知られている。ここで、図５を参照してアイソレーターを用いた高周波電力増幅回路６０について説明する。図５に高周波電力増幅回路６０を示す。高周波電力増幅回路６０は、Ｆｉｎａｌアンプ６１と、カップラ６２と、ダイオード６３と、差動アンプ６４と、抵抗６５と、コイル６６と、ヒューズ６７と、アイソレーター６８と、アンテナ６９と、を備えて構成される。Ｆｉｎａｌアンプ６１、カップラ６２、ダイオード６３、差動アンプ６４、抵抗６５、コイル６６、ヒューズ６７、アンテナ６９は、それぞれ高周波電力増幅回路３０のＦｉｎａｌアンプ３１、カップラ３２、ダイオード３３、差動アンプ３４、抵抗３５、コイル３６、ヒューズ３７、アンテナ３８と同様であり、異なる部分を主として説明する。

アイソレーター６８は、アンテナ６９からの反射電力を遮断する機能を有する。アイレーター６８をＦｉｎａｌアンプ６１とアンテナ６９の間に挿入すれば、Ｆｉｎａｌアンプ６１からみたアンテナ６９の負荷インピーダンスは５０Ωとなる。したがって、アンテナ６９の負荷インピーダンスが５０Ωでない場合であっても、送信電力Ｐの低下により電圧ＶＡＰＣは上昇せず、ドレイン電流Ｉの増加を防止することができる。
特開平８−２４２１２８号公報

しかし、上述の高周波電力増幅回路４０のツェナーダイオード４７及び高周波電力増幅回路６０のアイソレーター６８を用いても、Ｆｉｎａｌアンプ４１（又はＦｉｎａｌアンプ６１）が何らかの原因（アンテナ４８の負荷インピーダンスが５０Ωでない場合以外の原因）により異常発振した場合は、ドレイン電流Ｉは過大電流となってしまう。

ここで、図６を参照して、Ｆｉｎａｌアンプ４１（又はＦｉｎａｌアンプ６１）に流れるドレイン電流Ｉについて説明する。図６に、Ｆｉｎａｌアンプ４１に流れるドレイン電流Ｉの経時変化を示したグラフを示す。縦軸はＦｉｎａｌアンプ４１のドレイン電流Ｉ、横軸はＦｉｎａｌアンプ４１のゲート端子に印加される電圧ＶＡＰＣを示す。例えば、Ｆｉｎａｌアンプ４１が何らかの原因により異常発振した場合、ドレイン電流Ｉは過大電流となる。このとき、高周波電力増幅回路４０はドレイン電流Ｉを制限する手段がないため、図６に示すようにドレイン電流Ｉは電流検出リミッター値ＶＬ及び最大定格電流値Ｖｍａｘを超えてしまう。この場合、Ｆｉｎａｌアンプ４１には過大なドレイン電流Ｉが流れるので、Ｆｉｎａｌアンプ４１の保護を図ることができない。
したがって、Ｆｉｎａｌアンプが異常発振した場合でも、当該Ｆｉｎａｌアンプの保護を図る高周波電力増幅回路を実現する要請があった。

本発明の課題は、送信電力を出力する増幅器が異常発振した場合でも、当該増幅器の保護を図ることのできる高周波電力増幅回路を実現することである。

上記課題を解決するため、請求項１に記載の発明の高周波電力増幅回路は、
アンテナが放射すべき送信電力を出力する増幅器と、
前記送信電力に対応する第１の電圧を検出する第１の検出回路と、
前記第１の検出回路により検出された第１の電圧と前記送信電力の設定電力に対応する第１の基準電圧とを比較し、前記送信電力を前記設定電力に制御する制御電圧を前記増幅器に出力する第１の比較手段と、
前記増幅器に流れる電流に対応する第２の電圧を検出する第２の検出回路と、
前記第２の検出回路により検出された第２の電圧と前記増幅器に流れる電流の設定電流に対応する第２の基準電圧とを比較し、前記第２の検出回路により検出された第２の電圧が前記第２の基準電圧を超えた場合、前記第１の比較手段から出力される制御電圧を制限する第２の比較手段と、
前記送信電力の切り替えに応じて前記第２の基準電圧を変更する基準電圧設定手段と、
を備えることを特徴とする。

請求項２に記載の発明は、請求項１に記載の高周波電力増幅回路において、
前記第１の比較手段は、差動アンプであり、
前記第２の比較手段は、コンパレータであることを特徴とする。

本発明によれば、送信電力を出力する増幅器が異常発振した場合でも、当該増幅器の保護を図ることのできる高周波電力増幅回路を実現することができる。また、送信電力の切り替えに応じて第２の基準電圧を変更できる。

以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。

図１を参照して、本発明に係る第１の実施の形態を説明する。図１に本発明に係る高周波電力増幅回路１の回路構成を示す。

先ず、図１を参照して高周波電力増幅回路１の回路構成について説明する。
高周波電力増幅回路１は、増幅器としてのＦｉｎａｌアンプ１１と、第１の検出回路としてのカップラ１２と、第１の検出回路としてのダイオード１３と、差動アンプ１４と、抵抗１５，１６と、第２の検出回路としてのコイル１７と、第２の検出回路としての抵抗１８と、第２の検出回路としてのアンプ１９と、第２の検出回路としての抵抗２０と、コンパレータ２１と、アンテナ２２と、を備えて構成される。

Ｆｉｎａｌアンプ１１は、例えば、ＭＯＳＦＥＴで構成され、電圧ＶＡＰＣに応じてアンテナ２２が送信すべき送信電力Ｐを出力する。カップラ１２は、Ｆｉｎａｌアンプ１１から出力された送信電力Ｐを検出する。ダイオード１３は、カップラ１２で検出された送信電力Ｐを検波して、当該送信電力Ｐを第１の電圧としての電圧Ｖｐに変換する。ここで、電圧Ｖｐとは、送信電力Ｐに対応する電圧値のことをいう。

差動アンプ１４は、電圧Ｖｐと第１の基準電圧としての基準電圧Ｖ１とを比較し、電圧ＶＡＰＣをＦｉｎａｌアンプ１１ゲート端子に出力する。

ここで差動アンプ１４の動作について説明する。先ず、差動アンプ１４の−入力端子にはダイオード１３から出力された電圧Ｖｐ、＋入力端子には基準電圧Ｖ１が印加される。ここで、基準電圧Ｖ１とは、送信電力Ｐの設定電力に対応する電圧値のことをいう。例えば、ユーザが送信電力Ｐを１Ｗに設定した場合、当該１Ｗに対応した電圧値が基準電圧Ｖ１となる。

差動アンプ１４は、入力端子に電圧Ｖｐと基準電圧Ｖ１とが印加されると、当該電圧Ｖｐと基準電圧Ｖ１とを比較して、制御電圧としての電圧ＶＡＰＣを出力する。ここで、電圧ＶＡＰＣとは、送信電力Ｐを当該送信電力Ｐの設定電力に制御する電圧のことをいう。差動アンプ１４は、電圧Ｖｐが基準電圧Ｖ１よりも大きい場合（Ｖｐ＞Ｖ１）、送信電力Ｐを下げるために低電圧の電圧ＶＡＰＣを出力する。また、電圧Ｖｐが基準電圧Ｖ１よりも小さい場合（Ｖｐ＜Ｖ１）、送信電力Ｐを上げるために高電圧の電圧ＶＡＰＣを出力する。当該電圧ＶＡＰＣは、抵抗１５、１６を介してＦｉｎａｌアンプ１１のゲート端子に印加される。ここで、抵抗１５は、後述するコンパレータ２１に接続されたグランドＧに電圧ＶＡＰＣに対応する電流ＩＡＰＣが流れ込む際、当該電流ＩＡＰＣが短絡（ショート）しないために設けられる抵抗である。

抵抗１８は、ドレイン電流Ｉが流れることにより第２の電圧としての電圧Ｖ３を発生する。ここで、電圧Ｖ３とは、Ｆｉｎａｌアンプ１１に流れるドレイン電流Ｉに対応する電圧のことをいう。アンプ１９は、入力端子（＋入力端子、−入力端子）に抵抗１８の両端に発生した電圧Ｖ３が印加され、当該電圧Ｖ３を出力する。

コンパレータ２１は、電圧Ｖ３と基準電圧Ｖ２とを比較し、電圧Ｖ３が基準電圧Ｖ２を超えた場合、差動アンプ１４から出力される電圧ＶＡＰＣを制限する。また、アンテナ２２は、送信電力Ｐを放射する。

ここでコンパレータ２１の動作について説明する。
先ず、コンパレータ２１の−入力端子にはアンプ１９から出力された電圧Ｖ３が抵抗２０を介して印加される。また、コンパレータ２１の＋入力端子には第２の基準電圧としての基準電圧Ｖ２が印加される。ここで、基準電圧Ｖ２とは、ドレイン電流Ｉの設定電流に対応する電圧値のことをいう。例えば、予めドレイン電流Ｉを制限するための電流が設定されている場合、当該設定電流に対応する電圧値が基準電圧Ｖ２となる。

コンパレータ２１は、入力端子に電圧Ｖ３と基準電圧Ｖ２とが印加されると、当該電圧Ｖ３と基準電圧Ｖ２とを比較する。そして、比較結果に基づいてＦｉｎａｌアンプ１１のゲート端子に印加する電圧ＶＡＰＣを制限する。

例えば、電圧Ｖ３が基準電圧Ｖ２よりも大きい場合（Ｖ３＞Ｖ２）、差動アンプ１４から出力された電圧ＶＡＰＣに対応する電流ＩＡＰＣが、コンパレータ２１に接続されたグランドＧに流れ込む。これにより、Ｆｉｎａｌアンプ１１のゲート端子に印加される電圧ＶＡＰＣは低下し、送信電力Ｐが低下すると同時にドレイン電流Ｉも低下する。ドレイン電流Ｉが低下すると電圧Ｖ３も低下し、電圧Ｖ３が基準電圧Ｖ２よりも小さくなる（Ｖ３＜Ｖ２）。この場合、電流ＩＡＰＣはコンパレータ２１に接続されたグランドＧに流れずに、差動アンプ１４から出力された電圧ＶＡＰＣがＦｉｎａｌアンプ１１のゲート端子に印加される。
以上に述べた動作が、周期的に行われることによりＦｉｎａｌアンプ１１のゲート端子に印加される電圧ＶＡＰＣが制限される。

また、コンパレータ２１の＋入力端子に印加される基準電圧Ｖ２は、トランジスタ及び抵抗（図示省略）から構成される基準電圧設定回路Ｓにより出力される。
例えば、高周波電力増幅回路１は、１Ｗと５Ｗの送信電力Ｐの送信（以下、１Ｗ送信時、５Ｗ送信時とする）が可能であるとする。このとき、１Ｗ送信時のドレイン電流Ｉの方が、５Ｗ送信時のドレイン電流Ｉよりも少ない値となる。このため、１Ｗ送信時の基準電圧Ｖ２は、５Ｗ送信時の基準電圧Ｖ２よりも少ない値が設定される。１Ｗ送信時の基準電圧Ｖ２を５Ｗ送信時の基準電圧Ｖ２よりも少ない値に設定することにより、１Ｗ送信時に、Ｆｉｎａｌアンプ１１が発振等による異常状態となっても、送信電力Ｐは５Ｗ送信されない。したがって、送信電力Ｐの切り替え（例えば、１Ｗ送信又は５Ｗ送信の切り替え）が可能な場合、基準電圧設定回路Ｓは、それぞれの送信電力Ｐに応じて基準電圧Ｖ２を変更する。

次に、アンテナ２２の負荷インピーダンスが５０Ωでない場合における、高周波電力増幅回路１の動作について説明する。
予め、送信電力Ｐに対応した基準電圧Ｖ１及びドレイン電流Ｉを制限するための電流に対応した基準電圧Ｖ２が設定されており、Ｆｉｎａｌアンプ１１のゲート端子には電圧ＶＡＰＣ、ドレイン端子にはドレイン電圧Ｖｄが印加されているものとする。まず、ゲート端子に印加される電圧ＶＡＰＣに対応する送信電力ＰがＦｉｎａｌアンプ１１から出力され、当該送信電力Ｐが、カップラ１２により検出される。カップラ１２により検出された送信電力Ｐは、ダイオード１３により電圧Ｖｐに変換され、当該電圧Ｖｐが差動アンプ１４の＋入力端子に印加される。また、差動アンプ１４の−入力端子には基準電圧Ｖ１が印加される。当該基準電圧Ｖ１は、ＣＰＵ（図示省略）より出力される。

アンテナ２２の負荷インピーダンスが５０Ωでない場合、Ｆｉｎａｌアンプ１１の負荷インピーダンスとアンテナ２２の負荷インピーダンスとが一致しない。このため、送信電力Ｐが低下する。送信電力Ｐが低下すると、電圧Ｖｐも低下する。この場合、差動アンプ１４により、電圧Ｖｐと基準電圧Ｖ１との差をとって電圧ＶＡＰＣが出力される。当該電圧ＶＡＰＣは、送信電力Ｐが低下すると上昇する。電圧ＶＡＰＣが上昇すると、Ｆｉｎａｌアンプ１１から出力される送信電力Ｐ及びドレイン電流Ｉが上昇する。

上昇したドレイン電流Ｉは、抵抗１８に流れる。当該ドレイン電流Ｉが抵抗１８に流れると、抵抗１８の両端に電圧Ｖ３が発生する。電圧Ｖ３はアンプ１９に印加され、アンプ１９により当該電圧Ｖ３が出力される。

そして、電圧Ｖ３は抵抗２０を介してコンパレータ２１の−入力端子に印加される。また、コンパレータ２１の＋入力端子には基準電圧Ｖ２が印加される。ここで、基準電圧Ｖ２は基準電圧設定回路Ｓより出力される。

ドレイン電流Ｉが上昇すると、電圧Ｖ３は基準電圧Ｖ２よりも大きくなる（Ｖ３＞Ｖ２）。この場合、差動アンプ１４から出力された電圧ＶＡＰＣに対応する電流ＩＡＰＣが、コンパレータ２１に接続されたグランドＧに流れ込む。これにより、Ｆｉｎａｌアンプ１１のゲート端子に印加される電圧ＶＡＰＣは低下し、送信電力Ｐ及びドレイン電流Ｉも低下する。ドレイン電流Ｉが低下すると電圧Ｖ３も低下し、電圧Ｖ３が基準電圧Ｖ２よりも小さくなる（Ｖ３＜Ｖ２）。この場合、電流ＩＡＰＣはコンパレータ２１に接続されたグランドＧには流れずに、差動アンプ１４から出力された電圧ＶＡＰＣがＦｉｎａｌアンプ１１のゲート端子に印加される。以上に述べた動作が、周期的に行われることによりＦｉｎａｌアンプ１１のゲート端子に印加される電圧ＶＡＰＣが制限される。そして、Ｆｉｎａｌアンプ１１により、送信電力Ｐが出力され、当該出力電力Ｐがアンテナ２２から放射される。

以上、本実施の形態によれば、コンパレータ２１は、電圧Ｖ３が基準電圧Ｖ２を超えた場合、差動アンプ１４から出力される電圧ＶＡＰＣを制限することができる。これにより、Ｆｉｎａｌアンプ１１が異常発振した場合でも、当該Ｆｉｎａｌアンプ１１の保護を図ることのできる高周波電力増幅回路１を実現することができる。また、アイソレーターを用いることなく高周波電力増幅回路１を構成するので、高周波電力増幅回路１の低コスト化及び小型化を図ることができる。

＜変形例＞
図２を参照して、本発明に係る実施の形態の変形例を説明する。図２に本発明に係る高周波電力増幅回路１Ａの回路構成を示す。以下、高周波電力増幅回路１と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について説明する。

制御部としてのＣＰＵ２３は、送信電力Ｐの切り替えに応じて基準電圧Ｖ２を変更する。即ち、ＣＰＵ２３は、高周波電力増幅回路１の基準電圧設定回路Ｓの代わりに、送信電力Ｐの切り替えに応じて基準電圧Ｖ２を変更する。

本変形例によれば、上記実施例の効果を有するとともに、ＣＰＵ２３は、送信電力Ｐに応じて基準電圧Ｖ２を変更することができる。これにより、基準電圧Ｖ２を切り替えるためのスイッチ素子や抵抗素子を別途構成することなく基準電圧Ｖ２を制御できる。また、スイッチ素子や抵抗素子からなる基準電圧設定回路Ｓにより基準電圧Ｖ２を設定する場合とくらべて、精度よく基準電圧Ｖ２を設定することができる。

その他、上記実施の形態における高周波電力増幅回路１の細部構成及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明に係る高周波電力増幅回路１の回路構成図である。 高周波電力増幅回路１Ａの回路構成図である。 従来の高周波電力増幅回路３０の回路構成図である。 従来の高周波電力増幅回路４０の回路構成図である。 従来の高周波電力増幅回路６０の回路構成図である。 Ｆｉｎａｌアンプ４１に流れるドレイン電流Ｉの経時変化を示したグラフである。

符号の説明

１，１Ａ，３０，４０，６０ 高周波電力増幅回路
１１，３１，４１，６１ Ｆｉｎａｌアンプ
１２，３２，４２，６２ カップラ
１３，３３，４３，６３ ダイオード
１４，３４，４４，６４ 差動アンプ
１５，１６，１８，２０，３５，４５，６５ 抵抗
１７，３６，４６，６６ コイル
１９ アンプ
２１ コンパレータ
２２，３８，４８，６９ アンテナ
４７ ツェナーダイオード
３７，６７ ヒューズ
６８ アイソレーター

Claims (2)

1. アンテナが放射すべき送信電力を出力する増幅器と、
   前記送信電力に対応する第１の電圧を検出する第１の検出回路と、
   前記第１の検出回路により検出された第１の電圧と前記送信電力の設定電力に対応する第１の基準電圧とを比較し、前記送信電力を前記設定電力に制御する制御電圧を前記増幅器に出力する第１の比較手段と、
   前記増幅器に流れる電流に対応する第２の電圧を検出する第２の検出回路と、
   前記第２の検出回路により検出された第２の電圧と前記増幅器に流れる電流の設定電流に対応する第２の基準電圧とを比較し、前記第２の検出回路により検出された第２の電圧が前記第２の基準電圧を超えた場合、前記第１の比較手段から出力される制御電圧を制限する第２の比較手段と、
   前記送信電力の切り替えに応じて前記第２の基準電圧を変更する基準電圧設定手段と、
   を備えることを特徴とする高周波電力増幅回路。
2. 前記第１の比較手段は、差動アンプであり、
   前記第２の比較手段は、コンパレータであることを特徴とする請求項１に記載の高周波電力増幅回路。

Images