JP4844403B2

JP4844403B2 - 半導体集積回路

Info

Publication number: JP4844403B2
Application number: JP2007010793A
Authority: JP
Inventors: 真大工藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-01-19
Filing date: 2007-01-19
Publication date: 2011-12-28
Anticipated expiration: 2027-01-19
Also published as: US20080174355A1; US7554388B2; JP2008177958A

Description

本発明は、可変可能な容量素子を組み込んだ半導体集積回路に関する発明である。

半導体集積回路にフィルタや増幅器などのアナログ回路を構成する場合に、抵抗素子および容量素子を用いる必要がある。例えば、フィルタは抵抗、容量値を可変可能な容量、および演算増幅器（ＯＰアンプ）で構成することができる。例えば１次のハイパスフィルタはＯＰアンプの入力端子に第１の抵抗を設け、ＯＰアンプの入力端子と出力端子間に第２の抵抗を設け、第１の抵抗に直列に容量を設けることで構成できる。また、１次のローパスフィルタは第２の抵抗と並列に容量を設けることで構成できる。２次のバンドパスフィルタは第１の抵抗に直列に容量を設け、第２の抵抗に並列に容量を設けることで構成できる。このようなフィルタについては、そのカットオフ周波数は抵抗と容量の積による時定数で決定される。

近年、上記のようなフィルタ等の回路は無線送受信機用の半導体集積回路に組み込まれている。無線送受信機のフィルタは所望の信号を精度よく切り出す必要があり、カットオフ周波数のばらつきは誤動作の原因となる。一方、半導体集積回路で抵抗素子および容量素子を同時に作り込む場合は製造誤差により素子値がばらつき、また温度特性により動作温度に依存して素子値が変動する。例えば容量素子の容量値で±２０％、抵抗素子の抵抗値で±２０％の誤差があるとした場合にこれらの誤差を時定数に換算すると、目標の時定数が１００％のとき誤差の範囲は±４０％以上の値となる。

したがって、所望のカットオフ周波数を得るために抵抗値と容量値の積による時定数を制御する必要があり、このような方法の１つとしてフィルタに用いる容量の容量値を可変にして時定数を制御する方法がある。フィルタ内に設けた容量の容量値を制御する技術は特許文献１乃至特許文献３に記載されている。
特開平０５―１８０８８１号公報特開２００３―２５８６０４号公報特開２０００―４１４３４号公報

上記のような、容量を可変して、製造誤差による時定数を制御する際は、時定数を構成する回路の測定を行う必要が、測定回路を構成する基準電源や基準電流源の精度により正しく測定できない問題がある。

本発明の目的は、半導体集積回路における抵抗素子および容量素子の製造誤差および温度特性による素子値の変動を許容するために設けた可変容量を用いた回路により発生する時定数を半導体集積回路に設けた簡易な回路により精度よく測定することである。

本発明は、上述した目的を達成するために以下の手段を採用する。

第１の手段として、半導体集積回路において、第１電流源と第２電流源から構成する電流源回路と、第１電流源と基準電位を生じる点の間に設けた参照抵抗と、容量値を可変可能な可変容量との接続を切り替えて参照抵抗に発生する電圧による充電と放電とを交互に繰り返すことが可能なスイッチトキャパシタ回路と、第２電流源およびスイッチトキャパシタ回路と接続されそれぞれが出力する電流を積分して電圧に変換する積分回路と、積分回路の出力電圧と参照抵抗に発生する電圧とを比較する比較回路を設ける。

第２の手段として、第１手段の半導体集積回路の積分回路は、第２電流源およびスイッチトキャパシタ回路と接続される反転入力端子と、第１電流源と参照抵抗との間に発生する電圧を入力する非反転入力端子と、出力端子と反転入力端子間を接続する容量とを有するＯＰアンプからなる。

第３の手段として、第１手段の半導体集積回路のスイッチトキャパシタ回路は第１可変容量の両端にそれぞれ接続され所定周期信号によりスイッチングを行う第１スイッチと第２スイッチを備え、第１スイッチは基準電位を生じる点と接続した第１スイッチの第１端子と、参照抵抗と第１電流源の間に接続した第１スイッチの第２端子、第１可変容量と接続した第１スイッチの第３端子を有し、第２スイッチは積分回路と接続した第２スイッチ第１端子と、参照抵抗と第１電流源の間に接続した第２スイッチ第２端子と、第１可変容量と接続した第２スイッチ第３端子を有すること特徴とする半導体集積回路。

第４の手段として、半導体集積回路は容量を第２可変容量と接続されたフィルタ回路からなるフィルタ部と、第１可変容量と接続され可変容量と参照抵抗の積による時定数と基準時定数との大小を検出する検出回路からなる検出部と、検出部での検出結果に基づきフィルタ部の第２可変容量を制御する制御回路を備え、検出部は第１電流源と第２電流源から構成する電流源回路と、第１電流源と基準電位を生じる点の間に設けた参照抵抗と、容量を可変可能な第１可変容量の端子の接続を制御回路からの所定周期信号により切り替えて参照抵抗に発生する電圧による充電と放電とを交互に繰り返すことが可能なスイッチトキャパシタ回路と、第２電流源およびスイッチトキャパシタ回路と接続されそれぞれが出力する電流を積分して電圧に変換する積分回路と、積分回路の出力電圧と参照抵抗に発生する電圧とを比較する比較回路とを有する。

第５の手段として、半導体集積回路は可変容量と接続されたフィルタ回路からなるフィルタ部と、可変容量と接続された容量を検出する検出回路からなる検出部と、検出部での検出結果に基づきフィルタ部の可変容量を制御する制御回路を備え、検出部は第１電流源と第２電流源から構成する電流源回路と、第１電流源と基準電位を生じる点の間に設けた参照抵抗と、容量を可変可能な可変容量の端子の接続を制御回路からの所定周期信号により切り替えて参照抵抗に発生する電圧による充電と放電とを交互に繰り返すことが可能なスイッチトキャパシタ回路と、第２電流源およびスイッチトキャパシタ回路と接続されそれぞれが出力する電流を積分して電圧に変換する積分回路と、積分回路の出力電圧と参照抵抗に発生する電圧とを比較する比較回路とを有する。

本発明によれば、半導体集積回路における抵抗素子および容量素子の製造誤差および温度特性による素子値の変動を許容するために設けた可変容量の容量値を簡易な回路で正確に設定し制御できる。

以下、図面を参照して本発明の実施形態について説明する。実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。

本発明を適用した半導体集積回路を図１に示す。図中に付した参照番号の１は半導体集積回路、２は制御回路、３はフィルタ部、４は検出部、５と７は可変容量、６はフィルタ構成回路、８は検出回路である。

半導体集積回路１の上に、制御回路２、フィルタ部３と検出部４を構成する。フィルタ部３はフィルタ装置として機能するため、可変容量５とフィルタ構成回路６から構成する。フィルタ構成回路６は、フィルタを構成する上で、可変容量以外の回路部を示す。検出部４は検出回路８と検出対象となる可変容量７から構成する。可変容量７は可変容量５と同一の半導体基板上に構成したものである。従って、可変容量７を測定することにより、等価的に可変容量５を測定したものと同じことになる。制御回路２は検出部４で検出した時定数をもとに、フィルタ部３の可変容量５を適切な容量値に制御する。以下、各部について詳細に述べる。
［半導体集積回路１］
例えば、半導体集積回路１は無線送受信機用の半導体集積回路である。１例として、無線送受信機用の半導体集積回路はＯＰアンプ、抵抗素子および容量素子とを接続したフィルタ回路を含んでいる。無線送受信機用のフィルタ回路は、取り扱う信号を精度よく切り出す必要があるため、カットオフ周波数を正確に設定し制御したい要求がある。
［制御回路２］
制御回路２は、フィルタのカットオフ周波数が目的の周波数を得るように、フィルタの時定数を最適な値に変更する制御を行う。具体的には、検出部４は可変容量７と検出回路８の内部の参照抵抗が作る時定数を基準の時定数と比較する機能を持ち、制御回路２は検出部４の可変容量７の容量値を設定し検出部４が時定数を比較した結果を基に、所望の時定数を得るための可変容量７の適切な容量値を探索する。制御回路２は可変容量７の容量値の探索結果を基に可変容量５の容量値を制御する。

このような制御回路を設けることで、複製品（レプリカ）の参照抵抗および可変容量７で検出する時定数が所望の値になるような可変容量の容量値を基に、実際の装置の可変容量５の容量値を制御できる。すなわち、制御回路2は実際に動作するフィルタ部３の抵抗素子および容量素子の製造ばらつきおよび温度特性による素子値の変動を間接的に知り、その値を制御することができる。本実施例における制御回路２は、実際にフィルタを構成する可変容量５とは別の可変容量７を用いて容量値を知るための制御をしている。この構成により、実際にフィルタを構成する可変容量５が動作中でも容量値の補正制御を行うことができる。
［フィルタ部３］
フィルタ部３内の可変容量５はフィルタ構成回路６と接続されている。フィルタ部３は可変容量５とフィルタ構成回路６により、フィルタを構成している。具体的には、可変容量５は負帰還系を構成するようにＯＰアンプの反転入力端子と出力端子の間に設けている。

フィルタ部３でローパスフィルタを構成する場合、可変容量５はフィルタ構成回路６を構成するＯＰアンプの反転入力端子と出力端子の間に設ける。ハイパスフィルタを構成する場合、可変容量５はフィルタ構成回路６を構成するＯＰアンプの入力端子に設ける。バンドパスフィルタを構成する場合、フィルタ構成回路６を構成するＯＰアンプの反転入力端子と出力端子の間と、ＯＰアンプの入力端子に設ける。２次以上のフィルタあるいはバンドパスフィルタを構成する場合は可変容量５を複数必要とする。
［検出部４］
検出部４は検出回路８と可変容量７から構成している。検出回路８は、可変容量７を用いたスイッチトキャパシタに周期的に充電される電荷により発生する電流の積分値と、電流源２２の電流の積分値とを比較している。比較結果は制御回路２に出力する。
［可変容量５と７］
図２は可変容量５および７の構成例を示している。可変容量５及び７は複数の容量素子を並列接続した容量アレイで構成することができ、ここでは４つの容量素子５１乃至５４を用いた例を示している。可変容量５及び７は、各容量素子を選択するためのスイッチ５５乃至５８を各容量素子に直列に接続する。可変容量５及び７は、スイッチ５５乃至５８を制御回路２からの制御信号で任意にオン／オフすることにより、容量値を変えることができる。実際の装置の信号処理を行う可変容量５及びその複製である可変容量７は寄生容量その他の副次的な効果を共有することにより容量値の制御の精度が向上するため、同一の容量アレイを基に構成することが望ましい。
［フィルタ部３の具体的構成］
図３はフィルタ部３の構成例と特性を示している。図３の構成は一実施例として１次のローパスフィルタを示している。しかし、本発明は１次のフィルタあるいはローパスフィルタの構成に限定されるものではなく、抵抗と可変容量を有する回路構成であれば良い。図３（a）のフィルタ部３はＯＰアンプ９と、抵抗１０と、抵抗１１からなるフィルタ構成回路６と可変容量５を有している。抵抗１１はＲ_１の抵抗値を有し、ＯＰアンプ９の反転入力端子に接続している。抵抗１０はＲ_０の抵抗値を有している。可変容量５は、図２の構成を持ち、ＯＰアンプ９の反転入力端子と出力端子間を接続し、Ｃ_０の静電容量値を有している。Ｃ_０の静電容量値は図２のスイッチ５５乃至５８の開閉により、Ｃ_０の静電容量値を可変することができる。

図３（b）はフィルタ部３の特性を示している。点線で示した１／Ｒ_０Ｃ_０は図３（a）のフィルタ部３のカットオフ周波数を示している。Ｒ_０／Ｒ_１は直流利得を示している。
（１／ＳＣ_０）／Ｒ_１は減衰域における利得を示している。上記３つの式を見ると可変容量５の容量値Ｃ_０を可変することで、任意のカットオフ周波数を得ることができる。
［検出部４の具体的構成］
図４は検出部４の具体的構成例を示す。検出部４は可変容量７と検出回路８とで構成する。

検出回路８は以下の電流源回路２０、スイッチトキャパシタ回路（24,25,7）、積分回路３０、参照抵抗２３、基準電位３１と比較回路２９により構成する。

１．電流源回路：
電流源回路２０は電流源２１と２２から構成している。電流源２１はＩ２の電流値を有している。電流源２２はＩ１の電流値を有している。参照抵抗２３はＲｒｅｆの抵抗値を有し、電流源２１と基準電位（一例としてアース）３１間に接続されている。従って、参照抵抗２３の両端には電圧値Ｖｒｅｆ＝Ｉ２×Ｒｒｅｆが発生する。

２．スイッチトキャパシタ回路：
可変容量５の両端にはスイッチ２４と２５を設けている。可変容量５とスイッチ２４と２５によりスイッチトキャパシタ回路を構成している。スイッチ２４と２５は制御回路２からのＦｃｌｋの周波数の所定周期信号により、端子a側あるいは端子b側に切り替えられる。この制御信号は、端子aと端子bの両方のスイッチが同時にオン状態にならないようなノンオーバーラップ信号で制御されるのが最良の状態である。また、スイッチ２４と２５がオフ状態に移行するタイミングは、常にほぼ一定の電位にあるスイッチ２５が先に一瞬早くオフ状態に移行することで、スイッチトキャパシタの電荷注入の誤差を小さくすることができる。スイッチ２４の端子aは基準電位（一例としてアース）３１と接続している。スイッチ２４の端子bは参照抵抗２３と電流源２１の間に接続されている。スイッチ２５の端子aは積分回路３０と接続している。スイッチ２５の端子bは参照抵抗２３と電流源２１の間に接続されている。スイッチ２４と２５の端子bのスイッチが接続される状態では、１／（２Ｆｃｌｋ）の時間、可変容量５の両端の端子はショートし、放電される。スイッチ２４と２５の端子aのスイッチが接続される状態では、１／（２Ｆｃｌｋ）の時間、可変容量５はスイッチ２４側がアースに接地され、スイッチ２５側の電位はＯＰアンプの仮想接地の効果によりＶｒｅｆ（＝Ｉ２×Ｒｒｅｆ）に保たれるため、スイッチ２４側を＋として−Ｖｒｅｆの電圧で充電される。このように、制御回路２からの所定周期信号により、スイッチトキャパシタ回路は放電と充電とを交互に繰り返す。

３．積分回路：
積分回路３０はＯＰアンプ２６と容量素子２７とスイッチ２８で構成している。ＯＰアンプ２６の反転入力端子は電流源２２とスイッチ２５に接続している。ＯＰアンプ２６の非反転入力端子は積分回路の電流入力端子である。容量素子２７はＯＰアンプ２６の反転入力端子と出力端子間を接続している。スイッチ２８は容量素子２７に並列に接続している。スイッチ２８は制御回路２からの制御信号により、スイッチをオン状態にすることで、容量素子２７の電荷を放電し、積分値をリセットする。

４．比較回路：
比較回路２９はＯＰアンプ２６の出力端子電圧と、参照抵抗２３に発生する電圧を比較している。比較回路２９はＯＰアンプあるいはラッチ回路あるいはアナログデジタル変換器で構成されて、第１の入力端子にＯＰアンプ２６の出力端子が接続され、第２の入力端子に参照抵抗２３に発生する電圧が入力するよう構成されている。比較回路２９は２つの入力端子の電圧の大小を比較し、例えば第１の入力端子電圧が第２の入力端子電圧よりも高い場合にはハイレベル、第１の入力端子電圧が第２の入力端子電圧よりも低い場合にはローレベルの信号を制御回路２に出力する。
［図４の動作説明］
図５は、時定数の判定手順における検出部の各部の信号の状態を示している。図５はＯＰアンプ２６の電流供給能力が有限であるとした場合の波形の図である。

（Ａ）の波形はスイッチ２８に与える信号Φｒｅｓｅｔのタイミングを示している。時定数の判定手順の最初にΦｒｅｓｅｔの信号が立ち上がることで、スイッチ２８がオンになり、容量素子２７にチャージされていた電荷を放電し、積分値をリセットする。

（Ｂ）の波形はスイッチ２４と２５に与える信号のタイミングを示している。信号がハイレベルの状態ではa側の端子に切り替えられる。信号がローレベルの状態ではb側の端子に切り替えられる。信号は周期１／Ｆｃｌｋでハイレベルとローレベルを繰り返している。

（Ｃ）の波形はＣｖａｒの容量を有する可変容量７の両端の電圧（スイッチ２４側が＋）とした場合の電圧を示している。スイッチ24.25がb側の端子に接続された状態では可変容量７の電荷がリセットされる。リセットのときの電圧はゼロである。スイッチ24,25がa側の端子に切り替わると、可変容量７には−Ｖｒｅｆ（＝Ｉ２×Ｒｒｅｆ）の電圧がかかる。スイッチ２５は可変容量７とＯＰアンプ２６の反転入力端子cを接続するため、可変容量７はＯＰアンプ２６により−Ｖｒｅｆまで充電される。

（Ｄ）の波形はＯＰアンプ２６の反転入力端子cの電圧波形である。スイッチ24,25がa端子側に切り替わった段階で、可変容量７のスイッチ２４側がＶｒｅｆからアースに接地される。ことにより、ＯＰアンプ２６の反転入力端子ｃには一瞬マイナスの電圧があらわれる。その後ＯＰアンプ２６が容量素子２７を充電することで、波形はすぐにＶｒｅｆに戻される。同時に、容量Ｃｖａｒの可変容量７の両端電圧も−Ｖｒｅｆ（＝Ｉ２×Ｒｒｅｆ）まで充電される。

（Ｅ）の波形は積分回路の出力Ｄ点の電圧Ｖｉｎｔの波形である。容量素子２７がスイッチ２８によりリセットされた直後のｄ点の電圧はＶｉｎｔの値はＶｒｅｆとなる。Ｖｒｅｆは電流源２１の電流値Ｉ２に参照抵抗２３の抵抗値Ｒｒｅｆを掛けた値（Ｉ２×Ｒｒｅｆ）であらわすことが出来る。スイッチ２８をオフ状態にしてリセットを解除すると、電流源２２による電流Ｉ１は常に積分回路の容量素子２７に積分され、積分回路の出力電圧は容量素子２７の容量値Ｃｉｎｔを用いてＩ１／Ｃｉｎｔの一定スロープで変化する。またスイッチトキャパシタについて端子ｂ側が接続された放電状態から端子a側が接続される状態切り替わると、容量値Ｃｖａｒを持つ可変容量７が充電されるべき電荷と同じ電荷ＱがＯＰアンプ２６により積分回路の容量素子２７に充電される。電荷ＱはＶｒｅｆ×Ｃｖａｒであるから、スイッチトキャパシタの動作の１周期１／Ｆｃｌｋごとに積分回路の容量素子２７に積分される電圧は（Ｖｒｅｆ×Ｃｖａｒ）／Ｃｉｎｔである。このように、スイッチ２８をオフ状態にしてリセットを解除した直後のＶｉｎｔの値は最初の電圧（Ｉ２×Ｒｒｅｆ）に（Ｖｒｅｆ×Ｃｖａｒ）／Ｃｉｎｔの電圧を足した電圧値Ｖｉｎｔ’となる。電圧値Ｖｉｎｔ’は電流源２２による電流Ｉ１と容量素子２７の容量値Ｃｉｎｔに基づくスロープＩ１／Ｃｉｎｔで減少しＶｉｎｔ’’の電圧値となる。１／Ｆｃｌｋの時間経過すると、再びスイッチ２４と２５はＡ側の端子に切り替わりＶｒｅｆ×Ｃｖａｒの電荷が積分される。従って、減少中の電圧値に再び（Ｖｒｅｆ×Ｃｖａｒ）／Ｃｉｎｔの電圧が加えられＶｉｎｔ’’’の電圧値となる。再び、１／Ｆｃｌｋの時間の間、電圧が減少する。これを次のリセット信号Φｒｅｓｅｔが来るまで繰り返す。従って、ＣｖａｒにＦｃｌｋの周期で蓄積される電荷Ｖｒｅｆ×Ｃｖａｒが電流Ｉ１よりも大きければＶｉｎｔは増加し、（Ｅ）は点線で示すように、ＶｉｎｔはＶｒｅｆから電圧が上昇する方に離れていく。一方、ＣｖａｒにＦｃｌｋの周期で蓄積される電荷Ｖｒｅｆ×Ｃｖａｒが電流Ｉ１よりも小さければＶｉｎｔは減少し、（Ｅ）は実線で示すように、ＶｉｎｔはＶｒｅｆから電圧が下降する方に離れていく。充分時間がたった状態ではＶｉｎｔとＶｒｅｆは（Ｖｒｅｆ×Ｃｖａｒ×Ｆｃｌｋ）とＩ１の大小に応じて差ができており、比較回路２９によりその大小を容易に比較することができる。ここでＶｒｅｆ＝Ｉ２×Ｒｒｅｆであるから、この比較回路により（Ｉ２×Ｒｒｅｆ×Ｃｖａｒ×Ｆｃｌｋ）とＩ１の大小関係を判定することができる。すなわち、Ｒｒｅｆ×Ｃｖａｒと（Ｉ１／Ｉ２）／Ｆｃｌｋの大小関係を判定することができ、参照抵抗の抵抗値Ｒｒｅｆと可変容量７の容量値Ｃｖａｒの積による時定数を、周期信号の周波数Ｆｃｌｋの逆数に２つの電流源の電流値Ｉ１とＩ２の比をかけた基準の時定数と比較することができる。

制御回路２はこの比較結果をもとに可変容量５の値を変動させ、検出部の積分回路をリセットして次の比較を行う。この比較作業を繰り返し、徐々に参照抵抗と可変容量７の積による時定数が基準の時定数とほぼつりあうような可変容量の容量値をしぼりこむ。また、このように基準の時定数は周期信号の周波数Ｆｃｌｋと２つの電流源の電流の比（Ｉ１／Ｉ２）で決定され、２つの電流源の電流値には絶対精度は要求されず、Ｉ１とＩ２の相対精度を確保することで基準の時定数の精度を確保することができる。相対精度の高い２つの電流源は例えば任意の参照電流源とカレントミラー回路により半導体集積回路上で容易に構成可能である。

図５において、ＯＰアンプ２６の利得が無限の理想状態の場合はＣ点の電圧は常にＶｒｅｆを示し、ＶｉｎｔのＶｉｎｔ’やＶｉｎｔ’’’は丸みを帯びず鋭角な波形を示す。また図５の波形は、電流源の電流の符号に依存して参照抵抗に発生する電圧に対する上下の向きが反転する。

上述した実施形態は、以下の発明を開示する。以下の発明は、必要に応じて適宜組み合わせることができる。

図６はフィルタに用いる可変容量５の容量を直接用いる例を示した図である。図６において、フィルタ構成回路６と検出回路８の構成は［実施例１］の構成と同じである。

可変容量５の端子にはそれぞれスイッチ４０と４１を設ける。スイッチ４０と４１をa側の端子に接続すると可変容量５は検出回路８に接続し、b側の端子に接続すると、可変容量５はフィルタ構成回路６に接続する。制御回路２はスイッチ４０と４１の端子をa側かb側に切り替えることにより可変容量５が接続する回路を切替える。

具体的な動作手順としては、まず始めに、可変容量５を検出回路８側に接続する。次に、制御回路は検出回路８を用いて可変容量５と検出回路８内部の参照抵抗の積による時定数が基準の時定数とほぼつりあうような、可変容量５の容量値の設定を検出する。

制御回路でフィルタ構成回路６に必要な容量設定が完了すると、可変容量５をフィルタ構成回路６側に接続し、可変容量５とフィルタ構成回路６でフィルタ動作を行う。

本発明を適用した半導体集積回路を示す図可変容量５および７の構成を示す図フィルタ部３の構成と特性を示す図検出部４の具体的構成を示す図検出部の各部の信号の状態を示す図可変容量５の容量を直接検出する例を示す図

符号の説明

１半導体集積回路、
２制御回路、
３フィルタ部、
４検出部、
５、７可変容量、
６フィルタ構成回路、
８検出回路
９ＯＰアンプ
１０抵抗
２０電流源回路
２１、２２電流源

Claims

第１電流源と第２電流源から構成する電流源回路と、
該第１電流源と基準電位を生じる点との間に設けた参照抵抗と、
可変容量と、該可変容量の一方の端と該第１電流源とに接続された第１のスイッチと、該可変容量の他方の端と該第２電流源とに接続された第２のスイッチと、を有するスイッチトキャパシタ回路と、
該第２電流源と該第２のスイッチとの接続点に入力が接続され、該接続点から流れてくる電流を積分して電圧に変換する積分回路と、
該積分回路の出力電圧と、該参照抵抗に発生する電圧とを比較する比較回路と
を有する検出回路と、
該第１のスイッチと該第２のスイッチとを制御し、該可変容量に電荷をチャージするか、放電するかを交互に切替える制御回路と
を備える
ことを特徴とする半導体集積回路。
請求項１の半導体集積回路において、
該積分回路は、
該第２電流源と該第２のスイッチとの接続点に接続される反転入力端子と、該第１電流源と該参照抵抗との間に発生する電圧を入力する非反転入力端子と、を有する演算増幅器と、
該演算増幅回路の出力端子と、該反転入力端子間を接続する第１容量と
からなる事を特徴とする半導体集積回路。
請求項１の半導体集積回路において、
該第１スイッチは、
該基準電位を生じる点と接続した第１スイッチの第１端子と、
該参照抵抗と第１電流源の間に接続した第１スイッチの第２端子と、
該第１可変容量の該一方の端と接続した第１スイッチの第３端子とを有し、
該第２スイッチは、
該積分回路と接続した第２スイッチの第１端子と、
該参照抵抗と該第１電流源の間に接続した第２スイッチの第２端子と、
該第１可変容量の該他方の端と接続した第２スイッチの第３端子とを有する
こと特徴とする半導体集積回路。
第１可変容量と接続されたフィルタ回路からなるフィルタ部と、
第２可変容量と接続される検出回路からなる検出部と、
該検出部での検出結果に基づき該フィルタ部の該第１可変容量を制御する制御部と
を備え、
該検出部は、
第１電流源と第２電流源から構成する電流源回路と、該第１電流源と基準電位を生じる点との間に設けた参照抵抗と、可変容量と、該可変容量の一方の端と該第１電流源とに接続された第１のスイッチと、該可変容量の他方の端と該第２電流源とに接続された第２のスイッチと、を有するスイッチトキャパシタ回路と、
該第２電流源と該第２のスイッチとの接続点に入力が接続され、該接続点から流れてくる電流を積分して電圧に変換する積分回路と、
該積分回路の出力電圧と、該参照抵抗に発生する電圧とを比較する比較回路とを備え、
該制御部は、該第１のスイッチと該第２のスイッチとを制御し、該可変容量に電荷をチャージするか、放電するかを交互に切替える
ことを特徴とする半導体集積回路。
可変容量と接続されたフィルタ回路からなるフィルタ部と、
該可変容量と接続される検出回路からなる検出部と、
該検出部での検出結果に基づき該フィルタ部の該可変容量を制御する制御部を備え、
該検出部は、
第１電流源と第２電流源から構成する電流源回路と、
該第１電流源と基準電位を生じる点との間に設けた参照抵抗と、
可変容量と、該可変容量の一方の端と該第１電流源とに接続された第１のスイッチと、該可変容量の他方の端と該第２電流源とに接続された第２のスイッチと、を有するスイッチトキャパシタ回路と、
該第２電流源と該第２のスイッチとの接続点に入力が接続され、該接続点から流れてくる電流を積分して電圧に変換する積分回路と、
該積分回路の出力電圧と、該参照抵抗に発生する電圧とを比較する比較回路とを備え、
該制御部は、該第１のスイッチと該第２のスイッチとを制御し、該可変容量に電荷をチャージするか、放電するかを交互に切替える
ことを特徴とする半導体集積回路。
請求項１乃至５の半導体集積回路において、
該第１電流源および該第２電流源は任意の参照電流源を基にカレントミラー回路で構成されていることを特徴とする半導体集積回路。