JP4845514B2 - Wiring circuit board and manufacturing method thereof - Google Patents
Wiring circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4845514B2 JP4845514B2 JP2006004170A JP2006004170A JP4845514B2 JP 4845514 B2 JP4845514 B2 JP 4845514B2 JP 2006004170 A JP2006004170 A JP 2006004170A JP 2006004170 A JP2006004170 A JP 2006004170A JP 4845514 B2 JP4845514 B2 JP 4845514B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- cover
- metal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本発明は、配線回路基板およびその製造方法、詳しくは、電子部品が実装される配線回路基板、および、その配線回路基板の製造方法に関する。 The present invention relates to a printed circuit board and a manufacturing method thereof, and more particularly to a printed circuit board on which electronic components are mounted, and a manufacturing method of the printed circuit board.
フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板では、例えば、ポリイミド樹脂などからなるベース絶縁層の上に、銅箔などからなる導体パターンが形成されており、その導体パターンを被覆するように、ベース絶縁層の上に、ポリイミド樹脂などからなるカバー絶縁層が形成されている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。 In a printed circuit board such as a flexible printed circuit board or a suspension board with circuit, for example, a conductor pattern made of copper foil or the like is formed on a base insulating layer made of polyimide resin or the like so as to cover the conductor pattern. In addition, a cover insulating layer made of polyimide resin or the like is formed on the base insulating layer. Such a printed circuit board is widely used in the fields of various electric devices and electronic devices.
また、このような配線回路基板に、電子部品を実装する場合には、その実装工程において、静電気により電子部品が破壊されることがある。
そのため、例えば、フレキシブル回路基板において、ベースフィルムあるいはカバーレイフィルムの表面に、蒸着法、スパッタリング法、無電解めっき法などにより金属層を形成して、静電気のアースまたは低減を図ることが提案されている（例えば、特許文献１参照。）。
Therefore, for example, in a flexible circuit board, it has been proposed to form a metal layer on the surface of a base film or a coverlay film by vapor deposition, sputtering, electroless plating, etc. to reduce or prevent static electricity from being grounded. (For example, refer to Patent Document 1).
ところで、配線回路基板には、電子部品を実装するための端子部が、カバー絶縁層を開口して、その開口部から露出する導体パターンの露出部分として、設けられている。
そして、電子部品の実装工程においては、その端子部（つまり、導体パターンの露出部分）にも、若干の静電気が帯電する場合がある。端子部に静電気が帯電すると、やはり、実装される電子部品が静電気によって破壊されるおそれがある。
By the way, a terminal part for mounting an electronic component is provided on the printed circuit board as an exposed portion of the conductor pattern that opens through the cover insulating layer and is exposed from the opening.
In the mounting process of the electronic component, some static electricity may be charged also in the terminal portion (that is, the exposed portion of the conductor pattern). If the terminal portion is charged with static electricity, the mounted electronic component may be destroyed by the static electricity.
しかるに、特許文献１に記載のフレキシブル回路基板では、金属層が形成されているベースフィルムあるいはカバーレイフィルムの静電気を除去できても、端子部の静電気を除去することはできず、そのため、静電気破壊に対して敏感である電子部品の静電気破壊の防止対策としては、不十分である。
また、特許文献１に記載のフレキシブル回路基板では、金属層がベースフィルムあるいはカバーレイフィルムの表面に形成されているので、その金属層が一部脱離すると、フレキシブル回路基板から異物となって飛散するおそれがある。
However, in the flexible circuit board described in
Further, in the flexible circuit board described in
本発明の目的は、ベース絶縁層およびカバー絶縁層のみならず、端子部の静電気をも除去することにより、実装される部品の静電気破壊を効果的に防止することができ、しかも、半導電性層の脱離を防止することのできる、配線回路基板を提供することにある。 The object of the present invention is to eliminate not only the base insulating layer and the cover insulating layer but also the static electricity of the terminal portion, thereby effectively preventing electrostatic breakdown of the mounted components, and being semiconductive. An object of the present invention is to provide a printed circuit board capable of preventing the detachment of layers.
上記の目的を達成するため、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体パターンと、前記導体パターンから露出する前記ベース絶縁層の上に形成される半導電性層と、前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されている半導電性層の上に形成されるカバー絶縁層と、前記カバー絶縁層が開口されることにより露出される前記導体パターンからなる端子部とを備え、前記半導電性層の少なくとも一部が、前記金属支持基板および前記導体パターンに接触し、前記カバー絶縁層および／または前記ベース絶縁層が、導電性物質を含有していることを特徴としている。 In order to achieve the above object, a wired circuit board according to the present invention includes a metal supporting board, a base insulating layer formed on the metal supporting board, a conductor pattern formed on the base insulating layer, a semiconductive layer formed on the insulating base layer exposed from the conductive pattern, so as to cover the conductive pattern, formed on the semi-conductive layer formed on the insulating base layer An insulating cover layer and a terminal portion made of the conductive pattern exposed by opening the insulating cover layer, wherein at least a part of the semiconductive layer includes the metal support substrate and the conductive pattern. And the insulating cover layer and / or the insulating base layer contains a conductive substance.
また、本発明の配線回路基板では、前記カバー絶縁層および／または前記ベース絶縁層が、前記導電性物質をそれぞれ１０-5〜５重量％含有していることが好適である。
また、本発明の配線回路基板では、前記導電性物質が、金属であり、前記カバー絶縁層および／または前記ベース絶縁層が、前記金属をそれぞれ１０-5〜０．１重量％含有していることが好適である。
In the wired circuit board of the present invention, it is preferable that the cover insulating layer and / or the base insulating layer contain 10 −5 to 5% by weight of the conductive substance, respectively.
In the wired circuit board according to the present invention, the conductive substance is a metal, and the cover insulating layer and / or the base insulating layer contains 10 −5 to 0.1 wt% of the metal, respectively. Is preferred.
また、本発明の配線回路基板の製造方法は、金属支持基板を用意する工程と、前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、前記ベース絶縁層の上面に、導体パターンを形成する工程と、前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンを被覆するカバー絶縁層を、前記導体パターンの上面に形成されている前記半導電性層が露出する開口部が形成されるように、形成する工程と、前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程とを備え、前記ベース絶縁層を形成する工程において、導電性物質を含有するベース絶縁層を形成するか、前記カバー絶縁層を形成する工程において、導電性物質を含有するカバー絶縁層を形成するか、または、前記ベース絶縁層を形成する工程において、導電性物質を含有するベース絶縁層を形成し、かつ、前記カバー絶縁層を形成する工程において、導電性物質を含有するカバー絶縁層を形成することを特徴としている。 The method for manufacturing a wired circuit board according to the present invention includes a step of preparing a metal support substrate, a step of forming a base insulating layer in a pattern on the upper surface of the metal support substrate, and a conductor on the upper surface of the base insulating layer. Forming a pattern; a top surface and a side surface of the conductor pattern; a top surface and a side surface of the base insulating layer exposed from the conductor pattern; and a top surface of the metal supporting substrate exposed from the base insulating layer. A step of continuously forming a conductive layer, and a continuous portion of a semiconductive layer formed on an upper surface of the base insulating layer and a semiconductive layer formed on a side surface of the base insulating layer, An insulating cover layer covering the conductor pattern is exposed on the surface of the semiconductive layer formed on the upper surface of the base insulating layer, and the semiconductive layer formed on the upper surface of the conductor pattern is exposed. A step of forming so as to form a mouth, and the semiconductive layer formed on the side surface of the base insulating layer in the continuous portion and in contact with the upper surface of the metal supporting substrate remains. The semiconductive layer exposed from the opening, the semiconductive layer formed on the upper surface of the insulating base layer, and exposed from the insulating cover layer, and the semiconductive layer formed on the upper surface of the metal supporting substrate. A step of removing the conductive layer, and in the step of forming the base insulating layer, in the step of forming the base insulating layer containing the conductive material or in the step of forming the cover insulating layer, the conductive material Forming a base insulating layer containing a conductive substance in the step of forming the base insulating layer, or forming the base insulating layer in the step of forming the base insulating layer. There are, are characterized by forming an insulating cover layer containing a conductive material.
また、本発明の配線回路基板の製造方法は、金属支持基板を用意する工程と、前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、前記ベース絶縁層の上面に、導体パターンを形成する工程と、前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、前記半導電性層の表面に金属薄膜を形成する工程と、前記金属薄膜の上面に、前記導体パターンを被覆するカバー絶縁層を、前記導体パターンの上に形成されている前記金属薄膜が露出する開口部が形成されるように、形成する工程と、前記金属薄膜を形成する金属を、前記カバー絶縁層に分散させる工程と、前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記金属薄膜および前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記金属薄膜および前記半導電性層と、前記金属支持基板の上面に形成されている前記金属薄膜および前記半導電性層とを、除去する工程とを備えていることを特徴としている。 The method for manufacturing a wired circuit board according to the present invention includes a step of preparing a metal support substrate, a step of forming a base insulating layer in a pattern on the upper surface of the metal support substrate, and a conductor on the upper surface of the base insulating layer. Forming a pattern; a top surface and a side surface of the conductor pattern; a top surface and a side surface of the base insulating layer exposed from the conductor pattern; and a top surface of the metal supporting substrate exposed from the base insulating layer. A step of continuously forming a conductive layer; a step of forming a metal thin film on the surface of the semiconductive layer; and a cover insulating layer covering the conductor pattern on the upper surface of the metal thin film. Forming the opening so as to expose the metal thin film formed thereon, dispersing the metal forming the metal thin film in the insulating cover layer, and The metal thin film and the semiconductive layer exposed from the opening so that the semiconductive layer in contact with the upper surface of the metal support substrate remains, and The metal thin film and the semiconductive layer formed on the upper surface of the base insulating layer and exposed from the cover insulating layer, and the metal thin film and the semiconductive layer formed on the upper surface of the metal support substrate, And a step of removing.
本発明の配線回路基板によれば、金属支持基板、ベース絶縁層、カバー絶縁層および端子部が、静電気により帯電しても、その静電気を半導電性層によって除去することができる。そのため、実装される電子部品の静電気破壊を効果的に防止することができる。
とりわけ、カバー絶縁層および／またはベース絶縁層は導電性物質を含有しているので、カバー絶縁層および／またはベース絶縁層に帯電する静電気を、確実に除去することができる。
According to the wired circuit board of the present invention, even if the metal supporting board, the base insulating layer, the cover insulating layer, and the terminal portion are charged by static electricity, the static electricity can be removed by the semiconductive layer. Therefore, it is possible to effectively prevent electrostatic breakdown of the electronic component to be mounted.
In particular, since the cover insulating layer and / or the base insulating layer contains a conductive substance, static electricity charged on the cover insulating layer and / or the base insulating layer can be reliably removed.
しかも、ベース絶縁層の上に形成されている半導電性層が、カバー絶縁層によって被覆されているので、半導電性層の脱離を防止することができる。そのため、脱離した半導電性層が異物となって飛散することを防止することができる。
また、本発明の配線回路基板の製造方法によれば、上記した配線回路基板を、簡易かつ効率的に製造することができる。
Moreover, since the semiconductive layer formed on the insulating base layer is covered with the insulating cover layer, the semiconductive layer can be prevented from being detached. Therefore, it is possible to prevent the detached semiconductive layer from scattering as a foreign substance.
Moreover, according to the method for manufacturing a wired circuit board of the present invention, the above-described wired circuit board can be easily and efficiently manufactured.
図１は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図２は、図１に示す回路付サスペンション基板の長手方向に沿う部分断面図である。
図１において、この回路付サスペンション基板１Ａは、ハードディスクドライブに搭載され、磁気ヘッドを実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板２に、磁気ヘッドとリード・ライト基板とを接続するための導体パターン４が一体的に形成されている。
FIG. 1 is a schematic plan view showing a suspension board with circuit as an embodiment of the wired circuit board of the present invention, and FIG. 2 is a partial sectional view along the longitudinal direction of the suspension board with circuit shown in FIG.
In FIG. 1, this suspension board with
なお、図１では、金属支持基板２に対する導体パターン４の相対配置を明確に示すために、後述するベース絶縁層３、カバー絶縁層５および半導電性層１３を省略して示している。
導体パターン４は、磁気ヘッド側接続端子部６Ａと、外部側接続端子部６Ｂと、これら磁気ヘッド側接続端子部６Ａおよび外部側接続端子部６Ｂを接続するための配線７とを、一体的に連続して備えている。
In FIG. 1, in order to clearly show the relative arrangement of the
The
配線７は、金属支持基板２の長手方向に沿って複数設けられ、幅方向（長手方向に直交する方向）において互いに間隔を隔てて並列配置されている。
磁気ヘッド側接続端子部６Ａは、金属支持基板２の先端部に配置され、各配線７の先端部がそれぞれ接続されるように、複数設けられている。この磁気ヘッド側接続端子部６Ａには、磁気ヘッドの端子部（図示せず）が接続される。
A plurality of
A plurality of magnetic head side connection
外部側接続端子部６Ｂは、金属支持基板２の後端部に配置され、各配線７の後端部がそれぞれ接続されるように、複数設けられている。この外部側接続端子部６Ｂには、リード・ライト基板の端子部（図示せず）が接続される。
また、金属支持基板２の先端部には、磁気ヘッドを実装するためのジンバル８が設けられている。ジンバル８は、磁気ヘッド側接続端子部６Ａを長手方向において挟むように、金属支持基板２を切り抜くことによって形成されている。
A plurality of external connection
A
この回路付サスペンション基板１Ａは、図２に示すように、金属支持基板２と、金属支持基板２の上面にパターンとして形成されたベース絶縁層３と、ベース絶縁層３の上面に形成された導体パターン４と、導体パターン４の上面および側面を被覆するように、ベース絶縁層３の上面にパターンとして形成されたカバー絶縁層５とを備えている。
また、カバー絶縁層５には、磁気ヘッド側接続端子部６Ａまたは外部側接続端子部６Ｂが配置される部分に対応して、厚さ方向を貫通する開口部１５が形成されており、この開口部１５から露出する導体パターン４の露出部分が、磁気ヘッド側接続端子部６Ａまたは外部側接続端子部６Ｂ（以下、総称して端子部６とする。）として設けられている。なお、図２では、磁気ヘッド側接続端子部６Ａおよび外部側接続端子部６Ｂのいずれか一方のみが示されている。
As shown in FIG. 2, the suspension board with
The
そして、この回路付サスペンション基板１Ａでは、カバー絶縁層５によって被覆されているベース絶縁層３の上面と導体パターン４の側面および上面とには、カバー絶縁層５と、ベース絶縁層３または導体パターン４との間に挟まれるように、半導電性層１３が連続して形成されている。
また、この半導電性層１３は、ベース絶縁層３の側面にも連続して形成されており、より具体的には、ベース絶縁層３の側面を被覆するように、ベース絶縁層３の上面から、ベース絶縁層３から露出する金属支持基板２の上面に向かって連続して延び、その金属支持基板２の上面に接触している。
In the suspension board with
The
ベース絶縁層３の側面に形成される半導電性層１３は、その表面（ベース絶縁層３に接触している内側面と反対側の外側面）が露出されるとともに、その上端面にはカバー絶縁層５が積層されており、その下端面が金属支持基板２の上面に接触している。
また、端子部６の表面には、必要に応じて、金属めっき層１１が形成されている。
次に、この回路付サスペンション基板１Ａの製造方法について、図３を参照して説明する。
The surface of the
Moreover, the
Next, a manufacturing method of the suspension board with
この方法では、図３（ａ）に示すように、まず、金属支持基板２を用意する。金属支持基板２としては、例えば、ステンレス箔、４２アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。また、その厚みは、例えば、５〜１００μｍである。
次に、この方法では、図３（ｂ）に示すように、金属支持基板２の上面に、ベース絶縁層３を、例えば、金属支持基板２の上面の外周縁部が一部露出するようなパターンとして形成する。
In this method, as shown in FIG. 3A, first, a
Next, in this method, as shown in FIG. 3B, the
ベース絶縁層３は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。ベース絶縁層３の厚みは、例えば、５〜５０μｍ、好ましくは、１０〜３０μｍである。
The
ベース絶縁層３をパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミック酸樹脂）のワニスを、金属支持基板２の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
In order to form the
次いで、この方法では、図３（ｃ）に示すように、ベース絶縁層３の上面に、導体パターン４を形成する。導体パターン４は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。また、導体パターン４を形成するには、ベース絶縁層３の上面に、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン４を、上記した端子部６および配線７が一体的に形成される配線回路パターンとして形成する。
Next, in this method, the
サブトラクティブ法では、まず、ベース絶縁層３の上面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
また、アディティブ法では、まず、ベース絶縁層３の全面（上面および側面）に、導体薄膜１２を形成する。導体薄膜１２は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。
In the subtractive method, a conductive layer is first laminated on the upper surface of the
In the additive method, first, the conductive
次いで、この導体薄膜１２の上面に、配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜１２の上面に、電解めっきにより、配線回路パターンとして導体パターン４を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜１２を除去する。
このようにして形成される導体パターン４では、その厚みが、例えば、３〜５０μｍ、好ましくは、５〜２０μｍであり、各配線７の幅は、例えば、１０〜２００μｍ、各配線７間の間隔は、例えば、１０〜２００μｍである。
Next, after forming a plating resist on the upper surface of the conductor
The
次いで、この方法では、図３（ｄ）に示すように、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、半導電性層１３を、これら各面にわたって連続して形成する。
半導電性層１３は、特に制限されないが、好ましくは、１０5〜１０11Ω／□の表面抵抗値を有する樹脂層または金属層からなり、例えば、カーボン粒子、金属粒子、酸化金属粒子などの導電性粒子が分散されている樹脂層や、酸化金属層などからなる。好ましくは、酸化金属層からなる。
Next, in this method, as shown in FIG. 3 (d), the upper and side surfaces of the
The
酸化金属層は、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物からなる。好ましくは、酸化クロムからなる。酸化クロムは、高温高湿下においても変化の少ない、安定した表面抵抗値を有する酸化金属層を形成することができる。
なお、酸化金属層における金属の酸化度合いは、次に述べる酸化金属層の形成方法によっても異なるが、厚み方向において均一に酸化されていてもよく、また、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下していてもよい。
The metal oxide layer is made of a metal oxide such as chromium oxide, nickel oxide, copper oxide, titanium oxide, zirconium oxide, indium oxide, aluminum oxide, or zinc oxide. Preferably, it consists of chromium oxide. Chromium oxide can form a metal oxide layer having a stable surface resistance value with little change even under high temperature and high humidity.
The degree of oxidation of the metal in the metal oxide layer varies depending on the method of forming the metal oxide layer described below, but it may be uniformly oxidized in the thickness direction, and the degree of oxidation on the outermost surface is the highest. The degree of oxidation may decrease as it goes inward in the thickness direction from the outermost surface.
酸化金属層の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、まず、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、金属をターゲットとしてスパッタリングする。
The formation of the metal oxide layer is not particularly limited. For example, after sputtering using a metal as a target, if necessary, a method of oxidizing by heating, a method of reactive sputtering, a method of sputtering using a metal oxide as a target, or the like is used. It is done.
In a method in which sputtering is performed using a metal as a target and then oxidized by heating as necessary, first, the upper surface and side surfaces of the
スパッタリングは、例えば、図６に示すスパッタリング装置が用いられる。すなわち、図６において、このスパッタリング装置では、真空チャンバー２１内に、ターゲット２２およびアース電極２３が互いに間隔を隔てて対向配置されている。ターゲット２２には、電源２４が接続されるとともに、プラズマエミッションモニター２５が、ターゲット２２に対してプラズマ発光可能に配置されている。なお、電源２４には、特に制限されず、パルス電源、直流電源（ＤＣ）、交流電源（ＲＦ）などが用いられる。
For sputtering, for example, a sputtering apparatus shown in FIG. 6 is used. That is, in FIG. 6, in this sputtering apparatus, the
また、アース電極２３は、接地されるとともに、その表面に基板２６が設置されている。（ここで、基板２６は、図３（ｃ）に示す製造途中の回路付サスペンション基板１Ａであって、導体パターン４側が、ターゲット２２と対向する状態で設置されている。）
ターゲット２２には、例えば、クロム、ニッケル、銅、チタン、アルミニウム、タンタル、鉛、亜鉛、ジルコニウム、ガリウム、インジウムおよびこれらの合金などが用いられる。好ましくは、クロムが用いられる。
The
For the
そして、真空チャンバー２１内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。これによって、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、スパッタリング皮膜が形成される。
Then, an inert gas such as argon is introduced into the
なお、このような金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量（アルゴン）：１．２×１０-3〜４×１０-3ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：１００〜２０００Ｗ
スパッタリング時間：１秒〜１５分
なお、このようなスパッタリングは、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。
An example of sputtering conditions for sputtering using such a metal as a target is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 to 4 × 10 −3 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: 100-2000W
Sputtering time: 1 second to 15 minutes Note that, for such sputtering, more specifically, a known sputtering method such as a direct current sputtering method, a high frequency sputtering method, a magnetron sputtering method, or a composite method thereof is appropriately selected. .
次いで、スパッタリング皮膜を、必要に応じて、加熱により酸化するには、特に制限されず、例えば、加熱炉などを用いて、大気中で加熱する。加熱温度は、例えば、５０〜４００℃、好ましくは、１００〜２５０℃であり、加熱時間は、例えば、１分〜１２時間である。これによって、図３（ｄ）に示すように、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、酸化金属層からなる半導電性層１３が形成される。
Next, the sputtering film is not particularly limited to be oxidized by heating, if necessary. For example, the sputtering film is heated in the air using a heating furnace or the like. The heating temperature is, for example, 50 to 400 ° C., preferably 100 to 250 ° C., and the heating time is, for example, 1 minute to 12 hours. As a result, as shown in FIG. 3D, the upper and side surfaces of the
また、スパッタリング皮膜が、大気暴露下で自然酸化する場合には、特に加熱しなくてもよく、また、そのような場合でも、安定な酸化金属層を形成するために、加熱してもよい。
なお、この酸化金属層は、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下するように酸化されている。
Further, when the sputtering film spontaneously oxidizes under atmospheric exposure, it is not particularly necessary to heat it. In such a case, it may be heated to form a stable metal oxide layer.
This metal oxide layer has the highest degree of oxidation on the outermost surface, and is oxidized so that the degree of oxidation decreases from the outermost surface inward in the thickness direction.
反応性スパッタリングする方法では、上記した図６に示すスパッタリング装置において、真空チャンバー２１内に酸素を含む導入ガスを導入する以外は、上記のスパッタリング法と同様の方法が用いられる。
より具体的には、ターゲット２２として、上記したスパッタリング皮膜を形成するための金属と同様の金属を用いて、基板２６として、導体パターン４側がターゲット２２と対向するように、図３（ｃ）に示す製造途中の回路付サスペンション基板１Ａを配置する。
In the reactive sputtering method, a method similar to the above sputtering method is used except that an introduction gas containing oxygen is introduced into the
More specifically, a metal similar to the metal for forming the above-described sputtering film is used as the
そして、真空チャンバー２１内に、酸素を必須としてアルゴンや窒素が任意の割合で混合された反応性ガス（例えば、Ａｒ／Ｏ2混合ガス、Ｎ2／Ｏ2混合ガス）を導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。
これによって、図３（ｄ）に示すように、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、酸化金属層からなる半導電性層１３が形成される。なお、この酸化金属層は、厚み方向において均一に酸化されている。
Then, a reactive gas (for example, Ar / O 2 mixed gas, N 2 / O 2 mixed gas) in which argon and nitrogen are mixed at an arbitrary ratio into the
As a result, as shown in FIG. 3D, the upper and side surfaces of the
なお、このような反応性スパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量：Ａｒ／Ｏ2混合ガスの場合
Ａｒ：１．２×１０-3〜２．４×１０-3ｍ3／ｈ
Ｏ2 ：６×１０-5〜３０×１０-5ｍ3／ｈ
Ｎ2 ／Ｏ2混合ガスの場合
Ｎ2 ：１．２×１０-3〜２．４×１０-3ｍ3／ｈ
Ｏ2 ：６×１０-5〜３０×１０-5ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：１００〜２０００Ｗ
スパッタリング時間：３秒〜１５分
酸化金属をターゲットとしてスパッタリングする方法では、上記した図６に示すスパッタリング装置において、酸化金属をターゲット２２とし、かつ、電源２４として交流電源が用いられる以外は、上記のスパッタリング法と同様の方法を用いることができる。ターゲット２２となる酸化金属としては、例えば、酸化クロム、酸化ジルコニウム、酸化ケイ素、酸化錫、酸化チタン、酸化マグネシウム、酸化アルミニウムなどの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
An example of such sputtering conditions for reactive sputtering is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate: Ar / O 2 mixed gas
Ar: 1.2 × 10 −3 to 2.4 × 10 −3 m 3 / h
O 2 : 6 × 10 −5 to 30 × 10 −5 m 3 / h
For N 2 / O 2 gas mixture
N 2 : 1.2 × 10 −3 to 2.4 × 10 −3 m 3 / h
O 2 : 6 × 10 −5 to 30 × 10 −5 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: 100-2000W
Sputtering time: 3 seconds to 15 minutes In the sputtering method using metal oxide as a target, in the sputtering apparatus shown in FIG. 6 described above, the metal oxide is used as the
より具体的には、ターゲット２２として、上記した酸化金属を用いて、基板２６として、導体パターン４側がターゲット２２と対向するように、図３（ｃ）に示す製造途中の回路付サスペンション基板１Ａを配置する。
そして、真空チャンバー２１内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。これによって、図３（ｄ）に示すように、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、酸化金属層からなる半導電性層１３が形成される。なお、この酸化金属層は、厚み方向において均一に酸化されている。
More specifically, the above-described metal oxide is used as the
Then, an inert gas such as argon is introduced into the
なお、このような酸化金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量（アルゴン）：１．２×１０-3〜４×１０-3ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：ＲＦ１００〜２０００Ｗ
スパッタリング時間：１秒〜１５分
このようにして形成された半導電性層１３は、その厚みが、例えば、０．００５〜０．０５μｍ、好ましくは、０．０１〜０．０２μｍの範囲に設定される。半導電性層１３の厚みがこの範囲にあると、有効な表面抵抗値を得ることができる。
An example of sputtering conditions for sputtering using such a metal oxide as a target is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 to 4 × 10 −3 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: RF100 ~ 2000W
Sputtering time: 1 second to 15 minutes The thickness of the
また、半導電性層１３の表面抵抗値は、好ましくは、１０5〜１０11Ω／□の範囲に設定される。半導電性層１３の表面抵抗値が１０5未満であると、実装される電子部品の誤作動を生じる場合がある。また、半導電性層１３の表面抵抗値が１０11を超えると、静電気破壊を防止することができない場合がある。
次いで、この方法では、図３（ｅ）に示すように、ベース絶縁層３の上面に形成されている半導電性層１３の表面に、導体パターン４の上面および側面に形成されている半導電性層１３を被覆するカバー絶縁層５を、次のようなパターンとして形成する。
The surface resistance value of the
Next, in this method, as shown in FIG. 3 (e), the semiconductive layer formed on the upper surface and the side surface of the
すなわち、このカバー絶縁層５は、導体パターン４の上面に形成されている半導電性層１３の表面においては、端子部６に対応して、半導電性層１３が露出する開口部１５が形成されるように形成する。
また、カバー絶縁層５は、ベース絶縁層３の上面に形成されている半導電性層１３の表面においては、ベース絶縁層３の側面に形成されている半導電性層１３との連続部分９（すなわち、ベース絶縁層３の側面に形成されている半導電性層１３の上端面）にも積層されるように形成する。なお、カバー絶縁層５は、ベース絶縁層３の上面に形成されている半導電性層１３の表面において、ベース絶縁層３の側面に形成されている半導電性層１３と連続しない部分１０では、ベース絶縁層３の上面の端縁まで形成する必要はなく、導体パターン４の側面を被覆できるように形成すればよい。
That is, the insulating
The insulating
このようなカバー絶縁層５は、例えば、導電性物質を含有する樹脂からなる。
導電性物質を含有する樹脂は、導電性物質、樹脂、感光剤および溶媒を含有するワニス（導電性物質を含有する樹脂のワニス）を用いることにより、形成することができる。
導電性物質としては、例えば、カーボン（例えば、カーボンブラックなど）、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの導電性高分子、例えば、銅、金、銀、ニッケル、ジルコニウム、チタンなどの金属、例えば、上記した半導電性層１３を形成する酸化金属（例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛など）の他、酸化インジウムと酸化スズとの複合酸化物（ＩＴＯ）、酸化スズと酸化リンとの複合酸化物（ＰＴＯ）などの金属酸化物が挙げられる。好ましくは、カーボン、金属が挙げられる。
Such an insulating
The resin containing a conductive substance can be formed by using a varnish containing a conductive substance, a resin, a photosensitive agent and a solvent (a varnish of a resin containing a conductive substance).
Examples of the conductive substance include carbon (for example, carbon black), for example, conductive polymers such as polyaniline, polypyrrole, and polythiophene, for example, metals such as copper, gold, silver, nickel, zirconium, and titanium, for example, In addition to the metal oxide (for example, chromium oxide, nickel oxide, copper oxide, titanium oxide, zirconium oxide, indium oxide, aluminum oxide, zinc oxide, etc.) that forms the
樹脂としては、例えば、ポリイミド樹脂、ポリエーテルイミド樹脂、ポリアミドイミド樹脂などのイミド樹脂、例えば、ポリアミック酸樹脂などのイミド樹脂前駆体などが挙げられる。
感光剤としては、例えば、４−ｏ−ニトロフェニル−３，５−ジメトキシカルボニル−２，６−ジメチル−１，４−ジヒドロピリジン（ニフェジピン）、４−ｏ−ニトロフェニル−３，５−ジメトキシカルボニル−２，６−ジメチル−１−メチル−４−ヒドロピリジン（Ｎ−メチル体）、４−ｏ−ニトロフェニル−３，５−ジアセチル−１，４−ジヒドロピリジン（アセチル体）などのジヒドロピリジン誘導体が挙げられる。
Examples of the resin include imide resins such as polyimide resin, polyetherimide resin, and polyamideimide resin, and imide resin precursors such as polyamic acid resin.
Examples of the photosensitizer include 4-o-nitrophenyl-3,5-dimethoxycarbonyl-2,6-dimethyl-1,4-dihydropyridine (nifedipine), 4-o-nitrophenyl-3,5-dimethoxycarbonyl- Examples include dihydropyridine derivatives such as 2,6-dimethyl-1-methyl-4-hydropyridine (N-methyl) and 4-o-nitrophenyl-3,5-diacetyl-1,4-dihydropyridine (acetyl). .
溶媒としては、樹脂を溶解でき、導電性物質を分散できれば、特に制限されないが、例えば、Ｎ−メチル−２ピロリドン（ＮＭＰ）、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が挙げられる。
そして、このようなワニスは、導電性物質、樹脂、感光剤および溶媒を配合することによって、調製することができる。
The solvent is not particularly limited as long as the resin can be dissolved and the conductive material can be dispersed. For example, N-methyl-2pyrrolidone (NMP), N, N-dimethylacetamide, N, N-dimethylformamide, dimethylsulfoxide, and the like Of aprotic polar solvents.
And such a varnish can be prepared by mix | blending an electroconductive substance, resin, a photosensitive agent, and a solvent.
導電性物質の配合割合は、樹脂１００重量部に対して、例えば、１０-6〜１重量部、好ましくは、１０-4〜１０-2重量部である。
上記した配合割合により導電性物質を含有するカバー絶縁層５を形成すれば、カバー絶縁層５における導電性物質の含有率が、例えば、１０-5〜５重量％、好ましくは、１０-3〜１０-2重量％となる。
The blending ratio of the conductive substance is, for example, 10 −6 to 1 part by weight, preferably 10 −4 to 10 −2 part by weight with respect to 100 parts by weight of the resin.
If the insulating
とりわけ、導電性物質が、上記した金属である場合には、好ましくは、１０-5〜０．１重量％、さらに好ましくは、１０-3〜１０-2重量％となる。
含有率が上記した範囲より小さい場合には、十分な静電気の除去効果が得られない場合がある。含有率が、上記した範囲より大きい場合には、カバー絶縁層５の誘電率が高くなり信号の伝播速度が低下したり、導電性物質が脱落して配線７間の短絡を生じる場合がある。
In particular, when the conductive material is the metal described above, it is preferably 10 −5 to 0.1 wt%, more preferably 10 −3 to 10 −2 wt%.
When the content rate is smaller than the above range, a sufficient static electricity removal effect may not be obtained. When the content rate is larger than the above range, the dielectric constant of the insulating
なお、導電性物質の含有率は、後述する実施例で説明するが、ＴＯＦ−ＳＩＭＳにより、測定することができる。
感光剤の配合割合は、樹脂１００重量部に対して、例えば、０．１〜１００重量部、好ましくは、０．５〜７５重量部である。
溶媒は、これら導電性粒子、樹脂および感光剤が、ワニスに対して、５〜４０重量％（固形分濃度）、好ましくは、１０〜３０重量％（固形分濃度）となるように、配合する。固形分濃度がこれより小さいと、上記ワニスの均一な塗布が困難となる場合がある。また、固形分濃度がこれより大きいと、溶媒に対する導電性物質の分散性が不良となる場合がある。
In addition, although the content rate of an electroconductive substance is demonstrated in the Example mentioned later, it can measure by TOF-SIMS.
The blending ratio of the photosensitive agent is, for example, 0.1 to 100 parts by weight, preferably 0.5 to 75 parts by weight with respect to 100 parts by weight of the resin.
The solvent is blended so that these conductive particles, resin, and photosensitizer are 5 to 40% by weight (solid content concentration), preferably 10 to 30% by weight (solid content concentration) with respect to the varnish. . If the solid content concentration is smaller than this, uniform application of the varnish may be difficult. Moreover, when solid content concentration is larger than this, the dispersibility of the electroconductive substance with respect to a solvent may become inferior.
また、上記した導電性物質は、通常、粒子状に形成されており、その平均粒子径が、例えば、１０ｎｍ〜１μｍ、好ましくは、１０ｎｍ〜４００ｎｍ、さらに好ましくは、１０ｎｍ〜１００ｎｍである。平均粒子径がこれより小さいと、平均粒子径の調整が困難となる場合があり、また、これより大きいと、上記ワニスの塗布に不向きとなる場合がある。
そして、カバー絶縁層５をパターンとして形成するには、例えば、上記導電性物質を含有する感光性ポリアミック酸樹脂のワニス（導電性物質、ポリアミック酸樹脂、感光剤および溶媒を含有するワニス）を、半導電性層１３の全面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
Moreover, the above-mentioned electroconductive substance is normally formed in the particle form, The average particle diameter is 10 nm-1 micrometer, for example, Preferably, it is 10 nm-400 nm, More preferably, it is 10 nm-100 nm. If the average particle size is smaller than this, it may be difficult to adjust the average particle size, and if it is larger than this, it may be unsuitable for application of the varnish.
In order to form the insulating
また、導電性物質を含有する樹脂が、感光剤を含有しない場合には、図示しないが、例えば、まず、導電性物質を含有するポリイミド樹脂のワニス（導電性物質、ポリイミド樹脂および溶媒を含有するワニス）を、半導電性層１３の全面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー絶縁層５を形成する部分のカバー皮膜をエッチングレジストで被覆した後、エッチングレジストから露出する部分のカバー皮膜をエッチングにより除去する。その後、そのエッチングレジストを剥離により除去する。
In addition, when the resin containing a conductive substance does not contain a photosensitizer, it is not illustrated, but for example, first, a varnish of a polyimide resin containing a conductive substance (containing a conductive substance, a polyimide resin and a solvent). Varnish) is applied to the entire surface of the
これにより、カバー絶縁層５をパターンとして形成することができる。
次いで、この方法では、図３（ｆ）に示すように、カバー絶縁層５の開口部１５から露出する半導電性層１３と、カバー絶縁層５から露出するベース絶縁層３の上面に形成されている半導電性層１３と、金属支持基板２の上面に形成されている半導電性層１３とを、エッチングにより除去する。
Thereby, the insulating
Next, in this method, as shown in FIG. 3 (f), the
このエッチングでは、エッチングすべき半導電性層１３が露出し、それ以外の部分が被覆されるように、エッチングレジストを設けて、エッチングすべき半導電性層１３を、エッチング液を用いて除去した後、そのエッチングレジストを剥離により除去する。
エッチング液は、半導電性層１３によって適宜選択されるが、例えば、酸化クロム層からなる場合には、フェリシアン化カリウム系、過マンガン酸カリウム系、メタケイ酸ナトリウム系、硝酸第二セリウムアンモン系、塩酸系、硫酸系、硝酸系などのエッチング液が用いられる。
In this etching, an etching resist is provided so that the
The etching solution is appropriately selected depending on the
また、このエッチングでは、ベース絶縁層３の側面に形成される半導電性層１３が残存するようにエッチングする。ベース絶縁層３の側面に形成される半導電性層１３は、その上端が連続部分９を介して、ベース絶縁層３の上面に形成されている半導電性層１３に連続し、その下端が、金属支持基板２の上面におけるベース絶縁層３の周縁部と接触している。
In this etching, etching is performed so that the
そして、このエッチングによって、開口部１５から露出する半導電性層１３が除去されることにより、開口部１５から導体パターン４が露出し、その導体パターン４の露出部分が、端子部６として形成される。
その後、この方法では、図３（ｇ）に示すように、端子部６の表面に、必要に応じて、金属めっき層１１を形成した後、金属支持基板２を、化学エッチングによって切り抜いて、ジンバル８を形成するとともに、外形加工することにより、回路付サスペンション基板１Ａを得る。
Then, by this etching, the
Thereafter, in this method, as shown in FIG. 3G, after the
金属めっき層１１は、金やニッケルなどの金属からなり、電解めっきや無電解めっきなどのめっきにより形成する。好ましくは、ニッケルおよび金を順次めっきして、ニッケル／金の多層めっき層として形成する。金属めっき層１１の厚みは、例えば、０．５〜２μｍである。
そして、このようにして得られる回路付サスペンション基板１Ａでは、導体パターン４の側面および上面と、ベース絶縁層３の上面および側面とには、半導電性層１３が連続して形成されており、また、ベース絶縁層３の側面に形成されている半導電性層１３の下端面が、金属支持基板２の上面に接触している。
The
In the suspension board with
そのため、金属支持基板２、ベース絶縁層３、カバー絶縁層５および端子部６が、静電気により帯電しても、その静電気を半導電性層１３によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。
とりわけ、カバー絶縁層５は導電性物質を含有しているので、カバー絶縁層５に帯電する静電気を、確実に除去することができる。
Therefore, even if the
In particular, since the insulating
また、導体パターン４の側面および上面とベース絶縁層３の上面（連続部分９を含む）とに形成されている半導電性層１３が、カバー絶縁層５によって被覆されているので、半導電性層１３の脱離を防止することができる。そのため、脱離した半導電性層１３が異物となって飛散することを防止することができる。
また、図３に示す回路付サスペンション基板１Ａの製造方法によれば、上記した回路付サスペンション基板１Ａを、簡易かつ効率的に製造することができる。
In addition, since the
Moreover, according to the manufacturing method of the suspension board with
また、上記の説明では、カバー絶縁層５のみが導電性物質を含有している回路付サスペンション基板１Ａを例示して説明したが、例えば、図示しないが、回路付サスペンション基板１Ａは、ベース絶縁層３のみが導電性物質を含有してもよい。この場合に、ベース絶縁層３における導電性物質としては、上記と同様であり、ベース絶縁層３は、上記と同様の導電性物質を含有する樹脂のワニスから、上記と同様の方法によって形成することができる。なお、導電性物質の含有率は、例えば、１０-5〜５重量％、好ましくは、１０-3〜１０-2重量％である。とりわけ、導電性物質が、金属である場合には、例えば、１０-5〜５重量％、好ましくは、１０-5〜０．１重量％、さらに好ましくは、１０-3〜１０-2重量％である。
In the above description, the suspension board with
さらに、例えば、図示しないが、回路付サスペンション基板１Ａは、ベース絶縁層３およびカバー絶縁層５の両方が、導電性物質を含有してもよい。この場合に、ベース絶縁層３およびカバー絶縁層５における導電性物質としては、上記と同様であり、ベース絶縁層３およびカバー絶縁層５は、上記と同様の導電性物質を含有する樹脂のワニスから、上記と同様の方法によって形成することができる。なお、導電性物質の含有率は、ベース絶縁層３およびカバー絶縁層５のそれぞれに対して、例えば、１０-5〜５重量％、好ましくは、１０-3〜１０-2重量％である。とりわけ、導電性物質が、金属である場合には、ベース絶縁層３およびカバー絶縁層５のそれぞれに対して、例えば、１０-5〜５重量％、好ましくは、１０-5〜０．１重量％、さらに好ましくは、１０-3〜１０-2重量％である。
Furthermore, for example, although not shown, in the suspension board with
次に、カバー絶縁層５のみが導電性物質としての金属を含有している回路付サスペンション基板１Ｂの他の製造方法について、図４および図５を参照して説明する。
この方法では、図４（ａ）に示すように、まず、金属支持基板２を用意する。金属支持基板２としては、上記と同様のものが用いられ、その厚みは、上記と同様である。
次に、この方法では、図４（ｂ）に示すように、金属支持基板２の上面に、ベース絶縁層３を、例えば、金属支持基板２の上面の外周縁部が一部露出するようなパターンとして形成する。
Next, another manufacturing method of the suspension board with
In this method, as shown in FIG. 4A, first, a
Next, in this method, as shown in FIG. 4B, the
ベース絶縁層３は、上記と同様の樹脂からなり、その厚みは、上記と同様である。
ベース絶縁層３をパターンとして形成するには、上記と同様の方法により、ベース皮膜を形成し、露光した後、現像することにより、硬化（イミド化）させる。
次いで、この方法では、図４（ｃ）に示すように、ベース絶縁層３の上面に、導体パターン４を形成する。導体パターン４は、上記と同様の導体からなり、導体パターン４を形成するには、上記と同様の方法により、端子部６および配線７が一体的に形成される配線回路パターンとして形成する。導体パターン４の厚みは、上記と同様であり、各配線７の幅および間隔は、上記と同様である。
The insulating
In order to form the
Next, in this method, the
次いで、この方法では、図４（ｄ）に示すように、導体パターン４の上面および側面と、導体パターン４から露出するベース絶縁層３の上面および側面と、ベース絶縁層３から露出する金属支持基板２の上面とに、半導電性層１３を、これら各面にわたって連続して形成する。
半導電性層１３は、上記と同様であり、上記と同様の方法により形成する。半導電性層１３の厚みは、上記と同様である。また、半導電性層１３の表面抵抗値は、上記と同様の範囲に設定される。
Next, in this method, as shown in FIG. 4D, the upper and side surfaces of the
The
次いで、この方法では、図４（ｅ）に示すように、半導電性層１３の表面に金属薄膜１４を形成する。
金属薄膜１４を形成する金属は、特に制限されないが、例えば、銅、金、銀、ニッケル、ジルコニウム、チタンなどが挙げられる。これら金属は、単独または併用して用いられる。
Next, in this method, as shown in FIG. 4E, a metal
Although the metal which forms the metal
金属薄膜１４の厚みは、例えば、２〜１００ｎｍ、好ましくは、４〜１２ｎｍ、さらに好ましくは、５〜１０ｎｍである。
金属薄膜１４を半導電性層１３の表面に形成するには、特に制限されないが、例えば、上記した金属をターゲットとしてスパッタリングする。
金属をターゲットとしてスパッタリングするには、上記した図６に示すスパッタリング装置を用いて、半導電性層１３の表面に、上記した金属をスパッタリングする。
The thickness of the metal
Although it does not restrict | limit especially in order to form the metal
In order to perform sputtering using a metal as a target, the above-described metal is sputtered on the surface of the
なお、金属薄膜１４を半導電性層１３の表面に形成するための、金属をターゲットとするスパッタリングのスパッタリング条件は、上記酸化金属層からなる半導電性層１３の形成における、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法の、金属をターゲットとするスパッタリングのスパッタリング条件と同様である。
In addition, the sputtering conditions for sputtering using a metal as a target for forming the metal
次いで、この方法では、図５（ｆ）および（ｇ）に示すように、金属薄膜１４の上面に、導体パターン４を被覆するカバー絶縁層５を、パターンとして形成するとともに、金属薄膜１４を形成する金属を、カバー絶縁層５に分散させる。
まず、図５（ｆ）に示すように、パターンとしてカバー皮膜１７を、導体パターン４を被覆するように、形成する。
Next, in this method, as shown in FIGS. 5 (f) and (g), the
First, as shown in FIG. 5 (f), a
カバー皮膜１７は、例えば、上記した樹脂のワニス（但し、導電性物質を含有していない。）をパターンで形成したものであって、カバー絶縁層５を加熱硬化して形成する前のものである。
カバー皮膜１７は、導体パターン４の上面に形成されている金属薄膜１４の表面においては、端子部６に対応して、金属薄膜１４が露出する開口部１５が形成されるように形成する。
The
The
また、カバー皮膜１７は、ベース絶縁層３の上面に形成されている半導電性層１３の上においては、金属薄膜１４を介在して、ベース絶縁層３の側面に形成されている半導電性層１３との連続部分９にも積層されるように形成する。また、カバー皮膜１７は、ベース絶縁層３の側面に形成されている半導電性層１３の側面に形成されている金属薄膜１４の上端面が露出するように、形成する。なお、カバー皮膜１７は、ベース絶縁層３の上面に形成されている半導電性層１３の上において、ベース絶縁層３の側面に形成されている半導電性層１３と連続しない部分１０では、ベース絶縁層３の上の端縁まで形成する必要はなく、導体パターン４の側面を被覆できるように形成すればよい。
Further, the
このようなカバー皮膜１７は、上記したベース絶縁層３の形成と同様に、樹脂が感光剤を含有する場合には、例えば、感光性ポリアミック酸樹脂のワニスを用いることにより、金属薄膜１４の全面にこれを塗布して乾燥し、次いで、上記と同様に現像することにより、パターンとして形成する。
次いで、図５（ｇ）に示すように、カバー皮膜１７を、加熱することにより、カバー皮膜１７を硬化（イミド化）させる。
Similar to the formation of the
Next, as shown in FIG. 5G, the
加熱は、例えば、減圧下、３５０〜４５０℃、好ましくは、３７０〜４００℃、例えば、０．５〜２時間、好ましくは、１〜２時間処理する。
この加熱により、カバー皮膜１７が硬化（イミド化）されて、カバー絶縁層５が形成されるとともに、金属薄膜１４を形成する金属が、そのカバー絶縁層５中に分散される。
また、樹脂が、感光剤を含有しない場合には、例えば、ポリイミド樹脂のワニスを、金属薄膜１４の全面に塗布して乾燥して、次いで、加熱により金属薄膜１４を形成する金属を分散させた後、上記と同様にエッチングすることにより、カバー皮膜１７をパターンとして形成する。
For example, the heating is performed under reduced pressure at 350 to 450 ° C., preferably 370 to 400 ° C., for example, 0.5 to 2 hours, preferably 1 to 2 hours.
By this heating, the
When the resin does not contain a photosensitizer, for example, a polyimide resin varnish is applied to the entire surface of the metal
なお、その上面にカバー絶縁層５が積層されている金属薄膜１４は、その全ての金属が、カバー絶縁層５に、拡散するように分散する。一方、その上面にカバー絶縁層５が積層されず、カバー絶縁層５から露出する金属薄膜１４は、その金属が、カバー絶縁層５に分散することなく、そのまま残存して、金属薄膜１４を形成している。
このようにして金属薄膜１４を形成する金属が、カバー絶縁層５に分散されることにより、カバー絶縁層５が金属を含有する。
The metal
Thus, the metal which forms the metal
カバー絶縁層５における金属の含有率は、上記した金属薄膜１４の厚みによるが、例えば、１０-5〜５重量％、好ましくは、１０-5〜０．１重量％、さらに好ましくは、１０-3〜１０-2重量％となる。
金属の含有率が上記した範囲より小さい場合には、金属薄膜１４の厚みが上記した範囲より薄い場合であって、十分な静電気の除去効果が得られない場合がある。金属の含有率が、上記した範囲より大きい場合には、金属薄膜１４の厚みが上記した範囲より厚い場合であって、カバー絶縁層５の誘電率が高くなり信号の伝播速度が低下したり、金属が脱落して配線７間の短絡を生じる場合がある。
The metal content in the insulating
When the metal content is smaller than the above range, the metal
次いで、この方法では、図５（ｈ）に示すように、カバー絶縁層５の開口部１５から露出する金属薄膜１４および半導電性層１３と、カバー絶縁層５から露出するベース絶縁層３の上面に形成されている金属薄膜１４および半導電性層１３と、金属支持基板２の上面に形成されている金属薄膜１４（ベース絶縁層３の側面に形成されている半導電性層１３の側面に形成されている金属薄膜１４を含む）および半導電性層１３とを、エッチングにより除去する。
Next, in this method, as shown in FIG. 5 (h), the metal
このエッチングでは、エッチングすべき金属薄膜１４および半導電性層１３が露出し、それ以外の部分が被覆されるように、エッチングレジストを設けて、エッチングすべき金属薄膜１４および半導電性層１３を、エッチング液を用いて順次除去した後、そのエッチングレジストを剥離により除去する。
エッチング液は、上記と同様のものが用いられる。
In this etching, an etching resist is provided so that the metal
The same etchant as described above is used.
また、このエッチングでは、ベース絶縁層３の側面に形成される半導電性層１３が残存するようにエッチングする。すなわち、ベース絶縁層３の側面に形成される半導電性層１３が残存し、その側面に形成されている金属薄膜１４のみがエッチングされるように、段階的にエッチングする。ベース絶縁層３の側面に形成される半導電性層１３は、その上端が連続部分９を介して、ベース絶縁層３の上面に形成されている半導電性層１３に連続し、その下端が、金属支持基板２の上面におけるベース絶縁層３の周縁部と接触している。
In this etching, etching is performed so that the
そして、このエッチングによって、開口部１５から露出する金属薄膜１４および半導電性層１３が除去されることにより、開口部１５から導体パターン４が露出し、その導体パターン４の露出部分が、端子部６として形成される。
その後、この方法では、図５（ｉ）に示すように、端子部６の表面に、必要に応じて、金属めっき層１１を形成した後、金属支持基板２を、化学エッチングによって切り抜いて、ジンバル８を形成するとともに、外形加工することにより、回路付サスペンション基板１Ｂを得る。
Then, the metal
Thereafter, in this method, as shown in FIG. 5 (i), after the
金属めっき層１１は、上記と同様の金属からなり、上記と同様の方法により形成する。金属めっき層１１の厚みは、上記と同様である。
そして、このようにして得られる回路付サスペンション基板１Ｂでは、導体パターン４の側面および上面と、ベース絶縁層３の上面および側面とには、半導電性層１３が連続して形成されており、また、ベース絶縁層３の側面に形成されている半導電性層１３の下端面が、金属支持基板２の上面に接触している。
The
In the suspension board with
そのため、金属支持基板２、ベース絶縁層３、カバー絶縁層５および端子部６が、静電気により帯電しても、その静電気を半導電性層１３によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。
また、カバー絶縁層５が金属を含有しているので、カバー絶縁層５が、静電気により帯電しても、より確実にその静電気を除去することができ、実装される電子部品の静電気破壊を、より一層効果的に防止することができる。
Therefore, even if the
In addition, since the insulating
また、導体パターン４の側面および上面とベース絶縁層３の上面（連続部分９を含む）とに形成されている半導電性層１３が、カバー絶縁層５によって被覆されているので、半導電性層１３の脱離を防止することができる。そのため、脱離した半導電性層１３が異物となって飛散することを防止することができる。
さらに、この回路付サスペンション基板１Ｂの製造方法によれば、カバー絶縁層５の形成と、金属のカバー絶縁層５への分散とを同時にすることができ、上記した回路付サスペンション基板１Ｂを、簡易かつ効率的に製造することができる。
In addition, since the
Furthermore, according to the manufacturing method of the suspension board with
さらにまた、この回路付サスペンション基板１Ｂの製造方法によれば、金属を含有する樹脂のワニスを用いずに、カバー絶縁層５の形成と同時に、カバー絶縁層５に金属を含有させることができる。そのため、カバー絶縁層５を簡単に形成しながら、確実にカバー絶縁層５に金属を含有させることができる。その結果、上記した回路付サスペンション基板１Ｂを、簡易かつ効率的に製造することができる。
Furthermore, according to the manufacturing method of the suspension board with
なお、以上の説明では、本発明の配線回路基板を、回路付サスペンション基板１を例示して説明したが、本発明の配線回路基板には、金属支持基板が補強層として設けられている、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、さらには、多層フレキシブル配線回路基板などが含まれる。
In the above description, the wired circuit board of the present invention has been described by exemplifying the suspension board with
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されない。
実施例１
厚み２５μｍのステンレス箔からなる金属支持基板を用意して（図３（ａ）参照）、金属支持基板の上面に、別途調製した感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像することにより、金属支持基板の上面の外周縁部が一部露出するようなパターンを形成した後、これを加熱硬化させて、厚み１０μｍのポリイミド樹脂からなるベース絶縁層を形成した（図３（ｂ）参照）。
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Example 1
Prepare a metal support substrate made of a stainless steel foil with a thickness of 25 μm (see FIG. 3A), apply a separately prepared photosensitive polyamic acid resin varnish on the top surface of the metal support substrate, and after drying, use a photomask. After being exposed to light, heated, and then developed to form a pattern in which a part of the outer peripheral edge of the upper surface of the metal support substrate is exposed, and then cured by heating to form a polyimide resin having a thickness of 10 μm A base insulating layer made of (see FIG. 3B) was formed.
次いで、このベース絶縁層の上面に、セミアディティブ法によって、厚み１０μｍの銅からなる導体パターンを、端子部および配線が一体的に形成される配線回路パターンとして形成した（図３（ｃ）参照）。
その後、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに連続して、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
Next, a conductor pattern made of copper having a thickness of 10 μm was formed on the upper surface of the insulating base layer as a wiring circuit pattern in which terminal portions and wirings were integrally formed (see FIG. 3C). .
Subsequently, the chromium is sputtered by sputtering with chromium as a target in succession to the top and side surfaces of the conductor pattern, the top and side surfaces of the base insulating layer exposed from the conductor pattern, and the top surface of the metal supporting substrate exposed from the base insulating layer A sputtering film consisting of a thin film was formed.
なお、スパッタリングは、上記と同様の方法において、下記の条件で実施した。
ターゲット：Ｃｒ
到達真空度：１．３３×１０-3Ｐａ
導入ガス流量（アルゴン）：２．０×１０-3ｍ3／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ１８０Ｗ
スパッタリング時間：４秒
スパッタリング皮膜の厚み：０．０１μｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる酸化金属層を形成した（図３（ｄ）参照）。
Sputtering was performed in the same manner as described above under the following conditions.
Target: Cr
Ultimate vacuum: 1.33 × 10 −3 Pa
Introduction gas flow rate (argon): 2.0 × 10 −3 m 3 / h
Operating pressure: 0.16Pa
Earth electrode temperature: 20 ° C
Power: DC180W
Sputtering time: 4 seconds Sputtering film thickness: 0.01 μm
Next, the surface of the sputtering film made of a chromium thin film was oxidized by heating in the atmosphere at 125 ° C. for 12 hours to form a metal oxide layer made of a chromium oxide layer (see FIG. 3D).
なお、酸化金属層が形成されていることはＥＳＣＡにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐ ＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定したところ、１×１０9Ω／□であった。
次いで、カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスを調製した。ワニスに、カバー絶縁層が含有するカーボン粒子の含有率が１０-5重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した。
The formation of the metal oxide layer was confirmed by ESCA. Further, the surface resistance value of the metal oxide layer was measured at a temperature of 25 ° C. and a humidity of 15% using a surface resistance measuring device (manufactured by Mitsubishi Chemical Co., Ltd., Hiresta-up MCP-HT450). 9 Ω / □.
Next, a varnish of photosensitive polyamic acid resin containing carbon particles was prepared. Carbon particles (average particle diameter of 20 nm) were blended in the varnish so that the carbon particle content of the cover insulating layer was 10 −5 wt%.
その後、導体パターンの上面および側面、導体パターンから露出するベース絶縁層の上面および側面、および、金属支持基板の上面に、それぞれ形成されている半導電性層の表面に、カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスを塗布し、乾燥してカバー皮膜を形成した。その後、フォトマスクを介して露光した後、１９０℃で加熱し、その後、現像し、３８０℃で加熱硬化することにより、ベース絶縁層の上面に形成されている半導電性層の表面に、導体パターンを被覆する厚み５μｍのポリイミド樹脂からなるカバー絶縁層を形成した（図３（ｅ）参照）。 Thereafter, a photosensitive material containing carbon particles on the surface of the semiconductive layer formed on the top and side surfaces of the conductor pattern, the top and side surfaces of the base insulating layer exposed from the conductor pattern, and the top surface of the metal support substrate, respectively. A varnish of a conductive polyamic acid resin was applied and dried to form a cover film. Then, after exposing through a photomask, it is heated at 190 ° C., then developed, and heat-cured at 380 ° C., whereby a conductor is formed on the surface of the semiconductive layer formed on the upper surface of the base insulating layer. A cover insulating layer made of a polyimide resin having a thickness of 5 μm covering the pattern was formed (see FIG. 3E).
このカバー絶縁層は、導体パターンの上面に形成されている半導電性層の表面においては、端子部に対応して、半導電性層が露出する開口部が形成されるように形成した。
また、カバー絶縁層は、ベース絶縁層の上面に形成されている半導電性層の表面においては、ベース絶縁層の側面に形成されている半導電性層との連続部分にも積層されるように形成した。
The insulating cover layer was formed on the surface of the semiconductive layer formed on the upper surface of the conductor pattern so that an opening exposing the semiconductive layer was formed corresponding to the terminal portion.
The insulating cover layer is also laminated on the surface of the semiconductive layer formed on the upper surface of the base insulating layer in a continuous portion with the semiconductive layer formed on the side surface of the insulating base layer. Formed.
その後、カバー絶縁層の開口部から露出する半導電性層と、カバー絶縁層から露出するベース絶縁層の上面に形成されている半導電性層と、金属支持基板の上面に形成されている半導電性層とを、エッチングした（図３（ｆ）参照）。
エッチングは、上記以外の部分をエッチングレジストで被覆した後、ウエットエッチングした。なお、このエッチングでは、ベース絶縁層の側面に形成される半導電性層が残存するようにエッチングした。
Thereafter, the semiconductive layer exposed from the opening of the insulating cover layer, the semiconductive layer formed on the upper surface of the insulating base layer exposed from the insulating cover layer, and the semiconductive layer formed on the upper surface of the metal supporting substrate. The conductive layer was etched (see FIG. 3F).
Etching was performed by wet etching after covering portions other than the above with an etching resist. In this etching, etching was performed so that the semiconductive layer formed on the side surface of the base insulating layer remained.
その後、端子部の表面に、無電解ニッケルと無電解金めっきとにより、ニッケルおよび金からなる厚み２．０μｍの金属めっき層を形成した後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た（図３（ｇ）参照）。
得られた回路付サスペンション基板は、導体パターンの側面および上面と、ベース絶縁層の上面および側面とに、半導電性層が連続して形成されており、また、ベース絶縁層の側面に形成されている半導電性層の下端面が、金属支持基板の上面に接触していた。
Thereafter, a 2.0 μm thick metal plating layer made of nickel and gold is formed on the surface of the terminal portion by electroless nickel and electroless gold plating, and then the metal support substrate is cut out by chemical etching to form a gimbal. The suspension board with circuit was obtained by forming and processing the outer shape (see FIG. 3G).
In the obtained suspension board with circuit, a semiconductive layer is continuously formed on the side surface and top surface of the conductor pattern and the top surface and side surface of the base insulating layer, and is formed on the side surface of the base insulating layer. The lower end surface of the semiconductive layer in contact with the upper surface of the metal support substrate.
実施例２
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から１０-4重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 2
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, the mixing ratio of the carbon particles is adjusted so that the carbon particle content of the cover insulating layer is 10 −5 wt% to 10 −4 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the change.
実施例３
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から０．０１重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 3
In preparing the varnish of the photosensitive polyamic acid resin containing carbon particles, the blending ratio of the carbon particles is adjusted so that the carbon particle content of the cover insulating layer is 10 −5 wt% to 0.01 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the change.
実施例４
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から０．１重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 4
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, the blending ratio of the carbon particles is adjusted so that the carbon particle content of the cover insulating layer is 10 −5 wt% to 0.1 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the change.
実施例５
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から１．０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 5
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, the blending ratio of the carbon particles is adjusted so that the carbon particle content of the cover insulating layer is 10 −5 wt% to 1.0 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the change.
実施例６
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から５．０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 6
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, the blending ratio of the carbon particles is adjusted so that the carbon particle content of the cover insulating layer is 10 −5 wt% to 5.0 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the change.
実施例７
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から２０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、回路付サスペンション基板を得た。
Example 7
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, the mixing ratio of the carbon particles was changed so that the content of the carbon particles contained in the insulating cover layer was 10 −5 wt% to 20 wt%. A suspension board with circuit was obtained in the same manner as Example 1 except for the above.
比較例１
カーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カーボン粒子を配合しなかった以外は、実施例１と同様にして、回路付サスペンション基板を得た。
（評価）
（１）カバー絶縁層のカーボン粒子の含有率
実施例１〜７および比較例１で得られた回路付サスペンション基板について、カバー絶縁層におけるカーボン粒子の含有率をＴＯＦ−ＳＩＭＳにより測定して、その含有率を確認した。
Comparative Example 1
In the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles, a suspension board with circuit was obtained in the same manner as in Example 1 except that the carbon particles were not blended.
(Evaluation)
(1) Carbon particle content of cover insulating layer For the suspension boards with circuit obtained in Examples 1 to 7 and Comparative Example 1, the carbon particle content in the cover insulating layer was measured by TOF-SIMS. The content rate was confirmed.
ＴＯＦ−ＳＩＭＳは、下記の装置および測定条件で測定した。
装置：ＴＯＦ−ＳＩＭＳ（ＵＬＶＡＣ−ＰＨＩ製、品番：ＴＲＩＦＴ２）
照射１次イオン：６９Ｇａ＋
１次イオン加速電圧：１５ｋＶ
その結果を、表１に示す。
TOF-SIMS was measured with the following apparatus and measurement conditions.
Device: TOF-SIMS (manufactured by ULVAC-PHI, product number: TRIFT2)
Irradiation primary ion: 69Ga +
Primary ion acceleration voltage: 15 kV
The results are shown in Table 1.
（２）カバー絶縁層の表面電位
実施例１〜７および比較例１で得られた回路付サスペンション基板について、カバー絶縁層の表面電位を、表面電位計（シシド電気（株）製、ＳＴＡＴＩＲＯＮ−ＤＳ３）を用いて測定した。表面電位は、クリーンスティック（原田産業（株）製、ＨＴ１７５０）で、回路付サスペンション基板のカバー絶縁層の表面を５回擦った直後を計測することにより、測定した。また、表面電位計のセンサーからカバー絶縁層までの距離は、５ｍｍであった。
(2) Surface Potential of Cover Insulating Layer For the suspension board with circuit obtained in Examples 1 to 7 and Comparative Example 1, the surface potential of the insulating cover layer was measured using a surface potentiometer (STATIRON-DS3, manufactured by Sicid Electric Co., Ltd.). ). The surface potential was measured by measuring immediately after rubbing the surface of the insulating cover layer of the suspension board with
その結果を、表１に示す。
（３）端子部の表面荷電
実施例１〜７および比較例１で得られた回路付サスペンション基板について、端子部表面の荷電量を、クーロンメーター（春日電機（株）製、ＮＫ−１００１）を用いて測定した。荷電量は、クリーンスティック（原田産業（株）製、ＨＴ１７５０）で、回路付サスペンション基板の端子部の表面を５回擦った直後に、プローブを端子部に接触させることにより、測定した。
The results are shown in Table 1.
(3) Surface charge of terminal portion For the suspension board with circuit obtained in Examples 1 to 7 and Comparative Example 1, the charge amount on the surface of the terminal portion was measured using a coulomb meter (manufactured by Kasuga Electric Co., Ltd., NK-1001). And measured. The amount of charge was measured by bringing the probe into contact with the terminal portion immediately after rubbing the surface of the terminal portion of the suspension board with
その結果を、表１に示す。
（４）カバー絶縁層の誘電率
実施例１〜７および比較例１で得られた回路付サスペンション基板について、カバー絶縁層の誘電率を、４２８４Ａ ＬＣＲメータ（アジレント・テクノロジー（株）製）を用いて、測定した。誘電率は、１ＭＨｚで測定した。
The results are shown in Table 1.
(4) Dielectric Constant of Cover Insulating Layer For the suspension board with circuit obtained in Examples 1 to 7 and Comparative Example 1, the dielectric constant of the insulating cover layer was determined using a 4284A LCR meter (manufactured by Agilent Technologies). And measured. The dielectric constant was measured at 1 MHz.
その結果を、表１に示す。 The results are shown in Table 1.
表１から分かるように、カバー絶縁層がカーボン粒子を含有する実施例１〜７の回路付サスペンション基板は、カバー絶縁層がカーボン粒子を含有しない比較例１の回路付サスペンション基板に比べて、静電気の除去効果の効果が高いことが分かる。
また、カバー絶縁層がカーボン粒子を１０-5〜５重量％含有する実施例１〜６の回路付サスペンション基板は、カバー絶縁層がカーボン粒子を２０重量％含有する実施例７の回路付サスペンション基板に比べて、誘電率を低く維持できることが分かる。そのため、信号の伝播速度の低下や、カーボン粒子の脱落による配線間の短絡を、有効に防止することができる。
As can be seen from Table 1, the suspension board with circuit of Examples 1 to 7 in which the insulating cover layer contains carbon particles is more static than the suspension board with circuit of Comparative Example 1 in which the insulating cover layer does not contain carbon particles. It can be seen that the removal effect is high.
In addition, the suspension board with circuit of Examples 1 to 6 in which the insulating cover layer contains 10 −5 to 5% by weight of carbon particles is the suspension board with circuit of Example 7 in which the insulating cover layer contains 20% by weight of carbon particles. It can be seen that the dielectric constant can be kept low as compared with FIG. For this reason, it is possible to effectively prevent a decrease in signal propagation speed and a short circuit between wirings due to dropping of carbon particles.
実施例８
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が１０-5重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 8
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were added to the varnish such that the content of carbon particles contained in the base insulating layer was 10 −5 wt%. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターン、酸化金属層およびカバー絶縁層を、順次形成することにより、回路付サスペンション基板を得た。
実施例９
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が１０-4重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Next, similarly to Example 1, a conductor pattern, a metal oxide layer, and a cover insulating layer were sequentially formed to obtain a suspension board with circuit.
Example 9
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were prepared so that the content of carbon particles contained in the base insulating layer was 10 −4 wt%. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から１０-4重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Next, in the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles in the formation of the insulating cover layer, the content of the carbon particles contained in the insulating cover layer is 10 −5 wt% to 10 −4 wt%. In addition, a suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
実施例１０
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が０．０１重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 10
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were added to the varnish so that the content of the carbon particles contained in the base insulating layer was 0.01% by weight. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から０．０１重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Next, in the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles in the formation of the insulating cover layer, the content of the carbon particles contained in the insulating cover layer is 10 −5 wt% to 0.01 wt%. In addition, a suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
実施例１１
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が０．１重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 11
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were added to the varnish so that the carbon particle content of the base insulating layer was 0.1% by weight. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から０．１重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Next, in the preparation of the photosensitive polyamic acid resin varnish containing carbon particles in the formation of the cover insulating layer, the carbon particle content contained in the cover insulating layer is from 10 −5 wt% to 0.1 wt%. In addition, a suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
実施例１２
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が１．０重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 12
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were added to the varnish so that the content of the carbon particles contained in the base insulating layer was 1.0% by weight. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から１．０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Subsequently, in the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles in the formation of the insulating cover layer, the content of the carbon particles contained in the insulating cover layer is 10 −5 wt% to 1.0 wt%. In addition, a suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
実施例１３
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が５．０重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 13
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) were added to the varnish so that the content of the carbon particles contained in the base insulating layer was 5.0% by weight. The base insulating layer was formed in the same manner as in Example 1 except that.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から５．０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Next, in the preparation of the varnish of the photosensitive polyamic acid resin containing carbon particles in the formation of the insulating cover layer, the content of the carbon particles contained in the insulating cover layer is 10 −5 wt% to 5.0 wt%. In addition, a suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
実施例１４
ベース絶縁層の形成における感光性ポリアミック酸樹脂のワニスの調製において、このワニスに、ベース絶縁層が含有するカーボン粒子の含有率が２０重量％となるように、カーボン粒子（平均粒子径２０ｎｍ）を配合した以外は、実施例１と同様に、ベース絶縁層を形成した。
Example 14
In the preparation of the varnish of the photosensitive polyamic acid resin in the formation of the base insulating layer, carbon particles (average particle diameter of 20 nm) are added to the varnish so that the content of the carbon particles contained in the base insulating layer is 20% by weight. A base insulating layer was formed in the same manner as in Example 1 except that it was blended.
次いで、実施例１と同様に、導体パターンおよび酸化金属層を、順次形成した。
次いで、カバー絶縁層の形成におけるカーボン粒子を含有する感光性ポリアミック酸樹脂のワニスの調製において、カバー絶縁層が含有するカーボン粒子の含有率を１０-5重量％から２０重量％となるように、カーボン粒子の配合割合を変更した以外は、実施例１と同様にして、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
Subsequently, similarly to Example 1, a conductor pattern and a metal oxide layer were sequentially formed.
Next, in the preparation of the photosensitive polyamic acid resin varnish containing carbon particles in the formation of the cover insulating layer, the carbon particle content of the cover insulating layer is 10 −5 wt% to 20 wt%. A suspension board with circuit was obtained by forming a cover insulating layer in the same manner as in Example 1 except that the blending ratio of the carbon particles was changed.
（評価）
（５）カバー絶縁層のカーボン粒子の含有率
実施例８〜１４で得られた回路付サスペンション基板について、カバー絶縁層におけるカーボン粒子の含有率を、上記と同様にして測定した。
その結果を、表２に示す。
(Evaluation)
(5) Carbon Particle Content in Cover Insulating Layer With respect to the suspension board with circuit obtained in Examples 8 to 14, the carbon particle content in the cover insulating layer was measured in the same manner as described above.
The results are shown in Table 2.
（６）ベース絶縁層のカーボン粒子の含有率
実施例８〜１４および比較例１で得られた回路付サスペンション基板について、ベース絶縁層におけるカーボン粒子の含有率を、上記と同様にして測定した。
その結果を、表２に示す。
（７）カバー絶縁層の表面電位
実施例８〜１４で得られた回路付サスペンション基板について、カバー絶縁層の表面電位を、上記と同様にして測定した。
(6) Carbon Particle Content of Base Insulating Layer With respect to the suspension boards with circuit obtained in Examples 8 to 14 and Comparative Example 1, the content of carbon particles in the base insulating layer was measured in the same manner as described above.
The results are shown in Table 2.
(7) Surface Potential of Cover Insulating Layer With respect to the suspension board with circuit obtained in Examples 8 to 14, the surface potential of the insulating cover layer was measured in the same manner as described above.
その結果を、表２に示す。
（８）端子部の表面荷電
実施例８〜１４で得られた回路付サスペンション基板について、端子部表面の荷電量を、上記と同様にして測定した。
その結果を、表２に示す。
The results are shown in Table 2.
(8) Surface charge of terminal part About the suspension board | substrate with a circuit obtained in Examples 8-14, the charge amount of the terminal part surface was measured like the above.
The results are shown in Table 2.
（９）カバー絶縁層の誘電率
実施例８〜１４で得られた回路付サスペンション基板について、カバー絶縁層の誘電率を、上記と同様にして測定した。
その結果を、表２に示す。
（１０）ベース絶縁層の誘電率
実施例８〜１４および比較例１で得られた回路付サスペンション基板について、ベース絶縁層の誘電率を、上記と同様にして測定した。
(9) Dielectric Constant of Cover Insulating Layer For the suspension board with circuit obtained in Examples 8 to 14, the dielectric constant of the insulating cover layer was measured in the same manner as described above.
The results are shown in Table 2.
(10) Dielectric Constant of Base Insulating Layer With respect to the suspension board with circuit obtained in Examples 8 to 14 and Comparative Example 1, the dielectric constant of the base insulating layer was measured in the same manner as described above.
その結果を、表２に示す。 The results are shown in Table 2.
表２から分かるように、ベース絶縁層およびカバー絶縁層がカーボン粒子を含有する実施例８〜１４の回路付サスペンション基板は、ベース絶縁層およびカバー絶縁層がカーボン粒子を含有しない比較例１の回路付サスペンション基板に比べて、静電気の除去効果の効果が高いことが分かる。
また、ベース絶縁層およびカバー絶縁層がカーボン粒子を１０-5〜５重量％含有する実施例８〜１３の回路付サスペンション基板は、ベース絶縁層がカーボン粒子を２０重量％含有する実施例１４の回路付サスペンション基板に比べて、誘電率を低く維持できることが分かる。そのため、信号の伝播速度の低下や、カーボン粒子の脱落による配線間の短絡を、有効に防止することができる。
As can be seen from Table 2, the suspension board with circuit of Examples 8 to 14 in which the base insulating layer and the cover insulating layer contain carbon particles is the circuit of Comparative Example 1 in which the base insulating layer and the cover insulating layer do not contain carbon particles. It can be seen that the effect of removing static electricity is higher than that of the suspension board with an attachment.
Further, the suspension board with circuit of Examples 8 to 13 in which the insulating base layer and the insulating cover layer contain 10 -5 to 5% by weight of carbon particles are the same as those of Example 14 in which the insulating base layer contains 20% by weight of carbon particles. It can be seen that the dielectric constant can be kept lower than that of the suspension board with circuit. For this reason, it is possible to effectively prevent a decrease in signal propagation speed and a short circuit between wirings due to dropping of carbon particles.
実施例１５
厚み２５μｍのステンレス箔からなる金属支持基板を用意して（図４（ａ）参照）、金属支持基板の上面に、別途調製した感光性ポリアミック酸樹脂のワニスを塗布し、乾燥後、フォトマスクを介して露光した後、加熱し、その後、現像することにより、金属支持基板の上面の外周縁部が一部露出するようなパターンを形成した後、これを加熱硬化させて、厚み１０μｍのポリイミド樹脂からなるベース絶縁層を形成した（図４（ｂ）参照）。
Example 15
A metal support substrate made of a stainless steel foil having a thickness of 25 μm was prepared (see FIG. 4A). A separately prepared photosensitive polyamic acid resin varnish was applied to the upper surface of the metal support substrate, and after drying, a photomask was applied. After being exposed to light, heated, and then developed to form a pattern in which a part of the outer peripheral edge of the upper surface of the metal support substrate is exposed, and then cured by heating to form a polyimide resin having a thickness of 10 μm A base insulating layer made of (see FIG. 4B) was formed.
次いで、このベース絶縁層の上面に、セミアディティブ法によって、厚み１０μｍの銅からなる導体パターンを、端子部および配線が一体的に形成される配線回路パターンとして形成した（図４（ｃ）参照）。
その後、導体パターンの上面および側面と、導体パターンから露出するベース絶縁層の上面および側面と、ベース絶縁層から露出する金属支持基板の上面とに連続して、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
Next, a conductor pattern made of copper having a thickness of 10 μm was formed on the upper surface of the insulating base layer as a wiring circuit pattern in which terminal portions and wirings were integrally formed (see FIG. 4C). .
Subsequently, the chromium is sputtered by sputtering with chromium as a target in succession to the top and side surfaces of the conductor pattern, the top and side surfaces of the base insulating layer exposed from the conductor pattern, and the top surface of the metal supporting substrate exposed from the base insulating layer. A sputtering film consisting of a thin film was formed.
なお、スパッタリングは、上記と同様の方法において、下記の条件で実施した。
ターゲット：Ｃｒ
到達真空度：１．３３×１０-3Ｐａ
導入ガス流量（アルゴン）：２．０×１０-3ｍ3／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ１８０Ｗ
スパッタリング時間：４秒
スパッタリング皮膜の厚み：０．０１μｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる酸化金属層を形成した（図４（ｄ）参照）。
Sputtering was performed in the same manner as described above under the following conditions.
Target: Cr
Ultimate vacuum: 1.33 × 10 −3 Pa
Introduction gas flow rate (argon): 2.0 × 10 −3 m 3 / h
Operating pressure: 0.16Pa
Earth electrode temperature: 20 ° C
Power: DC180W
Sputtering time: 4 seconds Sputtering film thickness: 0.01 μm
Next, the surface of the sputtering film made of a chromium thin film was oxidized by heating in the atmosphere at 125 ° C. for 12 hours to form a metal oxide layer made of a chromium oxide layer (see FIG. 4D).
なお、酸化金属層が形成されていることはＥＳＣＡにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐ ＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定したところ、１×１０9Ω／□であった。
次いで、半導電性層の表面に、銅をターゲットとするスパッタリングによって、銅薄膜を形成した（図４（ｅ）参照）。
The formation of the metal oxide layer was confirmed by ESCA. Further, the surface resistance value of the metal oxide layer was measured at a temperature of 25 ° C. and a humidity of 15% using a surface resistance measuring device (manufactured by Mitsubishi Chemical Co., Ltd., Hiresta-up MCP-HT450). 9 Ω / □.
Next, a copper thin film was formed on the surface of the semiconductive layer by sputtering using copper as a target (see FIG. 4E).
なお、スパッタリングは、上記と同様の方法において、下記の条件で実施した。
ターゲット：Ｃｕ
到達真空度：１．３３×１０-3Ｐａ
導入ガス流量（アルゴン）：２．０×１０-3ｍ3／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ１８０Ｗ
スパッタリング時間：２秒
銅薄膜の厚み：４ｎｍ
次いで、感光性ポリアミック酸樹脂のワニスを、銅薄膜の表面に塗布し、フォトマスクを介して露光した後、１９０℃で加熱後、現像することにより、導体パターンを被覆するように、パターンとしてカバー皮膜を、形成した（図５（ｆ）参照）。
Sputtering was performed in the same manner as described above under the following conditions.
Target: Cu
Ultimate vacuum: 1.33 × 10 −3 Pa
Introduction gas flow rate (argon): 2.0 × 10 −3 m 3 / h
Operating pressure: 0.16Pa
Earth electrode temperature: 20 ° C
Power: DC180W
Sputtering time: 2 seconds Copper thin film thickness: 4 nm
Next, a varnish of photosensitive polyamic acid resin is applied to the surface of the copper thin film, exposed through a photomask, heated at 190 ° C., and developed to cover the conductor pattern as a pattern. A film was formed (see FIG. 5 (f)).
カバー皮膜は、導体パターンの上面に形成されている銅薄膜の表面においては、端子部に対応して、銅薄膜が露出する開口部が形成されるように形成した。
カバー皮膜は、ベース絶縁層の上面に形成されている半導電性層の上においては、銅薄膜を介在して、ベース絶縁層の側面に形成されている半導電性層との連続部分にも積層されるように形成した。また、カバー皮膜は、銅薄膜の上においては、ベース絶縁層の側面に形成されている半導電性層の側面に形成されている銅薄膜の上端面が、露出するように形成した。
The cover film was formed on the surface of the copper thin film formed on the upper surface of the conductor pattern so that an opening for exposing the copper thin film was formed corresponding to the terminal portion.
On the semiconductive layer formed on the upper surface of the base insulating layer, the cover film is also applied to a continuous portion with the semiconductive layer formed on the side surface of the base insulating layer with a copper thin film interposed therebetween. It was formed to be laminated. Moreover, the cover film was formed on the copper thin film so that the upper end surface of the copper thin film formed on the side surface of the semiconductive layer formed on the side surface of the base insulating layer was exposed.
次いで、カバー皮膜を、３８０℃で２時間、加熱硬化した。これにより、カバー絶縁層が形成されるとともに、銅が、カバー絶縁層に分散された。
その後、カバー絶縁層の開口部から露出する銅薄膜および半導電性層と、カバー絶縁層から露出するベース絶縁層の上面に形成されている銅薄膜および半導電性層と、金属支持基板の上面に形成されている銅薄膜および半導電性層とを、エッチングにより除去した（図５（ｈ）参照）。
The cover film was then heat cured at 380 ° C. for 2 hours. As a result, an insulating cover layer was formed and copper was dispersed in the insulating cover layer.
Thereafter, the copper thin film and semiconductive layer exposed from the opening of the cover insulating layer, the copper thin film and semiconductive layer formed on the upper surface of the base insulating layer exposed from the cover insulating layer, and the upper surface of the metal supporting substrate The copper thin film and the semiconductive layer formed in (1) were removed by etching (see FIG. 5 (h)).
エッチングは、上記以外の部分をエッチングレジストで被覆した後、ウエットエッチングした。なお、このエッチングでは、ベース絶縁層の側面に形成される半導電性層が残存するようにエッチングした。
その後、端子部の表面に、無電解ニッケルと無電解金めっきとにより、ニッケルおよび金からなる厚み２．０μｍの金属めっき層を形成した後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た（図５（ｉ）参照）。
Etching was performed by wet etching after covering portions other than the above with an etching resist. In this etching, etching was performed so that the semiconductive layer formed on the side surface of the base insulating layer remained.
Thereafter, a 2.0 μm thick metal plating layer made of nickel and gold is formed on the surface of the terminal portion by electroless nickel and electroless gold plating, and then the metal support substrate is cut out by chemical etching to form a gimbal. The suspension board with circuit was obtained by forming and processing the outer shape (see FIG. 5I).
得られた回路付サスペンション基板は、導体パターンの側面および上面と、ベース絶縁層の上面および側面とに、半導電性層が連続して形成されており、また、ベース絶縁層の側面に形成されている半導電性層の下端面が、金属支持基板の上面に接触していた。
実施例１６
銅薄膜の形成において、スパッタリング時間を、２秒から４秒に変更した以外は、実施例１５と同様に、銅薄膜を形成した。この銅薄膜の厚みは、８ｎｍであった。
In the obtained suspension board with circuit, a semiconductive layer is continuously formed on the side surface and top surface of the conductor pattern and the top surface and side surface of the base insulating layer, and is formed on the side surface of the base insulating layer. The lower end surface of the semiconductive layer in contact with the upper surface of the metal support substrate.
Example 16
In forming the copper thin film, a copper thin film was formed in the same manner as in Example 15 except that the sputtering time was changed from 2 seconds to 4 seconds. The copper thin film had a thickness of 8 nm.
続いて、実施例１５と同様にして、カバー皮膜を形成し、これを加熱硬化し、次いで、カバー絶縁層を形成することにより、回路付サスペンション基板を得た。
実施例１７
銅薄膜の形成において、スパッタリング時間を、２秒から６秒に変更した以外は、実施例１５と同様に、銅薄膜を形成した。この銅薄膜の厚みは、１２ｎｍであった。
Subsequently, in the same manner as in Example 15, a cover film was formed, this was heated and cured, and then an insulating cover layer was formed to obtain a suspension board with circuit.
Example 17
In forming the copper thin film, a copper thin film was formed in the same manner as in Example 15 except that the sputtering time was changed from 2 seconds to 6 seconds. The copper thin film had a thickness of 12 nm.
続いて、実施例１５と同様にして、カバー皮膜を形成し、これを加熱硬化し、次いで、カバー絶縁層を形成し、エッチングすることにより、回路付サスペンション基板を得た。
（評価）
（１１）カバー絶縁層の銅の含有率
実施例１５〜１７で得られた回路付サスペンション基板について、カバー絶縁層における銅の含有率を、上記と同様にして測定した。
Subsequently, in the same manner as in Example 15, a cover film was formed, this was heated and cured, then a cover insulating layer was formed and etched to obtain a suspension board with circuit.
(Evaluation)
(11) Copper content in cover insulating layer With respect to the suspension board with circuit obtained in Examples 15 to 17, the copper content in the cover insulating layer was measured in the same manner as described above.
その結果を、表３に示す。
（１２）カバー絶縁層の表面電位
実施例１５〜１７で得られた回路付サスペンション基板について、カバー絶縁層の表面電位を、上記と同様にして測定した。
その結果を、表３に示す。
The results are shown in Table 3.
(12) Surface Potential of Cover Insulating Layer With respect to the suspension board with circuit obtained in Examples 15 to 17, the surface potential of the insulating cover layer was measured in the same manner as described above.
The results are shown in Table 3.
（１３）端子部の表面荷電
実施例１５〜１７で得られた回路付サスペンション基板について、端子部表面の荷電量を、上記と同様にして測定した。
その結果を、表３に示す。
（１４）カバー絶縁層の誘電率
実施例１５〜１７で得られた回路付サスペンション基板について、カバー絶縁層の誘電率を、上記と同様にして測定した。
(13) Surface charge of terminal part About the suspension board | substrate with a circuit obtained in Examples 15-17, the charge amount of the terminal part surface was measured like the above.
The results are shown in Table 3.
(14) Dielectric Constant of Cover Insulating Layer With respect to the suspension board with circuit obtained in Examples 15 to 17, the dielectric constant of the insulating cover layer was measured in the same manner as described above.
その結果を、表３に示す。 The results are shown in Table 3.
表３から分かるように、カバー絶縁層が銅を含有する実施例１５〜１７の回路付サスペンション基板は、カバー絶縁層が銅を含有しない比較例１の回路付サスペンション基板に比べて、静電気の除去効果の効果が高いことが分かる。 As can be seen from Table 3, the suspension board with circuit of Examples 15 to 17 in which the cover insulating layer contains copper is more static-removable than the suspension board with circuit of Comparative Example 1 in which the cover insulating layer does not contain copper. It turns out that the effect is high.
１（１Ａ、１Ｂ） 回路付サスペンション基板
２ 金属支持基板
３ ベース絶縁層
４ 導体パターン
５ カバー絶縁層
６ 端子部
９ 連続部分
１３ 半導電性層
１４ 金属薄膜
１５ 開口部
1 (1A, 1B) Suspension board with
Claims (5)
前記金属支持基板の上に形成されるベース絶縁層と、
前記ベース絶縁層の上に形成される導体パターンと、
前記導体パターンから露出する前記ベース絶縁層の上に形成される半導電性層と、
前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されている半導電性層の上に形成されるカバー絶縁層と、
前記カバー絶縁層が開口されることにより露出される前記導体パターンからなる端子部とを備え、
前記半導電性層の少なくとも一部が、前記金属支持基板および前記導体パターンに接触し、
前記カバー絶縁層および／または前記ベース絶縁層が、導電性物質を含有していることを特徴とする、配線回路基板。 A metal support substrate;
A base insulating layer formed on the metal support substrate;
A conductor pattern formed on the base insulating layer;
A semiconductive layer formed on the insulating base layer exposed from the conductive pattern,
An insulating cover layer formed on the semiconductive layer formed on the insulating base layer so as to cover the conductive pattern;
A terminal portion made of the conductive pattern exposed by opening the insulating cover layer;
At least a portion of the semiconductive layer is in contact with the metal support substrate and the conductor pattern;
The printed circuit board, wherein the cover insulating layer and / or the base insulating layer contains a conductive substance.
前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、
前記ベース絶縁層の上面に、導体パターンを形成する工程と、
前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、
前記ベース絶縁層の上面に形成されている半導電性層と前記ベース絶縁層の側面に形成されている半導電性層との連続部分を含んで、前記ベース絶縁層の上面に形成されている半導電性層の表面に、前記導体パターンを被覆するカバー絶縁層を、前記導体パターンの上面に形成されている前記半導電性層が露出する開口部が形成されるように、形成する工程と、
前記連続部分において前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記半導電性層と、前記金属支持基板の上面に形成されている前記半導電性層とを、除去する工程と
を備え、
前記ベース絶縁層を形成する工程において、導電性物質を含有するベース絶縁層を形成するか、
前記カバー絶縁層を形成する工程において、導電性物質を含有するカバー絶縁層を形成するか、または、
前記ベース絶縁層を形成する工程において、導電性物質を含有するベース絶縁層を形成し、かつ、前記カバー絶縁層を形成する工程において、導電性物質を含有するカバー絶縁層を形成することを特徴とする、配線回路基板の製造方法。 Preparing a metal support substrate;
Forming a base insulating layer in a pattern on the upper surface of the metal support substrate;
Forming a conductor pattern on the upper surface of the insulating base layer;
A semiconductive layer is continuously formed on the upper and side surfaces of the conductive pattern, the upper and side surfaces of the insulating base layer exposed from the conductive pattern, and the upper surface of the metal supporting substrate exposed from the insulating base layer. And a process of
A continuous portion of the semiconductive layer formed on the upper surface of the base insulating layer and the semiconductive layer formed on the side surface of the base insulating layer is formed on the upper surface of the base insulating layer. Forming a cover insulating layer covering the conductor pattern on the surface of the semiconductive layer so that an opening exposing the semiconductive layer formed on the upper surface of the conductor pattern is formed; ,
The semiconductive layer formed on the side surface of the base insulating layer in the continuous portion and exposed from the opening so that the semiconductive layer in contact with the upper surface of the metal support substrate remains; and Removing the semiconductive layer formed on the upper surface of the base insulating layer and exposed from the cover insulating layer, and the semiconductive layer formed on the upper surface of the metal support substrate,
In the step of forming the base insulating layer, a base insulating layer containing a conductive material is formed,
In the step of forming the cover insulating layer, forming a cover insulating layer containing a conductive material, or
In the step of forming the base insulating layer, a base insulating layer containing a conductive material is formed, and in the step of forming the cover insulating layer, a cover insulating layer containing a conductive material is formed. A method for manufacturing a printed circuit board.
前記金属支持基板の上面に、ベース絶縁層をパターンで形成する工程と、
前記ベース絶縁層の上面に、導体パターンを形成する工程と、
前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面および側面と、前記ベース絶縁層から露出する前記金属支持基板の上面とに、半導電性層を連続して形成する工程と、
前記半導電性層の表面に金属薄膜を形成する工程と、
前記金属薄膜の上面に、前記導体パターンを被覆するカバー絶縁層を、前記導体パターンの上に形成されている前記金属薄膜が露出する開口部が形成されるように、形成する工程と、
前記金属薄膜を形成する金属を、前記カバー絶縁層に分散させる工程と、
前記ベース絶縁層の側面に形成されており、前記金属支持基板の上面に接触する前記半導電性層が残存するように、前記開口部から露出する前記金属薄膜および前記半導電性層と、前記ベース絶縁層の上面に形成され、前記カバー絶縁層から露出する前記金属薄膜および前記半導電性層と、前記金属支持基板の上面に形成されている前記金属薄膜および前記半導電性層とを、除去する工程と
を備えていることを特徴とする、配線回路基板の製造方法。 Preparing a metal support substrate;
Forming a base insulating layer in a pattern on the upper surface of the metal support substrate;
Forming a conductor pattern on the upper surface of the insulating base layer;
A semiconductive layer is continuously formed on the upper and side surfaces of the conductive pattern, the upper and side surfaces of the insulating base layer exposed from the conductive pattern, and the upper surface of the metal supporting substrate exposed from the insulating base layer. And a process of
Forming a metal thin film on the surface of the semiconductive layer;
Forming an insulating cover layer covering the conductor pattern on an upper surface of the metal thin film so that an opening exposing the metal thin film formed on the conductor pattern is formed;
Dispersing the metal forming the metal thin film in the insulating cover layer;
The metal thin film and the semiconductive layer that are formed on the side surface of the insulating base layer and exposed from the opening so that the semiconductive layer in contact with the upper surface of the metal supporting substrate remains, and The metal thin film and the semiconductive layer formed on the upper surface of the base insulating layer and exposed from the cover insulating layer, and the metal thin film and the semiconductive layer formed on the upper surface of the metal support substrate, And a step of removing the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006004170A JP4845514B2 (en) | 2006-01-11 | 2006-01-11 | Wiring circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006004170A JP4845514B2 (en) | 2006-01-11 | 2006-01-11 | Wiring circuit board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007188978A JP2007188978A (en) | 2007-07-26 |
| JP4845514B2 true JP4845514B2 (en) | 2011-12-28 |
Family
ID=38343947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006004170A Expired - Fee Related JP4845514B2 (en) | 2006-01-11 | 2006-01-11 | Wiring circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4845514B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5092653B2 (en) * | 2007-09-28 | 2012-12-05 | 大日本印刷株式会社 | Hard disk drive suspension |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59159970A (en) * | 1983-03-03 | 1984-09-10 | Sumitomo Metal Ind Ltd | Steel material for chain with high strength and toughness |
| JPS6362108A (en) * | 1986-09-02 | 1988-03-18 | 日本電気株式会社 | Flexible circuit |
| JP2768781B2 (en) * | 1990-01-10 | 1998-06-25 | 三菱電機株式会社 | Wiring board |
| JPH0476214A (en) * | 1990-07-13 | 1992-03-11 | Nissan Motor Co Ltd | Two stroke engine |
| JP3837702B2 (en) * | 2002-01-07 | 2006-10-25 | アキレス株式会社 | Flexible printed circuit board |
| JP2004192672A (en) * | 2002-12-09 | 2004-07-08 | Matsushita Electric Ind Co Ltd | Magnetic head assembly |
| JP4178077B2 (en) * | 2003-06-04 | 2008-11-12 | 日東電工株式会社 | Printed circuit board |
| JP4019034B2 (en) * | 2003-09-22 | 2007-12-05 | 日東電工株式会社 | Method for manufacturing suspension board with circuit |
-
2006
- 2006-01-11 JP JP2006004170A patent/JP4845514B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007188978A (en) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4749221B2 (en) | Printed circuit board | |
| US7495178B2 (en) | Suspension board with circuit | |
| CN101098586B (en) | Wiring circuit board | |
| CN101557678B (en) | Wired circuit board | |
| JP3964822B2 (en) | Method for manufacturing suspension board with circuit | |
| EP1885167B1 (en) | Circuit wired board | |
| JP2012209148A (en) | Conductive particle, conductive paste, and circuit board | |
| US7465884B2 (en) | Wired circuit board | |
| JP3828918B1 (en) | Wiring circuit board and manufacturing method thereof | |
| US7982136B2 (en) | Wired circuit board and producing method thereof | |
| JP4845514B2 (en) | Wiring circuit board and manufacturing method thereof | |
| EP1848253B1 (en) | Wired circuit board | |
| JP4347776B2 (en) | Printed circuit board | |
| JP4652179B2 (en) | Printed circuit board | |
| JP4767284B2 (en) | Printed circuit board | |
| JP4668688B2 (en) | Wiring circuit board and manufacturing method thereof | |
| JP3618441B2 (en) | Conductive metal composite powder and manufacturing method thereof | |
| JP2007300061A (en) | Wiring circuit board and manufacturing method thereof | |
| JP2007189263A (en) | Printed circuit board | |
| JP2007201359A (en) | Printed circuit board | |
| JP2008085295A (en) | Wiring board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |