JP4846301B2 - 薄膜トランジスタ基板の製造方法及びストリッピング組成物 - Google Patents

Description

本発明は、薄膜トランジスタ基板の製造方法及びストリッピング組成物に関する。より詳細には、薄膜トランジスタ基板の製造工程を単純化させることができる薄膜トランジスタ基板の製造方法及び前記薄膜トランジスタ基板の製造時に使用されるストリッピング組成物に関する。

表示装置としては陰極線管方式表示装置（ＣＲＴ）、液晶表示装置（ＬＣＤ）、プラズマ表示パネル装置（ＰＤＰ）、有機電界発光表示装置（ＯＬＥＤ）等が代表的である。

これらのうち、陰極線管方式表示装置を除いた大部分の表示装置は、画像を表示するために、薄膜トランジスタが形成された薄膜トランジスタ基板を含む。

最近では、薄膜トランジスタ基板を製造するのに必要な工程数を大幅に減少させて、製造費用を低減させるための技術開発が行われている。

本発明の目的は、薄膜トランジスタ基板の製造工程を単純化させることができる薄膜トランジスタ基板の製造方法を提供することにある。

また、本発明の目的は、薄膜トランジスタ基板の製造方法に使用されるストリッピング組成物であって、再利用可能なストリッピング組成物を提供することにある。

本発明の一特徴による薄膜トランジスタ基板の製造方法によると、基板上にトランジスタ薄膜パターンが形成される。薄膜パターン上に保護膜が形成される。保護膜上にはフォトレジスト層が形成される。フォトレジスト層は、フォトリソグラフィ工程によって、基板上にフォトレジストパターンを形成する。フォトリソグラフィ工程によってフォトレジスト層の下部にアンダーカットが発生し、フォトレジスト層がエッチングされた基板上の一部分には画素領域が形成される。フォトレジストパターン及び画素領域上には、導電性物質が蒸着される。フォトレジストパターン上に蒸着された導電性物質は導電膜を形成し、画素領域に蒸着された導電性物質は画素電極を形成する。画素電極と導電膜は、アンダーカットによって互いに分離される。画素電極及び導電膜上にストリッピング組成物を供給し、アンダーカットを通じてフォトレジストパターンをストリッピングすることにより、フォトレジストパターン上に蒸着された導電膜は基板から分離される。分離された導電膜が含まれた使用済みストリッピング組成物は回収され、貯蔵タンクに貯蔵される。貯蔵タンク内で、分離された導電膜は、使用済みストリッピング組成物中に完全に溶解する。

ストリッピング組成物は、フォトレジストをストリッピングするためのフォトレジスト用ストリッピング剤と、導電膜を溶解させるための導電膜用ストリッピング添加剤と、を同時に含む。

本発明の一特徴によるストリッピング組成物は、フォトレジスト用ストリッピング剤及び導電膜用ストリッピング添加剤を含む。フォトレジスト用ストリッピング剤は、アミン系化合物２０〜４０重量％、プロトン化グリコール系化合物２０〜５０重量％、脱プロトン化多極性化合物２０〜４０重量％を含む。導電膜用ストリッピング添加剤は、チオール系化合物０．５〜３重量％を含む。

チオール系化合物の例としては、チオ安息香酸及びチオール酸が挙げられる。

ストリッピング組成物を採用した薄膜トランジスタ基板の製造方法によると、マスク工程数を減少させて、薄膜トランジスタ基板の製造工程を単純化させることができる。また、薄膜トランジスタ基板の製造時に使用されるストリッピング組成物は、フォトレジスト層のみならず、一定時間が経過した後には導電膜も完全に溶解させることができるので、ストリッピング組成物の再利用が可能である。

薄膜トランジスタ基板の製造方法
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。

図１は、本発明の一実施例による薄膜トランジスタ基板の製造方法によって、基板にゲートラインが形成されたことを示す平面図である。図２は、図１のＩ₁−Ｉ₂に沿って切断した断面図である。

図１及び図２を参照すると、基板１００には第１方向に沿ってゲートライン１１０が形成され、ゲートライン１１０には第１方向と実質的に直交する第２方向に沿って延長されたゲート電極１１２が形成される。ゲートライン１１０及びゲート電極１１２は、基板１００の全面積にわたり形成された導電性ゲート薄膜、例えば、アルミニウム又はアルミニウム合金をマスクを介してパターニングして形成される。

その後、基板１００上には、ゲートライン１１０及びゲート電極１１２をカバーするように、ゲート絶縁膜１１４が形成される。

図３は、図１のゲートラインにチャンネル層が形成されたことを示す平面図である。図４は、図３のＩＩ₁−ＩＩ₂に沿って切断した断面図である。

図３及び図４を参照すると、ゲート絶縁膜１１４の上面には、例えば、アモルファスシリコン薄膜及びｎ^＋アモルファスシリコン薄膜が連続形成される。その後、アモルファスシリコン薄膜及びｎ^＋アモルファスシリコン薄膜は、マスクを介してフォトリソグラフィ工程によってパターニングされ、結果的に、ゲート電極１１２の上面には、アモルファスシリコンパターン１２２及びｎ^＋アモルファスシリコンパターン１２４が形成される。アモルファスシリコンパターン１２２は、ゲート電極１１２と対応するゲート絶縁膜１１４上に配置されるように形成される。アモルファスシリコンパターン１２２の上面には、一対のｎ^＋アモルファスシリコンパターン１２４が互いに離隔して配置されるように形成される。

図５は、図３のｎ^＋アモルファスシリコンパターンに連結されたソース電極及びドレイン電極を示す平面図である。図６は、図５のＩＩＩ₁−ＩＩＩ₂に沿って切断した断面図である。

図５及び図６を参照すると、ｎ^＋アモルファスシリコンパターン１２４及びアモルファスシリコンパターン１２２が形成された状態で、基板１００には、全面積にわたりソース／ドレイン薄膜が形成され、ソース／ドレイン薄膜はマスクを介してフォトリソグラフィ工程によってパターニングされ、基板１００にはデータライン１３０、ソース電極１３２、及びドレイン電極１３４が形成される。

データライン１３０は第２方向に沿って形成され、ソース電極１３２はデータライン１３０から第２方向と実質的に直交する第１方向に沿って延長される。

データライン１３０から延長するソース電極１３２は、一対のｎ^＋アモルファスシリコンパターン１２４のうち、いずれか一方に電気的に連結され、ドレイン電極１３４は、残りのｎ^＋アモルファスシリコンパターン１２４に電気的に連結される。

その後、基板１００には、データライン１３０、ソース電極１３２及びドレイン電極１３４をカバーするように保護膜１４０が形成される。

以上では、３枚のパターンマスクを使用して、ゲートライン１１０、ゲート電極１１２、ｎ^＋アモルファスシリコンパターン１２４、アモルファスシリコンパターン１２２、データライン１３０、ソース電極１３２及びドレイン電極１３４を形成する工程を説明したが、これと異なり、ゲートラインとゲート電極を１枚のマスクを介してパターニングして製作し、ｎ^＋アモルファスシリコンパターン、アモルファスシリコンパターン、データライン、ソース電極及びドレイン電極を１枚のマスクを介してパターニングして製作することも可能である。

図７は、図５の保護膜の上面にフォトレジストパターンが形成されたことを示す平面図である。図８は、図７のＩＶ₁−ＩＶ₂に沿って切断した断面図である。図９は、図８のＡ部分を拡大した拡大図である。

図７乃至図９を参照すると、基板１００には、全面積にわたりフォトレジスト薄膜が形成される。フォトレジスト薄膜はマスクを介してパターニングされ、これによって基板１００の上面には、フォトレジストパターン１５０が形成される。参照符号１５０ａは、フォトレジストパターン１５０によって開口された画素領域である。

フォトレジストパターン１５０をマスクとして保護層１４０がパターニングされ、これによって、基板１００には保護パターン１４２が形成される。保護パターン１４２によって保護層１４０に囲まれていたドレイン電極１３４の一部又は全部が開口される。

フォトレジストパターン１５０によって保護層１４０がパターニングされる時、保護層１４０は湿式エッチングによって等方性エッチングされてもよい。保護層１４０が湿式エッチングにより等方性エッチングされることによって、保護パターン１４２にはフォトレジストパターン１５０の境界より多くエッチングされたアンダーカットが発生する。以下、アンダーカットが発生した部分に参照符号１４２ａを付与する。

これと異なり、フォトレジストパターン１５０によって保護層１４０がパターニングされる時、保護層１４０は乾式エッチングによって異方性エッチングされた後、さらに湿式エッチングによって等方性エッチングされ、保護パターン１４２にアンダーカットが形成されてもよい。

図１０は、図９の基板に透明な導電性薄膜が形成されたことを示す断面図である。

図１０を参照すると、基板１００の上面には、透明な導電性物質が蒸着される。導電性物質は、酸化亜鉛・酸化インジウム（ＩＺＯ）を含む。これと異なり、導電性物質は、アモルファス酸化スズ・酸化インジウム（ａ−ＩＴＯ）、酸化スズ・酸化インジウム（ＩＴＯ）等を含むものでもよい。

基板１００の上面に透明な導電性物質が形成されるにつれて、フォトレジストパターン１５０の上面には導電膜１６０が形成され、ゲート絶縁膜１１４の上面にはアンダーカット１４２ａによって導電膜１６０から電気的に分離された画素電極１７０が形成される。

図１１は、図１０に図示されたフォトレジストパターン及び導電膜を除去することを示す断面図である。

図１１を参照すると、基板１００に導電膜１６０及び画素電極１７０が形成された状態で、基板１００上にはストリッピング組成物１８４がディスペンサー１８２を通じてスプレー方式で噴射される。

ストリッピング組成物は、基板１００に形成されたフォトレジストパターン１５０と反応して前記フォトレジストパターン１５０を除去するフォトレジスト用ストリッピング剤と、導電膜１６０をエッチングする導電膜用ストリッピング添加剤と、を複合的に含む。

フォトレジスト用ストリッピング剤としては、アミン系化合物、プロトン化グリコール系化合物、及び脱プロトン化多極性化合物を含む。また、導電膜用ストリッピング添加剤としては、チオール系化合物又はシュウ酸誘導体等を使用することができる。

ストリッピング組成物については、後により詳細に説明する。

このように、ストリッピング組成物１８４は、フォトレジスト用ストリッピング剤及び導電膜用ストリッピング添加剤を同時に含むので、フォトレジストパターン１５０、フォトレジストパターン１５０の上面に形成された導電膜１６０及び画素電極１７０を全部エッチングすることができる。

従って、前記のような組成を有するストリッピング組成物１８４をフォトレジストパターン１５０、フォトレジストパターン１５０の上面に形成された導電膜１６０及び画素電極１７０にスプレー方式で噴射すると、フォトレジストパターン１５０のみならず、導電膜１６０及び画素電極１７０までもエッチングすることができる。

本実施例では、フォトレジストパターン１５０がまずエッチングされ、その後、導電膜１６０及び画素電極１７０がエッチングされる。従って、ストリッピング工程時間を制限することが重要である。

以下、本実施例において、フォトレジストパターン１５０がストリッピング組成物１８４によってエッチングされることによって、フォトレジストパターン１５０の上面に形成された導電膜１６０が基板１００から分離されるのに必要な第１時間と、フォトレジストパターン１５０の上面に形成された導電膜１６０及び画素電極１６０がストリッピング組成物１８４によって完全にエッチングされる第２時間は次のような関係を有する。

画素電極１７０がストリッピング組成物１８４によって損傷されることを防止するために、本実施例でストリッピング組成物１８４を基板１００に噴射して、第１時間内に導電膜１６０を基板から分離させる。この際、第１時間は、ストリッピング組成物１８４によって画素電極１７０が損傷されない程度の長さの時間であるべきである。第１時間は、本発明のストリッピング組成物を使用する場合には、２〜４分であり、好ましくは、２．５〜３分である。

基板１００から分離された導電膜１６０は、使用済みのストリッピング組成物１８４と共に貯蔵タンク１８６に流入する。本発明において、分離された導電膜を含むストリッピング組成物を使用済みストリッピング組成物という。使用済みストリッピング組成物１８４に含まれる態様で貯蔵タンク１８６に流入された導電膜１６０の残留物は、ストリッピング組成物１８４によって第２時間の間に完全に溶解される。この際、第２時間は、前記ストリッピング組成物の組成下で１０〜３０分である。

その後、貯蔵タンク１８６内で導電膜１６０が完全に溶解されると、貯蔵タンク１８６の使用済みストリッピング組成物１８４は、更にディスペンサー１８２に提供されて、後続工程で反復的に使用されてもい。

本発明において、フォトレジストのエッチング及び導電膜の溶解は、６０℃〜８０℃の温度範囲で行われることが好ましい。

図１２は、図１１のフォトレジストパターン、及び導電膜が基板から除去された薄膜トランジスタ基板を示す断面図である。

図１２を参照すると、ストリッピング組成物１８４によって基板１００からフォトレジストパターン１５０がエッチングされ、導電膜１６０が基板から分離され貯蔵タンク１８６に流入されることによって、基板１００には薄膜トランジスタ及び画素電極１７０が残留することになり、使用済みストリッピング組成物１８４によって画素電極１７０が損傷されることを防止するために、基板１００は洗浄されることが好ましい。

ストリッピング組成物
以下、ストリッピング組成物について詳細に説明する。

本発明のストリッピング組成物は、フォトレジストパターンをストリッピングするためのフォトレジスト用ストリッピング剤と、導電膜をストリッピングするための導電膜用ストリッピング添加剤と、を含む。フォトレジスト用ストリッピング剤は、アミン系化合物、プロトン化グリコール系化合物、脱プロトン化多極性化合物を含む。導電膜用ストリッピング添加剤は、チオール系化合物を含む。

アミン系化合物の例としては、モノエタノールアミン、モノイソプロパノールアミン、メチルメタノールアミン、エチルエタノールアミン、ジメタノールアミン、アミノエトキシエタノールアミン等が挙げられる。アミン系化合物は、単独又は二つ以上の組合で使用することができる。

アミン系化合物の含量が２０重量％未満であると、フォトレジストパターンが短時間内に充分にストリッピングされることができず、アミン系化合物の含量が４０重量％を超過すると、フォトレジストパターンがストリッピングされる間、画素電極を形成する導電膜が急激に腐食され画素電極の損傷を誘発する。また、アミン系化合物が４０重量％を超過すると、ストリッピング組成物の揮発量が増加して、ストリッピング組成物の成分比が変化する虞がある。従って、本発明のストリッピング組成物において、アミン系化合物の含量は２０〜４０重量％で、好ましくは２５〜３５重量％である。

プロトン化グリコール系化合物の例としては、ブチルジグリコール、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールプロピルエーテル、ジエチレングリコールブチルエーテル、エチレングリコール等が挙げられる。プロトン化グリコール化合物は、単独又は二つ以上の組合で使用することができる。

プロトン化グリコール系化合物の含量が２０重量％未満であると、フォトレジストの溶解力が急激に低下する問題点があり、プロトン化グリコール系化合物の含量が５０重量％を超過すると、沈殿物が発生する虞がある。従って、本発明のストリッピング組成物において、プロトン化グリコール系化合物の含量は２０〜５０重量％であり、好ましくは３０〜４０重量％である。

脱プロトン化多極性化合物の例としては、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルイミダゾール等が挙げられる。脱プロトン化多極性化合物は、単独又は二つ以上の組合で使用することができる。

脱プロトン化多極性化合物の含量が２０重量％未満であると、フォトレジストパターンのストリッピング時間が増加して、チオール系化合物による導電膜の損傷を誘発する。脱プロトン化多極性化合物の含量が４０重量％を超過すると、フォトレジストパターンのストリッピング時に導電膜の腐食を招来する虞がある。従って、本発明のストリッピング組成物において、脱プロトン化多極性化合物の含量は２０〜４０重量％で、好ましくは２５〜３５重量％である。

導電膜用ストリッピング添加剤は、チオール系化合物又はシュウ酸誘導体を含むことができるが、チオール系化合物が好ましい。チオール系化合物の例としては、チオ安息香酸、チオール酸等が挙げられる。

チオール系化合物の含量が０．５重量％未満であると、導電膜を完全に溶解することができないので、ストリッピング組成物の再利用が困難である。チオール系化合物の含量が３重量％を超過すると、アミン系化合物と反応する可能性があるので、アミン系化合物の含量を変化させる虞があり、これによってストリッピング組成物の安定性を低下させる可能性がある。また、チオール系化合物の含量が３重量％を超過すると、沈殿物が発生する可能性がある。従って、本発明のストリッピング組成物において、チオール系化合物の含量は０．５〜３重量％で、好ましくは１．５〜２重量％である。

以下、具体的な実施例を参照して、本発明のストリッピング組成物をより詳細に説明する。しかし、下記の実施例によって本発明の技術的思想は限定されない。

実施例１乃至実施例３
下記表１の組成によってストリッピング組成物１００ｍｌを得た。

試験例１：導電膜（ＩＺＯ）に対する溶解力評価
実施例１乃至実施例３のストリッピング組成物１００ｍｌをそれぞれ７０℃で加熱して、酸化亜鉛・酸化インジウム（ＩＺＯ、５５０Å）膜に塗布して３０分間放置した。以後、導電膜の溶解可否を観察した。

図１３は、実施例１のストリッピング組成物によって溶解された導電膜の表面写真である。図１４は、実施例２のストリッピング組成物によって溶解された導電膜の表面写真である。図１５は、実施例３のストリッピング組成物によって溶解された導電膜の表面写真である。

図１３乃至図１５を参照すると、３０分経過後、ストリッピング組成物が塗布されたＩＺＯ膜の表面が全部溶解したことがわかる。従って、本発明のストリッピング組成物は、３０分の工程時間内に導電膜を完全に除去することができる。

試験例２：インジウム及び亜鉛の溶出量測定
実施例１及び実施例３のストリッピング組成物をフォトレジスト（ＰＲ）ストリッピングが完了した薄膜トランジスタ基板に噴射して、インジウム及び亜鉛の溶出量を測定した（表２参照）。また、実施例３のストリッピング組成物をフォトレジストストリッピングが完了する前の薄膜トランジスタ基板に噴射して、インジウム及び亜鉛の溶出量を測定した（表３参照）。その結果を下記表２及び表３に示した。

表２及び表３を参照すると、ＰＲストリッピング前と後の溶出量の差異は１００ｐｐｂ以上であった。従って、ＰＲストリッピング過程でフォトレジストパターン上の導電膜が除去されることがわかる。

試験例３：アミン含量変化
比較例として一般的に使用されるフォトレジストストリッパーであるＰＲＳ−２０００を用い、実施例２のストリッピング組成物１０００ｍｌを強制排気させながら、アミンの含量変化量を測定した。その結果を下記表４に示した。

表４を参照すると、比較例のストリッパーと比較して、実施例４のストリッピング組成物の含量変化が非常に少ない。従って、本発明によるストリッピング組成物は安定性に優れていることがわかる。

本発明による薄膜トランジスタ基板の製造方法は、薄膜トランジスタ基板の製造工程の効率を向上させることができる。

また、薄膜トランジスタ基板の製造時に使用される本発明のストリッピング組成物は、フォトレジスト及び導電膜を全部溶解することができ、使用済みストリッピング組成物内に固形成分が残留しないので、後続工程で再利用可能である。更に、本発明のストリッピング組成物は安定性が非常に優れている。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の一実施例による薄膜トランジスタ基板の製造方法によって基板にゲートラインが形成されたことを示す平面図である。 図１のＩ₁−Ｉ₂に沿って切断した断面図である。 図１のゲートラインにチャンネル層が形成されたことを示す平面図である。 図３のＩＩ₁−ＩＩ₂に沿って切断した断面図である。 図３のｎ^＋アモルファスシリコンパターンに連結されたソース電極及びドレイン電極を示す平面図である。 図５のＩＩＩ₁−ＩＩＩ₂に沿って切断した断面図である。 図５の保護膜の上面にフォトレジストパターンが形成されたことを示す平面図である。 図７のＩＶ₁−ＩＶ₂に沿って切断した断面図である。 図８のＡ部分を拡大した拡大図である。 図９の基板に透明な導電性薄膜が形成されたことを示す断面図である。 図１０に図示されたフォトレジストパターン及び導電膜を除去することを示す断面図である。 図１１のフォトレジストパターン及び導電膜が基板から除去された後の薄膜トランジスタ基板を示す断面図である。 実施例１のストリッピング組成物によって溶解された導電膜の表面写真である。 実施例２のストリッピング組成物によって溶解された導電膜の表面写真である。 実施例３のストリッピング組成物によって溶解された導電膜の表面写真である。

符号の説明

１００ 基板
１１０ ゲートライン
１１２ ゲート電極
１１４ ゲート絶縁膜
１２２ アモルファスシリコンパターン
１２４ ｎ^＋アモルファスシリコンパターン
１３０ データライン
１３２ ソース電極
１３４ ドレイン電極
１４０ 保護膜
１５０ フォトレジストパターン
１６０ 導電膜
１７０ 画素電極
１８４ ストリッピング組成物

Claims (10)

1. 基板上にトランジスタ薄膜パターンを形成する段階と、
   前記トランジスタ薄膜パターン上に保護膜を形成する段階と、
   前記保護膜上にフォトレジスト層を形成する段階と、
   フォトリソグラフィ工程によって、基板上にフォトレジストパターン及び画素領域を形成し、前記フォトレジスト層の下部に位置する保護膜にアンダーカットを発生させる段階と、
   前記画素領域及びフォトレジストパターン上に導電性物質を蒸着させて、互いに分離された画素電極及び導電膜をそれぞれ形成する段階と、
   前記基板上に前記フォトレジストパターンをストリッピングするためのアミン系化合物とブチルジグリコール、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールプロピルエーテル、ジエチレングリコールブチルエーテル、エチレングリコール及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなるプロトン化グリコール系化合物とＮ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルイミダゾール及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなる脱プロトン化多極性化合物とを含むフォトレジスト用ストリッピング剤及び前記導電膜をエッチングするためのチオール系化合物を含む導電膜用ストリッピング添加剤を含むストリッピング組成物を提供して前記フォトレジストパターンをストリッピングし、前記フォトレジストパターンの表面に形成された前記導電膜を基板から分離するストリッピング段階と、
   前記基板から分離された前記導電膜が含まれた使用済みストリッピング組成物を回収して、前記導電膜を前記使用済みストリッピング組成物内で完全に溶解させるための導電膜溶解段階と、を含む薄膜トランジスタ基板の製造方法。
2. 前記基板上に残留する前記ストリッピング組成物を洗浄する段階を更に含むことを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
3. 分離された前記導電膜を含む前記使用済みストリッピング組成物を貯蔵タンクに貯蔵することを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
4. 前記ストリッピング段階及び導電膜溶解段階は、６０〜８０℃の温度下で行われることを特徴とする請求項１〜３記載の薄膜トランジスタ基板の製造方法。
5. 前記ストリッピング段階は、２分〜４分間行われることを特徴とする請求項１〜４記載の薄膜トランジスタ基板の製造方法。
6. 前記導電膜溶解段階は、１０〜３０分間行われることを特徴とする請求項１〜５記載の薄膜トランジスタ基板の製造方法。
7. 前記ストリッピング組成物は、スプレー方式で前記基板上に提供されることを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
8. 前記画素電極及び導電膜は、酸化インジウム・酸化亜鉛（ＩＺＯ）、酸化インジウム・酸化錫（ＩＴＯ）、アモルファス酸化インジウム・酸化錫（ａ−ＩＴＯ）及びこれらの組み合わせからなる群から選択された少なくとも一つの物質を含むことを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
9. 前記導電膜が溶解された使用済みストリッピング溶液は回収され、薄膜トランジスタ基板の製造工程で連続的に再利用されることを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
10. 上記請求項１に記載の薄膜トランジスタ基板の製造方法に用いるストリッピング組成物であって、
    前記アミン系化合物はモノエタノールアミン、モノイソプロパノールアミン、メチルメタノールアミン、エチルエタノールアミン、ジメタノールアミン、アミノエトキシエタノールアミン及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなり、
    前記プロトン化グリコール系化合物はブチルジグリコール、ジエチレングリコールメチルエーテル、ジエチレングリコールエチルエーテル、ジエチレングリコールプロピルエーテル、ジエチレングリコールブチルエーテル、エチレングリコール及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなり、
    前記脱プロトン化多極性化合物は、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルイミダゾール及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなり、
    前記導電膜用ストリッピング添加剤は、チオ安息香酸、チオール酸及びこれらの組み合わせからなる群から選択された少なくとも一つの化合物からなるチオール系化合物からなり、
    前記アミン系化合物は２０〜４０重量％含有され、前記プロトン化グリコール系化合物は２０〜５０重量％含有され、前記脱プロトン化多極性化合物は２０〜４０重量％含有され、前記導電膜用ストリッピング添加剤は０．５〜３重量％を含むことを特徴とするフォトレジスト用ストリッピング組成物。