Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4847682B2 - Nitride semiconductor device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4847682B2 - Nitride semiconductor device and manufacturing method thereof - Google Patents

Nitride semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4847682B2
JP4847682B2 JP2004062590A JP2004062590A JP4847682B2 JP 4847682 B2 JP4847682 B2 JP 4847682B2 JP 2004062590 A JP2004062590 A JP 2004062590A JP 2004062590 A JP2004062590 A JP 2004062590A JP 4847682 B2 JP4847682 B2 JP 4847682B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
insulating film
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004062590A
Other languages
Japanese (ja)
Other versions
JP2004311964A (en
Inventor
岳 菅原
靖利 川口
明彦 石橋
勲 木戸口
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004062590A priority Critical patent/JP4847682B2/en
Publication of JP2004311964A publication Critical patent/JP2004311964A/en
Application granted granted Critical
Publication of JP4847682B2 publication Critical patent/JP4847682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光情報処理分野などへの応用が期待される半導体レーザなどの窒化物半導体素子およびその製造方法に関する。   The present invention relates to a nitride semiconductor device such as a semiconductor laser, which is expected to be applied to the field of optical information processing, and a method for manufacturing the same.

光ディスクの記録密度を拡大するためには、データの読み出し/書き込みに必要なレーザ光の波長を短くすることが求められる。現在普及しているDVDのプレーヤやレコーダでは、波長660nm帯の赤色半導体レーザが広く用いられており、この赤色半導体レーザは、例えばInGaAlP系化合物半導体をGaAs基板上にエピタキシャル成長させることによって製造される。   In order to increase the recording density of the optical disc, it is required to shorten the wavelength of the laser beam necessary for reading / writing data. In DVD players and recorders that are currently in widespread use, a red semiconductor laser with a wavelength of 660 nm is widely used. This red semiconductor laser is manufactured, for example, by epitaxially growing an InGaAlP-based compound semiconductor on a GaAs substrate.

近年、DVDよりも記録密度を拡大するため、次世代の光ディスクが活発に開発されている。そのような次世代光ディスク用の光源としては、赤色の光よりも波長が更に短い青紫色レーザ光(波長400nm帯)を安定に放射することが要求される。   In recent years, next-generation optical discs have been actively developed in order to increase the recording density compared to DVD. As a light source for such a next-generation optical disc, it is required to stably emit blue-violet laser light (wavelength 400 nm band) having a shorter wavelength than red light.

V族元素に窒素(N)を含有するIII−V族窒化物半導体は、GaAs系半導体に比べてバンドギャップが大きく、吸放出される光のエネルギーが大きくなるため、発光波長が短い。このため、窒化物半導体は、短波長光の発光材料として有望視されている。   A group III-V nitride semiconductor containing nitrogen (N) as a group V element has a larger band gap than a GaAs-based semiconductor, and has a large emission energy, and thus has a short emission wavelength. For this reason, nitride semiconductors are considered promising as light emitting materials for short wavelength light.

窒化物半導体の中でも、窒化ガリウム系化合物半導体(GaN系半導体:AlxGayInzN(0≦x, y, z≦1、x+y+z=1))の研究が盛んに行われ、青色発光ダイオード(LED)や緑色LEDが実用化されている。また、光ディスク装置の大容量化のために、400nm帯に発振波長を有する半導体レーザが必要とされており、GaN系半導体を材料とする半導体レーザの開発が進められている。 Among nitride semiconductors, gallium nitride-based compound semiconductors (GaN-based semiconductors: Al x Ga y In z N (0 ≦ x, y, z ≦ 1, x + y + z = 1)) have been actively studied, and blue light-emitting diodes (LED) and green LED are put into practical use. In addition, in order to increase the capacity of an optical disk device, a semiconductor laser having an oscillation wavelength in the 400 nm band is required, and development of a semiconductor laser using a GaN-based semiconductor as a material is underway.

しかし、このようなGaN系半導体レーザは、GaAs系半導体レーザとは異なり、半導体基板を用いることなく、サファイア基板、またはサファイア上低転位基板を用いて作製されてきた。良質なGaN系半導体基板の作製が困難であったからである。しかし、最近、GaN系半導体基板の品質が向上してきたため、GaN系半導体基板を用いて窒化物半導体素子を作製することが検討され始めている。   However, unlike a GaAs semiconductor laser, such a GaN semiconductor laser has been manufactured using a sapphire substrate or a low dislocation substrate on sapphire without using a semiconductor substrate. This is because it is difficult to produce a high-quality GaN-based semiconductor substrate. However, since the quality of GaN-based semiconductor substrates has recently been improved, it has begun to consider the production of nitride semiconductor elements using GaN-based semiconductor substrates.

図9は、GaN基板上に積層構造を有する従来の半導体レーザの構造を示す斜視図である。このような半導体レーザは、例えば、特許文献1や特許文献2などに開示されている。図10から図14を参照しながら、図9の半導体レーザの製造方法を説明する。   FIG. 9 is a perspective view showing the structure of a conventional semiconductor laser having a laminated structure on a GaN substrate. Such a semiconductor laser is disclosed in, for example, Patent Document 1 and Patent Document 2. A method for manufacturing the semiconductor laser shown in FIG. 9 will be described with reference to FIGS.

まず、図10に示すn型GaN基板301を用意する。n型GaN基板301は、六方晶の単結晶から構成されており、その主面(上面)は(0001)面である。   First, an n-type GaN substrate 301 shown in FIG. 10 is prepared. The n-type GaN substrate 301 is composed of a hexagonal single crystal, and its main surface (upper surface) is a (0001) surface.

次に、図11に示すように、有機金属気相成長(MOCVD)法により、n型GaN基板301上にn型窒化物半導体303とp型窒化物半導体304とを堆積する。n型窒化物半導体303は、n型GaN基板301に近い側から、n−AlGaNクラッド層およびn−GaN光ガイド層を含み、p型窒化物半導体304は、n型GaN基板301に近い側から、Ga1-xInxN/Ga1-yInyN(0<y<x<1)多重量子井戸(MQW)活性層、p−GaN光ガイド層、p−AlGaNクラッド層、およびp−GaNコンタクト層を含む。 Next, as shown in FIG. 11, an n-type nitride semiconductor 303 and a p-type nitride semiconductor 304 are deposited on the n-type GaN substrate 301 by metal organic chemical vapor deposition (MOCVD). The n-type nitride semiconductor 303 includes an n-AlGaN cladding layer and an n-GaN light guide layer from the side close to the n-type GaN substrate 301, and the p-type nitride semiconductor 304 is from the side close to the n-type GaN substrate 301. , Ga 1-x In x N / Ga 1-y In y N (0 <y <x <1) multiple quantum well (MQW) active layer, p-GaN optical guide layer, p-AlGaN cladding layer, and p- Includes a GaN contact layer.

次に、図12に示されるように、p型窒化物半導体304の上面を加工し、それぞれが2μm程度の幅を有する複数のリッジストライプを形成する。なお、図12は、共振器長方向に垂直な面で切り取った断面を示している。   Next, as shown in FIG. 12, the upper surface of the p-type nitride semiconductor 304 is processed to form a plurality of ridge stripes each having a width of about 2 μm. FIG. 12 shows a cross section taken along a plane perpendicular to the resonator length direction.

この後、図13に示すように、p型窒化物半導体304に形成された各リッジストライプの両側を絶縁膜305によって覆う。リッジストライプの上面は、絶縁膜305に形成されたストライプ状の開口部を介して露出している。その後、リッジストライプの頂部におけるp型窒化物半導体304と接するように、例えばNi/Auから成るp電極306を形成する。基板301の裏面には、必要に応じて研磨処理を施した後、例えば、Ti/Alからなるn電極307を形成する。   Thereafter, as shown in FIG. 13, both sides of each ridge stripe formed in the p-type nitride semiconductor 304 are covered with an insulating film 305. The upper surface of the ridge stripe is exposed through a stripe-shaped opening formed in the insulating film 305. Thereafter, a p-electrode 306 made of, for example, Ni / Au is formed so as to be in contact with the p-type nitride semiconductor 304 at the top of the ridge stripe. An n-electrode 307 made of, for example, Ti / Al is formed on the back surface of the substrate 301 after performing a polishing process as necessary.

次に、基板301の<11−20>方向に沿って、一次へき開を行ない、(1−100)面からなる共振器端面を形成する。より具体的には、一次へき開により、1つのウェハから多数のバーを形成する。各バーは、図13の紙面に平行な共振器端面を有している。その後、各バーを二次へき開によって多数のチップに分離する。より具体的には、<1―100>方向に沿って二次へき開を行ない、図14に示すようにチップの分離を行なう。<1―100>方向は、(1−100)面からなる共振器端面に垂直であり、二次へき開によって露出する面は、共振器端面および基板主面の両方に垂直な(11−20)面である。   Next, primary cleavage is performed along the <11-20> direction of the substrate 301 to form a resonator end face made of a (1-100) plane. More specifically, a large number of bars are formed from one wafer by primary cleavage. Each bar has a resonator end face parallel to the paper surface of FIG. Thereafter, each bar is separated into multiple chips by secondary cleavage. More specifically, secondary cleavage is performed along the <1-100> direction, and the chips are separated as shown in FIG. The <1-100> direction is perpendicular to the resonator end surface composed of the (1-100) plane, and the surface exposed by secondary cleavage is perpendicular to both the resonator end surface and the substrate main surface (11-20). Surface.

図9の素子を動作させるとき、n電極307を接地し、不図示の駆動回路によりp電極306に電圧を印可する。すると、MQW活性層に向かってp電極306側からホールが注入されるとともに、n電極307側からMQW活性層に向かって電子が注入される。その結果、MQW活性層内で反転分布が形成され、光学利得を生じるため、発振波長400nm帯のレーザ発振が引き起こされる。
特開平11−330622号公報 特開2001−148357号公報
9 is operated, the n-electrode 307 is grounded, and a voltage is applied to the p-electrode 306 by a drive circuit (not shown). Then, holes are injected from the p-electrode 306 side toward the MQW active layer, and electrons are injected from the n-electrode 307 side toward the MQW active layer. As a result, an inversion distribution is formed in the MQW active layer and an optical gain is generated, so that laser oscillation in the oscillation wavelength band of 400 nm is caused.
JP-A-11-330622 JP 2001-148357 A

上述の方法によって半導体レーザチップを作製する場合、チップ分離のための二次へき開の歩留まりが悪いという問題がある。これは、GaNなどの窒化物半導体基板が有する結晶構造に起因する問題である。   When manufacturing a semiconductor laser chip by the above-described method, there is a problem that the yield of secondary cleavage for chip separation is poor. This is a problem resulting from the crystal structure of a nitride semiconductor substrate such as GaN.

一般に、六方晶の窒化物半導体では、(1−100)面がへき開されやすい面方位であり、これと垂直な(11−20)面は(1−100)面と比較してへき開されにくい。そこで、GaN基板上を用いる半導体レーザの場合、高品質の共振器端面を得るために、通常、一次へき開を<11−20>方向に沿って行ない、(1−100)面からなる共振器端面を形成する。その後、チップ分離のための二次へき開を<1−100>方向に沿って行う。しかしながら、<1−100>方向に沿ってへき開する場合、<1−100>方向に対して30度ずれた方向、例えば<2−1−10>方向に沿って割れることが多く、歩留まりが低下する。   In general, in the hexagonal nitride semiconductor, the (1-100) plane is easily cleaved, and the (11-20) plane perpendicular thereto is less likely to be cleaved than the (1-100) plane. Therefore, in the case of a semiconductor laser using a GaN substrate, in order to obtain a high-quality resonator end surface, a primary cleavage is usually performed along the <11-20> direction, and the resonator end surface composed of (1-100) planes. Form. Thereafter, secondary cleavage for chip separation is performed along the <1-100> direction. However, when cleaving along the <1-100> direction, it is often cracked along a direction shifted by 30 degrees with respect to the <1-100> direction, for example, along the <2-1-10> direction, resulting in a decrease in yield. To do.

本発明は上記の事情を鑑みてなされたものであり、その目的とするところは、製造歩留まりの高い窒化物半導体素子およびその製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a nitride semiconductor device having a high production yield and a method for producing the same.

本発明による窒化物半導体素子の製造方法は、複数のチップ用基板に分割される窒化物半導体基板であって、分割後に各チップ用基板として機能する複数の素子部分と、前記素子部分を結合している素子間部分とを有し、前記素子間部分の平均厚さが前記素子部分の厚さよりも小さい窒化物半導体基板を用意する工程(A)と、前記素子部分上にストライプ状開口部を有するマスク層を窒化物半導体基板の上面に形成する工程(B)と、前記窒化物半導体基板の上面のうち、前記マスク層の前記開口部を介して露出している領域上に、窒化物半導体の層を選択的に成長させる工程(C)と、前記窒化物半導体基板の素子間部分から前記窒化物半導体基板をへき開し、個々に分割されたチップ用基板を有する複数の窒化物半導体素子を形成する工程(D)とを含む。   A method of manufacturing a nitride semiconductor device according to the present invention includes a nitride semiconductor substrate that is divided into a plurality of chip substrates, and a plurality of element portions that function as the substrate for each chip after the division, and the element portions are combined. A step (A) of preparing a nitride semiconductor substrate having an inter-element portion having an average thickness of the inter-element portion smaller than the thickness of the element portion; and a stripe-shaped opening on the element portion. Forming a mask layer on the upper surface of the nitride semiconductor substrate; and a nitride semiconductor on a region of the upper surface of the nitride semiconductor substrate exposed through the opening of the mask layer. A step (C) of selectively growing the layers, and cleaving the nitride semiconductor substrate from a portion between the elements of the nitride semiconductor substrate, and comprising a plurality of nitride semiconductor devices each having a chip substrate divided individually Form Degree and a (D).

好ましい実施形態において、前記工程(A)は、上面の平坦な窒化物半導体基板を用意する工程(a1)と、前記基板の上面に溝を形成することによって前記素子間部分の平均厚さを前記素子部分の厚さよりも小さくする工程(a2)とを含む。   In a preferred embodiment, the step (A) includes a step (a1) of preparing a nitride semiconductor substrate having a flat top surface, and an average thickness of the inter-element portion by forming a groove on the top surface of the substrate. And a step (a2) of making the thickness smaller than the thickness of the element portion.

好ましい実施形態において、前記工程(a1)では、前記上面が(0001)面のGaN系化合物半導体基板を用意し、前記工程(a2)では、<1−100>方位に延びる溝を形成する。   In a preferred embodiment, in the step (a1), a GaN-based compound semiconductor substrate having an upper surface of (0001) is prepared, and in the step (a2), a groove extending in the <1-100> direction is formed.

好ましい実施形態において、前記工程(a2)は、前記基板の上面を0.1μm以上エッチングすることによって前記溝を形成する工程を含む。   In a preferred embodiment, the step (a2) includes a step of forming the groove by etching the upper surface of the substrate by 0.1 μm or more.

好ましい実施形態において、前記工程(C)では、選択成長法により、GaN系化合物半導体の層を含む積層構造を形成する。   In a preferred embodiment, in the step (C), a stacked structure including a GaN-based compound semiconductor layer is formed by a selective growth method.

好ましい実施形態において、前記工程(D)の分割を行なう時点において、前記窒化物半導体基板の素子間部分上に存在している窒化物半導体の層の合計厚さは、前記素子部分上に存在している窒化物半導体の層の合計厚さよりも小さい。   In a preferred embodiment, the total thickness of the nitride semiconductor layers present on the inter-element portion of the nitride semiconductor substrate at the time of dividing the step (D) is present on the element portion. Smaller than the total thickness of the nitride semiconductor layers.

本発明の半導体発光素子は、共振器長方向に延びるストライプ状凸部を有する窒化物半導体基板と、前記窒化物半導体基板の主面上に形成され、前記ストライプ状凸部の上面における選択された領域上にストライプ状開口部を有するマスク層と、前記ストライプ状凸部の上面における選択された領域上に成長した窒化物半導体の積層構造とを備え、前記窒化物半導体の積層構造の厚さが、前記マスク層上に存在する窒化物半導体の厚さよりも大きい。   The semiconductor light emitting device of the present invention is formed on the main surface of the nitride semiconductor substrate having a stripe-shaped convex portion extending in the resonator length direction and selected on the upper surface of the stripe-shaped convex portion. A mask layer having a stripe-shaped opening on the region; and a nitride semiconductor multilayer structure grown on a selected region on the upper surface of the stripe-shaped convex portion, the thickness of the nitride semiconductor multilayer structure being , Greater than the thickness of the nitride semiconductor present on the mask layer.

好ましい実施形態において、前記窒化物半導体の積層構造は、p型半導体の層およびn型半導体の層を含む。   In a preferred embodiment, the nitride semiconductor multilayer structure includes a p-type semiconductor layer and an n-type semiconductor layer.

好ましい実施形態において、前記基板は、上面が(0001)面のGaN系化合物半導体基板であり、共振器端面が(1−100)面である。   In a preferred embodiment, the substrate is a GaN-based compound semiconductor substrate having an upper surface of (0001) plane, and the resonator end surface is a (1-100) plane.

好ましい実施形態において、前記凸部の幅は、50μm以上500μm以下であり、前記マスク層のストライプ状開口部の幅は、30μm以上480μm以下であり、かつ前記凸部の幅よりも狭い。   In a preferred embodiment, the width of the protrusion is 50 μm or more and 500 μm or less, and the width of the stripe-shaped opening of the mask layer is 30 μm or more and 480 μm or less, and is narrower than the width of the protrusion.

前記窒化物半導体の積層構造の幅は前記マスク層のストライプ状開口部の幅よりも大きく、前記窒化物半導体の積層構造は前記マスク層上に横方向へ成長した部分を含んでいる。   The width of the nitride semiconductor multilayer structure is larger than the width of the stripe-shaped opening of the mask layer, and the nitride semiconductor multilayer structure includes a portion grown laterally on the mask layer.

好ましい実施形態において、前記マスク層は前記基板の凸部の両側面を覆っている。   In a preferred embodiment, the mask layer covers both side surfaces of the convex portion of the substrate.

好ましい実施形態では、前記窒化物半導体基板の主面において、前記基板の凸部の両側に存在する段差の高さは、0.1μm以上である。   In a preferred embodiment, the height of the step existing on both sides of the convex portion of the substrate on the main surface of the nitride semiconductor substrate is 0.1 μm or more.

一般に、窒化物半導体基板の結晶構造は六方晶であり、<1―100>方向のへき開が困難であるが、本発明では、素子間部分の平均厚さが素子部分の厚さよりも小さい窒化物半導体基板を用い、窒化物半導体の積層構造を素子部分上に選択的に成長させるため、素子部分でのへき開が容易になる。本発明によれば、窒化物半導体基板を用いて窒化物半導体素子を歩留まり良く量産できるので、青色半導体レーザなどの短波長光源を安価に供給できるようになる。   In general, the crystal structure of a nitride semiconductor substrate is a hexagonal crystal and it is difficult to cleave in the <1-100> direction. However, in the present invention, a nitride in which the average thickness of the inter-element portion is smaller than the thickness of the element portion. Since a semiconductor substrate is used and a nitride semiconductor multilayer structure is selectively grown on the element portion, cleavage at the element portion is facilitated. According to the present invention, since a nitride semiconductor device can be mass-produced with a high yield using a nitride semiconductor substrate, a short wavelength light source such as a blue semiconductor laser can be supplied at low cost.

以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

まず、図1を参照する。図1は、本実施形態の窒化物半導体レーザの構造を示す斜視図である。図示されるように、本実施形態における基板101は、六方晶の結晶構造を有するn型GaN単結晶から形成されている。n型GaN基板101の主面(上面)は(0001)面である。また、n型GaN基板101は、共振器端面が(1−100)面、素子の側面が(11−20)面となるようにへき開され、チップに分割されたものである。   First, refer to FIG. FIG. 1 is a perspective view showing the structure of the nitride semiconductor laser of this embodiment. As shown in the drawing, the substrate 101 in this embodiment is formed of an n-type GaN single crystal having a hexagonal crystal structure. The main surface (upper surface) of the n-type GaN substrate 101 is the (0001) surface. The n-type GaN substrate 101 is cleaved and divided into chips so that the resonator end face is the (1-100) plane and the side face of the element is the (11-20) plane.

本実施形態では、基板101としてn型のGaN基板を用いているが、素子構造に応じて導電型が反転されていても良い。また、六方晶の結晶構造を有する窒化物半導体基板であれば、他にAlGaN基板やAlN基板などを用いても良い。   In the present embodiment, an n-type GaN substrate is used as the substrate 101, but the conductivity type may be inverted depending on the element structure. In addition, as long as the nitride semiconductor substrate has a hexagonal crystal structure, an AlGaN substrate, an AlN substrate, or the like may be used.

図1に示されるように、n型GaN基板101の主面には、共振器長方向<1−100>に沿って延びるストライプ状凸部が形成されている。好ましい実施形態において、この凸部の幅は例えば50μm以上500μm以下の範囲に設定される。なお、共振器長は、例えば400μm以上800μm以下の範囲に設定される。   As shown in FIG. 1, stripe-like convex portions extending along the resonator length direction <1-100> are formed on the main surface of the n-type GaN substrate 101. In a preferred embodiment, the width of the convex portion is set in a range of, for example, 50 μm or more and 500 μm or less. The resonator length is set, for example, in the range of 400 μm to 800 μm.

n型GaN基板101の主面のストライプ状凸部が形成されている領域の両側には、凸部の上面レベルよりも低いレベルに位置する面が存在し、段差(0.1〜10μm)が形成されている。このため、n型GaN基板101の共振器端面を、共振器長方向から見た場合、n型GaN基板101の上部が凸状に盛りあがっているように観察される。   On both sides of the main surface of the n-type GaN substrate 101 where the stripe-shaped convex portions are formed, there are surfaces located at a level lower than the upper surface level of the convex portions, and there are steps (0.1 to 10 μm). Is formed. For this reason, when the resonator end surface of the n-type GaN substrate 101 is viewed from the resonator length direction, it is observed that the upper portion of the n-type GaN substrate 101 is raised in a convex shape.

また、n型GaN基板101の主面には、選択成長のマスク層として機能する絶縁膜102が形成されている。絶縁膜102は、例えばシリコン窒化膜から形成され、ストライプ状凸部の上面における選択された領域上にストライプ状開口部を有しているが、基板主面の他の領域を被覆している。ストライプ状開口部の幅は、30μm以上480μm以下であり、凸部の幅よりも狭く設計されることが好ましい。   An insulating film 102 that functions as a mask layer for selective growth is formed on the main surface of the n-type GaN substrate 101. The insulating film 102 is formed of, for example, a silicon nitride film and has a stripe-shaped opening on a selected region on the upper surface of the stripe-shaped convex portion, but covers the other region of the main surface of the substrate. The width of the stripe-shaped opening is 30 μm or more and 480 μm or less, and is preferably designed to be narrower than the width of the projection.

絶縁膜102は、その上に窒化物半導体が成長しにくい材質であれば、どのような材料から形成されていても良いが、好ましくは、シリコンナイトライド、シリコンオキシナイトライド、シリコン酸化物、酸化アルミニウムなどから形成される。なお、選択成長のマスクとして機能する材料であれば、マスク層は必ずしも絶縁性を有している必要がないため、半導体や金属からマスク層を形成することも可能である。   The insulating film 102 may be formed of any material as long as the nitride semiconductor does not easily grow on the insulating film 102, but is preferably silicon nitride, silicon oxynitride, silicon oxide, oxide It is formed from aluminum or the like. Note that the mask layer does not necessarily have an insulating property as long as it is a material that functions as a mask for selective growth; therefore, the mask layer can be formed from a semiconductor or metal.

本実施形態では、n型GaN基板101におけるストライプ状凸部の上面に窒化物半導体の積層構造が形成されている。この積層構造は、後に詳しく説明するように、絶縁膜102によって主面が部分的に覆われたn型GaN基板101上に選択的に成長させられたものである。なお、図面では、絶縁膜102上に窒化物半導体が全く堆積していないように記載されているが、窒化物半導体の積層構造の厚さよりも薄い層であれば、絶縁膜102の全体を被覆していてもよい。選択成長の条件によっては、絶縁膜102上にも窒化物半導体が成長する場合があるが、絶縁膜102上に存在する窒化物半導体の厚さが窒化物半導体の積層構造の厚さ(高さ)よりも小さければ、問題ない。   In this embodiment, a nitride semiconductor multilayer structure is formed on the upper surface of the stripe-shaped convex portion of the n-type GaN substrate 101. As will be described in detail later, this stacked structure is selectively grown on an n-type GaN substrate 101 whose main surface is partially covered by an insulating film 102. In the drawing, it is described that no nitride semiconductor is deposited on the insulating film 102, but the entire insulating film 102 is covered as long as the layer is thinner than the thickness of the nitride semiconductor multilayer structure. You may do it. Although a nitride semiconductor may grow on the insulating film 102 depending on the conditions of selective growth, the thickness of the nitride semiconductor existing on the insulating film 102 is the thickness (height of the stacked structure of nitride semiconductors). If it is smaller than), there is no problem.

n型GaN基板101におけるストライプ状凸部上に形成された窒化物半導体の積層構造は、より詳細には、基板101上に成長したn型窒化物半導体103と、n型窒化物半導体103上に成長したp型窒化物半導体104とを含んでおり、これらの半導体103、104は、更に多様な組成の窒化物半導体層を含んでいる。   More specifically, the stacked structure of nitride semiconductors formed on the stripe-shaped protrusions of the n-type GaN substrate 101 is more specifically the n-type nitride semiconductor 103 grown on the substrate 101 and the n-type nitride semiconductor 103. The grown p-type nitride semiconductor 104 is included, and these semiconductors 103 and 104 further include nitride semiconductor layers having various compositions.

p型窒化物半導体104の上部は、リッジストライプ形状に加工されており、リッジストライプの頂部に開口を有する絶縁膜105で被覆されている。そして、リッジストライプ頂部のp型化合物半導体104と接するようにp電極106が形成されており、基板101の裏面側にはn電極107が形成されている。   The upper portion of the p-type nitride semiconductor 104 is processed into a ridge stripe shape, and is covered with an insulating film 105 having an opening at the top of the ridge stripe. A p-electrode 106 is formed so as to be in contact with the p-type compound semiconductor 104 at the top of the ridge stripe, and an n-electrode 107 is formed on the back side of the substrate 101.

窒化物半導体の積層構造の幅は、絶縁膜102のストライプ状開口部の幅より広くても良い。図示されている例における窒化物半導体の積層構造は、絶縁膜102上に横方向へ成長した部分を含んでいる。この積層構造の底部における幅は、例えば40μm以上490μm以下の範囲に設定される。   The width of the nitride semiconductor stacked structure may be wider than the width of the stripe-shaped opening of the insulating film 102. The laminated structure of the nitride semiconductor in the illustrated example includes a portion grown in the lateral direction on the insulating film 102. The width at the bottom of the laminated structure is set in a range of 40 μm or more and 490 μm or less, for example.

図1に示す半導体レーザでは、絶縁膜102に設けた開口部の幅が共振器長方向に一定であるが、開口部の幅が位置に応じて変化するように絶縁膜102がパターニングされていてもよい。絶縁膜102における開口部の形状、大きさ、位置を調節することにより、選択成長によって形成される窒化物半導体の積層構造の形状、大きさ、および位置を制御することが可能である。また、絶縁膜102の開口部のパターンが同一であっても、選択成長の条件を調節することにより、窒化物半導体の積層構造の幅を変化させることも可能である。   In the semiconductor laser shown in FIG. 1, the width of the opening provided in the insulating film 102 is constant in the resonator length direction, but the insulating film 102 is patterned so that the width of the opening varies depending on the position. Also good. By adjusting the shape, size, and position of the opening in the insulating film 102, the shape, size, and position of the nitride semiconductor stacked structure formed by selective growth can be controlled. Even if the pattern of the openings in the insulating film 102 is the same, the width of the nitride semiconductor multilayer structure can be changed by adjusting the conditions for selective growth.

図1の素子によれば、n電極107を接地し、p電極106に電圧を加えることにより、p電極106側から多重量子井戸活性層にホールを注入し、またn電極107側から多重量子井戸活性層に電子を注入する。こうして、多重量子井戸活性層内で光学利得を生じさせ、発振波長400nm帯のレーザ発振を引き起こすことができる。   1, the n electrode 107 is grounded and a voltage is applied to the p electrode 106 to inject holes from the p electrode 106 side into the multiple quantum well active layer, and from the n electrode 107 side to the multiple quantum well. Electrons are injected into the active layer. Thus, an optical gain can be generated in the multiple quantum well active layer, and laser oscillation with an oscillation wavelength band of 400 nm can be caused.

次に、図2から図8を参照しながら、図1の半導体レーザを製造する方法を説明する。   Next, a method for manufacturing the semiconductor laser shown in FIG. 1 will be described with reference to FIGS.

まず、図2に示すように、六方晶の結晶構造を有し、主面10が(0001)面であるn型GaN基板101を用意する。基板101の厚さは、例えば400μmである。この段階におけるn型GaN基板101は、チップに分割されておらず、直径が例えば2インチ程度のウェハ形状を有している。図2は、基板101の一部を模式的に示した部分拡大図である。   First, as shown in FIG. 2, an n-type GaN substrate 101 having a hexagonal crystal structure and having a principal surface 10 of (0001) plane is prepared. The thickness of the substrate 101 is, for example, 400 μm. The n-type GaN substrate 101 at this stage is not divided into chips, and has a wafer shape with a diameter of about 2 inches, for example. FIG. 2 is a partially enlarged view schematically showing a part of the substrate 101.

次に、図3に示すように基板101の主面に溝12を形成する。本実施形態における溝12の幅は50μm、深さは500nmであり、溝の延びる方向(図面の紙面に垂直な方向)は、基板101の<1−100>方向である(図1参照)。この溝12は、2次へき開を容易にするために形成される。したがって、溝12は素子間部分16に形成され、最終的なチップ用基板として基板101から切り出される素子部分14は、隣接する2つの溝12の間の領域に位置している。   Next, as shown in FIG. 3, grooves 12 are formed in the main surface of the substrate 101. In this embodiment, the groove 12 has a width of 50 μm and a depth of 500 nm, and the direction in which the groove extends (the direction perpendicular to the drawing sheet) is the <1-100> direction of the substrate 101 (see FIG. 1). This groove 12 is formed to facilitate secondary cleavage. Accordingly, the groove 12 is formed in the inter-element portion 16, and the element portion 14 cut out from the substrate 101 as the final chip substrate is located in a region between the two adjacent grooves 12.

本実施形態では、溝12の間隔(素子部分14の幅に略対応する大きさ)は、例えば450μmに設定される。溝12は周期的に配列され、そのピッチは、最終的に基板101から切り出される各素子のチップサイズを規定することになる。2次へき開を容易にするため、溝12の深さの下限値は、0.1μm以上に設定することが好ましい。一方、溝12の深さの上限値は、プロセス開始時点における基板厚さの10%程度である。溝12の深さが基板厚さに比べて上記の割合を超えて大きくなりすぎると、基板101の機械的強度が低下し、製造工程中に基板101が破損する可能性がある。   In the present embodiment, the interval between the grooves 12 (size approximately corresponding to the width of the element portion 14) is set to 450 μm, for example. The grooves 12 are periodically arranged, and the pitch defines the chip size of each element that is finally cut out from the substrate 101. In order to facilitate secondary cleavage, the lower limit of the depth of the groove 12 is preferably set to 0.1 μm or more. On the other hand, the upper limit of the depth of the groove 12 is about 10% of the substrate thickness at the start of the process. If the depth of the groove 12 is excessively larger than the above-mentioned ratio compared to the substrate thickness, the mechanical strength of the substrate 101 is lowered, and the substrate 101 may be damaged during the manufacturing process.

このような溝12は、フォトリソグラフィ技術によって基板101の主面10上にレジストパターン(不図示)を形成した後、このレジストパターンをマスクとして基板101をエッチングすることによって容易に形成される。溝12の形成は、例えば反応性イオンエッチングによって好適に行なうことができる。この場合、溝12の深さはエッチング時間で管理される。   Such grooves 12 are easily formed by forming a resist pattern (not shown) on the main surface 10 of the substrate 101 by photolithography and then etching the substrate 101 using the resist pattern as a mask. The groove 12 can be preferably formed by, for example, reactive ion etching. In this case, the depth of the groove 12 is managed by the etching time.

次に、シリコン窒化膜からなる絶縁膜102をスパッタ法によって基板101の主面上に堆積する。絶縁膜102の厚さは、選択成長のマスクとして機能する大きさであれば任意である。絶縁膜102の絶縁耐圧は考慮する必要がない。本実施形態では、厚さ約50nmのシリコン窒化膜からなる絶縁膜102を形成している。その後、図4に示すように、絶縁膜102をパターニングすることにより、溝12と溝12との間の部分(基板主面の凸部)の位置に絶縁膜102の開口部を形成する。開口部を介して基板101の凸部の一部が露出する。溝12は絶縁膜102によって全体が覆われた状態にある。この開口部の平面形状は、共振器長方向に長手方向を有するストライプ形状である。   Next, an insulating film 102 made of a silicon nitride film is deposited on the main surface of the substrate 101 by sputtering. The thickness of the insulating film 102 is arbitrary as long as the thickness functions as a mask for selective growth. There is no need to consider the withstand voltage of the insulating film 102. In this embodiment, the insulating film 102 made of a silicon nitride film having a thickness of about 50 nm is formed. Thereafter, as shown in FIG. 4, the insulating film 102 is patterned to form an opening of the insulating film 102 at a position between the groove 12 and the groove 12 (a convex portion of the substrate main surface). A part of the convex portion of the substrate 101 is exposed through the opening. The groove 12 is entirely covered with the insulating film 102. The planar shape of the opening is a stripe shape having a longitudinal direction in the resonator length direction.

次に、図5に示すように、MOCVD法を用いて、窒化物半導体の積層構造30を形成する。この積層構造30は、基板101に近い側から、n型窒化物半導体103およびp型窒化物半導体104を含んでいる。より詳細には、n型窒化物半導体103が、n−Al0.07Ga0.93Nクラッド層およびn−GaN光ガイド層を含み、p型窒化物半導体104が多重量子井戸活性層、p-GaN光ガイド層、p−Al0.07Ga0.93Nクラッド層、p−GaN層を含んでいる。積層構造30を構成する各半導体層の詳細は、半導体レーザの種類に応じて他のものであってもよい。 Next, as shown in FIG. 5, a nitride semiconductor multilayer structure 30 is formed using MOCVD. The stacked structure 30 includes an n-type nitride semiconductor 103 and a p-type nitride semiconductor 104 from the side close to the substrate 101. More specifically, the n-type nitride semiconductor 103 includes an n-Al 0.07 Ga 0.93 N cladding layer and an n-GaN light guide layer, and the p-type nitride semiconductor 104 includes a multiple quantum well active layer and a p-GaN light guide. Layer, p-Al 0.07 Ga 0.93 N clad layer, p-GaN layer. The details of each semiconductor layer constituting the stacked structure 30 may be different depending on the type of the semiconductor laser.

積層構造30は、絶縁膜102の開口部から選択的に成長した窒化物半導体の層から構成される。選択成長により、窒化物半導体は絶縁膜102上には成長しにくいため、絶縁膜102の開口部上に形成される積層構造の厚さは、絶縁膜102上に堆積する窒化物半導体の厚さよりも大きい(図5では、その厚さは0である)。   The laminated structure 30 is composed of a nitride semiconductor layer selectively grown from the opening of the insulating film 102. Since the nitride semiconductor is difficult to grow on the insulating film 102 by the selective growth, the thickness of the stacked structure formed on the opening of the insulating film 102 is larger than the thickness of the nitride semiconductor deposited on the insulating film 102. (The thickness is zero in FIG. 5).

次に、図6に示すように、p型窒化物半導体104に幅2μm程度のリッジストライプを形成する。次に、図7に示すように、リッジストライプの両側を絶縁膜105で覆った後、リッジストライプの頂部に電流注入領域を形成する。そして、リフトオフ法により、リッジストライプ頂部に露出しているp型窒化物半導体104表面に接するように、例えばNi/Auからなるp電極106を形成する。基板101の裏面には、必要に応じて研磨処理を施した後、例えば、Ti/Alからなるn電極107を形成する。   Next, as shown in FIG. 6, a ridge stripe having a width of about 2 μm is formed on the p-type nitride semiconductor 104. Next, as shown in FIG. 7, after covering both sides of the ridge stripe with the insulating film 105, a current injection region is formed on the top of the ridge stripe. Then, a p-electrode 106 made of, for example, Ni / Au is formed by a lift-off method so as to contact the surface of the p-type nitride semiconductor 104 exposed at the top of the ridge stripe. For example, an n-electrode 107 made of Ti / Al is formed on the back surface of the substrate 101 after performing a polishing process as necessary.

この後、基板101の<11−20>方向に沿って一次へき開を行ない、(1−100)面からなる共振器端面を形成する。共振器端面は、図7の紙面に平行である。この一次へき開により、一枚のウェハから多数のバーが形成される。各バーでは、図7に示すように複数の素子が直列的に連結した状態にある。   Thereafter, primary cleavage is performed along the <11-20> direction of the substrate 101 to form a resonator end face made of a (1-100) plane. The resonator end face is parallel to the paper surface of FIG. By this primary cleavage, a large number of bars are formed from one wafer. In each bar, a plurality of elements are connected in series as shown in FIG.

次に、基板101の溝12が形成されている部分から、共振器端面に垂直な<1―100>方向に沿って二次へき開を行なう。こうして、図8に示すように、チップに分割された素子を得ることができる。図8では、3つの素子のみが図示されているが、現実には多数の素子が各バーから形成される。図8において、隣接する素子の二次へき開によって生じた(11−20)面が相互に対向するように図示されている。   Next, secondary cleavage is performed from the portion of the substrate 101 where the groove 12 is formed along the <1-100> direction perpendicular to the resonator end face. Thus, as shown in FIG. 8, an element divided into chips can be obtained. In FIG. 8, only three elements are shown, but in reality, many elements are formed from each bar. In FIG. 8, the (11-20) planes generated by the secondary cleavage of adjacent elements are shown to face each other.

上述した方法で、図1の素子が形成される。各素子は、もともと一枚のウェハ状態にあった基板101の素子部分をチップ用基板として有している。   The device shown in FIG. 1 is formed by the method described above. Each element has an element portion of the substrate 101 originally in a single wafer state as a chip substrate.

p電極106は絶縁膜102の開口部上にのみ形成されることが望ましい。この場合、二次へき開によるチップ分割領域(素子間部分)にp電極106が存在しないため、チップ分割によって、p電極が剥がれる等の不良が発生しにくい。   The p-electrode 106 is desirably formed only on the opening of the insulating film 102. In this case, since the p-electrode 106 does not exist in the chip division region (inter-element portion) due to secondary cleavage, defects such as separation of the p-electrode due to chip division are unlikely to occur.

なお、本実施形態によれば、例えば図7に示すように、隣接する積層構造30の間に<1−100>方向の延びる溝状空隙40が形成される。これに対して、従来例では、図13に示されるように素子間部分でも基板101上に積層構造が連続的に存在しているため、上記の溝状空隙は存在していない。このような溝状空隙40の存在も、<1−100>方向の二次へき開を容易にする効果を示す。   According to the present embodiment, for example, as shown in FIG. 7, the groove-like void 40 extending in the <1-100> direction is formed between the adjacent laminated structures 30. On the other hand, in the conventional example, as shown in FIG. 13, since the laminated structure is continuously present on the substrate 101 even in the portion between the elements, the above groove-like gap does not exist. The presence of such a groove-like void 40 also has an effect of facilitating secondary cleavage in the <1-100> direction.

本実施形態では、基板101の主面10に溝12を形成することによって<1−100>方向の二次へき開を容易化しているが、このような溝12を基板101の主面10に形成しない場合でも、<1−100>方向に延びる溝状空隙40の存在により、<1−100>方向の二次へき開を歩留まり良く実行できる可能性がある。そのような場合、基板101の主面に溝12を形成する必要はなくなる。このように基板101の主面に溝を形成しない場合は、選択成長時における選択性を高め、絶縁膜102上に堆積する半導体の層厚を充分に小さくすることが好ましい。ただし、基板101が100μmを超えるような厚さを有する場合は、溝状空隙40に加えて溝12を設けることが好ましい。   In this embodiment, the groove 12 is formed on the main surface 10 of the substrate 101 to facilitate secondary cleavage in the <1-100> direction. However, such a groove 12 is formed on the main surface 10 of the substrate 101. Even if not, there is a possibility that the secondary cleavage in the <1-100> direction can be executed with a high yield due to the presence of the groove-like gap 40 extending in the <1-100> direction. In such a case, it is not necessary to form the groove 12 on the main surface of the substrate 101. In the case where a groove is not formed in the main surface of the substrate 101 as described above, it is preferable to increase the selectivity during selective growth and to sufficiently reduce the thickness of the semiconductor deposited on the insulating film 102. However, when the substrate 101 has a thickness exceeding 100 μm, it is preferable to provide the groove 12 in addition to the groove-shaped gap 40.

なお、上記の実施形態では、<11−20>方向に連続した溝12を形成することにより基板101の素子間部分における平均厚さを他の部分よりも相対的に薄くしているが、溝12を形成する代わりに、複数のピット列を形成しても良い。また、溝やピット列は、基板の裏面側に形成しても良い。   In the above-described embodiment, the average thickness in the inter-element portion of the substrate 101 is made thinner than the other portions by forming the grooves 12 continuous in the <11-20> direction. Instead of forming 12, a plurality of pit rows may be formed. The grooves and pit rows may be formed on the back side of the substrate.

本発明は、光情報処理分野などへの応用が期待される短波長半導体レーザの実用化に大きく寄与する。   The present invention greatly contributes to the practical application of a short wavelength semiconductor laser expected to be applied to the field of optical information processing.

本発明による窒化物半導体素子の実施形態の構造を示す斜視図である。It is a perspective view which shows the structure of embodiment of the nitride semiconductor element by this invention. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 図1の窒化物半導体素子の製造方法を示す工程断面図である。FIG. 3 is a process cross-sectional view illustrating a method for manufacturing the nitride semiconductor device of FIG. 1. 従来の窒化物半導体レーザの構造を示す斜視図である。It is a perspective view which shows the structure of the conventional nitride semiconductor laser. 図9の窒化物半導体レーザの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the method for manufacturing the nitride semiconductor laser of FIG. 9. 図9の窒化物半導体レーザの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the method for manufacturing the nitride semiconductor laser of FIG. 9. 図9の窒化物半導体レーザの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the method for manufacturing the nitride semiconductor laser of FIG. 9. 図9の窒化物半導体レーザの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the method for manufacturing the nitride semiconductor laser of FIG. 9. 図9の窒化物半導体レーザの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the method for manufacturing the nitride semiconductor laser of FIG. 9.

符号の説明Explanation of symbols

101 n型GaN基板
102 絶縁膜
103 n型窒化物半導体
104 p型窒化物半導体
105 絶縁膜
106 p電極
107 n電極
301 n型GaN基板
302 絶縁膜
303 n型窒化物半導体
304 p型窒化物半導体
305 絶縁膜
306 p電極
307 n電極
101 n-type GaN substrate 102 insulating film 103 n-type nitride semiconductor 104 p-type nitride semiconductor 105 insulating film 106 p-electrode 107 n-electrode 301 n-type GaN substrate 302 insulating film 303 n-type nitride semiconductor 304 p-type nitride semiconductor 305 Insulating film 306 p-electrode 307 n-electrode

Claims (3)

主面が(0001)面の窒化物半導体基板を用意する工程(A)と、
前記窒化物半導体基板の主面側に、<1−100>方向に延びるストライプ状溝部を形成する工程(B)と、
前記溝部を覆うようにマスク層を形成する工程(C)と、
前記窒化物半導体基板の主面のうち前記マスク層に覆われていない領域に、窒化物半導体積層構造を選択的に成長させる工程(D)と、
前記<1−100>方向に沿って、前記溝部から前記窒化物半導体基板をへき開する工程(E)とを含み、
前記工程(C)において、前記マスク層は前記溝部全体を覆うように形成する、窒化物半導体素子の製造方法。
A step (A) of preparing a nitride semiconductor substrate having a main surface of (0001) plane;
Forming a stripe-shaped groove extending in the <1-100> direction on the main surface side of the nitride semiconductor substrate (B);
Forming a mask layer to cover the groove (C);
A step (D) of selectively growing a nitride semiconductor multilayer structure in a region of the main surface of the nitride semiconductor substrate that is not covered with the mask layer;
The <1-100> along the direction, seen including a step (E) cleaving the nitride semiconductor substrate from said groove,
In the step (C), the mask layer is formed so as to cover the entire groove portion .
前記工程(D)と工程(E)との間に、<11−20>方向に沿って、前記窒化物半導体基板をへき開する工程を含む、請求項1に記載の窒化物半導体素子の製造方法。 The method for manufacturing a nitride semiconductor device according to claim 1, further comprising a step of cleaving the nitride semiconductor substrate along a <11-20> direction between the step (D) and the step (E). . 前記窒化物半導体積層構造は、p型半導体の層およびn型半導体の層を含む請求項1に記載の窒化物半導体素子の製造方法。   The method for manufacturing a nitride semiconductor device according to claim 1, wherein the nitride semiconductor multilayer structure includes a p-type semiconductor layer and an n-type semiconductor layer.
JP2004062590A 2003-03-25 2004-03-05 Nitride semiconductor device and manufacturing method thereof Expired - Fee Related JP4847682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004062590A JP4847682B2 (en) 2003-03-25 2004-03-05 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003082400 2003-03-25
JP2003082400 2003-03-25
JP2004062590A JP4847682B2 (en) 2003-03-25 2004-03-05 Nitride semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004311964A JP2004311964A (en) 2004-11-04
JP4847682B2 true JP4847682B2 (en) 2011-12-28

Family

ID=33478181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004062590A Expired - Fee Related JP4847682B2 (en) 2003-03-25 2004-03-05 Nitride semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4847682B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4772314B2 (en) * 2004-11-02 2011-09-14 シャープ株式会社 Nitride semiconductor device
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2009283912A (en) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd Nitride-based semiconductor device and method of manufacturing the same
JP5004989B2 (en) 2009-03-27 2012-08-22 シャープ株式会社 Nitride semiconductor light emitting device, method for manufacturing the same, and semiconductor optical device
JP4927121B2 (en) 2009-05-29 2012-05-09 シャープ株式会社 Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP4970517B2 (en) * 2009-09-30 2012-07-11 シャープ株式会社 Nitride semiconductor device, nitride semiconductor wafer, and method of manufacturing nitride semiconductor device
JP2012069970A (en) * 2011-11-01 2012-04-05 Toshiba Corp Semiconductor device
JP6402549B2 (en) 2014-09-10 2018-10-10 日亜化学工業株式会社 Semiconductor laser device, manufacturing method thereof, and manufacturing method of semiconductor laser device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236867A (en) * 1995-02-27 1996-09-13 Hitachi Ltd Nitride-based compound semiconductor light emitting device and method for manufacturing the same
JP3060973B2 (en) * 1996-12-24 2000-07-10 日本電気株式会社 Manufacturing method of gallium nitride based semiconductor laser using selective growth method and gallium nitride based semiconductor laser
JP4493127B2 (en) * 1999-09-10 2010-06-30 シャープ株式会社 Manufacturing method of nitride semiconductor chip
JP4936598B2 (en) * 2001-02-15 2012-05-23 シャープ株式会社 Nitride semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2004311964A (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US8198637B2 (en) Nitride semiconductor laser and method for fabricating the same
KR100763827B1 (en) Semiconductor laser device and manufacturing method thereof
JP4169821B2 (en) Light emitting diode
US20040041156A1 (en) Nitride semiconductor light emitting element and production thereof
JP5245904B2 (en) Manufacturing method of semiconductor laser device
JP2009283912A (en) Nitride-based semiconductor device and method of manufacturing the same
JP5076656B2 (en) Nitride semiconductor laser device
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
JP3716974B2 (en) Semiconductor laser device and manufacturing method thereof
JP4847682B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2003017808A (en) Gallium nitride based semiconductor light emitting device
JP2008028375A (en) Nitride semiconductor laser device
US20050116243A1 (en) Semiconductor laser device and its manufacturing method
JP2009164234A (en) Nitride semiconductor laser device
JP2005191547A (en) Semiconductor laser device and manufacturing method thereof
JP5532082B2 (en) Nitride semiconductor laser device
JP4104234B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4890509B2 (en) Manufacturing method of semiconductor light emitting device
JPH10261816A (en) Semiconductor light emitting device and method of manufacturing the same
JP2009277844A (en) Nitride semiconductor laser element
JP3872627B2 (en) Multi-beam type semiconductor optical device
JP3849876B2 (en) Semiconductor laser device and manufacturing method thereof
JP2009283573A (en) Nitride semiconductor laser element
JPH11274641A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101019

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4847682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees