JP4847780B2 - 半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体 - Google Patents

Description

本発明は、半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体に係り、特に、フリップチップ工程において、リッジ部にストレスが集中することを防止しうる半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体に関する。

一般的に、半導体レーザダイオードは、比較的小型である点及びレーザ発振のための臨界電流が一般のレーザ装置に比べて小さい点などから、通信分野及び光ディスクが使われるプレイヤにおいて、高速データ伝送、高速データ記録、及び高速データ再生のための素子として広く使われている。特に、窒化物半導体レーザダイオードは、緑色から紫外線領域の波長を利用可能にすることによって、高密度の光情報保存及び再生、高解像のレーザプリンタ、ならびにプロジェクションＴＶなど広範囲な分野に応用されている。

図１には、下記の特許文献１に開示された半導体レーザダイオードが示されている。図１を参照すれば、半導体レーザダイオードは、基板１１０上に順次に積層された第１物質層１２０、活性層１３０、及び第２物質層１４０を備える。ここで、第１物質層１２０は、基板１１０と活性層１３０との間に順次に積層されたバッファ層１２１、第１クラッド層１２２、及び第１導波層１２３で構成され、第２物質層１４０は、活性層１３０から順次に積層された第２導波層１４１、第２クラッド層１４２、及びキャップ層１４３で構成される。一方、第２物質層１４０の上部には、リッジ部１５１と突出部１５２とが形成されている。ここで、リッジ部１５１と突出部１５２とは、第２クラッド層１４２の上部及びキャップ層１４３からなる。そして、リッジ部１５１のキャップ層１４３の上面には、ｐ型電極層である第２電極層１７１が形成されている。突出部１５２は、リッジ部１５１と類似した高さに形成されて、フリップチップ工程でリッジ部１５１にストレスが集中することを防止する役割を果たす。これにより、半導体レーザダイオードが熱放出構造体であるサブマウントにフリップチップボンディングされるときに発生するストレスが効果的に分散されて、リッジウェーブガイド全領域にわたって均一な光放出が発生しうる。そして、第２クラッド層１４２、突出部１５２、及びリッジ部１５１の表面には、横モードを制御するために誘電物質からなる電流制限層１６０が形成されており、このとき、電流制限層１６０は、リッジ部１５１の上面に形成された第２電極層１７１を露出させるように形成される。電流制限層１６０及び第２電極層１７１の表面には、ボンディングメタル層１７２が形成されており、ボンディングメタル層１７２の一側に段差を有して設けられたバッファ層１２１の露出面上には、ｎ型電極層である第１電極層１８２が形成されている。

上記のような半導体レーザダイオードを製造するためには、まず基板１１０上に第１物質層１２０、活性層１３０、第２物質層１４０、及び第２電極層１７１を順次に積層した後、エッチングを通じてリッジ部１５１及び突出部１５２を形成し、その上に電流制限層１６０を全面的に蒸着する。次いで、フォトレジストを利用したフォトリソグラフィ工程及びエッチング工程を通じて、第２電極層１７１の上面を露出させた後、その上にボンディングメタル層１７２を蒸着する。

しかし、上記のような半導体レーザダイオードの製造方法では、リッジ部１５１の上面が数μｍほどの狭い幅を有するので、フォトリソグラフィ工程時に第２電極層１７１を露出させるようにフォトレジストを正確にパターニングし難いという問題点があり、これにより、工程の安定性が劣化する。

一方、平坦化工程によって第２電極層１７１を露出させれば、突出部１５２の上面に形成された電流制限層１６０もオーバーエッチングされて除去されるので、ｐ−ＧａＮからなる突出部１５２が露出されうる。図２は、図１の半導体レーザダイオードでボンディングメタル層１７２を形成する前に、突出部１５２上に位置した電流制限層１６０の表面に所定の保護層が形成されていない場合、エッチバックによる平坦化工程によって電流制限層１６０がオーバーエッチングされて、突出部１５２の角部（Ａ部分）が露出された形を示すＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。このように、露出された突出部１５２上にボンディングメタル層１７２が形成されれば、ボンディングメタル層１７２が第２クラッド層１４２の突出部１５２と接触し、これにより、電流漏れが発生する。
米国特許出願公開第２００４／０１７４９１８号明細書

本発明は、上記問題を解決するために創出されたものであって、平坦化工程を利用して第２電極層の上面を露出させることにより、製造工程の安定性を向上させうる改善された構造の半導体レーザダイオード、その製造方法、及び半導体レーザダイオード組立体を提供することを目的とする。

上記目的を達成するために、本発明の半導体レーザダイオードは、基板上に順次に積層される第１物質層、活性層、及び第２物質層と、前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる第１突出部と、前記リッジ部の上面に接触するように形成される第２電極層と、前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、前記第１突出部上に位置する前記電流制限層の表面に形成され、当該電流制限層とエッチング選択性のある物質からなる保護層と、前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、を備える。

前記第１物質層は、前記基板上に順次に積層形成されたバッファ層、第１クラッド層、及び第１導波層を備え、前記第２物質層は、前記活性層上に順次に積層形成された第２導波層及び第２クラッド層を備え得る。ここで、前記リッジ部及び第１突出部は、前記第２クラッド層に形成される。

前記電流制限層は、ＳｉＯ２、ＳｉＮ_ｘ、及びＳｉからなる群から選択された少なくとも一つの物質からなりうる。また、前記電流制限層は、ｎ型ＡｌＧａＮまたはドーピングされていないＡｌＧａＮからなってもよい。

前記保護層は、金属、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、及びＡｌＮからなる群から選択された少なくとも一つの物質からなりうる。ここで、前記金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ａｌ、Ａｇ、Ｉｒ、Ｃｏ、Ｏｓ、Ｃｒ、Ｔｉ、Ｚｒ、及びＲｈからなる群から選択された少なくとも一つを含みうる。前記保護層の厚さは、１０ｎｍ〜５００ｎｍであることが望ましい。一方、前記保護層は、前記第１突出部上に位置する前記電流制限層の角部を覆うように形成されてもよい。

前記第１突出部は、前記リッジ部と実質的に同じ高さに形成されることが望ましい。そして、前記第１突出部上に位置するボンディングメタル層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することが望ましい。

前記リッジ部の他側には、前記第１物質層の露出面が設けられ、前記露出面上には、第１電極層が形成されうる。

一方、前記リッジ部の他側には、前記リッジ部と実質的に同じ高さの第２突出部が設けられうる。ここで、前記第２突出部は、前記第１物質層が露出されるように設けられたトレンチによって前記リッジ部と隔離され、前記第２突出部上に形成された前記電流制限層上には、前記第１物質層の露出面と電気的に連結される第１電極層が形成されうる。前記第２突出部上に位置する第１電極層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することが望ましい。前記第１突出部上に位置するボンディングメタル層の上面と前記第２突出部上に位置する第１電極層の上面とは、同じ高さでありうる。また、前記第１突出部上に位置するボンディングメタル層の上面と前記第２突出部上に位置する第１電極層の上面との高さの差は、０．５μｍ以内でもある。前記第２突出部上に形成された前記電流制限層と前記第１電極層との間には、保護層がさらに形成されうる。

一方、前記基板の下面に第１電極層が形成されてもよい。

本発明の半導体レーザダイオードの製造方法は、基板上に第１物質層、活性層、第２物質層、及び電極層を順次に形成する工程と、前記電極層及び第２物質層を順次にエッチングして、前記第２物質層の上部にリッジ部及び突出部を形成する工程と、前記第２物質層及び電極層を覆うように電流制限層を形成する工程と、前記突出部上に位置する前記電流制限層の表面に当該電流制限層とエッチング選択性のある物質からなる保護層を形成する工程と、平坦化工程によって前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程と、前記電極層及び保護層を覆うように前記電流制限層上にボンディングメタル層を形成する工程と、を含む。

ここで、前記第２物質層の上部に前記リッジ部及び突出部を形成した後、前記第１突出部の上面に形成された電極層を除去する工程をさらに含みうる。

前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程は、前記保護層を覆うように前記電流制限層上にフォトレジストを所定厚さに塗布する工程と、前記フォトレジスト及び前記リッジ部の上部に位置した前記電流制限層を順次にエッチングして、前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程と、前記電流制限層上に残っているフォトレジストを除去する工程と、を含むことが望ましい。

本発明の半導体レーザダイオード組立体は、半導体レーザダイオードと、当該半導体レーザダイオードとフリップチップボンディングされるサブマウントとを備える半導体レーザダイオード組立体において、前記半導体レーザダイオードは、基板上に順次に積層される第１物質層、活性層、及び第２物質層と、前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる突出部と、前記リッジ部の上面に接触するように形成される第２電極層と、前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、前記突出部上に位置する前記電流制限層の表面に形成され、当該電流制限層とエッチング選択性のある物質からなる保護層と、前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、前記リッジ部の他側に設けられる前記第１物質層の露出面上に形成される第１電極層と、を備え、前記サブマウントは、前記第１電極層と接合される第１ソルダー層と、前記リッジ部及び突出部上に位置する前記ボンディングメタル層と接合される第２ソルダー層と、を備える。

本発明の半導体レーザダイオード組立体は、半導体レーザダイオードと、当該半導体レーザダイオードとフリップチップボンディングされるサブマウントとを備える半導体レーザダイオード組立体において、前記半導体レーザダイオードは、基板上に順次に積層される第１物質層、活性層、及び第２物質層と、前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる第１突出部と、前記リッジ部の他側に前記第１物質層を露出させるトレンチによって当該リッジ部と隔離されるように設けられる第２突出部と、前記リッジ部の上面に接触するように形成される第２電極層と、前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、前記第１突出部上に位置する前記電流制限層の表面に形成され、前記電流制限層とエッチング選択性のある物質からなる保護層と、前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、前記第２突出部上に位置する前記電流制限層上に前記第１物質層の露出面と電気的に連結されるように形成される第１電極層と、を備え、前記サブマウントは、前記第２突出部上に位置する第１電極層と接合される第１ソルダー層と、前記リッジ部及び第１突出部上に位置する前記ボンディングメタル層と接合される第２ソルダー層と、を備える。

本発明によれば、半導体レーザダイオードの製造工程で突出部上に位置する電流制限層の表面に当該電流制限層とエッチング選択性のある物質からなる保護層を形成することによって、ボンディングメタル層から突出部側への電流の漏れを防止し、また、製造工程の安定性も向上させうる。

以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。図面で同じ参照符号は、同じ構成要素を表す。

図３は、本発明の一実施形態による半導体レーザダイオードの斜視図である。図３を参照すれば、基板２１０上に第１物質層２２０、活性層２３０、及び第２物質層２４０が順次に積層されている。ここで、第１物質層２２０は、基板２１０の上面から順次に積層形成されたバッファ層２２１、第１クラッド層２２２、及び第１導波層２２３からなる。そして、第２物質層２４０は、活性層２３０の上面に順次に積層形成された第２導波層２４１及び第２クラッド層２４２からなる。

基板２１０としては、ＧａＮもしくはＳｉＣからなるIII−Ｖ族化合物半導体層基板またはサファイア基板が使われうる。バッファ層２２１は、ＧａＮ系列のIII−Ｖ族化合物半導体からなるｎ型物質層またはドーピングされていない物質層からなり、望ましくは、ｎ−ＧａＮ層からなりうる。第１及び第２クラッド層２２２，２４２は、ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層であって、それぞれｎ−ＧａＮ層及びｐ−ＧａＮ層からなりうる。そして、第１及び第２導波層２２３，２４１もＧａＮ系列のIII−Ｖ族窒化物化合物半導体層であって、それぞれｎ−ＧａＮ層及びｐ−ＧａＮ層からなりうる。ここで、第１及び第２導波層２２３，２４１は、活性層２３０よりも屈折率が低く、第１及び第２クラッド層２２２，２４２よりも屈折率が高い物質からなる。

活性層２３０は、電子−正孔のキャリア再結合によって光放出が起きる物質層であって、多重量子ウェル（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有するＧａＮ系列のIII−Ｖ族窒化物化合物半導体層からなり、望ましくは、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１そしてｘ＋ｙ≦１）層からなりうる。それ以外にも、活性層２３０は、ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層にインジウムが所定の割合で含まれた物質層、例えば、ＩｎＧａＮ層からなりうる。

一方、第２クラッド層２４２の上部には、リッジ部２５１及び突出部２５２が所定高さに形成されている。リッジ部２５１は、レーザ発振のための臨界電流を減らしつつ、モードの安定を図るために設けられたものである。そして、突出部２５２は、リッジ部２５１とほぼ同じ高さに形成されて、半導体レーザダイオードとサブマウントとのフリップチップ工程においてリッジ部２５１にストレスが集中することを防止するためのものである。ここで、突出部２５２は、リッジ部２５１よりも広い幅に形成されることが望ましい。

第２クラッド層２４２のリッジ部２５１の上面には、ボンディングメタル層２７２からリッジ部２５１に電流が流入される通路となる第２電極層２７１が形成されている。そして、第２電極層２７１が形成されているリッジ部２５１の上面を除外した第２クラッド層２４２の全面は、電流制限層２６０で覆われている。ここで、電流制限層２６０は、横モードを制御する役割を果たす。電流制限層２６０は、ＳｉＯ_２、ＳｉＮ_ｘ、及びＳｉからなる群から選択された少なくとも一つの物質からなりうる。また、電流制限層２６０は、ｎ型Ａｌ_ｘＧａ_１−ｘＮまたはドーピングされていないＡｌ_ｘＧａ_１−ｘＮからなってもよい。

そして、突出部２５２上に位置する電流制限層２６０の表面には、保護層２６５が形成されている。ここで、保護層２６５は、電流制限層２６０とエッチング選択性のある物質からなることが望ましい。保護層２６５は、金属、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、及びＡｌＮからなる群から選択された少なくとも一つの物質からなり、金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ａｌ、Ａｇ、Ｉｒ、Ｃｏ、Ｏｓ、Ｃｒ、Ｔｉ、Ｚｒ、及びＲｈからなる群から選択された少なくとも一つを含みうる。また、電流漏れ防止及び接合性などの見地から、保護層２６５は、１０ｎｍ〜５００ｎｍの厚さに形成されうる。保護層２６５は、ボンディングメタル層２７２から第２クラッド層２４２の突出部２５２側に電流が漏れることを防止するためのものであって、これについては後述する半導体レーザダイオードの製造方法で詳細に説明する。一方、保護層２６５は、複数の層で構成されうる。この場合、保護層２６５を構成する複数の層のうち、電流制限層２６０の上面に形成される層は、電流制限層２６０との付着性に優れた物質からなることが望ましい。保護層２６５が形成された電流制限層２６０及び第２電極層２７１の表面には、ボンディングメタル層２７２が形成されている。ここで、突出部２５２上に位置するボンディングメタル層２７２の上面は、リッジ部２５１上に位置するボンディングメタル層２７２の上面と少なくとも同じ高さを有することが望ましい。

一方、リッジ部２５１を基準として突出部２５２の反対側には、バッファ層２２１の上部が露出されており、このようなバッファ層２２１の露出面上には、ｎ型電極層である第１電極層２８２が形成されている。そして、第１電極層２８２と第２電極層２７１との間には、絶縁のために第２クラッド層２４２、第２導波層２４１、活性層２３０、第１導波層２２３、第１クラッド層２２２、及びバッファ層２２１の露出された表面を覆うようにパッシベーション層２９０が形成されている。

以上では、保護層２６５が突出部２５２上に位置する電流制限層２６０の表面全体を覆うように形成された場合が説明されたが、保護層２６５は、突出部２５２上に位置する電流制限層２６０の角部のみを覆うように形成されてもよい。

図４は、図３に示した半導体レーザダイオードとサブマウントとがフリップチップボンディングされた半導体レーザダイオード組立体の断面図である。

図４を参照すれば、サブマウント４１０は、レーザ発振中に活性層２３０で発生する熱によって半導体レーザダイオード２００の温度が高まることを防止するための熱放出構造体である。図４で、４１１はサブマウント基板、４１２ａ及び４１２ｂはそれぞれ第１及び第２金属層、４１３ａ及び４１３ｂはそれぞれ第１及び第２ソルダー層を表す。

サブマウント基板４１１は、ＡｌＮ、ＳｉＣ、ＧａＮ、またはこれらに準ずる熱伝達係数を有する絶縁物質からなることが望ましい。第１及び第２金属層４１２ａ，４１２ｂは、Ａｕ／Ｃｒ合金またはこれに準ずる金属物質で形成されることが望ましい。第１及び第２ソルダー層４１３ａ，４１３ｂは、Ａｕ／Ｓｎ合金またはこれに準ずる金属物質で形成されることが望ましい。半導体レーザダイオード２００がサブマウント４１０と接合されるとき、第１ソルダー層４１３ａは、ｎ型電極層である第１電極層２８２と、第２ソルダー層４１３ｂは、ボンディングメタル層２７２とそれぞれ溶融接合される。

図４に示したように、リッジ部２５１の一側には、リッジ部２５１とほぼ同じ高さに突出部２５２が形成されている。そして、突出部２５２上に位置するボンディングメタル層２７２の上面は、リッジ部２５１上に位置するボンディングメタル層２７２の上面と少なくとも同じ高さを有する。これにより、半導体レーザダイオード２００とサブマウント４１０とが接合されるとき、第２ソルダー層４１３ｂは、突出部２５２及びリッジ部２５１上に形成されたボンディングメタル層２７２に同時に接触するか、または突出部２５２上に形成されたボンディングメタル層２７２に先に接触する。その後、第２ソルダー層４１３ｂは溶融されつつ、リッジ部２５１及び突出部２５２上に形成されたボンディングメタル層２７２に自然に接合される。

このように、本実施形態による半導体レーザダイオードによれば、フリップチップボンディングに加えられる熱的ストレスがリッジ部２５１に隣接するように設けられた突出部２５２に分散される。したがって、ストレスがリッジウェーブガイドに集中することによって発生する不均一な光放出が防止されうる。また、第１ソルダー層４１３ａと第２ソルダー層４１３ｂとがその厚さの差によって時間差をおいて溶融されても、リッジ部２５１よりも広い幅を有する突出部２５２側に機械的ストレスが分散されてリッジ部２５１にのみストレスが集中することが防止されうる。

図５は、本発明の他の実施形態による半導体レーザダイオードの斜視図である。図５を参照すれば、基板３１０上に第１物質層３２０、活性層３３０、及び第２物質層３４０が順次に積層されている。第１物質層３２０は、基板３１０の上面から順次に積層形成されたバッファ層３２１、第１クラッド層３２２、及び第１導波層３２３からなり、第２物質層３４０は、活性層３３０の上面に順次に積層形成された第２導波層３４１及び第２クラッド層３４２からなる。ここで、基板３１０、バッファ層３２１、第１クラッド層３２２、第１導波層３２３、活性層３３０、第２導波層３４１、及び第２クラッド層３４２をなす物質については前述したので、それについての詳細な説明は省略する。一方、第１物質層３２０、活性層３３０、及び第２物質層３４０には、エッチングによってトレンチ３８５が所定の深さに形成されており、このとき、トレンチ３８５は、バッファ層３２１または第１クラッド層３２２の上部を露出させる。

トレンチ３８５の一側に位置した第２クラッド層３４２の上部には、リッジ部３５１及び第１突出部３５２が所定の高さに形成されている。そして、トレンチ３８５の他側に位置したバッファ層３２１の上部には、第２突出部３５３が形成されている。ここで、第１及び第２突出部３５２，３５３は、リッジ部３５１とほぼ同じ高さに形成されて半導体レーザダイオードとサブマウントとのフリップチップ工程においてリッジ部３５１にストレスが集中することを防止するためのものである。

リッジ部３５１の上面には、第２電極層３７１が形成されており、第１及び第２突出部３５２，３５３とリッジ部３５１とを含む第２クラッド層３４２の全面には、絶縁物質からなる電流制限層３６０が形成されている。このとき、電流制限層３６０は、第２電極層３７１を露出させるように形成される。そして、第１突出部３５２上に位置する電流制限層３６０の表面には、保護層３６５が形成されている。一方、保護層３６５は、第１突出部３５２上に位置する電流制限層３６０の角部のみを覆うように形成されてもよい。ここで、保護層３６５は、前述したように、電流制限層３６０とエッチング選択性のある物質からなることが望ましい。そして、保護層３６５は、１０ｎｍ〜５００ｎｍの厚さに形成されうる。一方、保護層３６５は、複数の層で構成されうる。この場合、保護層３６５を構成する複数の層のうち、電流制限層３６０の上面に形成される層は、電流制限層３６０との付着性に優れた物質からなることが望ましい。保護層３６５が形成された電流制限層３６０及び第２電極層３７１の表面には、ボンディングメタル層３７２が形成されている。ここで、第１突出部３５２上に位置するボンディングメタル層３７２の上面は、リッジ部３５１上に位置するボンディングメタル層３７２の上面と少なくとも同じ高さを有することが望ましい。

一方、ｎ型電極層である第１電極層３８２は、トレンチ３８５を通じて露出されたバッファ層３２１または第１クラッド層３２２の上面から第２突出部３５３上に形成された電流制限層３６０の上面まで延びて形成されている。第２突出部３５３上に位置する第１電極層３８２の上面は、リッジ部３５１上に位置するボンディングメタル層３７２の上面と少なくとも同じ高さを有することが望ましい。ここで、第２突出部３５３上に位置する第１電極層３８２の上面は、第１突出部３５２上に位置するボンディングメタル層３７２の上面とその高さが同一でありうる。また、第２突出部３５３上に位置する第１電極層３８２の上面は、第１突出部３５２上に位置するボンディングメタル層３７２の上面との高さの差が０．５μｍ以内である。

そして、第１電極層３８２と第２電極層３７１との間には、絶縁のために第２クラッド層３４２、第２導波層３４１、活性層３３０、第１導波層３２３、第１クラッド層３２２、及びバッファ層３２１の露出された表面を覆うようにパッシベーション層３９０が形成されている。一方、保護層３６５は、第２突出部３５３上に位置する電流制限層３６０の表面にも形成されうる。このとき、第１電極層３８２は、トレンチ３８５を通じて露出されたバッファ層３２１または第１クラッド層３２２の上面から第２突出部３５３上に形成された電流制限層３６０上の保護層３６５の上面まで延びて形成される。

図６は、図５に示した半導体レーザダイオードとサブマウントとがフリップチップボンディングされた半導体レーザダイオード組立体の断面図である。図６を参照すれば、サブマウント４２０は、レーザ発振中に活性層３３０で発生する熱によって半導体レーザダイオード３００の温度が高まることを防止するための熱放出構造体である。図６で、４２１はサブマウント基板、４２２ａ及び４２２ｂはそれぞれ第１及び第２金属層、４２３ａ及び４２３ｂはそれぞれ第１及び第２ソルダー層を表す。

サブマウント基板４２１は、ＡｌＮ、ＳｉＣ、ＧａＮ、またはこれらに準ずる熱伝達係数を有する絶縁物質で形成されることが望ましい。第１及び第２金属層４２２ａ，４２２ｂは、Ａｕ／Ｃｒ合金またはこれに準ずる金属物質で形成されることが望ましい。そして、第１及び第２ソルダー層４２３ａ，４２３ｂは、Ａｕ／Ｓｎ合金またはこれに準ずる金属物質で形成されることが望ましい。半導体レーザダイオード３００がサブマウント４２０と接合されるとき、第１ソルダー層４２３ａは、ｎ型電極層である第１電極層３８２と、第２ソルダー層４２３ｂは、ボンディングメタル層３７２とそれぞれ溶融接合される。

図６に示したように、リッジ部３５１の一側及び他側には、それぞれリッジ部３５１とほぼ同じ高さの第１及び第２突出部３５２，３５３が形成されている。これにより、半導体レーザダイオード３００とサブマウント４２０とが接合されるとき、第２ソルダー層４２３ｂは、リッジ部３５１及び第１突出部３５２上に形成されたボンディングメタル層３７２に、第１ソルダー層４２３ａは、第２突出部３５３上に形成された第１電極層３８２に同時に接触する。その後、第１ソルダー層４２３ａは溶融されつつ、第２突出部３５３上に形成された第１電極層３８２に自然に接合され、第２ソルダー層４２３ｂは、リッジ部３５１及び第１突出部３５２上に形成されたボンディングメタル層３７２に自然に接合される。

図７は、本発明のさらに他の実施形態による半導体レーザダイオードの斜視図である。図７を参照すれば、基板５１０上に第１物質層５２０、活性層５３０、及び第２物質層５４０が順次に積層されている。ここで、第１物質層５２０は、基板５１０の上面から順次に積層形成されたバッファ層５２１、第１クラッド層５２２、及び第１導波層５２３からなる。そして、第２物質層５４０は、活性層５３０の上面に順次に積層形成された第２導波層５４１、及び第２クラッド層５４２からなる。ここで、基板５１０、バッファ層５２１、第１クラッド層５２２、第１導波層５２３、活性層５３０、第２導波層５４１、及び第２クラッド層５４２をなす物質については前述したので、それについての詳細な説明は省略する。

一方、第２クラッド層５４２の上部には、リッジ部５５１及び突出部５５２が所定の高さに形成されている。突出部５５２は、前述したように、リッジ部５５１とほぼ同じ高さに形成されて、半導体レーザダイオードとサブマウントとのフリップチップ工程においてリッジ部５５１にストレスが集中することを防止するためのものである。そして、第２クラッド層５４２のリッジ部５５１の上面には、第２電極層５７１が形成されており、リッジ部５５１と突出部５５２とを含む第２クラッド層５４２の全面は、電流制限層５６０で覆われている。このとき、電流制限層５６０は、第２電極層５７１を露出させるように形成される。突出部５５２上に位置する電流制限層５６０の表面には、保護層５６５が形成されている。一方、保護層５６５は、突出部５５２上に位置する電流制限層４６０の角部のみを覆うように形成されてもよい。ここで、保護層５６５は、前述したように、電流制限層５６０とエッチング選択性のある物質からなることが望ましい。保護層５６５は、１０ｎｍ〜５００ｎｍの厚さに形成されうる。一方、保護層５６５は、複数の層で構成されうる。この場合、保護層５６５を構成する複数の層のうち、電流制限層５６０の上面に形成される層は、電流制限層５６０との付着性に優れた物質からなることが望ましい。そして、保護層５６５が形成された電流制限層５６０及び第２電極層５７１の表面には、ボンディングメタル層５７２が形成されており、基板５１０の下面には、ｎ型電極層である第１電極層５８２が形成されている。ここで、突出部５５２上に位置するボンディングメタル層５７２の上面は、リッジ部５５１上に位置するボンディングメタル層５７２の上面と少なくとも同じ高さを有することが望ましい。

以下では、本発明の一実施形態による半導体レーザダイオードの製造方法を説明する。図８Ａないし図８Ｈは、図３に示した本発明の一実施形態による半導体レーザダイオードの製造方法を説明するための図面である。

まず、図８Ａを参照すれば、基板２１０上に第１物質層２２０、活性層２３０、第２物質層２４０、及び第２電極層２７１を順次に積層形成する。ここで、第１物質層２２０は、基板２１０上にバッファ層２２１、第１クラッド層２２２、及び第１導波層２２３を順次に積層することによって形成され、第２物質層２４０は、活性層２３０上に第２導波層２４１及び第２クラッド層２４２を順次に積層することによって形成されうる。

基板２１０としては、ＧａＮもしくはＳｉＣからなるIII−Ｖ族化合物半導体層基板またはサファイア基板が使われうる。バッファ層２２１は、ＧａＮ系列のIII−Ｖ族化合物半導体からなるｎ型物質層またはドーピングされていない物質層からなり、望ましくは、ｎ−ＧａＮ層からなりうる。第１及び第２クラッド層２２２，２４２は、ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層であって、それぞれｎ−ＧａＮ層及びｐ−ＧａＮ層からなりうる。そして、第１及び第２導波層２２３，２４１もＧａＮ系列のIII−Ｖ族窒化物化合物半導体層であって、それぞれｎ−ＧａＮ層及びｐ−ＧａＮ層からなりうる。活性層２３０は、ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層からなり、望ましくは、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１そしてｘ＋ｙ≦１）層からなりうる。それ以外にも、活性層２３０は、ＧａＮ系列のIII−Ｖ族窒化物化合物半導体層にインジウム（Ｉｎ）が所定の割合で含まれた物質層、例えば、ＩｎＧａＮ層からなりうる。

次いで、図８Ｂを参照すれば、第２電極層２７１及び第２クラッド層２４２をエッチングして第２クラッド層２４２の上部にリッジ部２５１及び突出部２５２を所定の高さに形成した後、突出部２５２の上面に形成された第２電極層２７１を除去する。一方、図面に示したものと違って、突出部２５２の上面に形成された第２電極層２７１は除去されず、突出部２５２の上面に残っていることもある。

次いで、図８Ｃを参照すれば、第２クラッド層２４２の全面と、リッジ部２５１の上面に形成された第２電極層２７１とを覆うように電流制限層２６０を形成する。ここで、電流制限層２６０は、ＳｉＯ_２、ＳｉＮ_ｘ、及びＳｉからなる群から選択された少なくとも一つの物質からなりうる。また、電流制限層２６０は、ｎ型Ａｌ_ｘＧａ_１−ｘＮまたはドーピングされていないＡｌ_ｘＧａ_１−ｘＮからなってもよい。

次いで、図８Ｄを参照すれば、突出部２５２上に位置する電流制限層２６０の表面に保護層２６５を所定の厚さに形成する。図８Ｄには、保護層２６５は、突出部２５２上に位置する電流制限層２６０の全面を覆うように形成されているが、これと違って、保護層２６５は、突出部２５２上に位置する電流制限層２６０の角部のみを覆うように形成されてもよい。ここで、保護層２６５は、次のような方法で形成されうる。第一に、保護層２６５は、電流制限層２６０の全面に保護層物質を形成した後、突出部２５２の側面及び上面を除外した部分に位置する保護層物質を除去することによって形成されうる。第二に、保護層２６５は、電流制限層２６０の全面に保護層物質を形成した後、保護層物質をフォトリソグラフィ工程によってパターニングすることによって形成されてもよい。

保護層２６５は、電流制限層２６０とエッチング選択性のある物質からなることが望ましい。保護層２６５は、金属、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、及びＡｌＮからなる群から選択された少なくとも一つの物質からなり、金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ａｌ、Ａｇ、Ｉｒ、Ｃｏ、Ｏｓ、Ｃｒ、Ｔｉ、Ｚｒ、及びＲｈからなる群から選択された少なくとも一つを含みうる。そして、保護層２６５は、１０ｎｍ〜５００ｎｍの厚さに形成されうる。一方、保護層２６５は、複数の層で構成されうる。この場合、保護層２６５を構成する複数の層のうち、電流制限層２６０の上面に形成される層は、電流制限層２６０との付着性に優れた物質からなることが望ましい。

次いで、エッチバックによる平坦化工程によって保護層２６５及びリッジ部２５１の上面に形成された第２電極層２７１を露出させる。具体的には、図８Ｅに示したように、保護層２６５及び電流制限層２６０上にフォトレジスト２７５を所定の厚さに塗布する。そして、図８Ｆに示したように、フォトレジスト２７５及び第２電極層２７１の上面に形成された電流制限層２６０を順次にエッチングすることによって、リッジ部２５１の上面に形成された第２電極層２７１を露出させる。一方、この過程で突出部２５２の上面に形成された保護層２６５も露出される。これは、保護層２６５が電流制限層２６０とエッチング選択性のある物質からなっているので、フォトレジスト２７５及び電流制限層２６０がエッチングされる過程でもエッチングされず、突出部２５２の上面にそのまま残っているためである。図９Ａ及び図９Ｂは、本実施形態による半導体レーザダイオードの製造方法で、エッチバックによる平坦化工程を実施した後、リッジ部２５１と突出部２５２との断面をそれぞれ示すＳＥＭ写真である。図９Ａ及び図９Ｂを参照すれば、平坦化工程によってリッジ部２５１の上面に形成された第２電極層２７１と突出部２５２との上面に形成された保護層２６５が露出されているということが分かる。次いで、電流制限層２６０上に残っているフォトレジスト２７５は除去される。

一方、第２クラッド層２４２の突出部２５２上に位置した電流制限層２６０の表面に、前述した保護層２６５が形成されていなければ、エッチバックによる平坦化工程によってリッジ部２５１の上面に形成された第２電極層２７１が露出されるだけでなく、突出部２５２の上面に形成された電流制限層２６０もオーバーエッチングされて除去される。このようなオーバーエッチングによってｐ−ＧａＮからなる突出部２５２が露出される。図２は、突出部上に位置した電流制限層の表面に、本発明のような保護層が形成されていない場合、エッチバックによる平坦化工程によって突出部の角部（Ａ領域）が露出された形を示すＳＥＭ写真である。このように、露出された突出部上にボンディングメタル層が形成されれば、このボンディングメタル層が突出部と接触して電流の漏れが発生する。このような問題点を解決するために、本実施形態による半導体レーザダイオードでは、突出部２５２上に位置する電流制限層２６０の表面に電流制限層２６０とエッチング選択性のある物質からなる保護層２６５を形成することによって、ボンディングメタル層２７２から第２クラッド層２４２の突出部２５２側への電流の漏れを防止しうる。

次いで、図８Ｇを参照すれば、リッジ部２５１を基準として突出部２５２の反対側で電流制限層２６０、第２クラッド層２４２、第２導波層２４１、活性層２３０、第１導波層２２３、第１クラッド層２２２、及びバッファ層２２１を順次にエッチングすることによって、バッファ層２２１の上部を露出させる。次いで、図８Ｈを参照すれば、バッファ層２２１の露出面上にｎ型電極層である第１電極層２８２を形成し、保護層２６５及び第２電極層２７１を覆うように電流制限層２６０上にボンディングメタル層２７２を形成する。そして、第１電極層２８２とボンディングメタル層２７２との間には、絶縁のために第２クラッド層２４２、第２導波層２４１、活性層２３０、第１導波層２２３、第１クラッド層２２２、及びバッファ層２２１の露出された表面を覆うようにパッシベーション層２９０を形成する。一方、図５及び図７に示した半導体レーザダイオードは、前述した製造方法と類似しているので、それについての詳細な説明は省略する。

以上、本発明による望ましい実施形態が説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形が可能であるということが分かるであろう。例えば、本発明による半導体レーザダイオードは、以上の実施形態に示された積層構造に限定されず、III−Ｖ族の他の化合物半導体物質も含む多様な他の実施形態が可能である。また、本発明による半導体レーザダイオードの製造方法で、各工程の順序を例示したものと異ならせてもよい。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決定されねばならない。

本発明は、高速データ伝送や高速データ記録及び判読のための素子として広く使われる半導体レーザダイオード関連の技術分野に適用可能である。

一般的な半導体レーザダイオードの斜視図である。 突出部上に位置した電流制限層の表面に保護層が形成されていない場合、エッチバックによる平坦化工程時に第１電極層上の電流制限層が除去されるとき、突出部上の電流制限層がオーバーエッチングされることによって、突出部の角部（Ａ領域）が露出された形を示すＳＥＭ写真である。 本発明の一実施形態による半導体レーザダイオードの斜視図である。 図３に示した半導体レーザダイオードとサブマウントとがフリップチップボンディングされた半導体レーザダイオード組立体の断面図である。 本発明の他の実施形態による半導体レーザダイオードの斜視図である。 図５に示した半導体レーザダイオードとサブマウントとがフリップチップボンディングされた半導体レーザダイオード組立体の断面図である。 本発明のさらに他の実施形態による半導体レーザダイオードの斜視図である。 本発明の一実施形態による半導体レーザダイオードの製造方法を説明するための図面である。 図８Ａに後続する図である。 図８Ｂに後続する図である。 図８Ｃに後続する図である。 図８Ｄに後続する図である。 図８Ｅに後続する図である。 図８Ｆに後続する図である。 図８Ｇに後続する図である。 本発明による平坦化工程後、リッジ部及び突出部の断面をそれぞれ示すＳＥＭ写真である。 本発明による平坦化工程後、リッジ部及び突出部の断面をそれぞれ示すＳＥＭ写真である。

符号の説明

２１０ 基板、
２２０ 第１物質層、
２２１ バッファ層、
２２２ 第１クラッド層、
２２３ 第１導波層、
２３０ 活性層、
２４０ 第２物質層、
２４１ 第２導波層、
２４２ 第２クラッド層、
２５１ リッジ部、
２５２ 突出部、
２６０ 電流制限層、
２６５ 保護層、
２７１ 第２電極層、
２７２ ボンディングメタル層、
２８２ 第１電極層、
２９０ パッシベーション層。

Claims (34)

1. 基板上に順次に積層される第１物質層、活性層、及び第２物質層と、
   前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる第１突出部と、
   前記リッジ部の上面に接触するように形成される第２電極層と、
   前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、
   前記第１突出部上に位置する前記電流制限層の表面に形成され、当該電流制限層とエッチング選択性のある物質からなる保護層と、
   前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、を備えることを特徴とする半導体レーザダイオード。
2. 前記第１物質層は、前記基板上に順次に積層形成されたバッファ層、第１クラッド層、及び第１導波層を備えることを特徴とする請求項１に記載の半導体レーザダイオード。
3. 前記第２物質層は、前記活性層上に順次に積層形成された第２導波層及び第２クラッド層を備え、前記リッジ部及び第１突出部は、前記第２クラッド層に形成されることを特徴とする請求項１に記載の半導体レーザダイオード。
4. 前記電流制限層は、ＳｉＯ_２、ＳｉＮ_ｘ、及びＳｉからなる群から選択された少なくとも一つの物質からなることを特徴とする請求項１に記載の半導体レーザダイオード。
5. 前記電流制限層は、ｎ型ＡｌＧａＮまたはドーピングされていないＡｌＧａＮからなることを特徴とする請求項１に記載の半導体レーザダイオード。
6. 前記保護層は、金属、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、及びＡｌＮからなる群から選択された少なくとも一つの物質からなることを特徴とする請求項１に記載の半導体レーザダイオード。
7. 前記金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ａｌ、Ａｇ、Ｉｒ、Ｃｏ、Ｏｓ、Ｃｒ、Ｔｉ、Ｚｒ、及びＲｈからなる群から選択された少なくとも一つを含むことを特徴とする請求項６に記載の半導体レーザダイオード。
8. 前記保護層の厚さは、１０ｎｍ〜５００ｎｍであることを特徴とする請求項１に記載の半導体レーザダイオード。
9. 前記保護層は、前記第１突出部上に位置する前記電流制限層の角部を覆うように形成されることを特徴とする請求項１に記載の半導体レーザダイオード。
10. 前記第１突出部は、前記リッジ部と実質的に同じ高さに形成されることを特徴とする請求項１に記載の半導体レーザダイオード。
11. 前記第１突出部上に位置するボンディングメタル層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することを特徴とする請求項１０に記載の半導体レーザダイオード。
12. 前記リッジ部の他側には、前記第１物質層の露出面が設けられ、当該露出面上には、第１電極層が形成されることを特徴とする請求項１に記載の半導体レーザダイオード。
13. 前記リッジ部の他側には、前記リッジ部と実質的に同じ高さの第２突出部が設けられることを特徴とする請求項１に記載の半導体レーザダイオード。
14. 前記第２突出部は、前記第１物質層が露出されるように設けられたトレンチによって前記リッジ部と隔離され、前記第２突出部上に形成された前記電流制限層上には、前記第１物質層の露出面と電気的に連結される第１電極層が形成されることを特徴とする請求項１３に記載の半導体レーザダイオード。
15. 前記第２突出部上に位置する第１電極層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することを特徴とする請求項１４に記載の半導体レーザダイオード。
16. 前記第１突出部上に位置するボンディングメタル層の上面と前記第２突出部上に位置する第１電極層の上面とは、同じ高さを有することを特徴とする請求項１５に記載の半導体レーザダイオード。
17. 前記第１突出部上に位置するボンディングメタル層の上面と前記第２突出部上に位置する第１電極層の上面との高さの差は、０．５μｍ以内であることを特徴とする請求項１５に記載の半導体レーザダイオード。
18. 前記第２突出部上に形成された前記電流制限層と前記第１電極層との間には、保護層がさらに形成されることを特徴とする請求項１４に記載の半導体レーザダイオード。
19. 前記基板の下面に第１電極層が形成されることを特徴とする請求項１に記載の半導体レーザダイオード。
20. 半導体レーザダイオードと、当該半導体レーザダイオードとフリップチップボンディングされるサブマウントとを備える半導体レーザダイオード組立体において、
    前記半導体レーザダイオードは、
    基板上に順次に積層される第１物質層、活性層、及び第２物質層と、
    前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる突出部と、
    前記リッジ部の上面に接触するように形成される第２電極層と、
    前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、
    前記突出部上に位置する前記電流制限層の表面に形成され、当該電流制限層とエッチング選択性のある物質からなる保護層と、
    前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、
    前記リッジ部の他側に設けられる前記第１物質層の露出面上に形成される第１電極層と、を備え、
    前記サブマウントは、
    前記第１電極層と接合される第１ソルダー層と、
    前記リッジ部及び突出部上に位置する前記ボンディングメタル層と接合される第２ソルダー層と、を備えることを特徴とする半導体レーザダイオード組立体。
21. 前記突出部上に位置するボンディングメタル層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することを特徴とする請求項２０に記載の半導体レーザダイオード組立体。
22. 半導体レーザダイオードと、当該半導体レーザダイオードとフリップチップボンディングされるサブマウントとを備える半導体レーザダイオード組立体において、
    前記半導体レーザダイオードは、
    基板上に順次に積層される第１物質層、活性層、及び第２物質層と、
    前記第２物質層に前記活性層と垂直方向に形成されるリッジ部及び当該リッジ部の一側に設けられる第１突出部と、
    前記リッジ部の他側に前記第１物質層を露出させるトレンチによって当該リッジ部と隔離されるように設けられる第２突出部と、
    前記リッジ部の上面に接触するように形成される第２電極層と、
    前記第２物質層の全面に形成され、前記第２電極層を露出させる電流制限層と、
    前記第１突出部上に位置する前記電流制限層の表面に形成され、当該電流制限層とエッチング選択性のある物質からなる保護層と、
    前記電流制限層及び保護層上に形成され、前記第２電極層と電気的に連結されるボンディングメタル層と、
    前記第２突出部上に位置する前記電流制限層上に前記第１物質層の露出面と電気的に連結されるように形成される第１電極層と、を備え、
    前記サブマウントは、
    前記第２突出部上に位置する第１電極層と接合される第１ソルダー層と、
    前記リッジ部及び第１突出部上に位置する前記ボンディングメタル層と接合される第２ソルダー層と、を備えることを特徴とする半導体レーザダイオード組立体。
23. 前記第２突出部上に位置する第１電極層の上面は、前記リッジ部上に位置するボンディングメタル層の上面と少なくとも同じ高さを有することを特徴とする請求項２２に記載の半導体レーザダイオード組立体。
24. 前記第１突出部上に位置するボンディングメタル層の上面と前記第２突出部上に位置する第１電極層の上面とは、同じ高さを有することを特徴とする請求項２２に記載の半導体レーザダイオード組立体。
25. 前記第２突出部上に位置する前記電流制限層と前記第１電極層との間には、保護層がさらに形成されることを特徴とする請求項２２に記載の半導体レーザダイオード組立体。
26. 基板上に第１物質層、活性層、第２物質層、及び電極層を順次に形成する工程と、
    前記電極層及び第２物質層を順次にエッチングして前記第２物質層の上部にリッジ部及び突出部を形成する工程と、
    前記第２物質層及び電極層を覆うように電流制限層を形成する工程と、
    前記突出部上に位置する前記電流制限層の表面に当該電流制限層とエッチング選択性のある物質からなる保護層を形成する工程と、
    平坦化工程によって前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程と、
    前記電極層及び保護層を覆うように前記電流制限層上にボンディングメタル層を形成する工程と、を含むことを特徴とする半導体レーザダイオードの製造方法。
27. 前記第２物質層の上部に前記リッジ部及び突出部を形成した後、前記突出部の上面に形成された電極層を除去する工程をさらに含むことを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
28. 前記電流制限層は、ＳｉＯ_２、ＳｉＮ_ｘ、及びＳｉからなる群から選択された少なくとも一つの物質からなることを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
29. 前記電流制限層は、ｎ型ＡｌＧａＮまたはドーピングされていないＡｌＧａＮからなることを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
30. 前記保護層は、金属、ＺｒＯ_２、ＨｆＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、及びＡｌＮからなる群から選択された少なくとも一つの物質からなることを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
31. 前記金属は、Ｐｔ、Ｐｄ、Ｎｉ、Ｍｏ、Ｗ、Ｒｕ、Ｔａ、Ａｌ、Ａｇ、Ｉｒ、Ｃｏ、Ｏｓ、Ｃｒ、Ｔｉ、Ｚｒ、及びＲｈからなる群から選択された少なくとも一つを含むことを特徴とする請求項３０に記載の半導体レーザダイオードの製造方法。
32. 前記保護層は、１０ｎｍ〜５００ｎｍの厚さに形成されることを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
33. 前記保護層は、前記突出部上に位置する前記電流制限層を覆うように形成されるか、または、前記電流制限層の角部を覆うように形成されることを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。
34. 前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程は、
    前記保護層を覆うように前記電流制限層上にフォトレジストを所定厚さに塗布する工程と、
    前記フォトレジスト及び前記リッジ部の上部に位置した前記電流制限層を順次にエッチングして、前記保護層及び前記リッジ部の上面に形成された電極層を露出させる工程と、
    前記電流制限層上に残っているフォトレジストを除去する工程と、を含むことを特徴とする請求項２６に記載の半導体レーザダイオードの製造方法。