JP4848635B2 - Video display device - Google Patents
Video display device Download PDFInfo
- Publication number
- JP4848635B2 JP4848635B2 JP2004376075A JP2004376075A JP4848635B2 JP 4848635 B2 JP4848635 B2 JP 4848635B2 JP 2004376075 A JP2004376075 A JP 2004376075A JP 2004376075 A JP2004376075 A JP 2004376075A JP 4848635 B2 JP4848635 B2 JP 4848635B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- horizontal
- vertical
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は映像表示装置に関するものであり、特にパーソナルコンピュータより出力される映像信号を表示する映像表示装置に関する。 The present invention relates to a video display device, and more particularly to a video display device that displays a video signal output from a personal computer.
従来、パーソナルコンピュータの信号を受像可能な映像表示装置としては、特開平10−198302号に記載されたものが知られている。 2. Description of the Related Art Conventionally, as a video display device capable of receiving a personal computer signal, one disclosed in JP-A-10-198302 is known.
図3に従来の映像表示装置の構成を示しており、図3において、31は入力信号のアナログのRGBの映像信号をデジタルのRGB信号に変換するためのA/D変換回路、33は入力信号から水平同期信号、垂直同期信号を分離し出力する同期分離手段、32は入力信号を所望の解像度に変換するスキャン変換回路である。このスキャン変換回路32は、水平方向の変換については、例えば特開平9―247588の水平画素数変換回路により、垂直方向の変換については、例えば特開平9―247574の走査線変換装置等を用いて実現することができる。34は前記A/D変換器3及び前記スキャン変換回路32のサンプリングクロックを生成するPLL回路、36は変換に必要な情報を蓄えておくメモリ装置、35は制御回路であり、水平同期信号、垂直同期信号から水平周波数、垂直周波数を検出する一方、前記メモリ装置36から解像度の変換に関するデータを読み出し、前記PLL回路34、前記スキャン変換回路32を設定する様に構成されている。 FIG. 3 shows a configuration of a conventional video display apparatus. In FIG. 3, 31 is an A / D conversion circuit for converting an analog RGB video signal of an input signal into a digital RGB signal, and 33 is an input signal. A synchronization separation means 32 for separating and outputting a horizontal synchronization signal and a vertical synchronization signal from a signal, and a scan conversion circuit 32 for converting an input signal to a desired resolution. The scan conversion circuit 32 uses, for example, a horizontal pixel number conversion circuit disclosed in Japanese Patent Laid-Open No. 9-247588 for horizontal conversion, and a scan line conversion device disclosed in Japanese Patent Laid-Open No. 9-247574 for vertical conversion. Can be realized. 34 is a PLL circuit that generates sampling clocks for the A / D converter 3 and the scan conversion circuit 32, 36 is a memory device for storing information necessary for conversion, 35 is a control circuit, and is a horizontal synchronization signal, vertical While the horizontal frequency and the vertical frequency are detected from the synchronization signal, data relating to resolution conversion is read from the memory device 36, and the PLL circuit 34 and the scan conversion circuit 32 are set.
次に、以上のように構成された従来の映像表示装置について動作を説明する。入力された入力映像信号は、同期分離手段33より水平同期信号、垂直同期信号が抽出され制御回路35に入力される。これら同期信号を入力された制御回路35は、まず、水平同期信号、垂直同期信号から入力信号の水平周波数、垂直周波数を検出する。水平周波数、垂直周波数から、市場に存在する信号源を仮定してスキャン変換率を決定し、スキャン変換回路32およびPLL回路34に出力し、表示媒体に受像する。前述の様に入力の信号を、市場に存在する信号に大分類して処理しており、入力されている映像信号の解像度、位置と完全一致していない。この為、ユーザーはサンプリングクロックの周波数調整や、スキャン変換回路の拡大率設定等の画角調整データを画角補正選択手段37で調整して正常な表示位置を得る。ここでユーザーが調整したデータは、メモリ装置36に入力同期周波数と関連付けして記憶され、次回同一信号が入力された場合に調整をする事なく、メモリ装置36内の情報を用いて、正常に受像するというものである。
Next, the operation of the conventional video display apparatus configured as described above will be described. From the input video signal, a horizontal synchronization signal and a vertical synchronization signal are extracted from the synchronization separation means 33 and input to the
一方昨今、パーソナルコンピュータの映像信号の解像度が、WVGA(862x480)や、WXGA(1366x768)などのWIDEタイプの物が市場に増加している。このような信号は、同期周波数が、ワイドタイプではないVGAや、XGAのものと同一周波数で構成されているものが多く、通常のXGA/VGAと区別できない場合が多い。
この従来の映像表示装置においては、スキャン変換によるサイズ調整や、サンプリングクロックの周波数調整のデータは、図4に示すように、入力映像信号の同期周波数に関連づけされている。だが、一部のXGA信号とWXGA信号の様に、同一の同期周波数で且つ、解像度が異なる場合の信号には、どちらか一方については調整を行うと、もう一方の信号を受像する際に再調整が必要となる。 In this conventional video display device, the data of the size adjustment by scan conversion and the frequency adjustment of the sampling clock are associated with the synchronization frequency of the input video signal as shown in FIG. However, as with some XGA signals and WXGA signals, when signals with the same synchronization frequency and different resolutions are adjusted, when either one is adjusted, the other signals are re-received. Adjustment is required.
本発明は、同期周期が同一で解像度が異なる数種の映像信号について、それぞれに最適な解像度変換、映像表示位置設定を得るために、入力信号が変化する度に映像位置などスキャン変換情報を再設定する事なく、簡易な切換操作で正常な映像表示位置/大きさを得られる事を目的とする。 In order to obtain optimal resolution conversion and video display position settings for several types of video signals with the same synchronization period and different resolutions, the present invention re-scans scan conversion information such as video position every time the input signal changes. An object is to obtain a normal image display position / size by a simple switching operation without setting.
この課題を解決するために本発明は、入力される映像信号が保有する任意の水平及び垂直同期周波数の一つの組み合わせに対し、n種の画角設定を記憶可能とし、n種の画角設定を簡易操作で一括切換する事を可能とするように構成したものである。 In order to solve this problem, the present invention makes it possible to store n kinds of field angle settings for one combination of arbitrary horizontal and vertical synchronization frequencies held by an input video signal, and n kinds of field angle settings. Are configured to be able to be switched at once by a simple operation.
これにより、同期周期が同一で解像度が異なる数種の映像信号について、それぞれに最適な解像度変換、映像表示位置設定を、それぞれの信号について蓄積する事ができる為、入力信号が変化する度に映像位置などスキャン変換情報を再設定する事なく、簡易な切換操作で正常な画角が得られる。 As a result, for several types of video signals with the same synchronization period and different resolutions, optimal resolution conversion and video display position settings can be stored for each signal, so that every time the input signal changes A normal angle of view can be obtained with a simple switching operation without resetting scan conversion information such as position.
本発明の請求項1に記載の発明は、入力される映像信号が保有する任意の水平及び垂直同期周波数の一つの組み合わせに対し、n種の画角設定を記憶可能とし、前記n種の画角設定の切換手段を保有する事を特徴としたものであり、同期周期が同一で解像度が異なる数種の映像信号について、それぞれに最適な解像度変換、映像表示位置設定を、それぞれの信号について蓄積する様に構成し、これら蓄積した情報を簡易に切換るという作用を有する。 According to the first aspect of the present invention, n kinds of field angle settings can be stored for one combination of arbitrary horizontal and vertical synchronization frequencies held by an input video signal, and the n kinds of image signals are stored. It is characterized by having a corner setting switching means, and for several types of video signals with the same synchronization period and different resolutions, optimal resolution conversion and video display position settings are stored for each signal. In this way, the stored information is easily switched.
請求項2に記載の発明は、入力される映像の同期を分離し水平及び垂直の同期信号出力する同期分離回路と、入力映像信号をデジタルに変換するA/D変換回路と、前記A/D変換回路の出力を所望の解像度に変換するスキャン変換回路と前記A/D変換器及び前記スキャン変換回路のサンプリングクロックを生成するPLL回路と、前記スキャン変換回路で変換に必要な情報を水平と垂直同期周波数の組み合わせ1種についてn種蓄えておくメモリ装置と、水平同期信号、垂直同期信号から水平周波数、垂直周波数を検出する一方、前記メモリ装置ら解像度の変換に関するデータを読み出し、前記PLL回路及び、前記スキャン変換回路を設定する制御回路と、前記メモリ装置内の変換に必要な情報をn種から一つ選択する画角補正選択手段で構成される請求項1記載の映像表示装置を設けたものであり、同期周期が同一で解像度が異なる数種の映像信号について、それぞれに最適な解像度変換、映像表示位置設定を、それぞれの信号について蓄積する様に構成し、これら蓄積した情報を簡易に切換るという作用を有する。
According to a second aspect of the present invention, there is provided a synchronization separation circuit that separates synchronization of input video and outputs horizontal and vertical synchronization signals, an A / D conversion circuit that converts an input video signal into digital, and the A / D A scan conversion circuit that converts the output of the conversion circuit to a desired resolution, a PLL circuit that generates a sampling clock of the A / D converter and the scan conversion circuit, and information necessary for conversion by the scan conversion circuit horizontally and vertically A memory device that stores n types of combinations of synchronization frequencies, and a horizontal frequency and a vertical frequency are detected from a horizontal synchronization signal and a vertical synchronization signal, while data related to resolution conversion is read from the memory device, and the PLL circuit and A control circuit for setting the scan conversion circuit, and an angle-of-view correction selecting unit for selecting one of n types of information necessary for conversion in the memory device. The video display device according to
以下、本発明の実施の形態について、図1から図2を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
(実施の形態1)
図1に本発明の第一の実施の形態の構成を示す。図1において、11は入力信号のアナログのRGBの映像信号をデジタルのRGB信号に変換するためのA/D変換回路、13は入力信号から水平同期信号と垂直同期信号を分離し出力する同期分離手段、12は入力信号を所望の解像度に変換するスキャン変換回路である。14は前記A/D変換器3及び前記スキャン変換回路12のサンプリングクロックを生成するPLL回路である。16は映像信号の水平周波数、垂直周波数と画角調整データを蓄えておくメモリ装置である。15は制御回路であり、水平同期信号と垂直同期信号から水平周波数と垂直周波数を検出する一方、前記メモリ装置16から解像度の変換に関するデータを読み出し、前記PLL回路14、前記スキャン変換回路12を設定する。17はリモコン受信部であり、18は入力された映像信号の水平周波数と垂直周波数をもとにメモリ装置16内を探索して複数のデータが見つかった時に1つを選択する手段と、画角調整データを映像表示装置に入力する手段とを備えたリモコンである。ただし画角調整データとは、映像信号を映像表示装置に応じた映像のサイズと位置に設定するためのデータであり、それにはスキャン変換率の調整、サンプリングクロック周波数の調整や映像信号の表示区間や位相データに関する各種調整のデータが含まれる。
(Embodiment 1)
FIG. 1 shows the configuration of the first embodiment of the present invention. In FIG. 1, 11 is an A / D conversion circuit for converting an analog RGB video signal of an input signal into a digital RGB signal, and 13 is a synchronization separation that separates and outputs a horizontal synchronization signal and a vertical synchronization signal from the input signal. Means 12 is a scan conversion circuit for converting the input signal to a desired resolution. Reference numeral 14 denotes a PLL circuit that generates sampling clocks for the A / D converter 3 and the scan conversion circuit 12. Reference numeral 16 denotes a memory device for storing the horizontal frequency, vertical frequency and angle of view adjustment data of the video signal. A
次に、以上のように構成された本発明の映像表示装置についてメモリ装置16内の水平周波数と垂直周波数の組み合わせと映像表示装置に入力されている映像信号を比較して、入力映像信号が一つの映像フォーマットに特定される場合の動作を説明する。入力された入力映像信号は、同期分離手段13より水平同期信号と垂直同期信号が抽出され制御回路15に入力される。これら同期信号を入力された制御回路15は、水平同期信号と垂直同期信号から入力信号の水平周波数と垂直周波数を検出する。水平周波数と垂直周波数をもとにメモリ装置16を探索してスキャン変換率を決定し、スキャン変換回路12およびPLL回路14に出力し、表示媒体に受像する。前述の様に入力の信号を、メモリ装置16に蓄えられた一般に使われている映像信号のフォーマットをもとに処理しており、入力されている映像信号の解像度、位置と完全一致していない。この為、ユーザーはリモコン18を用いてサンプリングクロックの周波数調整や、スキャン変換回路の拡大率設定等の画角調整データをリモコン受信部17に送信する。受信部17は受信した画角調整データを制御回路15に送信する。制御回路15は受信した画角調整データをもとにPLL回路14とスキャン回路12に制御信号を送信する。PLL回路14は前記制御信号をもとにサンプリングクロック周波数を調整し、A/D変換回路11とスキャン調整回路12へ調整されたサンプリングクロックを入力する。その結果、入力された映像信号は調整され正常な表示位置を得る。また、画角調整データが水平周波数と垂直周波数と共にメモリ装置16に格納される。
Next, regarding the video display device of the present invention configured as described above, the combination of the horizontal frequency and the vertical frequency in the memory device 16 is compared with the video signal input to the video display device, and the input video signal is determined as one. The operation in the case of being specified by one video format will be described. From the input video signal, a horizontal synchronization signal and a vertical synchronization signal are extracted from the synchronization separation means 13 and input to the
次に、メモリ装置16内の水平周波数と垂直周波数の組み合わせと映像表示装置に入力されている映像信号を比較して、入力映像信号が二つの映像信号のフォーマットに特定される場合について説明する。本実施の形態では説明を簡単にするため、同一同期周波数を持つWXGA若しくはXGAが入力された場合を例に説明する。また、表示媒体(ここでは液晶)の解像度は1024x768とする。まずXGA信号の場合、入力される信号の解像度(有効領域)は1024ドットx768ライン、ブランキング期間を含めた1H内のトータルドット数は1344ドットとする。入力映像信号としてXGA信号が入力されると、同期分離手段13にXGA信号が入力され、水平同期信号と垂直同期信号が抽出され、制御回路15に出力される。制御回路15は水平同期信号と垂直同期信号から入力信号の水平周波数fhと垂直周波数fvを検出し、メモリ装置16へ出力する。メモリ装置16は水平周波数fhと垂直周波数fvをもとにデータを探索する。映像表示装置はメモリ装置16を探索した結果をもとに、ユーザーに映像信号がXGAまたはWXGAであることを表示媒体を通じて知らせる。ユーザーはリモコン18を利用して、XGAを選択する。すると水平サイズ(拡大率)は、(数1)に示すように設定される。
Next, the combination of the horizontal frequency and the vertical frequency in the memory device 16 and the video signal input to the video display device are compared, and the case where the input video signal is specified by two video signal formats will be described. In this embodiment, in order to simplify the description, a case where WXGA or XGA having the same synchronization frequency is input will be described as an example. Further, the resolution of the display medium (here, liquid crystal) is 1024 × 768. First, in the case of an XGA signal, the resolution (effective area) of the input signal is 1024 dots × 768 lines, and the total number of dots within 1H including the blanking period is 1344 dots. When an XGA signal is input as an input video signal, the XGA signal is input to the
また、サンプリングクロックの周波数(fd)調整は、(数2)に示すように調整される。 The frequency (fd) adjustment of the sampling clock is adjusted as shown in (Equation 2).
この他にも、ユーザーはリモコン18を利用して垂直拡大率、映像位置情報を調整する。その結果、入力された映像信号は正常な表示位置を得る。一方で、その画角調整データが水平周波数と垂直周波数と共にメモリ装置16に蓄積される。ここで、メモリ装置16内のデータ構成は、図2の様になっており、上記の水平周波数、垂直周波数と画角調整データは「画角設定情報 A−1」に蓄積される。以上の調整を得て、ユーザーは最適な表示位置を得ることができる。次回に同一信号が入力された場合においては、表示媒体に表示された「画角設定情報 A−1」をリモコン18で選択することで調整する事無く最適な表示位置を得る。 In addition to this, the user uses the remote controller 18 to adjust the vertical enlargement ratio and the video position information. As a result, the input video signal obtains a normal display position. On the other hand, the field angle adjustment data is stored in the memory device 16 together with the horizontal frequency and the vertical frequency. Here, the data structure in the memory device 16 is as shown in FIG. 2, and the horizontal frequency, vertical frequency, and field angle adjustment data are stored in the “field angle setting information A-1”. With the above adjustment, the user can obtain an optimal display position. When the same signal is input next time, an optimal display position is obtained without adjustment by selecting “viewing angle setting information A-1” displayed on the display medium with the remote controller 18.
次にWXGAの信号が入力された場合を説明する。WXGA信号の場合、解像度(有効領域)は1366ドットx768ライン、ブランキング期間を含めた1H内のトータルドット数は1792ドットとする。まず、入力映像信号としてWXGA信号が入力されると、同期分離手段13にWXGA信号が入力され、水平同期信号と垂直同期信号が抽出され、制御回路15に出力される。制御回路15は水平同期信号と垂直同期信号から入力信号の水平周波数fhと垂直周波数fvを検出し、メモリ装置16へ出力する。メモリ装置16は水平周波数fhと垂直周波数fvをもとにデータを探索する。映像表示装置はメモリを探索した結果をもとに、ユーザーに映像信号がXGAまたはWXGAであることを表示媒体を通じて知らせる。ユーザーはリモコン18を利用して、WXGAを選択する。すると水平サイズ(拡大率)は、(数3)に示すように設定される。
Next, a case where a WXGA signal is input will be described. In the case of a WXGA signal, the resolution (effective area) is 1366 dots × 768 lines, and the total number of dots in 1H including the blanking period is 1792 dots. First, when a WXGA signal is input as an input video signal, the WXGA signal is input to the
また、サンプリングクロックの周波数(fd)調整は、入力fhは、前述のXGAと同一である事から、(数4)に示すように調整される。 The frequency (fd) of the sampling clock is adjusted as shown in (Equation 4) because the input fh is the same as that of the XGA described above.
この他にも、ユーザーはリモコン18を利用して垂直拡大率、映像位置情報を調整し、水平周波数、垂直周波数と画角調整データがメモリ装置16に蓄積されるが、制御装置15は、メモリ装置16に蓄積する際に、同一の同期周波数のデータ「画角設定情報 A−1」が既に保有されており、同一の同期周波数データが存在している事を検出して、上記のWXGAのデータは、「画角設定情報 A−2」に蓄積される。 In addition to this, the user adjusts the vertical enlargement ratio and the video position information using the remote controller 18, and the horizontal frequency, the vertical frequency and the angle of view adjustment data are stored in the memory device 16. When accumulating in the device 16, it is detected that the same synchronization frequency data “view angle setting information A-1” is already held and the same synchronization frequency data exists, and the above WXGA The data is stored in “view angle setting information A-2”.
以上の調整を経て、最適な表示位置を得るが、次回同一の信号が入力された場合、ユーザーは、表示媒体を通じて、「画角設定情報 A−1」と「画角設定情報 A−2」がメモリ装置16に記憶されていることを検知し、リモコン18を操作することによって、画角調整データを簡単に切換る事ができる。その結果、ユーザーは入力された映像信号を最適な映像位置に表示することができる。また、この際、ユーザーに別領域に蓄積した事をオンスクリーン上などの文字情報でアナウンスする事で、次回受像時の操作性をより向上させる事が可能である。 Through the above adjustment, an optimal display position is obtained, but when the same signal is input next time, the user can view “view angle setting information A-1” and “view angle setting information A-2” through the display medium. Is stored in the memory device 16 and the remote control 18 is operated to easily switch the angle-of-view adjustment data. As a result, the user can display the input video signal at the optimal video position. At this time, it is possible to further improve the operability at the time of the next image reception by announcing that the user has accumulated in another area by using character information such as on-screen.
なお、本実施の形態では画角補正値選択手段としてリモコン受信部17とリモコン18を用いたが、それに限るものではなく、例えば映像表示装置に備え付けられたボタンやスイッチで調整しても良い。 In the present embodiment, the remote control receiving unit 17 and the remote control 18 are used as the angle of view correction value selection means. However, the present invention is not limited to this. For example, the adjustment may be performed using buttons or switches provided in the video display device.
また、本実施の形態ではユーザーにメモリ装置16に関するデータを知らせる手段に表示媒体を用いていたが、それに限るものではなく、例えば映像表示装置にスピーカを設けて音で報知しても良い。 In the present embodiment, the display medium is used as means for notifying the user of data related to the memory device 16, but the present invention is not limited to this. For example, a video display device may be provided with a speaker and notified by sound.
また、本実施の形態ではメモリ装置16にあらかじめ映像信号の水平周波数、垂直周波数を記憶しているが、映像信号の水平周波数、垂直周波数は別のメモリに記憶しておき、実際に調整をした映像信号の水平周波数、垂直周波数と画角調整データをメモリ装置16に記憶させても良い。 In this embodiment, the horizontal frequency and vertical frequency of the video signal are stored in advance in the memory device 16, but the horizontal frequency and vertical frequency of the video signal are stored in another memory and actually adjusted. The horizontal frequency and vertical frequency of the video signal and the angle of view adjustment data may be stored in the memory device 16.
また、表示媒体にメモリ装置16の探索結果を表示するために、映像表示装置にOSD(On Screen Display)信号合成器を設置しても良い。 Further, an OSD (On Screen Display) signal synthesizer may be installed in the video display device in order to display the search result of the memory device 16 on the display medium.
また、本実施の形態では一般に使われているフォーマットの映像信号の水平周波数、垂直周波数と画角調整データを蓄えておくメモリ装置16には同一の水平周波数と垂直周波数の組み合わせは2種であったが、2種に限るものではなく、2種以上に同一の水平周波数と垂直周波数の組み合わせを持たせることも可能である。 In this embodiment, there are two combinations of the same horizontal frequency and vertical frequency in the memory device 16 for storing the horizontal frequency, vertical frequency and angle-of-view adjustment data of a video signal of a format generally used. However, it is not limited to two types, and two or more types can have the same combination of horizontal frequency and vertical frequency.
また、本実施の形態では新たに映像信号が入力されたときに映像信号を選択しているが、選択のタイミングはその時だけでなく、任意に設定を可能にしても良い。また、ユーザーがリモコン18などの入力手段を用いて所望の時間にメモリ装置16を探索し、画角調整データを選んでも良い。 In this embodiment, the video signal is selected when a new video signal is input. However, the selection timing may be set arbitrarily as well as that time. Alternatively, the user may search the memory device 16 at a desired time using input means such as the remote controller 18 and select the view angle adjustment data.
以上のように本発明によれば、同期周期が同一で解像度が異なる数種の映像信号について、それぞれに最適な解像度変換、映像表示位置設定を、それぞれの信号について蓄積する事ができる為、入力信号が変化する度に映像位置などスキャン変換情報を再設定する事なく、簡易な切換操作で正常な画角が得られるという有利な効果が得られる。 As described above, according to the present invention, the optimal resolution conversion and video display position setting can be stored for each signal for several types of video signals having the same synchronization period and different resolutions. There is an advantageous effect that a normal angle of view can be obtained by a simple switching operation without resetting the scan conversion information such as the video position every time the signal changes.
11 A/D変換回路
12 スキャン変換回路
13 同期分離手段
14 PLL回路
15 制御回路
16 メモリ装置
17 リモコン受信部
18 リモコン
31 A/D変換回路
32 スキャン変換回路
33 同期分離手段
34 PLL回路
35 制御回路
36 メモリ装置
37 画角補正選択手段
DESCRIPTION OF SYMBOLS 11 A / D conversion circuit 12
Claims (1)
入力映像信号をデジタルに変換するA/D変換回路と、
前記A/D変換回路の出力を所望の解像度に変換するスキャン変換回路と、
前記A/D変換回路及び前記スキャン変換回路のサンプリングクロック周波数を生成するPLL回路と、
1組の水平周波数及び垂直周波数ごとにスキャン変換率、サンプリングクロック周波数、映像信号の表示区間及び位相データに関するデータを含む解像度の変換に関するデータである画角調整データを複数種蓄えておくメモリ装置と、
後述する制御回路により検出される1組の水平周波数及び垂直周波数が前記メモリ装置に記憶されている場合に前記1組の水平周波数及び垂直周波数に対応する複数種の画角調整データの中から一つの画角調整データをユーザーが選択する画角補正選択手段と、
前記同期分離回路の出力である1組の水平同期信号及び垂直同期信号から1組の水平周波数及び垂直周波数を検出し、前記画角補正選択手段で選択された一つの画角調整データに基づいて前記PLL回路及び前記スキャン変換回路を設定する制御回路と、
を有する映像表示装置。 A sync separation circuit for synchronizing and separating an input video signal and outputting a horizontal sync signal and a vertical sync signal ;
An A / D conversion circuit for converting an input video signal to digital;
A scan conversion circuit for converting the output of the A / D conversion circuit to a desired resolution ;
A PLL circuit that generates a sampling clock frequency of the A / D conversion circuit and the scan conversion circuit;
A memory device that stores a plurality of types of angle-of-view adjustment data that is data relating to resolution conversion including data relating to scan conversion rate, sampling clock frequency, video signal display interval, and phase data for each set of horizontal frequency and vertical frequency ; ,
When a set of horizontal frequency and vertical frequency detected by a control circuit to be described later is stored in the memory device, one of a plurality of types of angle adjustment data corresponding to the set of horizontal frequency and vertical frequency is selected. An angle-of-view correction selection means for the user to select one angle-of-view adjustment data,
A set of horizontal frequency and vertical frequency is detected from a set of horizontal sync signal and vertical sync signal which are the outputs of the sync separation circuit, and based on one view angle adjustment data selected by the view angle correction selection means. A control circuit for setting the PLL circuit and the scan conversion circuit;
A video display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004376075A JP4848635B2 (en) | 2004-12-27 | 2004-12-27 | Video display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004376075A JP4848635B2 (en) | 2004-12-27 | 2004-12-27 | Video display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006184411A JP2006184411A (en) | 2006-07-13 |
| JP4848635B2 true JP4848635B2 (en) | 2011-12-28 |
Family
ID=36737597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004376075A Expired - Fee Related JP4848635B2 (en) | 2004-12-27 | 2004-12-27 | Video display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4848635B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288688A (en) * | 2008-05-30 | 2009-12-10 | Canon Inc | Display controller and image display device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10198302A (en) * | 1997-01-10 | 1998-07-31 | Matsushita Electric Ind Co Ltd | Multi-scan display device |
| JP3707664B2 (en) * | 1999-09-07 | 2005-10-19 | 日本ビクター株式会社 | Display angle conversion device |
| JP2001282215A (en) * | 2000-03-28 | 2001-10-12 | Nec Viewtechnology Ltd | Display control method of video display system and video display system |
| JP2002189465A (en) * | 2000-12-20 | 2002-07-05 | Fujitsu General Ltd | Video display device |
| JP2003005731A (en) * | 2001-06-20 | 2003-01-08 | Fujitsu General Ltd | Video signal discriminator |
| JP2003044024A (en) * | 2001-07-26 | 2003-02-14 | Sony Corp | Multi-scan display |
| KR100815893B1 (en) * | 2001-09-12 | 2008-03-24 | 엘지.필립스 엘시디 주식회사 | Method and apparatus for driving a liquid crystal display |
-
2004
- 2004-12-27 JP JP2004376075A patent/JP4848635B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006184411A (en) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450176B2 (en) | Image displayer with multi-screen function | |
| JP4363464B2 (en) | Video signal processing apparatus and video signal processing method | |
| US10699666B2 (en) | Display device and image signal processing method of the same | |
| KR100412503B1 (en) | SetTop Box capable of setting easily resolution of digital broadcast signal | |
| US6768498B1 (en) | Out of range image displaying device and method of monitor | |
| US7782340B2 (en) | Multiple video signals coexisting system and method thereof | |
| KR100642505B1 (en) | Multi-Screen Display System and Control Method | |
| JP4848635B2 (en) | Video display device | |
| JP2009116254A (en) | Display device and display system | |
| JP2005184705A (en) | Image synthesizer | |
| JP4614613B2 (en) | Specific information detection apparatus, specific information detection method, program, recording medium, and specific information detection system | |
| EP1858256A2 (en) | Video display device | |
| JP5106893B2 (en) | Display device | |
| US20060250321A1 (en) | Dual image display system and method thereof | |
| KR100745299B1 (en) | Screen Synchronizer and Method of Digital TV | |
| KR20040093262A (en) | Display device having a function of zooming using a picture in picture mode and method thereof | |
| JP4357239B2 (en) | Video signal processing device and video display device | |
| US7432982B2 (en) | OSD insert circuit | |
| JP2000155553A (en) | Display method and display device in multiple modes | |
| KR100542556B1 (en) | Built-in Television and Teletext Format Conversion Method | |
| JP2006227442A (en) | VIDEO SIGNAL PROCESSING DEVICE AND VIDEO DISPLAY DEVICE EQUIPPED WITH THE DEVICE | |
| KR100598194B1 (en) | How to adjust sampling clock automatically | |
| JP2006129240A (en) | Video signal processing device and display device. | |
| US7495706B2 (en) | Video signal setting device for performing output setting to a display device | |
| KR20080032828A (en) | Video display device and resolution adjusting method using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070912 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |