Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4849875B2 - プラズマエッチング方法 - Google Patents
[go: Go Back, main page]

JP4849875B2 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP4849875B2
JP4849875B2 JP2005332896A JP2005332896A JP4849875B2 JP 4849875 B2 JP4849875 B2 JP 4849875B2 JP 2005332896 A JP2005332896 A JP 2005332896A JP 2005332896 A JP2005332896 A JP 2005332896A JP 4849875 B2 JP4849875 B2 JP 4849875B2
Authority
JP
Japan
Prior art keywords
film
plasma
etching
plasma etching
porous low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005332896A
Other languages
English (en)
Other versions
JP2007142099A (ja
Inventor
雅 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005332896A priority Critical patent/JP4849875B2/ja
Priority to US11/561,160 priority patent/US20070111529A1/en
Priority to CNB2006101485062A priority patent/CN100474527C/zh
Publication of JP2007142099A publication Critical patent/JP2007142099A/ja
Application granted granted Critical
Publication of JP4849875B2 publication Critical patent/JP4849875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、プラズマエッチング方法に関し、詳細には、半導体装置の製造過程において、被処理体に形成された被エッチング膜をプラズマによってエッチング処理するプラズマエッチング方法に関する。
例えば、多層配線構造の半導体装置の製造では、配線接続用のホールなどの凹部を形成する目的で層間絶縁膜をエッチングする際に、下層配線の直上に下地のストッパー膜として、窒化ケイ素膜や炭化ケイ素膜を形成しておく。このようなストッパー膜は、配線間の電気的接続を図るために、凹部形成の最終段階でエッチングにより除去される。
窒化ケイ素膜や炭化ケイ素などのエッチングに関しては、例えば、下地のSiN膜に対する有機系のSiO膜のエッチング選択比を得る目的で、分子内に炭素とフッ素とを含有するフルオロカーボンガス(CF系ガス)や分子内に炭素と水素とフッ素を含有するハイドロフルオロカーボンガス(CHF系ガス)を使用してプラズマエッチング処理を行なうことが提案されている(例えば、特許文献1参照)。
また、多層構造から窒化ケイ素層を異方性エッチングするために、フルオロカーボンガスと水素源としてのCH、CHFなどを用いてプラズマエッチング処理する方法(例えば、特許文献2)、窒化シリコン層に高アスペクト比のトレンチを形成する際に、マスク層に対する高い選択性を維持するために、フルオロカーボンガスと水素源としてのCHF、CH、CHFなどを用いてプラズマエッチング処理する方法(例えば、特許文献3)が提案されている。
ところで、大規模集積回路(LSI)のデザインルールは、現在の90nmから今後65nm、さらには45nmに達すると考えられており、さらなる配線の微細化が進展する傾向にある。配線の微細化に伴い、配線間の絶縁層に生じる電気容量が原因で発生する信号遅延への対策を講ずることが必要であり、これを抑制するため低誘電率材料(Low−k材料)を用いた層間絶縁膜の開発が進められている。このようなLow−k材料を用いた層間絶縁膜として、従来のLow−k膜より誘電率がさらに低く、低抵抗なポーラスLow−k膜が着目されている。しかし、ポーラスLow−k膜は、低誘電率である反面、膜内に空孔(ポア)を持つため強度が低く、エッチング耐性も低いという問題があった。
特開2003−234337号公報 特開平11−102896号公報 特開2000−340552号公報
前記のような下地の窒化ケイ素膜や炭化ケイ素膜をプラズマエッチングする場合には、最上層のエッチングマスク膜に対するエッチング選択性を確保できることが必要となる。
また、エッチング時に、処理ガスの成分と膜中の成分との反応により形成されるポリマーが被処理体表面に付着すると、エッチングレートの低下を招くことから、ポリマーの形成および付着を抑制できることが必要である。
さらに、被エッチング膜である下地の窒化ケイ素膜や炭化ケイ素膜が横方向にエッチングされるサイドエッチングが生じると、デバイス特性を損なうため、サイドエッチングを防止することも必要である。
また、下地の窒化ケイ素膜や炭化ケイ素膜より上層の層間絶縁膜にポーラスLow−k膜を使用している場合には、ポーラスLow−k膜が酸化されプラズマダメージが入りやすい。その結果、後の工程でフッ酸処理を行なうと酸化された部分が除去されてダメージが顕在化するという問題があった。さらに、プラズマへの曝露によりポーラスLow−k膜の表面に無数の傷が形成され、表面荒れを生じるという問題もあった。
このように、層間絶縁膜としてのポーラスLow−k膜が劣化すると半導体装置の信頼性の低下につながることから、プラズマエッチングはポーラスLow−k膜にダメージが形成されない条件で実施することが必要である。
以上のように、被エッチング膜より上層にポーラスLow−k膜が形成された被処理体に対してプラズマエッチング処理を行なう場合には、ポーラスLow−k膜を有しない被処理体をプラズマエッチング処理する場合に比べて、格段にプラズマエッチング条件の選択が困難であり、上記の課題を全て満足できる条件はこれまで見出されていなかった。
従って、本発明は、下地の窒化ケイ素膜や炭化ケイ素膜より上層の層間絶縁膜にポーラスLow−k膜を使用した被処理体において、前記窒化ケイ素膜や炭化ケイ素膜をプラズマエッチング処理する場合に、ハードマスク膜に対するエッチング選択性を確保でき、ポリマーの付着やサイドエッチングを抑制可能で、かつポーラスLow−k膜へのダメージや表面荒れが抑制されたプラズマエッチング方法を提供することを目的とする。
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理室内で、被処理体を処理ガスのプラズマによりエッチング処理するプラズマエッチング方法であって、
被処理体は、被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有しており、
前記被エッチング膜は、窒化ケイ素膜または炭化ケイ素膜であり、
前記処理ガスは、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COとからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COと、Nとからなり、
前記ポーラスLow−k膜より上層に形成された酸化ケイ素膜からなるハードマスク膜をマスクとして前記被エッチング膜のエッチングを行なうことを特徴とする、プラズマエッチング方法、を提供する。
上記第1の観点において、前記フルオロカーボン化合物は、CFであることがより好ましい。
また、前記フルオロカーボン化合物と、前記COとの比率は、フルオロカーボン化合物:CO=3:1〜10:1であることが好ましい。
また、前記ポーラスLow−k膜は、誘電率が2.0〜2.7の無機Low−k膜であることが好ましい。
また、第1の観点のプラズマエッチング方法は、前記ハードマスク膜に対する前記被エッチング膜のエッチング選択比が、2よりも大きいことが好ましい。
また、前記被エッチング膜と前記ポーラスLow−k膜との間、前記ポーラスLow−k膜と前記ハードマスク膜との間に、それぞれアドヒージョン膜を有することが好ましい。
本発明の第2の観点は、コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムであって、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラムを提供する。
本発明の第3の観点は、コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、コンピュータ読み取り可能な記憶媒体を提供する。
本発明のプラズマ処理方法によれば、窒化ケイ素膜または炭化ケイ素膜からなる被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有する被処理体を、窒化ケイ素膜からなるハードマスク膜をマスクとしてプラズマエッチングする際に、処理ガスとして、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COとからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COと、Nとからなるものを用いることにより、ハードマスク膜に対する高いエッチング選択性を確保でき、ポリマーの付着やサイドエッチングが抑制され、かつポーラスLow−k膜へのダメージや、ポーラスLow−k膜表面の粗面化を抑制しながら、エッチングを行なうことができる。
従って、本発明のプラズマ処理方法は、例えば、層間絶縁膜としてポーラスLow−k膜を含む多層配線構造の半導体デバイスの製造過程におけるエッチングプロセスとして好適に利用できる。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明の一実施形態にかかるエッチングプロセスに好適に用いられるプラズマ処理装置を模式的に示すものである。このプラズマ処理装置1は、電極板が上下平行に対向し、双方に高周波電源が接続された容量結合型平行平板プラズマエッチング装置として利用できる。
このプラズマ処理装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。チャンバー2内には、例えばシリコンからなり、その上に被処理体として、所定の膜が形成された半導体ウエハ(以下、単に「ウエハ」と記す)Wを水平に載置し、下部電極として機能するサセプタ5がサセプタ支持台4に支持された状態で設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。
サセプタ支持台4の内部には、温度調節媒体室7が設けられており、導入管8を介して温度調節媒体室7に温度調節媒体が導入、循環され、サセプタ5を所望の温度に制御できるようになっている。
サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在された構成となっており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、クーロン力によってウエハWを静電吸着する。
そして、絶縁板3、サセプタ支持台4、サセプタ5、さらには静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを所定圧力(バックプレッシャー)にて供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5とウエハWとの間の熱伝達がなされ、ウエハWが所定の温度に維持されるようになっている。
サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15は、例えばシリコンからなり、エッチングの均一性を向上させるように作用する。
サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔23を有する、例えば石英からなる電極板24と、この電極24を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体25とによって構成されている。なお、サセプタ5と上部電極21との間隔は、調節可能とされている。
上部電極21における電極支持体25の中央には、ガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28並びにマスフローコントローラ29を介して、処理ガス供給源30が接続され、この処理ガス供給源30から、プラズマエッチングのためのエッチングガスが供給されるようになっている。エッチングガスとしては、例えばCF、Cなどのフルオロカーボン化合物のガスとCOとを組み合わせて用いることが好ましい。ここで、フルオロカーボン化合物ガスは、ラジカル反応によりエッチング作用を奏するガスであり、COは前記ラジカルが被エッチング膜に対して最適に作用するようにコントロールするガスである。また、フルオロカーボン化合物ガスとCOに加え、さらに例えばN、Heなどを混合することも可能である。なお、図1では、一つの処理ガス供給源30のみを代表的に図示しているが、処理ガス供給源30は複数設けられており、例えば、CF等のフルオロカーボン化合物ガス、CO等をそれぞれ独立に流量制御して、チャンバー2内に供給できるよう構成されている。
チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁には、ゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が設けられている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有しており、このように高い周波数の高周波電力を印加することにより、チャンバー2内に好ましい解離状態で、かつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。さらには、この第1の高周波電源40の周波数は、50〜80MHzが好ましく、典型的には図1中に示すように60MHzまたはその近傍の条件が採用される。
下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が設けられている。この第2の高周波電源50は、数百kHz〜十数MHzの範囲の周波数を有しており、このような範囲の周波数の高周波電力を印加することにより、ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は、例えば図1に示すように13.56MHz、または800KHz等の条件が採用される。
プラズマ処理装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマ処理装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェイス61が接続されている。
また、プロセスコントローラ60には、プラズマ処理装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。
そして、必要に応じて、ユーザーインターフェイス61からの指示を受けて、任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマ処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、このように構成されるプラズマ処理装置1によって、被エッチング膜を有する積層体にプラズマエッチングを行なう工程について、図2〜図4を参照しながら説明する。図2〜図4は、本発明の一実施形態にかかるエッチングプロセスの概要を説明するため、ウエハWの縦断面の要部を拡大して示す模式図である。ウエハWを構成するシリコン基板(図示せず)上には、図2に示すとおり、例えば下層配線用絶縁膜101が形成されており、その上に被エッチング膜であるストッパー膜102が形成され、さらにその上層に、下から順に第1のアドヒージョン膜103、ポーラスLow−k膜104、第2のアドヒージョン膜105、ハードマスク膜106が形成されて積層体200が構成されている。
ストッパー膜102は、例えばプラズマCVDやスピン・オン・グラス(Spin On Glass)などの方法で成膜されたSi膜、SiC膜などであり、配線溝やホールなどの凹部210をエッチングによって形成する際のエッチストッパーとして機能するものである。
ポーラスLow−k膜104は、例えばCVD(Chemical Vapor Deposition)法により成膜された層間絶縁膜であり、その材質は問わないが、誘電率(k値)が2.0〜2.7の低誘電率材料を用いることが好ましく、また、無機系の低誘電率材料を用いることが好ましい。ポーラスLow−k膜104を構成する低誘電率材料としては、例えば、Black Diamond 2X、Black Diamond 3(いずれも商品名;アプライド・マテリアルズ社製)、LKD(商品名;JSR社製)、Aurora ULK、Aurora ELK(いずれも商品名;ASM社製)、Porous Coral(商品名;Novellas社製)、NCS(商品名;触媒化成工業株式会社製)などを用いることができる。
エッチングマスクであるハードマスク膜106には、例えばTEOS(テトラエトキシシラン)から形成された酸化ケイ素膜(SiO膜)などが用いられる。
また、第1のアドヒージョン膜103および第2のアドヒージョン膜105は、いずれもポーラスLow−k膜104の密着性を改善する目的でポーラスLow−k膜104を上下から挟み込むように形成されており、例えば、緻密なLow−k膜、炭素含有酸化ケイ素膜などを用いることが可能である。
積層体200には、フォトリソグラフィー技術により形成されたレジストパターンに基づき、エッチングによって最上層のハードマスク膜106からストッパー膜102が露出するまでの深さで凹部210が形成されている。
図3に示すように、プラズマ処理装置1(図1参照)を用いて凹部210を有する積層体200に対して、例えばCFとCOを用いて形成したプラズマによりエッチングを行なう。このプラズマエッチングの条件については後で詳述する。
ストッパー膜102の除去に用いるエッチングガスとしては、炭素とフッ素とから構成されるCF、C等のフルオロカーボン化合物ガス(CF系ガス)と、COとを含む処理ガスを用いる。この場合、フルオロカーボン化合物の分子内に炭素原子が多いものを用いると、反応生成物であるポリマーが多量に形成されて凹部210内に付着し、エッチングレートが低下するとともに、ハードマスク膜106に対するエッチング選択性も低下する。従って、フルオロカーボン化合物の炭素数は2以下であることが好ましい。
また、ハードマスク106に対するストッパー膜102のエッチング選択比が低下することから、処理ガス中には、炭素とフッ素と水素とから構成されるハイドロフルオロカーボン化合物ガス(CHF系ガス)を含まないことが重要である。
エッチングに際しては、[ストッパー膜102のエッチングレート]/[ハードマスク膜106のエッチングレート]で表されるエッチング選択比が2より大きくなる条件で実施することが好ましい。エッチング選択比が2以下である場合には、ハードマスク膜106のエッチングが進んでしまうため、その膜厚が薄くなり、後の工程でハードマスク膜106を例えば平坦化処理のストッパーとして機能させる際に不都合が生じてしまう。
エッチングは、例えば凹部210の深さが、下層配線用絶縁膜101に到達した時点をもって終了することができる。このようにして、図4に示すように、凹部210内のストッパー膜102が除去され、下層配線用絶縁膜101が露出する。
プラズマ処理装置1におけるプラズマエッチング処理の具体的手順としては、まず、凹部210が形成されたウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、ウエハWを静電チャック11上に静電吸着する。
次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引きする。その後、バルブ28を開放し、処理ガス供給源30からエッチング用のガスとして、例えば、CFなどのフルオロカーボン化合物とCOを、マスフローコントローラ29によって所定の流量比に調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図1に矢印で示すように、ウエハWに対して均一に吐出させる。ここで、処理ガス流量は、例えばCF/CO=75/25〜600/200mL/min(sccm)、好ましくは150/50〜500/50mL/min程度とすることができる。この際、CFとCOとの流量比は、サイドエッチングおよびポーラスLow−k膜の表面荒れを抑制し、ハードマスクとの選択比を十分に確保し、さらに、Low−k膜へのダメージとポリマー付着を低減する観点からCF:CO=3:1〜10:1とすることが好ましい。
また、処理ガスのレジデンスタイムは、ハードマスクとの選択比を十分に得るとともにLow−k膜へのダメージを低減する観点から、例えば3〜0.17秒程度とすることが好ましく、1〜0.3秒がより好ましい。
ここで、レジデンスタイムは、エッチングガスのチャンバー1内のエッチングに寄与する部分における滞留時間を意味し、下部電極面積(図1の場合は、ウエハWの面積とフォーカスリング15の面積の合計)に上下の電極間距離を乗算して求めた有効チャンバー体積(つまり、処理ガスがプラズマ化する空間の体積)をV[m]、排気速度をS[m/秒]、チャンバー内圧力をp[Pa]、処理ガスの総流量をQ(Pa・m/秒)としたとき、レジデンスタイムτ[秒]は、以下の式に基づき求めることができる。
τ=V/S=pV/Q
チャンバー2内の圧力は、サイドエッチングおよびポーラスLow−k膜の表面荒れを抑制し、ハードマスクとの選択比を十分に確保し、さらに、Low−k膜へのダメージを低減する観点から、所定の圧力、例えば、5〜20Pa、好ましくは6〜13Pa程度に維持する。そして、第1の高周波電源40から上部電極21に200〜2500W、好ましくは400〜1500W程度、第2の高周波電源50から下部電極としてのサセプタ5に100〜1000W、好ましくは100〜300W程度の高周波電力をそれぞれ供給し、エッチングガスをプラズマ化してストッパー膜102のエッチングを行う。なお、バックプレッシャーは、ウエハWのセンター部/エッジ部で約2000Pa/約5500Pa程度に設定することが好ましい。また、プロセス温度としては、例えば、ウエハW(サセプタ5)の温度を0〜40℃とすることがハードマスクとの選択比を確保し、サイドエッチングおよびポリマーの付着を抑制する観点から好ましい。
次に、本発明のより具体的な適用例について、図5および図6を参照しながら説明する。多層配線構造を有する半導体装置の製造過程で、配線接続用のコンタクトプラグや、Cu配線などは、一般に層間絶縁膜にビアホールや溝を形成後、メタルを埋め込むことによって形成される。特にCu配線の埋込み形成方法は、ダマシンプロセス(シングルダマシンプロセスまたはデュアルダマシンプロセス)として知られている。例えば、シングルダマシンプロセスによって配線を形成する場合は、図5に例示するように、図示しないシリコン基板上に、下層配線用絶縁膜112にバリアメタル113を介して埋め込まれたCuなどの金属材料からなる下層配線114が設けられ、その上に、多層の層間絶縁膜120、すなわち、下から順にSiCやSiN等からなるストッパー膜115、第1のアドヒージョン膜116、ポーラスLow−k膜117、第2のアドヒージョン膜118、ハードマスク膜119が順に積層形成された積層体201が準備される。なお、図5および図6において、符号111は、SiOなどからなる下層の絶縁膜である。また、第1のアドヒージョン膜116および第2のアドヒージョン膜118は、いずれもポーラスLow−k膜117の密着性を改善する目的で設けられているものであり、省略することもできる。
多層の層間絶縁膜120には、凹部211が形成されている。凹部211は、これに対応するレジストパターンをフォトリソグラフィー技術により層間絶縁膜120上に形成し、その後、このレジストパターンをマスクとして、ストッパー膜115が露出するまで層間絶縁膜120にエッチング加工を施すことにより形成されたものである。
次に、ハードマスク膜119をマスクとして前記ストッパー膜115にエッチングを施し、図6に示すように、Cu等から構成される下層配線114を露出させる。この際には、上述のように、プラズマ処理装置1を用いてフルオロカーボンガスとCOとを含む処理ガスによりプラズマエッチング処理を行なう。
以降の工程は図示を省略するが、例えば、スパッタ法、PVD法(Physical Vapor Deposition)、電気めっき法などを用いて、バリアメタルとCuを凹部211に埋め込み、余分なCuを取り除きCMP(化学機械研磨法;Chemical Mechanical Polishing)による平坦化処理を行なう。この平坦化処理の際には、ハードマスク膜119がストッパーとして機能する。以上のようにして、多層配線構造の半導体装置において、メタル配線を形成することができる。
次に、本発明の効果を確認した試験結果について説明する。
図2と同様の積層構造を有し、所定間隔で複数の凹部210(溝)が形成されたライン&スペースの積層体において、ハードマスク膜106をマスクとして凹部210内に露出したストッパー膜102に対し、図1に示すものと同様の構成のプラズマ処理装置1を用いてエッチング処理を実施し、エッチング特性を評価した。エッチングガスとしては、表1に示す種々のガスを用い、適宜組合せて試験を行なった。
Figure 0004849875
なお、表1に示す(1)〜(14)の各試験区分におけるガス流量は以下のとおりである。
(1)CF=150mL/min(sccm);
(2)CF/N=150/50mL/min(sccm);
(3)CF/O=150/15mL/min(sccm);
(4)CF/CO=300/100mL/min(sccm);
(5)CF/N/CO=300/50/100mL/min(sccm);
(6)CF/CHF/CO=150/50/100mL/min(sccm);
(7)CF/CH/CO=150/15/100mL/min(sccm);
(8)C/CO=30/50mL/min(sccm);
(9)CH/CF/Ar/O=15/60/450/30mL/min(sccm);
(10)CH/CF/Ar/CO=15/60/450/100mL/min(sccm);
(11)CHF/CH/Ar=80/20/800mL/min(sccm);
(12)NF/Ar=8/200mL/min(sccm);
(13)NF/He/Ar=8/100/200mL/min(sccm);
(14)NF/Ar/CO=8/200/50mL/min(sccm)
試験区分(1)〜(14)に共通の条件として、チャンバー2内の圧力を6.7Pa(50mTorr)とし、上部電極21に400W、下部電極としてのサセプタ5に100Wの高周波電力をそれぞれ供給し、各エッチングガスをプラズマ化してエッチングを行なった。この際、バックプレッシャーは、ウエハWのセンター部/エッジ部で2000Pa(15Torr)/5333Pa(40Torr)、プロセス温度は、チャンバー2側壁=60℃;サセプタ5=20℃、エッチング時間は、試験区分に応じて設定した。
エッチング特性は、ポーラスLow−k膜104のダメージ、ハードマスク膜106(TEOS−SiO)との選択比、ポリマーの付着物の抑制効果、凹部210内に露出したポーラスLow−k膜104の表面荒れ、およびサイドエッチングについて、以下に示すような評価基準で判定した。
<ポーラスLow−k膜のダメージ>
エッチング処理後のウエハWをフッ酸(HF)で処理し、溝部の幅(CD;Critical Dimension)の変化を計測した。プラズマダメージが入ると、ポーラスLow−k膜104の表面が酸化されることから、フッ酸処理によって酸化膜が除去されCDが変化する。本試験では、CDの変化率が7%を超えたものをダメージと判断し、ダメージが発生した場合を×(不良)、発生しなかった場合を○(良好)とした。なお、上記CDの変化率7%は、CD変化量、つまり[フッ酸処理後のCD値]−[フッ酸処理前のCD値]の値として、6nmに相当した。
<ハードマスク膜(SiO)とのエッチング選択比>
ストッパー膜102のエッチングレート(ER)とハードマスク膜106のエッチングレート(ER)から、比率ER/ERを求め、約1以下を×(不良)、約1超〜約2以下を△(普通)、2超〜3を○(良好)、3超を◎(最良)として評価した。
<ポリマー(付着物)の抑制効果>
ポリマーの付着が顕著であったものを×(不良)、ほとんど付着がみられなかったものを○(良好)として評価した。
<ポーラスLow−k膜の表面荒れ>
凹部内に露出したポーラスLow−k膜104の表面が削れて顕著に粗面化したものを×(不良)、僅かに粗面化したものを△(普通)、ほとんど削られず、粗面化されなかったものを○(良好)として評価した。
<サイドエッチング>
凹部210内のストッパー膜102にサイドエッチングが発生したものを×(不良)、サイドエッチングがほとんど発生しなかったものを○(良好)として評価した。
以上のエッチング特性の評価(表1に示す結果)から、区分(1)のCF単ガスおよび区分(2)のCF/Nでは、エッチング選択比がほとんど得られず、凹部210内のポーラスLow−k膜104の側壁に多量のポリマーの付着が見られた。また、区分(3)のCF/Oでは、ポリマーの付着は生じなかったが、ポーラスLow−k膜104へのダメージが顕著であった。
フルオロカーボンガス(CF)とCOに、ハイドロフルオロカーボンガス(CHF、CH)を組み合わせた区分(6)および(7)では、ハードマスク膜106との選択比が低下する傾向がみられた。
また、フルオロカーボンガスとCOとを組合せた場合でも、フルオロカーボン化合物の炭素数が大きいCを用いた区分(8)では、ハードマスク膜106との選択比が顕著に低下した。
また、処理ガス中にArを含む区分(9)〜(14)では、ハードマスク膜とのエッチング選択比は高くなるが、ポーラスLow−k膜104のダメージや表面荒れが発生した。これは、処理ガス中にArを含むとイオンスパッタ作用が強まるためであると考えられ、Arは、ポーラスLow−k膜104を有する層間絶縁膜のエッチングには不適であることが示された。
以上に対し、炭素数の少ないフルオロカーボンガスであるCFとCOのみを含む処理ガスを用いた区分(4)では、ポーラスLow−k膜104のダメージ、ハードマスク膜106とのエッチング選択比、ポリマー付着の抑制効果、凹部210内に露出したポーラスLow−k膜104の表面荒れ、およびサイドエッチングの全ての試験項目で唯一良好な結果が得られた。また、炭素数の少ないフルオロカーボンガスCFとCOに、さらにNを含めた処理ガスを用いた区分(5)では、ハードマスク膜106とのエッチング選択比およびポーラスLow−k膜の表面荒れの項目で評価がやや不満足であるものの、区分(2)のCF/Nとの比較では、エッチング選択比が改善され、さらにポリマーの付着防止効果には顕著な改善が見られた。したがって、CF/Nのガス系よりも、CF/N/COのガス系の方が、エッチング特性を改善できることが確認できた。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では容量結合型の平行平板エッチング装置を用いたが、本発明のガス種でプラズマを形成することができれば装置は問わず、例えば、誘導結合型等の種々のプラズマ処理装置を用いることができる。
本発明のプラズマ処理装置の概要を示す図面。 プラズマエッチング前のウエハ断面構造の模式図。 プラズマエッチングをしている状態を説明するウエハ断面構造の模式図。 プラズマエッチング後のウエハ断面構造の模式図。 ダマシンプロセスへの適用例であり、プラズマエッチングをしている状態を説明するウエハ断面構造の模式図。 ダマシンプロセスへの適用例であり、プラズマエッチング後のウエハ断面構造の模式図。
符号の説明
1;プラズマ処理装置
2;チャンバー
60;プロセスコントローラ
61;ユーザーインターフェイス
62;記憶部
101;下層配線用絶縁膜
102;ストッパー膜
103;第1のアドヒージョン膜
104;ポーラスLow−k膜
105;第2のアドヒージョン膜
106;ハードマスク膜
200,201;積層体
210,211;凹部

Claims (8)

  1. プラズマ処理装置の処理室内で、被処理体を処理ガスのプラズマによりエッチング処理するプラズマエッチング方法であって、
    被処理体は、被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有しており、
    前記被エッチング膜は、窒化ケイ素膜または炭化ケイ素膜であり、
    前記処理ガスは、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COとからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、COと、Nとからなり、
    前記ポーラスLow−k膜より上層に形成された酸化ケイ素膜からなるハードマスク膜をマスクとして前記被エッチング膜のエッチングを行なうことを特徴とする、プラズマエッチング方法。
  2. 前記フルオロカーボン化合物は、CFであることを特徴とする、請求項1に記載のプラズマエッチング方法。
  3. 前記フルオロカーボン化合物と、前記COとの比率は、フルオロカーボン化合物:CO=3:1〜10:1であることを特徴とする、請求項1または請求項2に記載のプラズマエッチング方法。
  4. 前記ポーラスLow−k膜は、誘電率が2.0〜2.7の無機Low−k膜であることを特徴とする、請求項1から請求項3のいずれか1項に記載のプラズマエッチング方法。
  5. 前記ハードマスク膜に対する前記被エッチング膜のエッチング選択比が、2よりも大きいことを特徴とする、請求項から請求項のいずれか1項に記載のプラズマエッチング方法。
  6. 前記被エッチング膜と前記ポーラスLow−k膜との間、前記ポーラスLow−k膜と前記ハードマスク膜との間に、それぞれアドヒージョン膜を有することを特徴とする、請求項に記載のプラズマエッチング方法。
  7. コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムであって、実行時に、請求項1ないし請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラム。
  8. コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1ないし請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、コンピュータ読み取り可能な記憶媒体。
JP2005332896A 2005-11-17 2005-11-17 プラズマエッチング方法 Expired - Fee Related JP4849875B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005332896A JP4849875B2 (ja) 2005-11-17 2005-11-17 プラズマエッチング方法
US11/561,160 US20070111529A1 (en) 2005-11-17 2006-11-17 Plasma etching method
CNB2006101485062A CN100474527C (zh) 2005-11-17 2006-11-17 等离子体蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332896A JP4849875B2 (ja) 2005-11-17 2005-11-17 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2007142099A JP2007142099A (ja) 2007-06-07
JP4849875B2 true JP4849875B2 (ja) 2012-01-11

Family

ID=38076473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332896A Expired - Fee Related JP4849875B2 (ja) 2005-11-17 2005-11-17 プラズマエッチング方法

Country Status (2)

Country Link
JP (1) JP4849875B2 (ja)
CN (1) CN100474527C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010539443A (ja) * 2007-08-07 2010-12-16 ピヴォタル システムズ コーポレーション ガスの化学組成を同定するための方法および装置
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
WO2018037799A1 (ja) * 2016-08-25 2018-03-01 日本ゼオン株式会社 プラズマエッチング方法
JP7061941B2 (ja) * 2018-08-06 2022-05-02 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7403314B2 (ja) * 2019-12-26 2023-12-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7535408B2 (ja) * 2020-08-12 2024-08-16 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Lsiデバイスのエッチング方法および装置

Also Published As

Publication number Publication date
CN1967786A (zh) 2007-05-23
CN100474527C (zh) 2009-04-01
JP2007142099A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN100418186C (zh) 多室基材处理系统中执行的整合原位蚀刻工艺
TWI524423B (zh) 蝕刻及灰化期間低k材料之側壁保護
US7273815B2 (en) Etch features with reduced line edge roughness
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
JP6529357B2 (ja) エッチング方法
CN100514570C (zh) 等离子体蚀刻方法
TW552642B (en) Integrated system for oxide etching and metal liner deposition
TWI436419B (zh) A plasma etch method and a computer readable memory medium
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
JP2001144090A (ja) 半導体装置の製造方法
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
KR20100108467A (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN1316594C (zh) 半导体器件的制造方法
JP4849875B2 (ja) プラズマエッチング方法
CN113035708A (zh) 基片处理方法和基片处理装置
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TW202314851A (zh) 循環式電漿處理
JP2021028959A (ja) エッチング方法及び基板処理装置
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US20120100716A1 (en) Method to improve reliability (EM and TDDB) with post silylation plasma treatment process for copper damascene structures
JP4911936B2 (ja) プラズマアッシング方法
JP6820730B2 (ja) エッチング方法及びプラズマ処理装置
JP2006310634A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees