JP4852969B2 - Oscillator circuit - Google Patents
Oscillator circuit Download PDFInfo
- Publication number
- JP4852969B2 JP4852969B2 JP2005310327A JP2005310327A JP4852969B2 JP 4852969 B2 JP4852969 B2 JP 4852969B2 JP 2005310327 A JP2005310327 A JP 2005310327A JP 2005310327 A JP2005310327 A JP 2005310327A JP 4852969 B2 JP4852969 B2 JP 4852969B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- charging
- oscillation
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は発振回路に係り、特に、補償信号を発生する補償回路と、補償回路からの補償信号に応じて発振周波数を制御可能とされた発振部とを有する発振回路に関する。 The present invention relates to an oscillation circuit, and more particularly to an oscillation circuit including a compensation circuit that generates a compensation signal and an oscillation unit that can control an oscillation frequency in accordance with the compensation signal from the compensation circuit.
携帯電話機などの基準発振源には、高精度な発振が要求されている。このため、基準発振源として、温度補償発振器が用いられている(特許文献1参照)。また、携帯電話機などではこの温度補償発振器を間欠的に動作させることにより、低消費電力化、高効率化を行なっている。なお、このように間欠的に動作を行なう発振器には、高速に所望の周波数に安定させることが望まれている。 A reference oscillation source such as a cellular phone is required to oscillate with high accuracy. For this reason, a temperature compensated oscillator is used as a reference oscillation source (see Patent Document 1). Further, in a cellular phone or the like, the temperature compensated oscillator is operated intermittently to reduce power consumption and efficiency. It is desired that an oscillator that operates intermittently in this way be stabilized at a desired frequency at high speed.
温度補償発振器は積分回路を通して補償信号を発振部に供給することにより、補償動作を安定化させていた。このとき、発振回路の起動特性及び位相特性を向上させるために、積分回路の抵抗を短絡して補償信号をキャパシタンスに直接供給する発振回路が提案されている(特許文献1)。
しかるに、従来の温度補償発振回路では、起動を十分に高速化することはできなかった。 However, the conventional temperature-compensated oscillation circuit cannot sufficiently start up.
本発明は上記の点に鑑みてなされたもので、高速に所望の周波数に安定されることができる発振回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide an oscillation circuit that can be stabilized at a desired frequency at high speed.
本発明は、補償信号を発生する補償回路(122)と、補償回路(122)からの補償信号に応じて発振周波数を制御可能とされた発振部(121)とを有する発振回路であって、抵抗(R1)及びキャパシタ(C2)を含み、補償信号の積分波形を発振部(121)に供給する積分回路(R1、C2)と、抵抗(R1)の両端の電圧を比較する比較回路(141)と、電源電圧が印加されたときキャパシタ(C2)の充電を開始し、比較回路(141)による比較の結果、抵抗(R1)の両端の電圧が一致したとき、キャパシタ(C2)の充電を停止する充電回路(123)と、
積分回路(R1、C2)に含まれる抵抗(R1)の両端を短絡させるスイッチ回路(124)と、充電回路(123)によるキャパシタ(C2)の充電が停止された後、スイッチ回路(124)により積分回路(R1、C2)に含まれる抵抗(R1)を所定時間短絡させる制御回路(125)とを有することを特徴とする。
The present invention is an oscillation circuit having a compensation circuit (122) for generating a compensation signal and an oscillation unit (121) whose oscillation frequency can be controlled in accordance with the compensation signal from the compensation circuit (122). An integration circuit (R1, C2) that includes a resistor (R1) and a capacitor (C2) and supplies an integrated waveform of the compensation signal to the oscillation unit (121), and a comparison circuit (141) that compares the voltages across the resistor (R1). ) And when the power supply voltage is applied, charging of the capacitor (C2) is started. When the comparison result by the comparison circuit (141) shows that the voltages at both ends of the resistor (R1) match, charging of the capacitor (C2) is started. A charging circuit (123) to be stopped ;
The switch circuit (124) for short-circuiting both ends of the resistor (R1) included in the integrating circuit (R1, C2), and after the charging of the capacitor (C2) by the charging circuit (123) is stopped , the switch circuit (124) And a control circuit (125) for short-circuiting a resistor (R1) included in the integration circuit (R1, C2) for a predetermined time .
また、充電回路(123)は、キャパシタ(C2)の充電電圧と補償信号とを比較し、キャパシタ(C2)の充電電圧が補償信号のレベルになったときにキャパシタ(C2)の充電を終了することを特徴とする。 The charging circuit (123) compares the charging voltage of the capacitor (C2) with the compensation signal, and ends the charging of the capacitor (C2) when the charging voltage of the capacitor (C2) reaches the level of the compensation signal. It is characterized by that.
制御回路(125)は、充電回路(123)によりキャパシタ(C2)の充電が完了した後、所定時間、スイッチ回路(124)により抵抗(R1)を短絡させることを特徴とする。 The control circuit (125) is characterized by short-circuiting the resistor (R1) by the switch circuit (124) for a predetermined time after the charging of the capacitor (C2) by the charging circuit (123) is completed.
制御回路(125)は、充電回路(123)によるキャパシタ(C2)の充電期間と、スイッチ回路(124)による抵抗の短絡期間とが重複しないように充電回路(123)及びスイッチ回路(124)を制御することを特徴とする。 The control circuit (125) sets the charging circuit (123) and the switch circuit (124) so that the charging period of the capacitor (C2) by the charging circuit (123) and the short circuit period of the resistor by the switch circuit (124) do not overlap. It is characterized by controlling.
制御回路(125)は、発振動作開始時にキャパシタ(C2)を充電し、充電回路(123)によりキャパシタ(C2)の充電が完了した後、所定時間、スイッチ回路(124)により抵抗(R1)を短絡させることを特徴とする。 The control circuit (125) charges the capacitor (C2) at the start of the oscillation operation, and after the charging of the capacitor (C2) by the charging circuit (123) is completed, the switch circuit (124) sets the resistor (R1) for a predetermined time. It is short-circuited.
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲の記載が限定されるものではない。 In addition, the said reference code is a reference to the last, and description of a claim is not limited by this.
本発明によれば、補償信号を発生する補償回路と、前記補償回路からの補償信号に応じて発振周波数を制御可能とされた発振部とを有する発振回路であって、抵抗及びキャパシタを含み、前記補償信号の積分波形を前記発振部に供給する積分回路と、前記抵抗の両端の電圧を比較する比較回路と、電源電圧が印加されたとき前記キャパシタの充電を開始し、前記比較回路による比較の結果、前記抵抗の両端の電圧が一致したときに前記キャパシタの充電を停止する充電回路と、前記積分回路に含まれる抵抗の両端を短絡させるスイッチ回路と、前記充電回路による前記キャパシタの充電が停止された後、前記スイッチ回路により前記積分回路に含まれる抵抗を所定時間短絡させる制御回路とを有する構成とすることにより、発振部の発振出力を高速に、安定化させることが可能となる。 According to the present invention, an oscillation circuit having a compensation circuit that generates a compensation signal, and an oscillation unit whose oscillation frequency can be controlled in accordance with the compensation signal from the compensation circuit, including a resistor and a capacitor, an integrating circuit for supplying the integrated waveform to the oscillation portion of the compensation signal, and a comparator circuit for comparing the voltage across the resistor, to begin charging the pre-crisis Yapashita when the power supply voltage is applied, the comparator circuit As a result of the comparison, a charging circuit that stops charging of the capacitor when the voltages at both ends of the resistor match, a switch circuit that short-circuits both ends of the resistor included in the integrating circuit, and the capacitor of the capacitor by the charging circuit after the charging is stopped, with the structure and a control circuit for a predetermined time shorting the resistors included in the integrating circuit by the switching circuit, of the oscillator oscillation output Speed, it is possible to stabilize.
〔発振回路〕
図1は本発明の一実施例のブロック構成図を示す。
[Oscillation circuit]
FIG. 1 shows a block diagram of an embodiment of the present invention.
本実施例の発振回路100は、発振IC111、電源112、発振子113、キャパシタC1、C2から構成されている。
The
発振IC111は、温度補償機能付き発振ICであり、周囲温度に応じてキャパシタンスを制御することにより、温度によらずに所望の周波数の発振出力が得られ構成とされている。発振IC111の端子T1に電源112が接続される。電源112は、直流電圧Vccを発振IC111の端子T1に供給する。
The
キャパシタンスC1は、電源112に並列に接続されており、電源112から供給される直流電圧Vccの変動を吸収する。
Capacitance C1 is connected in parallel to
発振IC111の端子T2と端子T3との間には発振子113が接続される。発振子113は、セラミック発振子、水晶振動子などから構成されており、端子T2、T3に印加される電圧に応じて振動する。
An
発振IC111は、発振子113の振動に応じた発振出力を端子T6から出力する。発振IC111の端子T4は、キャパシタC2を介して接地される。キャパシタC2は、外付けのキャパシタであり、内蔵された抵抗とともに積分回路を構成している。発振IC111の端子T5は接地端子であり、接地されている。
The
〔発振IC111〕
発振IC111は、例えば、1チップの半導体装置であり、発振部121、温度補償回路122、充電回路123、スイッチ回路124、タイミング制御回路125、抵抗R1を含む構成とされている。
[Oscillation IC 111]
The
〔発振部121〕
発振部121は、インバータ131、バッファアンプ132、抵抗R11〜R14、キャパシタC11、C12、可変容量ダイオードCav1、Cav2から構成されおり、いわゆる、インバータ式の電圧制御発振回路を構成している。インバータ131は入力がキャパシタC11を介して端子T2に接続され、出力が抵抗R14、及び、キャパシタC12を介して端子T3に接続されている。
[Oscillator 121]
The oscillating
端子T2と端子T3とで互いに反転した電圧となるようにしている。インバータ131の出力が発振出力としてバッファアンプ132を介して端子T6より出力される。
The voltage is inverted between the terminal T2 and the terminal T3. The output of the
可変容量ダイオードCav1は、端子T2と端子T5との間に設けられている。可変容量ダイオードCav2は、端子T3と端子T5との間に設けられている。 The variable capacitance diode Cav1 is provided between the terminal T2 and the terminal T5. The variable capacitance diode Cav2 is provided between the terminal T3 and the terminal T5.
可変容量ダイオードCav1、Cav2は、バイアス電圧によってその容量成分が変化する。可変容量ダイオードCav1、Cav2の容量成分が変化することにより発振子113を含む回路による共振周波数が変化し、発振周波数が変化する。
The capacitance components of the variable capacitance diodes Cav1 and Cav2 change depending on the bias voltage. When the capacitance components of the variable capacitance diodes Cav1 and Cav2 change, the resonance frequency by the circuit including the
可変容量ダイオードCav1、Cav2には、抵抗R11、R12を介して補償回路122から出力された補償信号に応じた電圧が印加される。可変容量ダイオードCav1、Cav2は、補償信号に応じて容量が変化する。これによって、発振部121の発振出力が所望の周波数に制御される。
A voltage corresponding to the compensation signal output from the
なお、抵抗R13は、フィードバック抵抗を構成している。また、抵抗R14は、ゲインをコントロールするための抵抗である。さらに、キャパシタC11、C12は、インバータ131への可変容量ダイオードCav1、Cav2のバイアス用直流電圧の流入を防止している。
The resistor R13 constitutes a feedback resistor. The resistor R14 is a resistor for controlling the gain. Furthermore, the capacitors C11 and C12 prevent the DC voltage for bias of the variable capacitance diodes Cav1 and Cav2 from flowing into the
〔温度補償回路122〕
温度補償回路122は、温度に応じてレベルが変化する補償信号を出力する。温度補償回路122から出力された補償信号は抵抗R1の一端に供給される。抵抗R1の他端は、端子T4及び発振部121に接続されている。
[Temperature compensation circuit 122]
The
〔充電回路123〕
充電回路123は、コンパレータ141、インバータ142、トランジスタM11、M12から構成されている。
[Charging circuit 123]
The
コンパレータ141の非反転入力端子は端子T4に接続されており、キャパシタC2の充電電圧が供給される。コンパレータ141の反転入力端子は温度補償回路122と抵抗R1との接続点に接続されており、温度補償回路122から出力される補償信号が供給される。
The non-inverting input terminal of the
コンパレータ141はキャパシタC2の充電電圧が補償信号より小さければ出力をハイレベルとし、キャパシタC2の充電電圧が補償信号より大きければ出力をローレベルとする。コンパレータ141の出力は、インバータ142及びタイミング制御回路124の端子T13に供給される。インバータ142は、コンパレータ141の出力を反転させる。
The
インバータ142の出力は、トランジスタM12のゲートに供給される。トランジスタM12は、pチャネルMOSトランジスタから構成されており、ソース−ドレインが端子T1と端子T4との間に接続されている。トランジスタM12は、インバータ142の出力がローレベルのときにオンして、端子T1から端子T4に電流を供給して、キャパシタC2を充電する。また、トランジスタM11は、ソース−ドレインがコンパレータ141の出力と接地との間に接続されており、ゲートがタイミング制御回路124の端子T12に接続されている。
The output of the
〔スイッチ回路124〕
スイッチ回路124は、nチャネルMOSトランジスタM21及びpチャネルMOSトランジスタM22により、いわゆる、トランスファゲートと呼ばれるCMOSスイッチ回路を構成しており、オンのとき抵抗R1の両端を短絡する。nチャネルMOSトランジスタM21のゲートはタイミング制御回路125の端子T14に接続され、pチャネルMOSトランジスタM22のゲートはタイミング制御回路125の端子T15に接続されている。
[Switch circuit 124]
The
〔タイミング制御回路125〕
図2はタイミング制御回路125のブロック構成図を示す。
[Timing control circuit 125]
FIG. 2 shows a block configuration diagram of the
タイミング制御回路125は、基準電源回路151、インバータ152〜155、遅延回路156、157、NOR回路158、159から構成されている。
The
基準電源回路151は、端子T11と接地との間に接続されている。端子T11は、端子T1に接続されており、電源112から直流電圧Vccが供給される。基準電源回路151は、直流電圧Vccから基準電圧を生成する。基準電源回路151で生成された基準電圧は、インバータ152にハイレベルの信号として供給される。
The reference power supply circuit 151 is connected between the terminal T11 and the ground. The terminal T11 is connected to the terminal T1, and the DC voltage Vcc is supplied from the
インバータ152は、基準電源回路151から供給されるハイレベルの信号を反転してローレベルの信号を出力する。なお、直流電圧Vccが端子T1に供給されていない状態では基準電源回路151の出力はローレベルであり、インバータ152の出力はハイレベルとなる。インバータ152の出力は、遅延回路156に供給されている。
The inverter 152 inverts the high level signal supplied from the reference power supply circuit 151 and outputs a low level signal. In the state where the DC voltage Vcc is not supplied to the terminal T1, the output of the reference power supply circuit 151 is at a low level, and the output of the inverter 152 is at a high level. The output of the inverter 152 is supplied to the
遅延回路156は、電流源161、トランジスタM31、キャパシタC11から構成されている。電流源161は、端子T11に接続されており、直流電圧Vccから定電流を生成する。トランジスタM31はnチャネルMOSトランジスタから構成されており、ソース−ドレインが電流源161と接地との間に接続され、ゲートにインバータ152の出力が供給されている。キャパシタC11はトランジスタM31のソース−ドレイン間に並列に接続されている。
The
遅延回路156は、インバータ152の出力がハイレベルのときにトランジスタM31がオンして、キャパシタC11を放電する。端子T1に直流電圧Vccが印加され、インバータ152の出力がローレベルになると、トランジスタM31がオフして、キャパシタC11の充電が開始される。
In the
キャパシタC11の充電電圧は、インバータ153に供給されている。インバータ153はキャパシタC11の充電電圧が所定レベル以下のときには出力がハイレベルとしており、キャパシタC11の充電電圧が所定レベルを超えると出力をローレベルとする。 The charging voltage of the capacitor C11 is supplied to the inverter 153. The inverter 153 outputs a high level when the charging voltage of the capacitor C11 is below a predetermined level, and sets the output low when the charging voltage of the capacitor C11 exceeds a predetermined level.
インバータ153の出力は、端子T12及びNOR回路158に供給される。NOR回路158は、インバータ153の出力と端子T13の入力とのNOR論理を出力する。NOR回路158の出力はインバータ154に供給される。インバータ154はNOR回路158の出力を反転して出力する。インバータ154の出力は、遅延回路157及びNOR回路159に供給される。
The output of the inverter 153 is supplied to the terminal T12 and the NOR
遅延回路157は、遅延回路156と同じ構成であり、インバータ154の出力を遅延して出力する。遅延回路157の出力は、NOR回路159に供給される。NOR回路159はインバータ154の出力と遅延回路157の出力とのNOR論理を出力する。
Delay circuit 157 has the same configuration as
NOR回路159の出力は、端子T14及びインバータ155に供給される。インバータ155は、NOR回路159の出力を反転して端子T15に供給する。
The output of the NOR
〔動作〕
図3はタイミング制御回路125の動作波形図を示す。図3(A)は端子T1、T11、図3(B)は基準電源回路151の出力、図3(C)はインバータ152の出力、図3(D)は遅延回路156の出力、図3(E)はインバータ153の出力、図3(F)は端子T13、図3(G)はNOR回路158の出力、図3(H)はインバータ154の出力、図3(I)は遅延回路157の出力、図3(J)はNOR回路159の出力波形を示している。
[Operation]
FIG. 3 shows an operation waveform diagram of the
時刻t1で、図3(A)に示すように電源112から電源電圧Vccが印加されると、図3(B)に示すように基準電源回路151の出力が徐々に立ち上がる。このとき、インバータ152の出力は図3(C)に示すようにハイレベルとなる。
At time t1, when the power supply voltage Vcc is applied from the
このとき、遅延回路156はトランジスタM31がオンするので、その出力は図3(D)に示すようにローレベルとなる。遅延回路156の出力はローレベルであるので、インバータ153の出力は図3(E)に示すようにハイレベルとなる。このとき、インバータ153の出力は、端子T12を介してトランジスタM11のゲートに供給される。トランジスタM11はnチャネルMOSトランジスタから構成されているので、端子T12がハイレベルになることによりオンする。
At this time, since the transistor M31 is turned on, the output of the
トランジスタM11がオンすることにより、インバータ142の入力がローレベルとなるため、インバータ142の出力はハイレベルとなる。インバータ142の出力がハイレベルとなることによりトランジスタM12はオフする。これによってキャパシタC2の充電は抑制される。なお、このとき、コンパレータ141は非反転入力端子に温度補償回路122から補償信号が供給されており、反転入力端子は接地レベルとなるので、その出力はハイレベルとなっている。
When the transistor M11 is turned on, the input of the
また、トランジスタM11がオンすることにより、端子T13がローレベルとされる。端子T13がローレベルとされると、NOR回路158は入力がともにローレベルとなるので、その出力はハイレベルとされる。これによって、インバータ154の出力は図3(H)に示すようにハイレベルとなる。インバータ154の出力がハイレベルとなると、遅延回路157のトランジスタM31がオンするので、遅延回路157の出力は図3(I)に示すようにローレベルとされる。NOR回路159は一方入力がハイレベル、他方入力がローレベルとなるので、その出力は図3(J)に示すようにローレベルとされる。NOR回路159の出力がローレベルの状態では、端子T14がローレベル、端子T15がハイレベルとなるので、スイッチ回路124はオフ状態とされる。
Further, when the transistor M11 is turned on, the terminal T13 is set to the low level. When the terminal T13 is set to the low level, both inputs of the NOR
時刻t2で図3(A)に示すように基準電源回路151の出力が所定電圧V1に達すると、図3(C)に示すようにインバータ153の出力がローレベルとなる。インバータ153の出力がローレベルになると、遅延回路156のトランジスタM31がオフし、キャパシタC11の充電が開始される。なお、このとき、スイッチ回路124はオフ状態に維持され、キャパシタC2は効率よく充電される。
When the output of the reference power supply circuit 151 reaches a predetermined voltage V1 as shown in FIG. 3A at time t2, the output of the inverter 153 becomes low level as shown in FIG. 3C. When the output of the inverter 153 becomes low level, the transistor M31 of the
時刻t3で図3(D)に示すようにキャパシタC11の充電電圧がV2に達すると、インバータ153の出力がローレベルに反転する。インバータ153の出力がローレベルに反転すると、充電回路123のトランジスタM11がオフする。
When the charging voltage of the capacitor C11 reaches V2 at time t3 as shown in FIG. 3D, the output of the inverter 153 is inverted to low level. When the output of the inverter 153 is inverted to a low level, the transistor M11 of the charging
充電回路123はトランジスタM11がオフすると、コンパレータ141の出力がインバータ142に供給される。このとき、コンパレータ141の出力はハイレベルであるため、インバータ142の出力はローレベルとなり、トランジスタM12がオンし、キャパシタC2の充電が略電源電圧Vccにより充電される。また、このとき、トランジスタM11がオフすることにより図3(F)に示すように端子T13がハイレベルとなる。
When the transistor M11 is turned off, the charging
時刻t4でキャパシタC2の充電電圧が温度補償回路122の補償信号レベルに達すると、コンパレータ123の出力がローレベルに反転する。コンパレータ123の出力がローレベルに反転すると、トランジスタM12がオフし、キャパシタC2の充電が停止される。
When the charging voltage of the capacitor C2 reaches the compensation signal level of the
また、コンパレータ123の出力がローレベルに反転すると、端子T13がローレベルに反転する。端子t13がローレベルに反転すると、NOR回路158の入力が両方ともローレベルとなるので、その出力は図3(G)に示すようにハイレベルに反転する。NOR回路158の出力がハイレベルになると、NOR回路159の出力は図3(J)に示すようにハイレベルに反転する。NOR回路159の出力がハイレベルに反転すると、端子T14がハイレベル、端子T15がローレベルとなるのでスイッチ回路124はオンする。スイッチ回路124がオンすることにより、温度補償回路122とキャパシタC2とが直結される。これによってキャパシタC2の充電電圧が温度補償回路122の補償信号レベルに一致するように急速に調整される。これによって、発振部121のキャパシタンスが急速に温度補償回路122の出力補償信号に応じた周波数に調整され、発振周波数を高速に安定化させることが可能となる。
When the output of the
時刻t5で、図3(I)に示すように遅延回路157のキャパシタC11の充電電圧がV3に達すると、図3(J)に示すようにNOR回路159の出力はローレベルに反転する。
At time t5, when the charging voltage of the capacitor C11 of the delay circuit 157 reaches V3 as shown in FIG. 3 (I), the output of the NOR
NOR回路159の出力がローレベルになることによって、スイッチ回路124はオフする。スイッチ回路124がオフすることによって抵抗R1とキャパシタC2により積分回路が構成され、温度補償回路122の出力補償信号を安定して発振部121に供給することが可能となる。
When the output of the NOR
図4は本発明の一実施例のシミュレーション波形図を示す。図4(A)はキャパシタC2の充電電圧、図4(B)はキャパシタC2の充電期間、抵抗R1の短絡期間を示す図である。 FIG. 4 shows a simulation waveform diagram of one embodiment of the present invention. 4A is a diagram illustrating a charging voltage of the capacitor C2, and FIG. 4B is a diagram illustrating a charging period of the capacitor C2 and a short circuit period of the resistor R1.
本実施例によれば、図4(B)に示すように期間T1でキャパシタC2を充電した後、期間T2で抵抗R1を短絡することにより図4(A)に示すようにキャパシタC2の充電電圧が抵抗R1を短絡した後、急速に補償信号レベルVTCに達していることがわかる。これによって、発振部121を高速に補償信号VTCによって補償することができるようになる。
According to the present embodiment, as shown in FIG. 4B, the capacitor C2 is charged in the period T1, and then the resistor R1 is short-circuited in the period T2 to thereby charge the capacitor C2 as shown in FIG. It can be seen that after the resistor R1 is short-circuited, the compensation signal level VTC is rapidly reached. As a result, the
〔効果〕
本実施例によれば、電源電圧Vccの投入時に、充電回路123により温度補償信号を安定化させるための積分回路を構成するキャパシタC2を温度補償信号まで高速に充電することができる。また、キャパシタC2の充電完了後、積分回路を構成する抵抗R1の両端を短絡させ、温度補償回路122とキャパシタC2とを直結することにより、キャパシタC2の充電電圧と温度補償信号とのずれ、例えば、充電回路123のオフセットなどにより、キャパシタC2と温度補償信号との間に発生するずれなどを高速で調整することができる。これによって、キャパシタC2の充電電圧を高速に温度補償信号に一致させることができる。これによって、電源電圧Vccの起動時に発振部121の発振周波数を高速で所望の周波数に安定化させることが可能となる。
〔effect〕
According to the present embodiment, when the power supply voltage Vcc is turned on, the capacitor C2 constituting the integration circuit for stabilizing the temperature compensation signal by the charging
〔適用例〕
本実施例の発振回路100は電池駆動の機器などに搭載して好適である。電池駆動の機器において省電力化のために待ち受け時などに発振回路100の電源を間欠的に供給して、間欠的発振出力を与える場合に発振回路100の発振周波数を高速で所望の発振周波数に安定させることが可能となる。よって、処理を迅速に行なえ、さらに、省電力化が可能となる。
[Application example]
The
〔その他〕
なお、本実施例では、発振部121の構成を発振子113及びインバータ131を用いた構成としたが、発振部121の構成はこれに限定されるものではなく、要は電圧制御型の発振回路構成であればこれに限定されるものではない。
[Others]
In the present embodiment, the configuration of the
また、本実施例では、温度補償信号により発振を安定化させる場合を例に説明を行なったが、温度補償信号を高速で安定化させるものに限定されない。 In this embodiment, the case where the oscillation is stabilized by the temperature compensation signal has been described as an example. However, the present invention is not limited to the case where the temperature compensation signal is stabilized at a high speed.
100 発振回路
111 発振IC、112 電源、113 発振子
121 発振部、122 温度補償回路、123 充電回路、124 スイッチ回路
125 タイミング制御回路
DESCRIPTION OF
Claims (2)
抵抗及びキャパシタを含み、前記補償信号の積分波形を前記発振部に供給する積分回路と、
前記抵抗の両端の電圧を比較する比較回路と、
電源電圧が印加されたとき前記キャパシタの充電を開始し、前記比較回路による比較の結果、前記抵抗の両端の電圧が一致したときに前記キャパシタの充電を停止する充電回路と、
前記積分回路に含まれる抵抗の両端を短絡させるスイッチ回路と、
前記充電回路による前記キャパシタの充電が停止された後、前記スイッチ回路により前記積分回路に含まれる抵抗を所定時間短絡させる制御回路とを有することを特徴とする発振回路。 An oscillation circuit having a compensation circuit that generates a compensation signal, and an oscillation unit that can control an oscillation frequency in accordance with the compensation signal from the compensation circuit,
An integration circuit including a resistor and a capacitor, and supplying an integrated waveform of the compensation signal to the oscillation unit;
A comparison circuit for comparing voltages across the resistor;
Begins charging the pre-crisis Yapashita when the power supply voltage is applied, the comparison result of the comparison by the circuit, a charging circuit for stopping charging of the capacitor when the voltage across the resistor matches,
A switch circuit for short-circuiting both ends of the resistor included in the integrating circuit;
An oscillation circuit comprising: a control circuit for short-circuiting a resistor included in the integration circuit for a predetermined time by the switch circuit after charging of the capacitor by the charging circuit is stopped .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005310327A JP4852969B2 (en) | 2005-10-25 | 2005-10-25 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005310327A JP4852969B2 (en) | 2005-10-25 | 2005-10-25 | Oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007124043A JP2007124043A (en) | 2007-05-17 |
| JP4852969B2 true JP4852969B2 (en) | 2012-01-11 |
Family
ID=38147433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005310327A Expired - Fee Related JP4852969B2 (en) | 2005-10-25 | 2005-10-25 | Oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4852969B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5119826B2 (en) * | 2007-09-25 | 2013-01-16 | セイコーエプソン株式会社 | Compensation voltage circuit and temperature compensated piezoelectric oscillator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129945A (en) * | 1991-10-31 | 1993-05-25 | Casio Comput Co Ltd | Pll circuit |
| JPH09294051A (en) * | 1996-04-24 | 1997-11-11 | Victor Co Of Japan Ltd | Loop filter circuit |
| JP2000196357A (en) * | 1998-10-20 | 2000-07-14 | Citizen Watch Co Ltd | Temperature compensated type crystal oscillator |
| JP2000196356A (en) * | 1998-12-28 | 2000-07-14 | Nippon Dempa Kogyo Co Ltd | Voltage controlled crystal oscillator |
| JP3358619B2 (en) * | 1999-12-06 | 2002-12-24 | セイコーエプソン株式会社 | Temperature compensated oscillator, method of controlling temperature compensated oscillator, and wireless communication device |
| JP4296982B2 (en) * | 2004-04-21 | 2009-07-15 | ミツミ電機株式会社 | Oscillator circuit |
-
2005
- 2005-10-25 JP JP2005310327A patent/JP4852969B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007124043A (en) | 2007-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8115562B2 (en) | Oscillation circuit and method of controlling same | |
| CN111817667B (en) | Crystal oscillation circuit capable of starting oscillation rapidly and oscillation starting method | |
| JP4510054B2 (en) | Ultra low power RC oscillator | |
| CN1761149B (en) | Oscillator starting control circuit | |
| US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
| JP2008252783A (en) | Piezoelectric oscillator | |
| JP6349097B2 (en) | Input signal amplifier | |
| JP3902769B2 (en) | Step-down voltage output circuit | |
| JP4852969B2 (en) | Oscillator circuit | |
| US12184234B2 (en) | Semiconductor device | |
| US8885444B2 (en) | Analog electronic watch | |
| JPH10325886A (en) | Oscillation circuit, electronic circuit using the same, semiconductor device using the same, electronic apparatus, and clock | |
| JP4296982B2 (en) | Oscillator circuit | |
| KR101834860B1 (en) | Low current crystal oscillator having fast start-up | |
| JP2006295362A (en) | Applied voltage control circuit for voltage controlled oscillator circuit | |
| JP3255581B2 (en) | Oscillator circuit | |
| JP3612929B2 (en) | OSCILLATOR CIRCUIT, ELECTRONIC CIRCUIT USING THE SAME, SEMICONDUCTOR DEVICE USING THEM, ELECTRONIC DEVICE, AND WATCH | |
| CN115104257B (en) | Low power electronic oscillator | |
| JP4641221B2 (en) | Oscillation circuit and electronic equipment | |
| JP4643837B2 (en) | Oscillation control circuit | |
| JP3543524B2 (en) | Oscillator circuit, electronic circuit using the same, semiconductor device using the same, portable electronic device and watch | |
| JP2004242241A (en) | Crystal oscillation circuit | |
| JP2004221632A (en) | Oscillation circuit | |
| JP2005159823A (en) | Voltage controlled crystal oscillator and crystal oscillator | |
| JP3964652B2 (en) | Crystal oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |