Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4852991B2 - Electronic components - Google Patents
[go: Go Back, main page]

JP4852991B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP4852991B2
JP4852991B2 JP2005334762A JP2005334762A JP4852991B2 JP 4852991 B2 JP4852991 B2 JP 4852991B2 JP 2005334762 A JP2005334762 A JP 2005334762A JP 2005334762 A JP2005334762 A JP 2005334762A JP 4852991 B2 JP4852991 B2 JP 4852991B2
Authority
JP
Japan
Prior art keywords
cavity
space
chip
electronic component
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005334762A
Other languages
Japanese (ja)
Other versions
JP2007142210A (en
Inventor
和弘 伊勢坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005334762A priority Critical patent/JP4852991B2/en
Publication of JP2007142210A publication Critical patent/JP2007142210A/en
Application granted granted Critical
Publication of JP4852991B2 publication Critical patent/JP4852991B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、基板に設けられたキャビティ内にチップを配置した電子部品に関するものである。   The present invention relates to an electronic component in which a chip is disposed in a cavity provided on a substrate.

容器の底面に形成した矩形状のキャビティ内に、はんだバンプを介して発振用ICチップやMMIC(Monolithic Microwave Integrated Circuit)などのチップを配置し、チップとキャビティとの間に形成された間隙に樹脂を充填した電子部品、例えば特許文献1や特許文献2に記載のものが知られている。   A chip such as an oscillation IC chip or MMIC (Monolithic Microwave Integrated Circuit) is placed through a solder bump in a rectangular cavity formed on the bottom of the container, and resin is placed in the gap formed between the chip and the cavity. For example, electronic parts filled with a material such as those described in Patent Document 1 and Patent Document 2 are known.

例えば、特許文献1には、図10に示すように、セラミック層101a、101b、101cに囲まれたキャビティ102と、キャビティ102内にAuバンプ103、電極パッド104を介して配置されている発振用ICチップ105とを有する電子部品100が開示されている。発振用ICチップ105は、発振用ICチップ105以外のキャビティ102内の間隙に、アンダーフィルするための熱硬化性樹脂106を充填・加熱し、硬化することにより固定されている。   For example, in Patent Document 1, as shown in FIG. 10, a cavity 102 surrounded by ceramic layers 101a, 101b, and 101c, and an oscillation bump disposed in the cavity 102 via an Au bump 103 and an electrode pad 104 An electronic component 100 having an IC chip 105 is disclosed. The oscillation IC chip 105 is fixed by filling a gap in the cavity 102 other than the oscillation IC chip 105 with a thermosetting resin 106 for underfilling, heating, and curing.

また、特許文献2には、図11に示すように、キャビティ108を有する基板109内に、はんだバンプ110を介して配置されているMMIC111を有する電子部品107が開示されている。MMIC111は、樹脂112が、キャビティ底面113と対向するMMIC111の一方主面111aと非接触の状態で、MMIC111およびキャビティ108を覆うことで、基板109に固定されている。
特開2002-50652号公報 特開2005-166973号公報 上記のような、チップをキャビティに固定する方法では、樹脂の加熱・硬化工程における樹脂の収縮により、チップに不要な応力がかかり、最悪の場合にはチップが破壊されてしまうという問題があった。その結果、電子部品の動作が不安定になったり、動作しなくなったりという異常が起こることがあった。
Further, Patent Document 2 discloses an electronic component 107 having an MMIC 111 arranged via a solder bump 110 in a substrate 109 having a cavity 108 as shown in FIG. The MMIC 111 is fixed to the substrate 109 by covering the MMIC 111 and the cavity 108 with the resin 112 being in non-contact with the one main surface 111a of the MMIC 111 facing the cavity bottom surface 113.
JP 2002-50652 A In the method of fixing the chip to the cavity as described above, unnecessary stress is applied to the chip due to resin shrinkage in the resin heating / curing process, and in the worst case, the chip is destroyed. There was a problem that. As a result, an abnormality that the operation of the electronic component becomes unstable or stops operating may occur.

さらに、アンダーフィル工法を使用した場合、樹脂内に形成されるボイドの発生を抑える為、はんだバンプの直径に対してキャビティ側面とそのキャビティ側面と対向するチップ側面との間の距離を十分大きくする必要があり、電子部品を小さくすることが難しかった。   Furthermore, when the underfill method is used, the distance between the cavity side surface and the chip side surface facing the cavity side surface is made sufficiently large with respect to the diameter of the solder bump to suppress the formation of voids formed in the resin. It was necessary and it was difficult to make the electronic component small.

本発明は、上述の問題に鑑みて案出されたものであり、その目的は、チップが樹脂から受ける応力を減少させると共に、チップをキャビティに安定的に固定させることにより、チップ破壊を削減し、かつ安定した動作が可能な電子部品を提供することにある。   The present invention has been devised in view of the above-mentioned problems, and its object is to reduce chip stress by reducing the stress that the chip receives from the resin and stably fixing the chip to the cavity. Another object is to provide an electronic component capable of stable operation.

上述の課題を解決するため、第1の発明に係る電子部品は、
裏面にキャビティを有する基板と、
キャビティ内に収容されたチップと、を有し、
キャビティは、キャビティ底面とキャビティ側面とを有し、
チップは、キャビティ底面と対向する一方主面と、一方主面と対向する他方主面と、キャビティ側面と対向するチップ側面とを有し、
チップ側面とキャビティ側面との間に形成される側面空間内に、チップをキャビティに固定のみする為の樹脂部と、樹脂部が設けられていない空隙部とが配置され、
チップの一方主面と側面空間とキャビティ底面との間に形成される底部空間と、
底部空間内に配置され、チップと基板とを電気的に接続する為の導体突起とをさらに有し、
側面空間内に配置された空隙部と底部空間とは互いに連結され、底部空間は空隙部を介して外部と連結されており、
裏面側から、空隙部を介してキャビティ底面の一部を見ることが出来、
樹脂部は底部空間内に充填されていないことを特徴とする。
第2の発明に係る電子部品は、キャビティとチップとは矩形状に形成され、
側面空間は、キャビティ側面とチップ側面との間に形成される第1〜第4の側面空間と、第1〜第4の側面空間に挟まれる第1〜第4の角部空間とで形成され、
第1の側面空間と第2の側面空間とは互いに対向して配置され、
第3の側面空間と第4の側面空間とは互いに対向して配置され、
第1の角部空間と第2の角部空間とは互いに対向して配置され、
第3の角部空間と第4の角部空間とは互いに対向して配置され、
樹脂部は、少なくとも一対の第1の角部空間と第2の角部空間内に形成され、
空隙部は、第1〜第4の側面空間内に形成されることを特徴とする。
第3の発明に係る電子部品は、キャビティとチップとは矩形状に形成され、
側面空間は、キャビティ側面とチップ側面との間に形成される第1〜第4の側面空間と、第1〜第4の側面空間に挟まれる第1〜第4の角部空間とで形成され、
第1の側面空間と第2の側面空間とは互いに対向して配置され、
第3の側面空間と第4の側面空間とは互いに対向して配置され、
第1の角部空間と第2の角部空間とは互いに対向して配置され、
第3の角部空間と第4の角部空間とは互いに対向して配置され、
樹脂部は、一対の第1の側面空間と第2の側面空間内の少なくとも一部に形成され、
空隙部は、第1〜第4の角部空間内に形成されることを特徴とする。
第4の発明に係る電子部品は、樹脂部は、一対の第1の側面空間と第2の側面空間内全体に形成されることを特徴とする。
第5の発明に係る電子部品は、キャビティは、上段キャビティと下段キャビティとを有する2段キャビティで形成され、下段キャビティの開口部は、チップの一方主面よりも小さく形成されることを特徴とする。
第6の発明に係る電子部品は、樹脂部は、チップの他方主面よりも低い位置に形成されることを特徴とする。
第7の発明に係る電子部品は、基板は、キャビティが形成される第1の主面と、第1の主面と対向する第2の主面とで形成され、
外部接続端子は、第1の主面のキャビティが形成されていない第1の主面上に配置され、
表面実装部品は、第2の主面上に配置されることを特徴とする。
In order to solve the above-mentioned problem, the electronic component according to the first invention is
A substrate having a cavity on the back surface ;
A chip housed in the cavity,
The cavity has a cavity bottom surface and a cavity side surface,
The chip has one main surface facing the cavity bottom surface, the other main surface facing the one main surface, and a chip side surface facing the cavity side surface,
In the side space formed between the side surface of the chip and the side surface of the cavity, a resin part for only fixing the chip to the cavity and a gap part in which no resin part is provided are arranged,
A bottom space formed between one main surface of the chip, the side space, and the bottom of the cavity;
A conductor protrusion disposed in the bottom space for electrically connecting the chip and the substrate;
The gap and the bottom space arranged in the side space are connected to each other, and the bottom space is connected to the outside via the gap,
From the back side, you can see a part of the bottom of the cavity through the gap,
The resin portion is not filled in the bottom space.
In the electronic component according to the second invention, the cavity and the chip are formed in a rectangular shape,
The side space is formed by first to fourth side spaces formed between the cavity side surface and the chip side surface, and first to fourth corner spaces sandwiched between the first to fourth side spaces. ,
The first side space and the second side space are arranged to face each other,
The third side space and the fourth side space are arranged to face each other,
The first corner space and the second corner space are arranged to face each other,
The third corner space and the fourth corner space are arranged to face each other,
The resin portion is formed in at least a pair of the first corner space and the second corner space,
The gap is formed in the first to fourth side spaces.
In the electronic component according to the third invention, the cavity and the chip are formed in a rectangular shape,
The side space is formed by first to fourth side spaces formed between the cavity side surface and the chip side surface, and first to fourth corner spaces sandwiched between the first to fourth side spaces. ,
The first side space and the second side space are arranged to face each other,
The third side space and the fourth side space are arranged to face each other,
The first corner space and the second corner space are arranged to face each other,
The third corner space and the fourth corner space are arranged to face each other,
The resin portion is formed in at least a part of the pair of first side space and second side space,
The gap is formed in the first to fourth corner spaces.
An electronic component according to a fourth invention is characterized in that the resin portion is formed in the entire pair of first side space and second side space.
An electronic component according to a fifth invention is characterized in that the cavity is formed of a two-stage cavity having an upper stage cavity and a lower stage cavity, and the opening of the lower stage cavity is formed smaller than one main surface of the chip. To do.
An electronic component according to a sixth aspect is characterized in that the resin portion is formed at a position lower than the other main surface of the chip.
In the electronic component according to the seventh invention, the substrate is formed of a first main surface on which a cavity is formed, and a second main surface facing the first main surface,
The external connection terminal is disposed on the first main surface where the cavity of the first main surface is not formed,
The surface mount component is arranged on the second main surface.

第1の発明に係る電子部品によれば、樹脂を加熱・硬化するときに発生する応力を空隙部で吸収することが出来るので、チップに不要な応力が伝わらないようにすることが出来る。さらに、樹脂部によりチップがキャビティに安定的に固定され、不要な振動によりチップがキャビティから外れるのを防止することが出来る。   According to the electronic component of the first invention, the stress generated when the resin is heated and cured can be absorbed by the gap, so that unnecessary stress can be prevented from being transmitted to the chip. Furthermore, the chip is stably fixed to the cavity by the resin portion, and the chip can be prevented from being detached from the cavity due to unnecessary vibration.

さらに、導体突起の周辺は接着樹脂のないオープンなスペースとなるので、ハンダフラッシュによるショートの発生を抑えることが出来る。   Furthermore, since the periphery of the conductor protrusion is an open space without an adhesive resin, occurrence of a short circuit due to solder flash can be suppressed.

2の発明に係る電子部品によれば、少ない樹脂量でチップをキャビティに固定することが出来るので、製造コスト削減が可能となる。 According to the electronic component of the second invention, the chip can be fixed to the cavity with a small amount of resin, so that the manufacturing cost can be reduced.

3および第4の発明に係る電子部品によれば、安定的にチップをキャビティに固定することが出来るので、振動等によるチップの破壊を抑えることが出来る。 According to the electronic component according to the third and fourth inventions, the chip can be stably fixed to the cavity, so that the destruction of the chip due to vibration or the like can be suppressed.

5の発明に係る電子部品によれば、側面空間内と角部空間内とに形成される接着樹脂が、導体突起が配置されている下部キャビティ内へ流動することを確実に防止することが出来る。 According to the electronic component of the fifth invention, it is possible to reliably prevent the adhesive resin formed in the side space and the corner space from flowing into the lower cavity where the conductor protrusion is disposed. I can do it.

6の発明に係る電子部品によれば、チップ他方主面上に接着樹脂が形成されていないので、チップ他方主面上により多くの表面実装部品を形成することが出来る。 According to the electronic component of the sixth aspect of the present invention, since the adhesive resin is not formed on the other main surface of the chip, more surface mount components can be formed on the other main surface of the chip.

7の発明に係る電子部品によれば、基板上に多くの表面実装部品を配置することが出来、且つ、電子部品をマザー基板上に効果的に配置することが出来るので、省スペース化が可能となる。 According to the electronic component of the seventh invention, many surface mount components can be arranged on the substrate, and the electronic component can be effectively arranged on the mother substrate, so that space saving can be achieved. It becomes possible.

以下に、本発明の実施形態を図面とともに説明する。ここで、添付図面において同一の部材には同一の符号を付している。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。   Embodiments of the present invention will be described below with reference to the drawings. Here, the same symbols are attached to the same members in the accompanying drawings. In addition, since description here is the best form by which this invention is implemented, this invention is not limited to the said form.

(実施の形態1)
図1は、本発明の実施の形態1における図示しないマザー基板に実装した電子部品の断面図、図2(A)は電子部品を裏面から見たときの斜視図、図2(B)は図2(A)を裏面から見たときの平面図、図2(C)は図2(A)のA-A線に沿って切断したときの断面図である。
(Embodiment 1)
1 is a cross-sectional view of an electronic component mounted on a mother board (not shown) in Embodiment 1 of the present invention, FIG. 2 (A) is a perspective view when the electronic component is viewed from the back surface, and FIG. 2 (B) is a diagram. 2 (A) is a plan view when viewed from the back side, and FIG. 2 (C) is a cross-sectional view taken along line AA in FIG. 2 (A).

本実施の形態の電子部品1は、裏面2に矩形状のキャビティ3を有するセラミック多層基板4と、セラミック多層基板4の上面5上に配置された抵抗6、コンデンサ7、LGAタイプのSAWフィルタ8等の表面実装部品と、表面実装部品を覆い、且つ、上面5上に配置された金属ケース9と、裏面2上のキャビティ3が形成されていない部分に図示しないマザー基板と電気的に接続する為の外部接続端子23と、キャビティ3内に配置された高周波デバイスであるMMIC、発振用IC、FCIC(Flip Chip Integrated Circuit)などの矩形状のチップ10と、キャビティ底面15と対向するチップ一方主面11との間に配置されたはんだバンプやスタッドバンプなどの導体突起12と、導体突起12を介して、チップ10とセラミック多層基板4とを電気的に接続する為の、チップ一方主面11ならびにキャビティ底面15に配置された図示しない電極パットと、を有している。   The electronic component 1 according to the present embodiment includes a ceramic multilayer substrate 4 having a rectangular cavity 3 on the back surface 2, a resistor 6, a capacitor 7, and an LGA type SAW filter 8 disposed on the upper surface 5 of the ceramic multilayer substrate 4. The surface mount component such as the above, the metal case 9 that covers the surface mount component and is disposed on the upper surface 5, and the mother substrate (not shown) are connected to the portion on the back surface 2 where the cavity 3 is not formed. External connection terminals 23, rectangular chips 10 such as MMICs, oscillation ICs, FCICs (Flip Chip Integrated Circuits) that are high-frequency devices arranged in the cavity 3, and a chip that faces the cavity bottom surface 15 Chip one main surface 11 for electrically connecting the chip 10 and the ceramic multilayer substrate 4 via the conductor protrusion 12 and the conductor protrusion 12 such as a solder bump or a stud bump arranged between the surface 11 And mold Has an electrode pad (not shown) disposed on the I bottom 15.

また、キャビティ側面18と、キャビティ側面18と対向するチップ側面19との間に形成される側面空間16a、16b、16c、16d(図2(B)参照)内と、各側面空間により挟まれた角部空間32a、32b、32c、32d(図2(B)参照)内には、空隙13(図2(B)、図2(C)参照)と、チップ10をキャビティ3に固定する為の接着樹脂14が設けられている。接着樹脂14は、例えば粘度100〜350Pa・Sのエポキシ系やシリコン系のものが用いられる。なお、側面空間16a、16b、16c、16dは、図2(B)手前側から時計回りに形成され、角部空間32a、32b、32c、32dは、図2(B)手前右側から形成されている。   Further, the cavity is sandwiched between the side surface spaces 16a, 16b, 16c, and 16d (see FIG. 2B) formed between the cavity side surface 18 and the chip side surface 19 that faces the cavity side surface 18. In the corner spaces 32a, 32b, 32c, and 32d (see FIG. 2 (B)), the gap 13 (see FIG. 2 (B) and FIG. 2 (C)) and the chip 10 are fixed to the cavity 3. An adhesive resin 14 is provided. As the adhesive resin 14, for example, an epoxy resin or a silicon resin having a viscosity of 100 to 350 Pa · S is used. The side spaces 16a, 16b, 16c, 16d are formed clockwise from the front side in FIG. 2 (B), and the corner spaces 32a, 32b, 32c, 32d are formed from the right front side in FIG. 2 (B). Yes.

接着樹脂14を側面空間16a〜16d内と、角部空間32a、32b、32c、32d内のみに充填する場合、チップ一方主面11と、側面空間16a、16b、16c、16dと、キャビティ底面15との間に形成される底部空間17の、すなわち導体突起12が形成されている空間の、チップ一方主面11とキャビティ底面15との間の距離Xと、キャビティ側面18とチップ側面19との間の距離Wとの関係をX>Wとすることが望ましい。前記関係にするのは、接着樹脂14が毛細管現象によって底部空間17内に流れ出るのを防ぐ為である。なお、本実施の形態1では、接着樹脂14がチップ一方主面11より低くなるように充填されている。これにより、接着樹脂14が底部空間17内に確実に入り込まないようにすることが出来る。   When filling the adhesive resin 14 only in the side spaces 16a to 16d and in the corner spaces 32a, 32b, 32c, 32d, the chip one main surface 11, the side spaces 16a, 16b, 16c, 16d, and the cavity bottom surface 15 The distance X between the chip one main surface 11 and the cavity bottom surface 15 and the space between the cavity side surface 18 and the chip side surface 19 in the bottom space 17 formed between It is desirable that the relationship with the distance W be X> W. The reason for this relationship is to prevent the adhesive resin 14 from flowing into the bottom space 17 by capillary action. In the first embodiment, the adhesive resin 14 is filled so as to be lower than the chip one main surface 11. This prevents the adhesive resin 14 from entering the bottom space 17 reliably.

なお、本実施の形態1のキャビティ3ならびにチップ10は矩形状であるが、この形状に限られず、円柱形状や三角形状等でも同様の効果を得ることが出来る。また、チップ10がキャビティ3内に複数配置されても同様の効果を得ることが出来る。   Although the cavity 3 and the chip 10 of the first embodiment are rectangular, the present invention is not limited to this shape, and the same effect can be obtained by a cylindrical shape, a triangular shape, or the like. The same effect can be obtained even when a plurality of chips 10 are arranged in the cavity 3.

裏面2に形成されたキャビティ3以外の部分には、図示しないマザー基板と電気的に接続する為の外部接続端子23が複数形成されている。外部接続端子23は、例えば裏面2の縦方向の側面に合計6個、横方向の側面に合計2個配置されている。なお、外部接続端子23は、図示しないマザー基板と接続する為に適宜配置すれば良く、本実施の形態の配置位置、数量に限定されるものではない。   A plurality of external connection terminals 23 for electrical connection with a mother substrate (not shown) are formed in a portion other than the cavity 3 formed on the back surface 2. For example, a total of six external connection terminals 23 are arranged on the side surface in the vertical direction of the back surface 2 and two in total on the side surface in the horizontal direction. Note that the external connection terminals 23 may be appropriately arranged for connection to a mother board (not shown), and are not limited to the arrangement position and quantity in the present embodiment.

接着樹脂14は、角部空間32a〜32d内に形成された接着樹脂14aと、側面空間16a〜16d内のそれぞれ一部に形成された接着樹脂14bより形成されている。また、接着樹脂14aと接着樹脂14bとは連続して形成されている。接着樹脂14a、14bが形成されていない部分には、空隙13が形成されている。これにより、接着樹脂14a、14bが加熱・硬化する時に、接着樹脂14からチップ10に伝わる熱量を最小限に抑えることが出来るとともに、接着樹脂14の硬化時に発生する応力がチップ10に伝わることを抑えることが出来るので、チップ10の破損による電子部品1の不良品の発生を減らすことが出来る。さらに、角部空間32a〜32d内と、側面空間16a〜16d内のそれぞれ一部に接着樹脂14aならびに14bを充填するので、チップが安定的に固定される。   The adhesive resin 14 is formed of an adhesive resin 14a formed in the corner spaces 32a to 32d and an adhesive resin 14b formed in a part of each of the side spaces 16a to 16d. The adhesive resin 14a and the adhesive resin 14b are formed continuously. A gap 13 is formed in a portion where the adhesive resins 14a and 14b are not formed. As a result, when the adhesive resins 14a and 14b are heated and cured, the amount of heat transferred from the adhesive resin 14 to the chip 10 can be minimized, and the stress generated when the adhesive resin 14 is cured is transmitted to the chip 10. Therefore, it is possible to reduce the occurrence of defective products of the electronic component 1 due to the breakage of the chip 10. Furthermore, since the adhesive resins 14a and 14b are filled in the corner spaces 32a to 32d and part of the side spaces 16a to 16d, the chips are stably fixed.

なお、チップ他方主面20の各辺と平行な方向において、接着樹脂14bとチップ10とが接触する接触部25の長さの合計と、接触していない非接触部26の長さの合計とを比較した場合、接触部25の長さの方が、非接触部26の長さよりも短くなっている。これにより、少ない接着樹脂14の量で効率良くチップ10をキャビティ3内に配置・固定することが出来る。   Incidentally, in the direction parallel to each side of the chip other principal surface 20, the total length of the contact portion 25 where the adhesive resin 14b and the chip 10 are in contact, and the total length of the non-contact portion 26 that is not in contact Are compared, the length of the contact portion 25 is shorter than the length of the non-contact portion 26. Thereby, the chip 10 can be efficiently placed and fixed in the cavity 3 with a small amount of the adhesive resin 14.

本実施の形態1における空隙13は、側面空間16a〜16d内の、非接触部26とキャビティ側面18とで挟まれた空間全体に形成されている。よって、本実施の形態1のように、底部空間17に接着樹脂14が充填されていない場合は、空隙13と底部空間17とは互いに連結されることになる。また、裏面2側から、空隙13を介してキャビティ底面15の一部と、キャビティ側面18とチップ側面19とを見ることが出来る。   The gap 13 in the first embodiment is formed in the entire space between the non-contact part 26 and the cavity side surface 18 in the side spaces 16a to 16d. Therefore, as in the first embodiment, when the bottom space 17 is not filled with the adhesive resin 14, the gap 13 and the bottom space 17 are connected to each other. Further, from the back surface 2 side, a part of the cavity bottom surface 15, the cavity side surface 18 and the chip side surface 19 can be seen through the gap 13.

図3は本実施の形態1の変形例である。本実施の形態1では、角部空間32a〜32d内と、側面空間16a〜16d内の一部とに接着樹脂14aならびに14bを充填したが、本変形例では、対向する一対の角部空間32a、32cと、その一対の角部空間32a、32cとそれぞれ接する側面空間16 a〜16dの一部に、接着樹脂14aならびに14bを形成している。電子部品1を安定した場所で使用する場合は、上記部分に接着樹脂14aならびに14bを配置するだけで良い。   FIG. 3 shows a modification of the first embodiment. In the first embodiment, the adhesive resins 14a and 14b are filled in the corner spaces 32a to 32d and a part of the side spaces 16a to 16d, but in this modification, a pair of opposite corner spaces 32a , 32c, and part of the side spaces 16a to 16d in contact with the pair of corner spaces 32a and 32c, respectively, are formed with adhesive resins 14a and 14b. When the electronic component 1 is used in a stable place, it is only necessary to arrange the adhesive resins 14a and 14b in the above portion.

本実施の形態1ならびに実施の形態1の変形例の電子部品1は、接着樹脂14を底部空間17内に充填しないので、アンダーフィル工法使用時に接着樹脂内に形成される空隙、すなわちボイドの発生を抑えることが出来る。また、導体突起12を接着樹脂14で覆わないので、導体突起12からのハンダフラッシュによるショートの発生をなくすことが出来る。さらに、接着樹脂14を底部空間17全体に行き渡らせる必要がないので、キャビティ側面18とチップ側面19との距離を、チップ一方主面11とキャビティ底面15との距離より十分大きくする必要がなく、キャビティ3を小さくすることが出来る。よって、省スペース化、製品サイズの小型化を実現できる。さらに、キャビティ3を小さくすることで、セラミック多層基板4の裏面2に形成されるキャビティ3以外の部分を実質的に広くすることが出来る。これにより、外部接続端子23の形成数を増やすことが出来ると共に、電子部品の機械強度に対する耐性を向上させることが出来る。   Since the electronic component 1 according to the first embodiment and the modification of the first embodiment does not fill the bottom space 17 with the adhesive resin 14, the voids formed in the adhesive resin when using the underfill method, that is, the generation of voids Can be suppressed. Further, since the conductor protrusion 12 is not covered with the adhesive resin 14, it is possible to eliminate occurrence of a short circuit from the conductor protrusion 12 due to solder flash. Furthermore, since it is not necessary to spread the adhesive resin 14 over the entire bottom space 17, the distance between the cavity side surface 18 and the chip side surface 19 does not need to be sufficiently larger than the distance between the chip one main surface 11 and the cavity bottom surface 15, The cavity 3 can be made small. Therefore, space saving and product size reduction can be realized. Furthermore, by making the cavity 3 small, the portion other than the cavity 3 formed on the back surface 2 of the ceramic multilayer substrate 4 can be substantially widened. As a result, the number of external connection terminals 23 formed can be increased, and the resistance of the electronic component to mechanical strength can be improved.

(実施の形態2)
図4(A)、図4(B)は、本発明の実施の形態2における電子部品1を示す裏面平面図、断面図である。なお、本実施の形態2において、接着樹脂14の充填位置以外は、本実施の形態1と同一である。
(Embodiment 2)
4A and 4B are a plan view and a cross-sectional view, respectively, showing the electronic component 1 according to Embodiment 2 of the present invention. The second embodiment is the same as the first embodiment except for the position where the adhesive resin 14 is filled.

本発明の実施の形態2における電子部品1は、互いに対向する一対の側面空間16a、16c全体に接着樹脂14を充填している。また、側面空間16b、16d内ならびに角部空間32a〜32d内全体に、空隙13が形成されている。この為、裏面2側から、空隙13を介してキャビティ底面15の一部を見ることが出来る。   In electronic component 1 according to Embodiment 2 of the present invention, adhesive resin 14 is filled in the entire pair of side spaces 16a and 16c facing each other. In addition, a gap 13 is formed in the side spaces 16b and 16d and the entire corner spaces 32a to 32d. For this reason, a part of the cavity bottom surface 15 can be seen through the gap 13 from the back surface 2 side.

なお、本発明の実施の形態2における側面空間16a、16cには、接着樹脂14が全体にわたって形成されているが、当該側面空間の一部のみに接着樹脂を形成しても良い。
図4(B)は、図4(A)の電子部品1をB-B線に沿って切断した断面図である。側面空間16a、16c内のほぼ全体に接着樹脂14を形成しているが、底面空間17内に接着樹脂14は充填されていない。
In addition, although the adhesive resin 14 is formed over the entire side surface spaces 16a and 16c in the second embodiment of the present invention, the adhesive resin may be formed only in a part of the side space.
FIG. 4B is a cross-sectional view of the electronic component 1 of FIG. 4A cut along the line BB. Although the adhesive resin 14 is formed in almost the entire side space 16a, 16c, the bottom surface space 17 is not filled with the adhesive resin 14.

本発明の実施の形態2における電子部品1は、互いに対向する一対の側面空間16a、16cのほぼ全体に接着樹脂14を形成するので、キャビティ寸法を小さくすることが出来、製品サイズを小さくすることが出来る。   In the electronic component 1 according to the second embodiment of the present invention, the adhesive resin 14 is formed over almost the entire pair of side spaces 16a and 16c facing each other, so that the cavity size can be reduced and the product size can be reduced. I can do it.

なお、図示しないが、本実施の形態2における空隙13と底部空間17とは互いに連結されている。   Although not shown, the gap 13 and the bottom space 17 in the second embodiment are connected to each other.

図5(A)、図5(B)は、実施の形態2の変形例である。上記実施の形態2では、側面空間16a、16c内全体に接着樹脂14を形成しているが、本変形例では、側面空間16a、16b、16d内のほぼ全体に接着樹脂14が形成され、側面空間16cならびに角部空間32a〜32d全体に空隙13が形成されている。   FIG. 5A and FIG. 5B are modifications of the second embodiment. In the second embodiment, the adhesive resin 14 is formed in the entire side space 16a, 16c, but in this modification, the adhesive resin 14 is formed in almost the entire side space 16a, 16b, 16d. A space 13 is formed in the entire space 16c and the corner spaces 32a to 32d.

図5(B)は、図5(A)の電子部品1をC-C線に沿って切断した断面図である。側面空間16a内に接着樹脂14が形成され、側面空間16c内に空隙13が形成されている。また空隙13と底部空間17とは、互いに連結されている。これにより、キャビティ寸法を小さくすることが出来るので、製品サイズを小さくすることが出来る。   FIG. 5B is a cross-sectional view of the electronic component 1 of FIG. 5A cut along the line CC. An adhesive resin 14 is formed in the side space 16a, and a gap 13 is formed in the side space 16c. The gap 13 and the bottom space 17 are connected to each other. Thereby, since a cavity dimension can be made small, a product size can be made small.

(実施の形態3)
図6は、本発明の実施の形態3における電子部品1を示す裏面平面図である。なお、本実施の形態3において、接着樹脂14の充填位置以外は、本実施の形態1または本実施の形態2と同一である。本実施の形態3における接着樹脂14は、側面空間16a〜16dにおけるチップ(またはキャビティ)の横方向中心線30上と、縦方向中心線31上と、且つ横方向中心線30ならびに縦方向中心線31の近傍に形成されている。接着樹脂14は側面空間16a、16b、16c、16d内の一部、具体的には各側面空間内における接着樹脂14の占める割合が20%〜30%になるように配置されており、残りの部分には、空隙13が配置されている。これにより樹脂量を少なくすることが出来、コストを削減することが出来る。
(Embodiment 3)
FIG. 6 is a back plan view showing electronic component 1 according to Embodiment 3 of the present invention. The third embodiment is the same as the first embodiment or the second embodiment except for the position where the adhesive resin 14 is filled. In the third embodiment, the adhesive resin 14 is formed on the lateral centerline 30 and the longitudinal centerline 31 of the chip (or cavity) in the side spaces 16a to 16d, and on the lateral centerline 30 and the longitudinal centerline. It is formed in the vicinity of 31. The adhesive resin 14 is arranged so that a part of the side spaces 16a, 16b, 16c, 16d, specifically, the proportion of the adhesive resin 14 in each side space is 20% to 30%, and the rest A gap 13 is disposed in the portion. Thereby, the amount of resin can be reduced and the cost can be reduced.

(実施の形態4)
図7(A)〜図7(D)は、本発明の実施の形態4における電子部品1を示す裏面平面図ならびに断面図である。なお、本実施の形態4において、接着樹脂14の充填位置以外は、本実施の形態1〜3と同一である。本実施の形態4における接着樹脂14は、側面空間16a、16b、16c内、ならびに、角部空間32a〜32d内全体と、側面空間16dの一部に形成されている。よって、側面空間16d内には、接着樹脂14と空隙13とが形成されることになる。
図7(B)は、図7(A)のD-D線に沿って切断した断面図である。側面空間16b内全体に接着樹脂14が形成され、側面空間16d内に空隙13が形成されている。なお、底部空間17内に接着樹脂14は充填されていないので、空隙13と底部空間17とは互いに連結されることになる。
(Embodiment 4)
FIGS. 7A to 7D are a back plan view and a cross-sectional view showing electronic component 1 in the fourth embodiment of the present invention. The fourth embodiment is the same as the first to third embodiments except for the filling position of the adhesive resin 14. The adhesive resin 14 in the present fourth embodiment is formed in the side spaces 16a, 16b, 16c, the entire corner spaces 32a to 32d, and a part of the side space 16d. Therefore, the adhesive resin 14 and the gap 13 are formed in the side space 16d.
FIG. 7B is a cross-sectional view taken along the line DD in FIG. The adhesive resin 14 is formed in the entire side space 16b, and the gap 13 is formed in the side space 16d. In addition, since the adhesive resin 14 is not filled in the bottom space 17, the gap 13 and the bottom space 17 are connected to each other.

図7(C)は、図7(A)のE-E線に沿って切断した断面図である。側面空間16a、16c内のほぼ全体に接着樹脂14が形成されている。   FIG. 7C is a cross-sectional view taken along the line E-E in FIG. Adhesive resin 14 is formed almost entirely in the side spaces 16a and 16c.

(参考例1)
図7(D)は、底部空間17内に接着樹脂14を充填した場合のD-D線断面図である。この場合、空隙13を介して、電子部品1の裏面2側から接着樹脂14の表面の一部を見ることが出来る。
(Reference Example 1)
FIG. 7D is a cross-sectional view taken along the line DD when the adhesive resin 14 is filled in the bottom space 17. In this case, a part of the surface of the adhesive resin 14 can be seen from the back surface 2 side of the electronic component 1 through the gap 13.

(実施の形態5)
図8は本発明の実施の形態5における電子部品1を示す断面図である。本実施の形態5では、セラミック多層基板40内に形成され、チップ10と導体突起12とを収納するためのキャビティが、上段キャビティ41ならびに下段キャビティ42の2段構造で形成されている。また、下段キャビティの開口部45はチップ一方主面11よりも小さく形成されている。なお、キャビティが2段構成になっている以外の接着樹脂14と空隙13との配置対応は、上記実施の形態1〜4と同一である。
(Embodiment 5)
FIG. 8 is a cross-sectional view showing electronic component 1 according to Embodiment 5 of the present invention. In the fifth embodiment, a cavity formed in the ceramic multilayer substrate 40 for accommodating the chip 10 and the conductor protrusion 12 is formed in a two-stage structure of an upper stage cavity 41 and a lower stage cavity 42. Further, the opening 45 of the lower cavity is formed smaller than the chip one main surface 11. In addition, the arrangement | positioning correspondence of the adhesive resin 14 and the space | gap 13 except the cavity having a two-stage configuration is the same as in the first to fourth embodiments.

下段キャビティ42は、チップ10とセラミック多層基板40とを電気的に接続する為の導体突起12が収納可能になっている。また、チップが、導体突起12を介して上段キャビティ41内に配置されたとき、下段キャビティ高さJは、上段キャビティ底面43の一部とチップ一方主面11との一部が接触、もしくは幾らかのクリアランスを介して対向可能となるように決定される。具体的には、チップ一方主面11と下段キャビティ底面44との距離Kと下段キャビティ高さJとの関係が、K≧Jとなるように、下段キャビティ高さJが決定される。なお、距離Kは、導体突起12の高さを基準に決定される。これにより、接着樹脂14が下段キャビティ42内に流動するのを確実に防止することが出来る。   The lower cavity 42 can accommodate the conductor protrusions 12 for electrically connecting the chip 10 and the ceramic multilayer substrate 40. Further, when the chip is disposed in the upper cavity 41 via the conductor protrusion 12, the lower cavity height J is such that a part of the upper cavity bottom surface 43 and a part of the chip one main surface 11 are in contact with each other. It is determined to be able to face each other through the clearance. Specifically, the lower cavity height J is determined so that the relationship between the distance K between the chip main surface 11 and the lower cavity bottom surface 44 and the lower cavity height J satisfies K ≧ J. The distance K is determined based on the height of the conductor protrusion 12. Thereby, it is possible to reliably prevent the adhesive resin 14 from flowing into the lower cavity 42.

(参考例2)
前記発明の実施の形態1〜5では、チップ10と、セラミック多層基板4または40とは、導体突起12を介して電気的に接続されているが、ワイヤボンディングにより、チップ10とセラミック多層基板4または40とを接続しても良い。
(Reference example 2)
In Embodiments 1 to 5 of the invention, the chip 10 and the ceramic multilayer substrate 4 or 40 are electrically connected via the conductor protrusions 12, but the chip 10 and the ceramic multilayer substrate 4 are connected by wire bonding. Or 40 may be connected.

図9(A)、図9(B)は、本発明の実施の形態6における電子部品1を示す裏面平面図ならびに断面図である。なお、図9(B)は、図9(A)上のF-F線に沿って切断した断面図である。   FIG. 9 (A) and FIG. 9 (B) are a back plan view and a cross-sectional view showing electronic component 1 according to Embodiment 6 of the present invention. Note that FIG. 9B is a cross-sectional view taken along line FF in FIG. 9A.

電子部品1を構成するセラミック多層基板50の裏面2には、上段キャビティ51と、下段キャビティ52とを有する2段キャビティが形成されている。下段キャビティ52内には、チップ10が配置されている。チップ10上のボンディング端子53と上段キャビティ底面56上のボンディング電極54とは、ワイヤ55を介して電気的に接続されている。   A two-stage cavity having an upper cavity 51 and a lower cavity 52 is formed on the back surface 2 of the ceramic multilayer substrate 50 constituting the electronic component 1. The chip 10 is disposed in the lower cavity 52. The bonding terminal 53 on the chip 10 and the bonding electrode 54 on the upper cavity bottom surface 56 are electrically connected via a wire 55.

空隙13と接着樹脂14は、側面空間16a〜16d内の一部と、角部空間32a〜32d内全体とに形成され、空隙13は、接着樹脂14が形成されていないその他の部分に形成されている。   The gap 13 and the adhesive resin 14 are formed in a part of the side spaces 16a to 16d and the entire corner spaces 32a to 32d, and the gap 13 is formed in other portions where the adhesive resin 14 is not formed. ing.

これにより電子部品1の裏面側から、空隙13を介して下段キャビティ底面57の一部または、図示しないが下段キャビティ底面57上に形成されているシールド電極の一部を見ることが出来る。なお、本実施の形態6では、接着樹脂14を側面空間16a〜16d内の一部と、角部空間32a〜32d全体とに形成したが、これに限定されず、上記実施の形態1〜5に開示した内容をそのまま適用することが出来る。   As a result, a part of the bottom cavity bottom surface 57 or a part of the shield electrode formed on the bottom cavity bottom surface 57 (not shown) can be seen from the back side of the electronic component 1 through the gap 13. In the sixth embodiment, the adhesive resin 14 is formed in a part of the side spaces 16a to 16d and the entire corner spaces 32a to 32d. However, the present invention is not limited to this, and the first to fifth embodiments are not limited thereto. The contents disclosed in can be applied as they are.

本発明の実施の形態1における電子部品を示す断面図である。1 is a cross-sectional view showing an electronic component in Embodiment 1 of the present invention. 図1の電子部品における裏面から見た斜視図1 is a perspective view as seen from the back side of the electronic component in FIG. 図1の電子部品における裏面平面図である。FIG. 2 is a back plan view of the electronic component of FIG. 図2Aの電子部品におけるA-A断面図である。FIG. 2B is a cross-sectional view taken along the line AA in the electronic component of FIG. 2A. 本発明の実施の形態1における電子部品の変形例の裏面平面図である。FIG. 6 is a back plan view of a modification of the electronic component according to Embodiment 1 of the present invention. 本発明の実施の形態2における電子部品の裏面平面図である。FIG. 6 is a plan view of the back surface of an electronic component according to Embodiment 2 of the present invention. 図4Aの電子部品におけるB-B断面図である。FIG. 4B is a BB cross-sectional view of the electronic component in FIG. 4A. 本発明の実施の形態2における電子部品の変形例の裏面平面図である。FIG. 11 is a back plan view of a modification example of the electronic component according to Embodiment 2 of the present invention. 図5Aの電子部品におけるC-C断面図である。FIG. 5B is a CC cross-sectional view of the electronic component of FIG. 5A. 本発明の実施の形態3における電子部品の裏面平面図である。FIG. 10 is a plan view of the back surface of an electronic component according to Embodiment 3 of the present invention. 本発明の実施の形態4における電子部品の裏面平面図である。FIG. 10 is a plan view of the back surface of an electronic component according to Embodiment 4 of the present invention. 図7Aの電子部品におけるD-D断面図である。FIG. 7B is a DD cross-sectional view of the electronic component in FIG. 7A. 図7Aの電子部品におけるE-E断面図である。FIG. 7B is an EE cross-sectional view of the electronic component in FIG. 7A. 本発明の実施の形態4における電子部品の変形例のD-D断面図である。FIG. 10 is a DD cross-sectional view of a modification example of the electronic component according to Embodiment 4 of the present invention. 本発明の実施の形態5における電子部品の断面図である。FIG. 10 is a cross-sectional view of an electronic component in a fifth embodiment of the present invention. 本発明の実施の形態6における電子部品の正面図である。FIG. 10 is a front view of an electronic component in a sixth embodiment of the present invention. 図9Aの電子部品におけるF-F断面図である。FIG. 9B is an FF sectional view of the electronic component in FIG. 9A. 従来の電子部品の断面図である。It is sectional drawing of the conventional electronic component. 別の従来の電子部品の断面図である。It is sectional drawing of another conventional electronic component.

符号の説明Explanation of symbols

1…電子部品
2…裏面
3…キャビティ
4…セラミック多層基板
10…チップ
11…チップ一方主面
13…空隙
14、14a、14b…接着樹脂
16a、16b、16c、16d…側面空間
18…キャビティ側面
19…チップ側面
32a、32b、32c、32d…角部空間
1 ... Electronic components
2 ... Back side
3 ... cavity
4 ... Ceramic multilayer substrate
10 ... chip
11… Chip one side
13 ... Void
14, 14a, 14b ... Adhesive resin
16a, 16b, 16c, 16d ... side space
18 ... Cavity side
19… Chip side
32a, 32b, 32c, 32d ... corner space

Claims (7)

裏面にキャビティを有する基板と、
前記キャビティ内に収容されたチップと、
を有する電子部品であって、
前記キャビティは、キャビティ底面とキャビティ側面とを有し、
前記チップは、前記キャビティ底面と対向する一方主面と、前記一方主面と対向する他方主面と、前記キャビティ側面と対向するチップ側面とを有し、
前記チップ側面と前記キャビティ側面との間に形成される側面空間内に、前記チップを前記キャビティに固定のみする為の樹脂部と、前記樹脂部が設けられていない空隙部とが配置され、
前記チップの一方主面と前記側面空間と前記キャビティ底面との間に形成される底部空間と、
前記底部空間内に配置され、前記チップと前記基板とを電気的に接続する為の導体突起とをさらに有し、
前記側面空間内に配置された前記空隙部と前記底部空間とは互いに連結され、前記底部空間は前記空隙部を介して外部と連結されており、
前記裏面側から、前記空隙部を介して前記キャビティ底面の一部を見ることが出来、
前記樹脂部は前記底部空間内に充填されていないことを特徴とする電子部品。
A substrate having a cavity on the back surface ;
A chip housed in the cavity;
An electronic component having
The cavity has a cavity bottom surface and a cavity side surface;
The chip has one main surface facing the cavity bottom surface, the other main surface facing the one main surface, and a chip side surface facing the cavity side surface,
In a side space formed between the side surface of the chip and the side surface of the cavity, a resin part for only fixing the chip to the cavity, and a gap part in which the resin part is not provided are arranged,
A bottom space formed between one main surface of the chip, the side space, and the bottom of the cavity;
A conductor protrusion disposed in the bottom space for electrically connecting the chip and the substrate;
The gap portion and the bottom space arranged in the side space are connected to each other, and the bottom space is connected to the outside through the gap portion,
From the back side, a part of the cavity bottom can be seen through the gap,
The electronic part is characterized in that the resin part is not filled in the bottom space.
前記キャビティと前記チップとは矩形状に形成され、
前記側面空間は、前記キャビティ側面と前記チップ側面との間に形成される第1〜第4の側面空間と、前記第1〜第4の側面空間に挟まれる第1〜第4の角部空間とで形成され、
前記第1の側面空間と前記第2の側面空間とは互いに対向して配置され、
前記第3の側面空間と前記第4の側面空間とは互いに対向して配置され、
前記第1の角部空間と前記第2の角部空間とは互いに対向して配置され、
前記第3の角部空間と前記第4の角部空間とは互いに対向して配置され、
前記樹脂部は、少なくとも一対の前記第1の角部空間と前記第2の角部空間内に形成され、
前記空隙部は、前記第1〜第4の側面空間内に形成されることを特徴とする請求項1に記載の電子部品
The cavity and the chip are formed in a rectangular shape,
The side space includes first to fourth side spaces formed between the cavity side surface and the chip side surface, and first to fourth corner spaces sandwiched between the first to fourth side spaces. And formed with
The first side space and the second side space are arranged to face each other,
The third side space and the fourth side space are arranged to face each other,
The first corner space and the second corner space are arranged to face each other,
The third corner space and the fourth corner space are arranged to face each other,
The resin portion is formed in at least a pair of the first corner space and the second corner space,
2. The electronic component according to claim 1, wherein the gap is formed in the first to fourth side spaces.
前記キャビティと前記チップとは矩形状に形成され、
前記側面空間は、前記キャビティ側面と前記チップ側面との間に形成される第1〜第4の側面空間と、前記第1〜第4の側面空間に挟まれる第1〜第4の角部空間とで形成され、
前記第1の側面空間と前記第2の側面空間とは互いに対向して配置され、
前記第3の側面空間と前記第4の側面空間とは互いに対向して配置され、
前記第1の角部空間と前記第2の角部空間とは互いに対向して配置され、
前記第3の角部空間と前記第4の角部空間とは互いに対向して配置され、
前記樹脂部は、一対の前記第1の側面空間と前記第2の側面空間内の少なくとも一部に形成され、
前記空隙部は、前記第1〜第4の角部空間内に形成されることを特徴とする請求項1に記載の電子部品
The cavity and the chip are formed in a rectangular shape,
The side space includes first to fourth side spaces formed between the cavity side surface and the chip side surface, and first to fourth corner spaces sandwiched between the first to fourth side spaces. And formed with
The first side space and the second side space are arranged to face each other,
The third side space and the fourth side space are arranged to face each other,
The first corner space and the second corner space are arranged to face each other,
The third corner space and the fourth corner space are arranged to face each other,
The resin portion is formed in at least a part of a pair of the first side space and the second side space,
2. The electronic component according to claim 1, wherein the gap is formed in the first to fourth corner spaces.
前記樹脂部は、前記一対の第1の側面空間と第2の側面空間内全体に形成されることを特徴とする請求項3記載の電子部品 4. The electronic component according to claim 3, wherein the resin portion is formed in the entire pair of the first side space and the second side space. 前記キャビティは、上段キャビティと下段キャビティとを有する2段キャビティで形成され、
前記下段キャビティの開口部は、前記チップの一方主面よりも小さく形成されることを特徴とする請求項1ないし請求項4記載の電子部品
The cavity is formed of a two-stage cavity having an upper cavity and a lower cavity,
5. The electronic component according to claim 1, wherein the opening of the lower cavity is formed smaller than one main surface of the chip.
前記樹脂部は、前記チップの他方主面よりも低い位置に形成されることを特徴とする請求項1ないし請求項5記載の電子部品 6. The electronic component according to claim 1, wherein the resin portion is formed at a position lower than the other main surface of the chip. 前記基板は、前記キャビティが形成される第1の主面と、前記第1の主面と対向する第2の主面とで形成され、
外部接続端子は、前記第1の主面の前記キャビティが形成されていない第1の主面上に配置され、
表面実装部品は、前記第2の主面上に配置されることを特徴とする請求項1ないし請求項6記載の電子部品
The substrate is formed of a first main surface on which the cavity is formed, and a second main surface facing the first main surface,
The external connection terminal is disposed on the first main surface in which the cavity of the first main surface is not formed,
7. The electronic component according to claim 1, wherein the surface mount component is disposed on the second main surface.
JP2005334762A 2005-11-18 2005-11-18 Electronic components Expired - Fee Related JP4852991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005334762A JP4852991B2 (en) 2005-11-18 2005-11-18 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005334762A JP4852991B2 (en) 2005-11-18 2005-11-18 Electronic components

Publications (2)

Publication Number Publication Date
JP2007142210A JP2007142210A (en) 2007-06-07
JP4852991B2 true JP4852991B2 (en) 2012-01-11

Family

ID=38204705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334762A Expired - Fee Related JP4852991B2 (en) 2005-11-18 2005-11-18 Electronic components

Country Status (1)

Country Link
JP (1) JP4852991B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031588A1 (en) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. Circuit board, circuit module and circuit board manufacturing method
JP6963445B2 (en) * 2017-09-01 2021-11-10 太陽誘電株式会社 Electronic components
WO2021192739A1 (en) * 2020-03-27 2021-09-30 株式会社村田製作所 Module and method for manufacturing same
CN115224018B (en) * 2022-07-29 2025-11-04 锐石创芯(重庆)微电子有限公司 A chip packaging structure and chip module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178519B2 (en) * 1998-07-21 2001-06-18 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP2001326381A (en) * 2000-05-18 2001-11-22 Matsushita Electric Works Ltd Semiconductor relay
JP2002151616A (en) * 2000-11-08 2002-05-24 Toshiba Corp Hybrid semiconductor device
JP4582922B2 (en) * 2001-01-31 2010-11-17 京セラ株式会社 Electronic component device and manufacturing method thereof
JP2003218251A (en) * 2002-01-28 2003-07-31 Murata Mfg Co Ltd Electronic device and method of manufacturing the same
JP2003258600A (en) * 2002-03-01 2003-09-12 Seiko Epson Corp Surface acoustic wave element, surface acoustic wave device package, surface acoustic wave device, and method of manufacturing surface acoustic wave element
JP3801591B2 (en) * 2003-12-03 2006-07-26 Tdk株式会社 Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007142210A (en) 2007-06-07

Similar Documents

Publication Publication Date Title
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
JP5930070B2 (en) Semiconductor device
KR101376264B1 (en) Stacked package and method for manufacturing the package
JP2013042164A (en) Component assembly
CN101681900B (en) A contact pad and method of forming a contact pad for an integrated circuit
US11616006B2 (en) Semiconductor package with heatsink
JP5285347B2 (en) Circuit equipment
KR20080060167A (en) Electronic Component Embedded Board
CN111952273A (en) Semiconductor device package and method of manufacturing the same
CN107546180A (en) Semiconductor device
CN100444373C (en) Void-free circuit board and semiconductor package having the same
JP4852991B2 (en) Electronic components
CN110767647B (en) Packaging structure and manufacturing method thereof
CN104465580B (en) semiconductor packaging
CN116895649A (en) Packaged electronic devices including multiple power transistors
CN101253626B (en) Circuit device and manufacturing method thereof
JP2007109790A (en) Flip chip type semiconductor device
JP2011155199A (en) Circuit mounting substrate
KR20120062434A (en) Semiconductor package and method for manufacturing the same
JP4952365B2 (en) Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device
JP2007281129A (en) Multilayer semiconductor device
CN103620776A (en) Semiconductor device
JP4894347B2 (en) Semiconductor integrated circuit element mounting substrate and semiconductor device
JP2010010568A (en) Circuit device
CN114080101A (en) an electrode structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4852991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees