Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4854675B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4854675B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4854675B2
JP4854675B2 JP2007546340A JP2007546340A JP4854675B2 JP 4854675 B2 JP4854675 B2 JP 4854675B2 JP 2007546340 A JP2007546340 A JP 2007546340A JP 2007546340 A JP2007546340 A JP 2007546340A JP 4854675 B2 JP4854675 B2 JP 4854675B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
electrode pad
metal layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007546340A
Other languages
English (en)
Other versions
JPWO2007060745A1 (ja
Inventor
孝一 永井
薫 西郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007060745A1 publication Critical patent/JPWO2007060745A1/ja
Application granted granted Critical
Publication of JP4854675B2 publication Critical patent/JP4854675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/688—Capacitors having no potential barriers having dielectrics comprising perovskite structures comprising barrier layers to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に誘電体膜として強誘電体又は高誘電体を用いたキャパシタを有する半導体装置及びその製造方法に関する。
近時、誘電体膜として強誘電体や高誘電体を用いたキャパシタを有する半導体装置が提案されている。キャパシタの誘電体膜として強誘電体を用いた半導体装置としては、強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が大きな注目を集めている。かかる強誘電体メモリは、高速動作が可能である、低消費電力である、書き込み／読み出し耐久性に優れている等の特徴を有する不揮発性メモリであり、今後の更なる発展が見込まれている。
しかしながら、誘電体膜として強誘電体や高誘電体を用いた場合には、誘電体膜を形成した後の工程において、水素や水分がキャパシタの誘電体膜に達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜を構成する金属酸化物が水素により還元されてしまい、キャパシタの電気的特性の劣化を招いてしまうこととなる。
水素や水分による誘電体膜の劣化を防止する技術として、キャパシタを覆うように酸化アルミニウム膜を形成する技術や、キャパシタ上に形成された層間絶縁膜上に酸化アルミニウム膜を形成する技術が提案されている。酸化アルミニウム膜は、水素及び水分の拡散を防止する機能を有している。このため、提案されている技術によれば、水素や水分が誘電体膜に達するのを防止することができ、水素や水分による誘電体膜の劣化を防止することが可能となる。
特開平１１−２３３５４２号公報 特表２００４−５０９４７９号公報
しかしながら、提案されている半導体装置では、電極パッドの材料としてＡｌ（アルミニウム）やＡｌ−Ｃｕ（アルミニウム−銅）合金等が用いられており、電極パッドにプローブ針を接触させて試験等を行う際に、電極パッドの破損や変形が生じてしまう場合があった。かかる場合には、電極パッドの下に存在する層間絶縁膜にまで亀裂が生じてしまう場合もあった。このような場合には、電極パッド部から水素や水分が半導体装置の内部に浸入し、ひいてはキャパシタの誘電体膜にまで水素や水分が達してしまう場合があった。水素や水分がキャパシタの誘電体膜に達すると、誘電体膜として用いられている金属酸化物が水素により還元され、キャパシタの電気的特性が劣化してしまうこととなる。
本発明の目的は、水素や水分による誘電体膜の劣化をより確実に防止し得る半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、前記半導体基板上及び前記キャパシタ上に形成された絶縁膜と、前記絶縁膜上に形成され、アルミニウムとマグネシウムとの合金膜を有する電極パッドとを有し、前記アルミニウムとマグネシウムとの合金膜におけるアルミニウムの含有率は、１〜２０重量％であることを特徴とする半導体装置が提供される。
本発明の他の観点によれば、半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、前記半導体基板上及び前記キャパシタ上に絶縁膜を形成する工程と、前記絶縁膜上に、アルミニウムとマグネシウムとの合金膜を有する電極パッドを形成する工程とを有し、前記アルミニウムとマグネシウムとの合金膜におけるアルミニウムの含有率は、１〜２０重量％であることを特徴とする半導体装置の製造方法が提供される。
本発明では、機械的強度が極めて高い材料であるマグネシウム合金膜が電極パッドの材料として用いられているため、試験等の際にプローブ針をある程度強い力で電極パッドに接触させた場合でも、電極パッドに亀裂が生じてしまったり、電極パッドが全体として変形してしまうことはない。しかも、マグネシウム合金は、外部から力を加えた際に適度に凹む性質を有しているため、試験等においてプローブ針をある程度強い力で電極パッドに接触させた際には、電極パッドのうちのプローブ針が接触した部分がある程度凹む。電極パッドのうちの一部が適度に凹むことにより、電極パッドにおいて衝撃が吸収されるため、電極パッドの下に存在する層間絶縁膜等に強い衝撃が加わるのを防止することができる。このため、本発明によれば、電極パッドの下に存在する層間絶縁膜等に亀裂が生じるのを防止することができる。従って、本発明によれば、水素や水分が電極パッド及び層間絶縁膜等を介してキャパシタの誘電体膜に達するのを防止することができ、誘電体膜を構成する金属酸化物が水素により還元されるのを防止することができる。従って、本発明によれば、電気的特性が良好で、寿命の長いキャパシタを有する半導体装置を提供することが可能となる。
図１は、本発明の第１実施形態による半導体装置を示す平面図及び断面図である。 図２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図８は、本発明の第２実施形態による半導体装置を示す断面図である。 図９は、本発明の第３実施形態による半導体装置を示す断面図である。 図１０は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図１１は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図１２は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図１３は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図１４は、本発明の第４実施形態による半導体装置を示す平面図及び断面図である。 図１５は、本発明の第５実施形態による半導体装置を示す平面図及び断面図である。 図１６は、本発明の第６実施形態による半導体装置を示す平面図及び断面図である。 図１７は、本発明の第７実施形態による半導体装置を示す平面図及び断面図である。 図１８は、本発明の第８実施形態による半導体装置を示す平面図及び断面図である。 図１９は、本発明の第９実施形態による半導体装置を示す平面図及び断面図である。 図２０は、本発明の第１０実施形態による半導体装置を示す平面図及び断面図である。 図２１は、本発明の第１１実施形態による半導体装置を示す平面図及び断面図である。
符号の説明
２…ロジック部、周辺回路領域
４…ＦｅＲＡＭセル部、メモリセル領域
６…電極パッド部
８…スクライブ領域
１０…半導体基板
１２…素子分離領域
１４…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２…ソース／ドレイン拡散層
２４…トランジスタ
２６…層間絶縁膜
２８…絶縁性バリア膜
３０…下部電極
３２…誘電体膜
３４…上部電極
３６…キャパシタ
３８…絶縁性バリア膜
４０…絶縁性バリア膜
４２…層間絶縁膜
４４…コンタクトホール
４６…開口部
４８…導体プラグ
５０…金属層
５２ａ、５２ｂ…コンタクトホール
５４ａ、５４ｂ…導体プラグ
５６ａ〜５６ｄ…配線
５６ｅ…電極
５６ｆ…金属層
５８…絶縁性バリア膜
６０…層間絶縁膜
６２ａ、６２ｂ…コンタクトホール
６２ｃ…開口部
６４ａ、６４ｂ…導体プラグ
６４ｃ…金属層
６６ａ…配線
６６ｂ…電極
６６ｃ…金属層
６８…層間絶縁膜
７０ａ、７０ｂ…コンタクトホール
７０ｃ…開口部
７２ａ、７２ｂ…導体プラグ
７２ｃ…金属層
７４ａ、７４ｄ…配線
７４ｂ、７４ｅ…電極
７４ｃ、７４ｆ…金属層
７６、７６ａ…保護膜
７８…保護膜
８０…保護膜
８２…開口部
８４ａ、８４ｂ…導電性バリア膜
８６…シリコン窒化膜
８８ａ…配線
８８ｂ…電極
８８ｃ…金属層
９０…層間絶縁膜
９２ａ…コンタクトホール
９２ｂ…開口部
９４ａ…導体プラグ
９４ｂ…金属層
９６…ＴｉＮ膜
９８…Ａｌ−Ｃｕ合金膜
１００…マグネシウム合金膜
１０２…バンプ電極
１０４…絶縁性バリア膜
１０６…シリコン酸化膜
１０８…絶縁性バリア膜
１１０…シリコン酸化膜
１１２…絶縁性バリア膜
１１４…シリコン酸化膜
１１６…プローブ針
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図７を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す平面図及び断面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ′線断面図である。図１において、紙面左側はロジック部（周辺回路領域）２を示しており、ロジック部２の紙面右側はＦｅＲＡＭセル部（メモリセル領域）４を示しており、ＦｅＲＡＭセル部４の紙面右側は電極パッド部６を示しており、電極パッド部６の紙面右側はスクライブ領域８を示している。図１における二点鎖線は、スクライブ領域８において半導体ウェハ１０を切断する際の切断箇所を示している。
図１に示すように、例えばシリコンより成る半導体基板１０上には、素子領域を画定する素子分離領域１２が形成されている。素子分離領域１２が形成された半導体基板１０内には、ウェル１４が形成されている。
ウェル１４が形成された半導体基板１０上には、例えば膜厚６〜７ｎｍのシリコン酸化膜より成るゲート絶縁膜１６を介して、例えばポリシリコンより成るゲート電極（ゲート配線）１８が形成されている。ゲート長は、例えば０．３６μｍに設定されている。ゲート電極１８上には、シリコン酸化膜が形成されている。ゲート電極１８の側壁部分には、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成されている。
サイドウォール絶縁膜２０が形成されたゲート電極１８の両側には、ソース／ドレイン拡散層２２が形成されている。こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４が構成されている。
なお、トランジスタ２４は、ＦｅＲＡＭ領域４内における半導体基板１０上にも形成されているが、図１においては図示されていない。ＦｅＲＡＭ領域４内における半導体基板１０上に形成されたトランジスタ２４は、例えば、キャパシタ３６の下部電極３０又は上部電極３４に電気的に接続されている。
トランジスタ２４が形成された半導体基板１０上には、シリコン窒化酸化膜（図示せず）とシリコン酸化膜（図示せず）とシリコン酸化膜（図示せず）とから成る層間絶縁膜２６が形成されている。層間絶縁膜２６の表面は平坦になっている。
層間絶縁膜２６上には、水素及び水分の拡散を防止する絶縁性バリア膜２８が形成されている。絶縁性バリア膜２８の材料としては、例えば酸化アルミニウム（アルミナ、Ａｌ２Ｏ３）が用いられている。絶縁性バリア膜２８の膜厚は、例えば２０ｎｍ程度とする。
層間絶縁膜２６上に絶縁性バリア膜２８を形成しているのは、以下のような理由によるものである。即ち、後述するキャパシタ３６の誘電体膜３２に水素や水分が達すると、誘電体膜３２を構成する金属酸化物が水素により還元されてしまい、誘電体膜３２の電気特性が劣化してしまう。層間絶縁膜２６上に絶縁性バリア膜２８を形成することにより、層間絶縁膜２６から誘電体膜３２に水素や水分が達するのを防止することができるため、キャパシタ３６の電気的特性の劣化を防止することが可能となる。
絶縁性バリア膜２８上には、キャパシタ３６の下部電極３０が形成されている。下部電極３０は、例えば、膜厚１５５ｎｍのＰｔ膜により構成されている。
下部電極３０上には、キャパシタ３６の誘電体膜３２が形成されている。誘電体膜３２は、例えば膜厚１５０〜２００ｎｍの強誘電体膜により構成されている。かかる強誘電体膜としては、例えばＰｂＺｒ１−ＸＴｉＸＯ３膜（ＰＺＴ膜）が用いられている。
誘電体膜３２上には、キャパシタ３６の上部電極３４が形成されている。上部電極３４は、例えば、膜厚５０ｎｍのＩｒＯ２膜（図示せず）と膜厚２００ｎｍの他のＩｒＯ２膜（図示せず）とを順次積層して成る積層膜により構成されている。
こうして、下部電極３０と誘電体膜３２と上部電極３４とから成るキャパシタ３６が構成されている。
誘電体膜３２上及び上部電極３４上には、誘電体膜３２及び上部電極３４の上面及び側面を覆うように絶縁性バリア膜３８が形成されている。かかる絶縁性バリア膜３８としては、例えば５０ｎｍ程度の酸化アルミニウム（Ａｌ２Ｏ３）が用いられている。絶縁性バリア膜３８は、水素及び水分の拡散を防止するためのものである。キャパシタ３６の誘電体膜３２に水素や水分が達すると、上述したように、誘電体膜３２を構成する金属酸化物が水素により還元されてしまい、キャパシタ３６の電気特性が劣化してしまう。誘電体膜３２及び上部電極３４の上面及び側面を覆うように絶縁性バリア膜３８を形成することにより、誘電体膜３２に水素や水分が達するのが防止されるため、キャパシタ３６の電気的特性の劣化を防止することが可能となる。
上面に絶縁性バリア膜３８が形成されたキャパシタ上には、絶縁性バリア膜３８及びキャパシタ３６を覆うように他の絶縁性バリア膜４０が形成されている。かかる絶縁性バリア膜４０としては、例えば２０ｎｍ程度の酸化アルミニウム膜が用いられている。絶縁性バリア膜４０は、上述した絶縁性バリア膜３８と同様に、水素及び水分の拡散を防止するためのものである。
絶縁性バリア膜４０上には、シリコン酸化膜より成る層間絶縁膜４２が形成されている。層間絶縁膜４２の表面は平坦化されている。
層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、ソース／ドレイン拡散層２２に達するコンタクトホール４４が形成されている。
また、層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６には、金属層を埋め込むための開口部４６が形成されている。金属層５０は、シールリング（耐湿リング）７５の一部を構成するものである。シールリング７５は、スクライブ領域８において半導体基板１０を切断した後に、水分等が外部から浸入するのを遮断するためのものである。開口部４６は、スクライブ領域８の内側に、全体として枠状に形成されている。
コンタクトホール４４内及び開口部４６内には、例えば膜厚２０ｎｍのＴｉ膜（図示せず）が形成されている。Ｔｉ膜が形成されたコンタクトホール４４内及び開口部４６内には、例えば膜厚５０ｎｍのＴｉＮ膜（図示せず）が形成されている。これらＴｉ膜及びＴｉＮ膜によりバリアメタル膜（図示せず）が構成されている。
バリアメタル膜が形成されたコンタクトホール４４内には、タングステンより成る導体プラグ４８が埋め込まれている。また、バリアメタル膜が形成された開口部４６内には、タングステンより成る金属層５０が埋め込まれている。
層間絶縁膜４２、絶縁性バリア膜３８、４０には、上部電極３４に達するコンタクトホール５２ａが形成されている。また、層間絶縁膜４２、絶縁性バリア膜３８、４０には、下部電極３０に達するコンタクトホール５２ｂが形成されている。
コンタクトホール５２ａ内及び層間絶縁膜４２上には、導体プラグ５４ａ及び配線（第１金属配線層）５６ａが一体に形成されている。また、コンタクトホール５２ｂ内及び層間絶縁膜４２上には、導体プラグ５４ｂ及び配線（第１金属配線層）５６ｂが一体に形成されている。また、層間絶縁膜４２上には、複数の配線（第１金属配線層）５６ｃ〜５６ｅが形成されている。配線５６ｃ、５６ｄは、例えば導体プラグ４８に接続されている。また、金属層５０上には、配線５６ａ〜５６ｅと同一の膜より成る金属層５６ｆが形成されている。金属層５６ｆは、シールリング７５の一部を構成するものである。配線５６ａ〜５６ｆ及び導体プラグ５４ａ、５４ｂは、例えば膜厚１５０ｎｍのＴｉＮ膜と、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜と、膜厚５ｎｍのＴｉ膜と、膜厚１５０ｎｍのＴｉＮ膜とを順次積層して成る積層膜により構成されている。
配線５６ａ〜５６ｆ及び導体プラグ５４ａ、５４ｂ等が形成された層間絶縁膜４２上には、配線５６ａ〜５６ｆを覆うように絶縁性バリア膜５８が形成されている。かかる絶縁性バリア膜５８は、上述した絶縁性バリア膜３８、４０と同様に、水素及び水分の拡散を防止するためのものである。絶縁性バリア膜５８としては、例えば膜厚２０ｎｍの酸化アルミニウムが用いられている。
絶縁性バリア膜５８上には、例えばシリコン酸化膜より成る層間絶縁膜６０が形成されている。
層間絶縁膜６０及び絶縁性バリア膜５８には、配線５６ａ〜５６ｄにそれぞれ達するコンタクトホール６２ａが形成されている。また、層間絶縁膜６０及び絶縁性バリア膜５８には、配線５６ｅに達するコンタクトホール６２ｂが形成されている。また、層間絶縁膜６０及び絶縁性バリア膜５８には、金属層５６ｆに達する開口部６２ｃが形成されている。
コンタクトホール６２ａ、６２ｂ内及び開口部６２ｃ内には、例えば膜厚５０ｎｍのＴｉＮ膜（図示せず）が形成されている。
ＴｉＮ膜が形成されたコンタクトホール６２ａ、６２ｂ内には、タングステンより成る導体プラグ６４ａ、６４ｂが埋め込まれている。また、ＴｉＮ膜が形成された開口部６２ｃ内には、タングステンより成る金属層６４ｃが埋め込まれている。金属層６４ｃは、シールリング７５の一部を構成するものである。
導体プラグ６４ａ、６４ｂ及び金属層６４ｃが埋め込まれた層間絶縁膜６０上には、配線（第２金属配線層）６６ａが形成されている。
また、層間絶縁膜６０上には、配線６６ａと同一導電膜より成る電極６６ｂが形成されている。電極６６ｂは、後述する電極パッド７４ｂと同様の平面形状に形成されている。
また、金属層６４ｃ上には、配線６６ａ、電極６６ｂと同一導電膜より成る金属層６６ｃが形成されている。金属層６６ｃは、シールリング７５の一部を構成するものである。
配線６６ａ、電極６６ｂ及び金属層６６ｃは、例えば、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、膜厚１５０ｎｍのＴｉＮ膜を順次積層して成る積層膜により構成されている。
配線６６ａ、電極６６ｂ及び金属層６６ｃが形成された層間絶縁膜６０上には、例えばシリコン酸化膜より成る層間絶縁膜６８が形成されている。層間絶縁膜６８の表面は、平坦になっている。
層間絶縁膜６８には、配線６６ａに達するコンタクトホール７０ａが形成されている。また、層間絶縁膜６８には、電極６６ｂに達するコンタクトホール７０ｂが形成されている。また、層間絶縁膜６８には、金属層６６ｃに達する開口部７０ｃが形成されている。金属層７０ｃは、シールリング７５の一部を構成するものである。
コンタクトホール７０ａ、７０ｂ内及び開口部７０ｃ内には、例えば、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜が形成されている。
バリアメタル膜が形成されたコンタクトホール７０ａ、７０ｂ内には、タングステンより成る導体プラグ７２ａ、７２ｂが埋め込まれている。また、バリアメタル膜が形成された開口部７０ｃ内には、タングステンより成る金属層７２ｃが形成されている。
導体プラグ７２ａ、７２ｂ及び金属層７２ｃが埋め込まれた層間絶縁膜６８上には、配線（第３金属配線層）７４ａ及び電極パッド７４ｂが形成されている。また、金属層７２ｃ上には、配線７４ａ及び電極パッド７４ｂと同一導電膜より成る金属層７４ｃが形成されている。金属層７４ｃは、シールリング７５の一部を構成するものである。
配線７４ａ、電極パッド７４ｂ及び金属層７４ｃは、ＴｉＮ膜９６と、ＴｉＮ膜９６上に形成されたＡｌ−Ｃｕ合金膜９８と、Ａｌ−Ｃｕ合金膜９８上に形成されたマグネシウム合金膜１００とにより構成されている。ＴｉＮ膜９６は、導体プラグ７２ａ、７２ｂ及び金属層７２ｃの材料として用いられているタングステンが、Ａｌ−Ｃｕ合金膜９８中に拡散するのを防止するバリアメタルとして機能するものである。ＴｉＮ膜９６の膜厚は、例えば５０ｎｍ程度とする。Ａｌ−Ｃｕ合金膜９８の膜厚は、例えば２５０ｎｍ程度とする。マグネシウム合金膜１００の膜厚は、例えば３００ｎｍ程度とする。
マグネシウム合金膜１００としては、アルミニウムを適度に含むマグネシウム合金膜が用いられている。換言すれば、マグネシウム合金膜１００としては、アルミニウムとマグネシウムとの合金膜が用いられている。なお、アルミニウムとマグネシウムとの合金膜には、更に他の元素が更に含まれていてもよい。
マグネシウム合金膜１００は、Ａｌ膜やＡｌ−Ｃｕ合金膜等と比べて機械的強度が極めて高い膜である。このため、電極パッド７４ｂの材料としてマグネシウム合金膜１００を用いれば、試験等の際にプローブ針１１６をある程度の力で電極パッド７４ｂに接触させた場合でも、電極パッド７４ｂに亀裂が生じてしまったり、電極パッド７４ｂが全体として変形してしまうことはない。しかも、マグネシウム合金膜１００は、外部から力を加えた際に適度に凹む性質を有している。このため、試験等においてプローブ針１１６をある程度の力でマグネシウム合金膜１００に接触させた際には、マグネシウム合金膜１００のうちのプローブ針１１６が接触した部分がある程度凹む。マグネシウム合金膜１００のうちの一部が適度に凹むことにより、電極パッド７４ｂにおいて衝撃が吸収されるため、電極パッド７４ｂの下に存在する層間絶縁膜６８等に強い衝撃が加わるのを防止することができる。このため、本実施形態によれば、電極パッド７４ｂの下に存在する層間絶縁膜６８等に亀裂が生じるのを防止することができる。従って、本実施形態によれば、水素や水分が電極パッド７４ｂ及び層間絶縁膜６８等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する強誘電体が水素により還元されるのを防止することができる。このように、本実施形態によれば、キャパシタ３６の誘電体膜３２が水素や水分により劣化するのを確実に防止することができ、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。
マグネシウム合金膜１００としては、例えば、ＡＺ３１合金を用いることができる。ＡＺ３１合金は、アルミニウム（Ａｌ）の組成（含有率）が約３重量％程度であり、亜鉛（Ｚｎ）の組成が約１重量％程度であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。かかるＡＺ３１合金としては、例えば、大阪富士工業株式会社製のＡＺ３１Ｂ（製品名）やＡＺ３１Ｍ（製品名）等を用いることができる。ＡＺ３１Ｂ（製品名）は、Ａｌの組成が２．５〜３．５重量％であり、Ｚｎの組成が０．６〜１．４重量％であり、マンガン（Ｍｎ）の組成が０．２０〜１．０重量％であり、鉄（Ｆｅ）の組成が０．００５重量％以下であり、シリコン（Ｓｉ）の組成が０．１０重量％以下であり、銅（Ｃｕ）の組成が０．０５重量％以下であり、ニッケル（Ｎｉ）の組成が０．００５重量％以下であり、カルシウム（Ｃａ）の組成が０．０４重量％以下であり、マグネシウム（Ｍｇ）がほぼ残りの組成であるマグネシウム合金である。また、ＡＺ３１Ｍ（製品名）は、Ａｌの組成が２．５〜３．５重量％であり、Ｚｎの組成が０．７〜１．２重量％であり、Ｍｎの組成が０．００４以下であり、Ｆｅの組成が０．００７重量％以下であり、Ｓｉの組成が０．０２重量％以下であり、Ｃｕの組成が０．００２重量％以下であり、Ｎｉの組成が０．００５重量％以下であり、Ｃａの組成が０．０２５〜０．０６重量％であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。
なお、マグネシウム合金膜１００は、ＡＺ３１合金に限定されるものではない。
例えば、マグネシウム合金膜１００として、ＡＺ６１合金等を用いてもよい。ＡＺ６１合金は、Ａｌの組成（含有率）が約６重量％であり、Ｚｎの組成が約１重量％であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。かかるＡＺ６１合金としては、例えば、大阪富士工業株式会社製のＡＺ６１（製品名）等を用いることができる。ＡＺ６１（製品名）は、Ａｌの組成が５．５〜７．２重量％であり、Ｚｎの組成が０．５〜１．５重量％であり、Ｍｎの組成が０．１５〜０．４０重量％であり、Ｆｅの組成が０．０１重量％以下であり、Ｓｉの組成が０．１０重量％以下であり、Ｃｕの組成が０．１０重量％以下であり、Ｎｉの組成が０．００５重量％以下であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。
また、マグネシウム合金膜１００として、ＡＺ９１合金等を用いてもよい。ＡＺ９１合金は、Ａｌの組成（含有率）が約９重量％であり、Ｚｎの組成が約１重量％であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。かかるＡＺ９１合金としては、例えば、大阪富士工業株式会社製のＡＺ９１Ｄ（製品名）等を用いることができる。ＡＺ９１Ｄ（製品名）は、Ａｌの組成が８．３〜９．７重量％であり、Ｚｎの組成が０．３５〜１．０重量％であり、Ｍｎの組成が０．１５重量％以下であり、Ｆｅの組成が０．００５重量％以下であり、Ｓｉの組成が０．１０重量％以下であり、Ｃｕの組成が０．０３重量％以下であり、Ｎｉの組成が０．００２重量％以下であり、Ｍｇがほぼ残りの組成であるマグネシウム合金である。
マグネシウム合金膜１００は、上述したようなマグネシウム合金に限定されるものではない。他の様々なマグネシウム合金をマグネシウム合金膜１００の材料として適宜用いることが可能である。
マグネシウム合金膜１００の材料としては、Ａｌの含有率（組成）が１〜２０重量％のマグネシウム合金が好ましく、更には、Ａｌの含有率（組成）が２〜１０重量％のマグネシウム合金がより好ましい。
マグネシウム合金膜１００におけるＡｌの含有率を１〜２０重量％、より好ましくは２〜１０重量％とするのは以下のような理由によるものである。
即ち、マグネシウムの導電率は２２．６×１０６／ｍΩであり、アルミニウムの導電率は３７．７×１０６／ｍΩである。マグネシウムの導電率は、アルミニウムの導電率と比較するとかなり低い。このため、マグネシウム合金膜１００におけるアルミニウムの組成を小さくするほどマグネシウム合金膜の導電率は低くなり、マグネシウム合金膜１００におけるアルミニウムの組成を大きくするほど、マグネシウム合金膜１００の導電率は高くなる。マグネシウム合金膜１００におけるアルミニウムの組成があまりに小さい場合には、導電率が低くなりすぎ、エレクトロマイグレーションが生じてしまう虞がある。また、合金ではない単なるマグネシウムは、酸化されやすい物質である。このため、マグネシウム合金膜１００におけるＡｌ組成があまりに小さい場合には、マグネシウム合金膜１００が容易に酸化されてしまい、所望の導電性が得られない虞がある。一方、マグネシウム合金膜１００におけるアルミニウムの組成があまりに大きい場合、即ち、マグネシウム合金膜１００におけるマグネシウムの組成が十分に大きくない場合には、機械的強度の極めて高いマグネシウム合金膜１００が得られなくなる。このような理由により、マグネシウム合金膜１００としては、アルミニウムの含有率（組成）が１〜２０重量％のマグネシウム合金、より好ましくは、Ａｌの含有率（組成）が２〜１０重量％のマグネシウム合金を用いることが好ましい。
金属層５０、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ及び金属層７４ｃにより、シールリング７５が構成されている。シールリング７５は、上述したようにスクライブ領域８において半導体ウェハ１０を切断した後に、水分等が外部から浸入するのを遮断するためのものである。
配線７４ａ、電極パッド７４ｂ及び金属層７４ｃが形成された層間絶縁膜６８上には、例えば、膜厚１００ｎｍのシリコン酸化膜より成る保護膜７６が形成されている。
保護膜７６上には、例えば膜厚３５０ｎｍのシリコン窒化膜より成る保護膜７８が形成されている。シリコン窒化膜７８は、後述する保護膜８０から放出される水分等を遮断するためのものである。
保護膜７８上には、例えばポリイミドより成る保護膜８０が形成されている。
保護膜８０、保護膜７８及び保護膜７６には、電極パッド７４ｂに達する開口部８２が形成されている。
開口部８２内には、例えば膜厚１００〜２００ｎｍ程度のＴｉ膜と膜厚２５０ｎｍ以上のＰｄ膜とを順次積層して成る導電性バリア膜８４ａが形成されている。ここでは、Ｔｉ膜の膜厚を例えば１５０ｎｍとする。導電性バリア膜８４ａは、電極パッド７４ｂより大きく形成されている。即ち、導電性バリア膜８４ａの平面形状は電極パッド７４ｂの平面形状より大きく設定されており、導電性バリア膜８４ａの外周は電極パッド７４ｂの外周より大きくなっている。
また、キャパシタ３６が形成されている領域の上方、即ち、ＦｅＲＡＭセル領域の上方には、導電性バリア膜８４ｂがベタ状に形成されている。
導電性バリア膜８４ａ、８４ｂに用いられているＰｄ膜は、水素を吸収する性質を有している。このため、導電性バリア膜８４ａ、８４ｂは、水素や水分の拡散を防止する機能を有している。本実施形態では、電極パッド７４ｂ上に導電性バリア膜８４ａが形成されているため、電極パッド部６から半導体装置の内部に水素や水分が浸入するのを、より確実に防止することができる。導電性バリア膜８４ａが電極パッド７４ｂより大きく形成されているため、電極パッド部６から半導体装置の内部に水素や水分が浸入するのを、より確実に防止することができる。また、キャパシタ３６が形成されている領域であるＦｅＲＡＭ領域４の上方に導電性バリア膜８４ｂが形成されているため、キャパシタ３６に水素や水分が達するのをより確実に防止することができる
こうして本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、電極パッド７４ａがマグネシウム合金膜１００を有していることに主な特徴がある。
上述したように、電極パッドの材料として単にＡｌやＡｌ−Ｃｕ合金等を用いた場合には、電極パッドにプローブ針を接触させて半導体装置の試験等を行う際に、電極パッドの破損や変形が生じてしまう場合があった。かかる場合には、電極パッドの下に存在する層間絶縁膜にも亀裂が生じてしまう場合があった。このような場合には、電極パッド部から水素や水分が半導体装置の内部に浸入し、キャパシタの誘電体膜にまで達してしまう場合があった。そうすると、誘電体膜として用いられている強誘電体が水素により還元され、キャパシタの電気的特性が劣化してしまうこととなる。
これに対し、本実施形態では、電極パッド７４ｂの材料としてマグネシウム合金膜が用いられている。マグネシウム合金は、上述したように、機械的強度がＡｌやＡｌ−Ｃｕ合金等と比べて極めて高い材料である。このため、電極パッド７４ｂの材料としてマグネシウム合金を用いれば、試験等の際にプローブ針１１６をある程度強い力で電極パッド７４ｂに接触させた場合でも、電極パッド７４ｂに亀裂が生じてしまったり、電極パッド７４ｂが全体として変形してしまうことはない。しかも、マグネシウム合金は、上述したように、外部から力を加えた際に適度に凹む性質を有している。このため、試験等においてプローブ針１１６をある程度強い力で電極パッド７４ｂに接触させた際には、電極パッド７４ｂのうちのプローブ針１１６が接触した部分がある程度凹む。電極パッド７４ｂのうちの一部が適度に凹むことにより、電極パッド７４ｂにおいて衝撃が吸収されるため、電極パッド７４ｂの下に存在する層間絶縁膜６８等に強い衝撃が加わるのを防止することができる。このため、本実施形態によれば、電極パッド８４ｂの下に存在する層間絶縁膜６８等に亀裂が生じるのを防止することができる。従って、本実施形態によれば、水素や水分が電極パッド７４ｂ及び層間絶縁膜６８等を介してキャパシタ３６の誘電体膜３２に達するのを防止することができ、誘電体膜３２を構成する金属酸化物が水素により還元されるのを防止することができる。従って、本実施形態によれば、電気的特性が良好で、寿命の長いキャパシタ３６を有する半導体装置を提供することが可能となる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２乃至図７を用いて説明する。図２乃至図７は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図２（ａ）に示すように、例えばシリコンより成る半導体基板１０に、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、素子領域を画定する素子分離領域１２を形成する。
次に、イオン注入法により、ドーパント不純物を導入することにより、ウェル１４を形成する。
次に、例えば熱酸化法により、素子領域上に膜厚６〜７ｎｍのシリコン酸化膜より成るゲート絶縁膜１６を形成する。
次に、例えばＣＶＤ法により、膜厚１２０ｎｍのポリシリコン膜１８を形成する。ポリシリコン膜１８は、ゲート電極等となるものである。
次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜より成るゲート電極１８が形成される。ゲート長は、例えば０．３６μｍとする。
次に、ゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域（図示せず）が形成される。
次に、全面に、例えばＣＶＤ法により、膜厚１５０ｎｍのシリコン酸化膜２０を形成する。
次に、シリコン酸化膜２０を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成される。
次に、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、イオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層（図示せず）が形成される。エクステンション領域と深い不純物拡散層とによりソース／ドレイン拡散層２２が構成される。
こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２４
が形成される。
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚２００ｎｍのシリコン窒化酸化膜（ＳｉＯＮ膜）（図示せず）を形成する。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚６００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表層部を２００ｎｍ程度研磨することにより、シリコン酸化膜の表面を平坦化する。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。こうして、シリコン窒化酸化膜、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜２６が形成される。
次に、脱水処理を行うことにより、層間絶縁膜２６中から水分を除去する。脱水処理の条件は、例えば以下の通りとする。脱水処理の際の温度は、例えば６５０℃とする。脱水処理を行う際の雰囲気は、窒素雰囲気とする。脱水処理の時間は、例えば３０分とする。
次に、図２（ｂ）に示すように、例えばＰＶＤ（Physical Vapor Deposition、物理的気相成長）法、より具体的にはスパッタリング法により、例えば膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜２８を形成する。絶縁性バリア膜２８は、層間絶縁膜２６中からキャパシタ３６に水素や水分が達するのを防止するためのものである。
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、酸素雰囲気にて、例えば６５０℃、６０秒の熱処理を行う。この熱処理は、絶縁性バリア膜２８の膜質を向上させるためのものである。この熱処理を行うことにより、後工程において絶縁性バリア膜２８上に導電膜３０を形成する際に、配向性の良好な導電膜３０を形成することが可能となる。
次に、全面に、例えばＰＶＤ法により、膜厚１５５ｎｍのＰｔ膜より成る導電膜３０を形成する。導電膜３０は、キャパシタ３６の下部電極となるものである。
次に、全面に、例えばＰＶＤ法により、誘電体膜３２を形成する。かかる誘電体膜３２は、キャパシタの誘電体膜となるものである。誘電体膜３２としては、例えば強誘電体膜を形成する。より具体的には、誘電体膜３２として、例えば膜厚１５０〜２００ｎｍ程度のＰＺＴ膜を形成する。
次に、例えばＲＴＡ法により、酸素雰囲気中にて、例えば５８５℃、９０秒の熱処理を行う。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば０．０２５リットル／分とする。かかる熱処理は、誘電体膜３２の膜質を向上させるためのものである。
次に、例えばＰＶＤ法により、例えば膜厚５０ｎｍのＩｒＯ２膜（図示せず）を形成する。
次に、例えばＲＴＡ法により、酸素雰囲気中にて、例えば７２５℃、２０秒の熱処理を行う。この熱処理は、上部電極３６の表面に異常が生ずるのを防止するためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば０．０２５リットル／分とする。
次に、例えばＰＶＤ法により、膜厚２００ｎｍのＩｒＯ２膜（図示せず）を形成する。こうして、ＩｒＯ２膜を２層積層して成る積層膜３４が形成される。かかる積層膜３４は、キャパシタ３６の上部電極となるものである。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ３６の上部電極３４の平面形状にパターニングする。
次に、フォトレジスト膜をマスクとして、積層膜３４をエッチングする。こうして、積層膜より成る上部電極３４が形成される。この後、フォトレジスト膜を剥離する。
次に、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの誘電体膜３２の平面形状にパターニングする。
次に、フォトレジスト膜をマスクとして、誘電体膜３２をエッチングする。この後、フォトレジスト膜を剥離する。
次に、酸素雰囲気中にて、例えば３５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜（図示せず）を形成する。絶縁性バリア膜３８は、水素や水分の拡散を防止するためのものである。
次に、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。この熱処理は、絶縁性バリア膜の膜質を向上させるとともに、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタの下部電極３０の平面形状にパターニングする。
次に、フォトレジスト膜をマスクとして、絶縁性バリア膜３８及び導電膜３０をエッチングする。こうして、導電膜より成る下部電極３０が形成される。また、絶縁性バリア膜３８が、上部電極３４及び誘電体膜３２を覆うように残存する。この後、フォトレジスト膜を剥離する。
次に、酸素雰囲気中にて、例えば６５０℃、６０分の熱処理を行う。この熱処理は、誘電体膜に酸素を供給し、誘電体膜の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、全面に、例えばＰＶＤ法により、膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜４０を形成する。絶縁性バリア膜４０は、水素や水分の拡散を防止するためのものである。
次に、酸素雰囲気中にて、例えば５５０℃、６０分の熱処理を行う。この熱処理は、絶縁性バリア膜４０の膜質を向上させるとともに、誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、全面に、プラズマＴＥＯＳＣＶＤ法により、例えば膜厚１５００ｎｍのシリコン酸化膜より成る層間絶縁膜４２を形成する。
次に、例えばＣＭＰ法により、層間絶縁膜４２の表面を平坦化する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、層間絶縁膜４２の内部に存在する水分を除去するとともに、層間絶縁膜４２の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部を形成する。かかる開口部は、層間絶縁膜にコンタクトホールを形成するためのものである。
次に、フォトレジスト膜をマスクとして層間絶縁膜４２、絶縁性バリア膜４０、絶縁性バリア膜２８及び層間絶縁膜２６をエッチングすることにより、ソース／ドレイン拡散層２２に達するコンタクトホール４４と、半導体基板１０に達する開口部４６とを形成する（図３（ａ）参照）。
次に、全面に、例えばＰＶＤ法により、膜厚２０ｎｍのＴｉ膜（図示せず）と膜厚５０ｎｍのＴｉＮ膜（図示せず）とを順次成膜する。こうして、Ｔｉ膜とＴｉＮ膜とから成るバリアメタル膜（図示せず）がコンタクトホール４４内及び開口部４６内に形成される。
次に、全面に、例えばＣＶＤ法により、膜厚５００ｎｍのタングステン膜を形成する。
次に、例えばＣＭＰ法により、層間絶縁膜４２の表面が露出するまで、タングステン膜及びバリアメタル膜を研磨する。こうして、コンタクトホール４４内に、タングステンより成る導体プラグ４８が埋め込まれる。また、開口部４６内に、タングステンより成る金属層５０が埋め込まれる。金属層５０は、シールリングの一部となるものである。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、層間絶縁膜４２の内部に存在する水分を除去するとともに、層間絶縁膜４２の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。
次に、全面に、例えばプラズマＣＶＤ法により、例えば膜厚１００ｎｍのシリコン窒化膜８６を形成する。シリコン窒化膜８６は、導体プラグ４８の表面にダメージが生じるのを防止するためのものである。
次に、図３（ｂ）に示すように、フォトリソグラフィ技術を用い、上部電極３４に達するコンタクトホール５２ａと下部電極３０に達するコンタクトホール５２ｂとを、層間絶縁膜４２及びシリコン窒化膜８６に形成する。
次に、酸素雰囲気中にて、例えば５００℃、６０分の熱処理を行う。この熱処理は、キャパシタ３６の誘電体膜３２に酸素を供給し、誘電体膜３２の膜質を回復させるためのものである。熱処理の際にチャンバ内に導入する酸素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、図４（ａ）に示すように、例えば全面エッチバックにより、層間絶縁膜４２上に存在するシリコン窒化酸化膜８６を除去する。
次に、全面に、例えばＰＶＤ法により、膜厚１５０ｎｍのＴｉＮ膜、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、ＴｉＮ膜、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、コンタクトホール５２ａ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ａ及び配線５６ａが一体に形成される。また、コンタクトホール５２ｂ内及び層間絶縁膜４２上に、積層膜より成る導体プラグ５４ｂ及び配線５６ｂが一体に形成される。また、層間絶縁膜４２上に、積層膜より成る配線５６ｃ〜５６ｅが形成される。また、金属層５０上に、積層膜より成る金属層５６ｆが形成されている。金属層５６ｆは、シールリングの一部となるものである。
次に、窒素雰囲気中にて、例えば３５０℃、３０分の熱処理を行う。この熱処理を行うことにより、後工程において絶縁性バリア膜５８を形成する際に、絶縁性バリア膜５８の下地に対する密着性を向上させることが可能となる。熱処理の際にチャンバ内に導入する窒素ガスの流量は、例えば２０リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる。
次に、図５（ａ）に示すように、全面に、例えばＰＶＤ法により、例えば膜厚２０ｎｍの酸化アルミニウム膜より成る絶縁性バリア膜５８を形成する。かかる絶縁性バリア膜５８は、キャパシタ３６の誘電体膜３２に水素や水分が達するのを防止するためのものである。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２６００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。
こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜６０が形成される。層間絶縁膜６０の表面は平坦になっている。
次に、フォトリソグラフィ技術を用い、配線５６ａ〜５６ｄに達するコンタクトホール６２ａと、電極５６ｅに達するコンタクトホール６２ｂと、金属層５６ｆに達する開口部６２ｃとを形成する。
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜を形成する（図示せず）。
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。
次に、層間絶縁膜６０の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。なお、こうして、コンタクトホール６２ａ、６２ｂ内に、タングステンより成る導体プラグ６４ａ、６４ｂが埋め込まれる。また、開口部６２ｃ内に、タングステンより成る金属層６４ｃが埋め込まれる。
なお、ＣＭＰ法により、層間絶縁膜６０の表面が露出するまでタングステン膜及びバリアメタル膜を研磨することにより、導体プラグ６４ａ、６４及び金属層６４ｃを形成するようにしてもよい。
次に、全面に、例えばＰＶＤ法により、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、積層膜より成る配線６６ａ、電極６６ｂ及び金属層６６ｃが形成される。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２２００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜６８が形成される（図５（ｂ）参照）。
次に、フォトリソグラフィ技術を用い、配線６６ａに達するコンタクトホール７０ａ、電極６６ｂに達するコンタクトホール７０ｂ、及び、金属層６６ｃに達する開口部７０ｃを、層間絶縁膜６８に形成する。
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜（図示せず）を形成する。
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。
次に、層間絶縁膜の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。こうして、コンタクトホール７０ａ、７０ｂ内に、タングステンより成る導体プラグ７２ａ、７２ｂが埋め込まれる。また、開口部７０ｃ内に、タングステンより成る金属層７２ｃが埋め込まれる。
なお、ＣＭＰ法により、層間絶縁膜８６の表面が露出するまでタングステン膜及びバリアメタル膜を研磨するようことにより、導体プラグ７２ａ、７２ｂ及び金属層７２ｃを形成するようにしてもよい。
次に、全面に、例えばＰＶＤ法により、例えば膜厚５０ｎｍのＴｉＮ膜９６を形成する。かかるＴｉＮ膜９６は、導体プラグ７２ａ、７２ｂ及び金属層７２ｃに用いられているタングステンがＡｌ−Ｃｕ合金膜９８中に拡散するのを防止するためのものである。
次に、全面に、例えばＰＶＤ法により、例えば膜厚２５０ｎｍのＡｌ−Ｃｕ合金膜９８を形成する。
次に、全面に、例えばＰＶＤ法により、例えば膜厚３００ｎｍのマグネシウム合金膜１００を形成する。上述したように、マグネシウム合金膜１００におけるＡｌの含有率（組成）は１〜２０重量％であることが好ましく、更には、Ａｌの含有率（組成）が２〜１０重量％であることがより好ましい。
こうして、ＴｉＮ膜９６とＡｌ−Ｃｕ合金膜９８とマグネシウム合金膜１００とから成る積層膜が構成される。かかる積層膜は、配線７４ａ、電極パッド７４ｂ及び金属層７４ｃとなるものである。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜を配線７４ａ、電極パッド７４ｂ及び金属層７４ｃの平面形状にパターニングする。
次に、フォトレジスト膜をマスクとし、例えばアルゴンイオンを用いたスパッタエッチング法により、積層膜をエッチングする。積層膜をエッチングする際の条件は、例えば以下の通りとする。印可する高周波電力（ソースパワー）は、例えば１０００〜２０００Ｗ程度とする。ここでは、ソースパワーを例えば１４００Ｗとする。バイアス電力は、例えば５００〜１０００Ｗ程度とする。ここでは、バイアス電力を例えば８００Ｗとする。また、チャンバ内に導入するＡｒ（アルゴン）ガスの流量は、例えば２０〜４０ｓｃｃｍとする。ここでは、Ａｒガスの流量を３０ｓｃｃｍとする。また、チャンバ内に導入するＣｌ２ガスの流量は、例えば１０〜３０ｓｃｃｍとする。ここでは、Ｃｌ２ガスの流量を２０ｓｃｃｍとする。なお、Ｃｌ２ガスの代わりにフッ素化合物より成るガスを用いてもよい。また、チャンバ内の圧力は、例えば０．５〜１．５Ｐａ程度とする。ここでは、チャンバ内の圧力を０．７Ｐａとする。このような条件で積層膜をエッチングすると、積層膜のエッチングレートは２００〜５００ｎｍ／分程度となる。
こうして、積層膜より成る配線７４ａ、電極パッド７４ｂ及び金属層７４ｃが形成される。金属層５０、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ及び金属層７４ｃにより、シールリング７５が構成される。この後、フォトレジスト膜を剥離する。
次に、図６に示すように、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜より成る保護膜７６を形成する。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚３５０ｎｍのシリコン窒化膜より成る保護膜７８を形成する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、保護膜７６、７８にコンタクトホール８２を形成するためのものである。
次に、フォトレジスト膜をマスクとして保護膜７６、７８をエッチングすることにより、電極パッド７４ｂに達する開口部８２を形成する。
次に、全面に、スピンコート法により、例えば感光性のポリイミドより成る保護膜８０を形成する。保護膜８０の膜厚は、例えば３μｍ程度とする。
次に、フォトリソグラフィ技術を用い、保護膜８０に電極パッド７４ｂに達する開口部８２を形成する。
次に、窒素雰囲気中にて、例えば３１０℃、４０分の熱処理を行う。この熱処理は、ポリイミドより成る保護膜８０を硬化させるためのものである。熱処理の際にチャンバ内に導入する窒素ガスの流量は、例えば１００リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる
次に、半導体試験装置のプローブ針１１６を電極パッド７４ｂに接触させ、本実施形態による半導体装置に対して所定の試験等を行う。
次に、全面に、例えばスパッタリング法により、膜厚１００〜２００ｎｍ程度のＴｉ膜を形成する。ここでは、Ｔｉ膜の膜厚を例えば１５０ｎｍとする。
次に、全面に、例えばスパッタリング法により、膜厚２５０ｎｍのパラジウム（Ｐｄ）膜を形成する。こうして、Ｔｉ膜とＰｄ膜とを順次積層して成る導電性バリア膜が形成される。Ｐｄ膜は、水素を吸収する性質を有している。このため、導電性バリア膜は、水素等浸入を防止するバリア膜として機能する。なお、導電性を有するバリア膜を形成するのは、電極パッド７４ｂと外部との間の導通を確保するためである。
次に、フォトリソグラフィ技術を用い、導電性バリア膜をパターニングする。こうして、
電極パッド７４ｂに達する開口部８２内に、導電性バリア膜８４ａが形成される。また、キャパシタ部３６が形成されている領域上、即ち、ＦｅＲＡＭセル領域４上に、導電性バリア膜８４ｂが形成される（図７参照）。
この後、半導体ウェハ１０をスクライブ領域８において切断する。図７における二点差線は、半導体ウェハ１０を切断する箇所を示している。
こうして本実施形態による半導体装置が製造される。
［第２実施形態］
本発明の第２実施形態による半導体装置を図８を用いて説明する。図８は、本実施形態による半導体装置を示す断面図である。図１乃至図７に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、電極パッド７４ｅが単層のマグネシウム合金膜により構成されていること、即ち、電極パッド７４ｅがマグネシウム合金膜のみにより構成されていることに主な特徴がある。
図８に示すように、導体プラグ７２ａが埋め込まれた層間絶縁膜６８上には、例えば膜厚３５０〜６００ｎｍ程度のマグネシウム合金膜より成る配線７４ｄが形成されている。ここでは、配線７４ｄを構成するマグネシウム合金膜の膜厚を例えば５００ｎｍとする。
また、導体プラグ７２ｂが埋め込まれた層間絶縁膜６８上には、膜厚３５０〜６００ｎｍ程度のマグネシウム合金膜より成る電極パッド７４ｅが形成されている。ここでは、電極パッド７４ｅを構成するマグネシウム合金膜の膜厚を例えば５００ｎｍとする。
また、金属層７２ｃが埋め込まれた層間絶縁膜６８上には、膜厚３５０〜６００ｎｍ程度のマグネシウム合金膜より成る金属層７４ｆが形成されている。ここでは、金属層７４ｆを構成するマグネシウム合金膜の膜厚を例えば５００ｎｍとする。金属層５０、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ及び金属層７４ｆにより、シールリング７５が構成されている。
本実施形態によれば、単層のマグネシウム合金膜により電極パッド７４ｅ等が形成されているため、積層膜により電極パッド７４ｂ等を形成する場合と比較して、製造工程の簡略化を実現することができ、抵抗コスト化に寄与することができる。
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法を図９を用いて説明する。図９は、本実施形態による半導体装置を示す断面図である。図１乃至図８に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
（半導体装置）
まず、本実施形態による半導体装置及びその製造方法を図９を用いて説明する。
本実施形態による半導体装置は、配線（第３金属配線層）８８ａより上方の層に電極パッド７４ｂが形成されていることに主な特徴がある。
図９に示すように、導体プラグ７２ａ、７２ｂ及び金属層７２ｃが埋め込まれた層間絶縁膜６８上には、配線（第３金属配線層）８８ａ、電極８８ｂ及び金属層８８ｃが形成されている。配線８８ａは、図１に示す第１実施形態による配線７４ａと同様に、導体プラグ７２ａに接続されている。また、電極８８ｂは、電極パッド７４ａと同様の平面形状に形成されている。また、金属層８８ｃは、シールリング７５の一部を構成するものである。配線８８ａ、電極８８ｂ及び金属層８８ｃの材料としては、例えばＡｌ−Ｃｕ合金が用いられている。
配線８８ａ、電極８８ｂ及び金属層８８ｃが形成された層間絶縁膜６８上には、例えばシリコン酸化膜より成る層間絶縁膜９０が形成されている。
層間絶縁膜９０には、電極８８ｂに達するコンタクトホール９２ａが形成されている。また、層間絶縁膜９０には、金属層８８ｃに達する開口部９２ｂが形成されている。
コンタクトホール９２ａ内には、例えばタングステンより成る導体プラグ９４ａが埋め込まれている。また、コンタクトホール９２ｂ内には、例えばタングステンより成る金属層９４ｂが埋め込まれている。金属層９４ｂは、シールリング７５の一部を構成するものである。
導体プラグ９４ａ及び金属層９４ｂが埋め込まれた層間絶縁膜９０上には、電極パッド７４ｂと金属層７４ｃとが形成されている。電極パッド７４ｂと金属層７４ｃの材料としては、第１実施形態による半導体装置と同様に、ＴｉＮ膜９６、Ａｌ−Ｃｕ合金膜９８及びマグネシウム合金膜１００より成る積層膜が用いられている。
なお、第２実施形態による半導体装置と同様に、電極パッド７４ｂ及び金属層７４ｃをマグネシウム合金膜のみにより構成してもよい。
電極パッド７４ｂ及び金属層７４ｃが形成された層間絶縁膜９０上には、例えばシリコン酸化膜より成る保護膜７６が形成されている。
保護膜７６上には、例えばシリコン窒化膜より成る保護膜７８が形成されている。
保護膜７６、７８には、電極パッド７４ｂに達する開口部８２が形成されている。
保護膜７８上には、例えばポリイミドより成る保護膜８０が形成されている。
保護膜８０には、電極パッド７４ｂに達する開口部８２が形成されている。
開口部８２内及びＦｅＲＡＭセル領域４上には、導電性バリア膜８４ａ、８４ｂが形成されている。
こうして本実施形態による半導体装置が構成されている。
本実施形態のように、配線（第３金属配線層）８８ａより上方の層に電極パッド７４ｂを形成するようにしてもよい。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１０乃至図１３を用いて説明する。図１０乃至図１３は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、例えばシリコンより成る半導体基板１０に素子領域を画定する素子分離領域１２を形成する工程から、層間絶縁膜６０上に配線６６、電極６６ｂ及び金属層６６ｃを形成する工程までは、図２（ａ）乃至図５（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する。
次に、上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、層間絶縁膜６８を形成する（図１０参照）。
次に、上述した第１実施形態による半導体装置の製造方法と同様にして、配線６６ａに達するコンタクトホール７０ａ、電極６６ｂに達するコンタクトホール７０ｂ、及び、金属層６６ｃに達するコンタクトホール７０ｃを、層間絶縁膜６８に形成する。
次に、上述した第１実施形態による半導体装置の製造方法と同様にして、コンタクトホール７０ａ、７０ｂ内に、タングステンより成る導体プラグ７２ａ、７２ｂを埋め込み、開口部７０ｃ内に、タングステンより成る金属層７２ｃを埋め込む。
次に、全面に、例えばＰＶＤ法により、膜厚５５０ｎｍのＡｌ−Ｃｕ合金膜、膜厚５ｎｍのＴｉ膜、及び膜厚１５０ｎｍのＴｉＮ膜を順次成膜する。こうして、Ａｌ−Ｃｕ合金膜、Ｔｉ膜及びＴｉＮ膜より成る積層膜が形成される。
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。こうして、積層膜より成る配線８８ａ、電極８８ｂ及び金属層８８ｃが形成される。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚２２００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、例えばＣＭＰ法により、シリコン酸化膜の表面を平坦化する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、４分とする。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜（図示せず）を形成する。
次に、Ｎ２Ｏガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う（プラズマアニール）。プラズマアニールは、シリコン酸化膜の内部に存在する水分を除去するとともに、シリコン酸化膜の表面を窒化するためのものである。プラズマアニールは、例えばＣＶＤ装置を用いて行うことができる。プラズマアニールの条件は、例えば３５０℃、２分とする。こうして、シリコン酸化膜及びシリコン酸化膜より成る層間絶縁膜９０が形成される（図１１参照）。
次に、フォトリソグラフィ技術を用い、配線８８ｂに達するコンタクトホール９２ａ、及び、金属層８８ｃに達する開口部９２ｂを、層間絶縁膜９０に形成する。
次に、全面に、例えばＰＶＤ法により、膜厚５０ｎｍのＴｉＮ膜より成るバリアメタル膜（図示せず）を形成する。
次に、全面に、例えばＣＶＤ法により、膜厚６５０ｎｍのタングステン膜を形成する。
次に、層間絶縁膜の表面が露出するまで、タングステン膜及びバリアメタル膜をエッチバックする。こうして、コンタクトホール９２ａ内に、タングステンより成る導体プラグ９４ａが埋め込まれる。また、開口部９２ｂ内に、タングステンより成る金属層９４ｂが埋め込まれる。
なお、ＣＭＰ法により、層間絶縁膜９０の表面が露出するまでタングステン膜及びバリアメタル膜を研磨するようことにより、導体プラグ９４ａ及び金属層９４ｂを形成するようにしてもよい。
次に、全面に、例えばＰＶＤ法により、例えば膜厚５０ｎｍのＴｉＮ膜９６を形成する。かかるＴｉＮ膜９６は、導体プラグ９４ａ及び金属層９４ｂに用いられているタングステンがＡｌ−Ｃｕ合金膜９８中に拡散するのを防止するためのものである。
次に、全面に、例えばＰＶＤ法により、例えば膜厚２５０ｎｍのＡｌ−Ｃｕ合金膜９８を形成する。
次に、全面に、例えばＰＶＤ法により、例えば膜厚３００ｎｍのマグネシウム合金膜１００を形成する。上述したように、マグネシウム合金膜１００におけるＡｌの含有率（組成）は１〜２０重量％であることが好ましく、更には、Ａｌの含有率（組成）が２〜１０重量％であることがより好ましい。
こうして、ＴｉＮ膜９６とＡｌ−Ｃｕ合金膜９８とマグネシウム合金膜１００とから成る積層膜が構成される。かかる積層膜は、電極パッド７４ｂ及び金属層７４ｃとなるものである。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜を電極パッド７４ｂ及び金属層７４ｃの平面形状にパターニングする。
次に、フォトレジスト膜をマスクとし、例えばアルゴンイオンを用いたスパッタエッチング法により、積層膜をエッチングする。積層膜をエッチングする際の条件は、第１実施形態による半導体装置の製造方法と同様とする。
こうして、積層膜より成る電極パッド７４ｂ及び金属層７４ｃが形成される。金属層５０、金属層５６ｆ、金属層６４ｃ、金属層６６ｃ、金属層７２ｃ、金属層８８ｃ、金属層９４ｂ及び金属層７４ｃにより、シールリング７５が構成される。この後、フォトレジスト膜を剥離する。
次に、図１２に示すように、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜より成る保護膜７６を形成する。
次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、例えば膜厚３５０ｎｍのシリコン窒化膜より成る保護膜７８を形成する。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、保護膜７６、７８にコンタクトホール８２を形成するためのものである。
次に、フォトレジスト膜をマスクとして保護膜７６、７８をエッチングすることにより、電極パッド７４ｂに達する開口部８２を形成する。
次に、全面に、スピンコート法により、例えば感光性のポリイミドより成る保護膜８０を形成する。保護膜８０の膜厚は、例えば３μｍ程度とする。
次に、フォトリソグラフィ技術を用い、保護膜８０に電極パッド７４ｂに達する開口部８２を形成する。
次に、窒素雰囲気中にて、例えば３１０℃、４０分の熱処理を行う。この熱処理は、ポリイミドより成る保護膜８０を硬化させるためのものである。熱処理の際にチャンバ内に導入する窒素ガスの流量は、例えば１００リットル／分とする。熱処理を行う際には、例えば縦型電気炉アニール装置を用いる
次に、半導体試験装置のプローブ針１１６を電極パッド７４ｂに接触させ、本実施形態による半導体装置に対して所定の試験等を行う。
この後の半導体装置の製造方法は、図７を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する。
こうして本実施形態による半導体装置が製造される（図１３参照）。
［第４実施形態］
本発明の第４実施形態による半導体装置を図１４を用いて説明する。図１４は、本実施形態による半導体装置を示す平面図及び断面図である。図１４（ａ）は平面図であり、図１４（ｂ）は図１４（ａ）のＡ−Ａ′線断面図である。図１乃至図１３に示す第１乃至第３実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、導電性バリア膜膜８４ｂが、ＦｅＲＡＭセル部（メモリセル領域）４のみならずロジック部（周辺回路領域）２をも覆うように広く形成されていることに主な特徴がある。
図１４に示すように、開口部８２内には、導電性バリア膜８４ａが形成されている。
また、保護膜８０上には、導電性バリア膜８４ａと同一導電膜より成る導電性バリア膜８４ｂが形成されている。導電性バリア膜８４ｂは、ＦｅＲＡＭセル部（メモリセル領域）４のみならず、ロジック部２をも覆うように形成されている。ただし、開口部８２内に形成された導電性バリア膜８４ａと、ＦｅＲＡＭセル部４及びロジックセル部（周辺回路領域）２を覆うように形成された導電性バリア膜８４ｂとは、互いに分離されており、絶縁性が確保されている。
本実施形態によれば、導電性バリア膜８４ｂが、ＦｅＲＡＭセル部４のみならずロジック部２をも覆うように広く形成されているため、水素や水分がキャパシタ３６の誘電体膜３２に達するのをより確実に防止することができる。
［第５実施形態］
本発明の第５実施形態による半導体装置を図１５を用いて説明する。図１５は、本実施形態による半導体装置を示す平面図及び断面図である。図１５（ａ）は平面図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ′線断面図である。図１乃至図１４に示す第１乃至第４実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、導電性バリア膜８４ｂが、電極パッド部６を除く領域に広く形成されていることに主な特徴がある。換言すれば、本実施形態による半導体装置は、導電性バリア膜８４ｂが、導電性バリア膜８４ａが形成された領域を除く全体を覆うように形成されていることに主な特徴がある。
図１５に示すように、開口部８２内には、導電性バリア膜８４ａが形成されている。
また、保護膜８０上には、導電性バリア膜８４ａと同一導電膜より成る導電性バリア膜８４ｂが形成されている。導電性バリア膜８４ｂは、電極パッド部６を除く領域に広くベタ状に形成されている。ただし、電極パッド部６に形成された導電性バリア膜８４ａと、保護膜８０上にベタ状に形成された導電性バリア膜８４ｂとは、互いに分離されており、絶縁性が確保されている。
本実施形態によれば、導電性バリア膜８４ｂが、電極パッド部６を除く領域に広く形成されているため、水素や水分がキャパシタ３６の誘電体膜３２に達するのをより確実に防止することができる。
［第６実施形態］
本発明の第６実施形態による半導体装置を図１６を用いて説明する。図１６は、本実施形態による半導体装置を示す平面図及び断面図である。図１６（ａ）は平面図であり、図１６（ｂ）は図１６（ａ）のＡ−Ａ′線断面図である。図１乃至図１５に示す第１乃至第５実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、電極パッド部６に形成された導電性バリア膜８４ａ上に、バンプ電極１０２が形成されていることに主な特徴がある。
図１６に示すように、電極パッド部６の導電性バリア膜８４ａ上には、例えば金（Ａｕ）より成るバンプ電極１０２が形成されている。バンプ電極１０２は、水素や水分が外部から浸入するのをある程度抑制し得るものである。
本実施形態によれば、電極パッド部６の導電性バリア膜８４上にバンプ電極１０２が更に形成されているため、水素や水分が外部から浸入するのをより更に確実に防止することが可能となる。
［第７実施形態］
本発明の第７実施形態による半導体装置を図１７を用いて説明する。図１７は、本実施形態による半導体装置を示す平面図及び断面図である。図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）のＡ−Ａ′線断面図である。図１乃至図１６に示す第１乃至第６実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、シリコン酸化膜より成る保護膜７６ａの表面が平坦化されており、かかる平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８が形成されていることに主な特徴がある。
図１７に示すように、本実施形態では、シリコン酸化膜より成る保護膜７６ａの表面が平坦化されている。かかる保護膜７６ａは、例えば、膜厚２０００ｎｍのシリコン酸化膜を形成した後、シリコン酸化膜の表層部をＣＭＰ法により研磨することにより形成することができる。
シリコン酸化膜より成る保護膜７６ａ上には、シリコン窒化膜より成る保護膜７８が形成されている。平坦化された保護膜７６ａ上に保護膜７８が形成されているため、保護膜７８は平坦になっている。シリコン窒化膜より成る保護膜７８は、水分の拡散を防止するためのものである。より具体的には、保護膜７８は、保護膜８０に含まれる水分が層間絶縁膜６８等に達するのを防止し、ひいては、キャパシタ３６の誘電体膜３２に水分が達するのを防止するためのものである。
キャパシタ３６が形成されている領域の上方、即ち、ＦｅＲＡＭセル領域４における保護膜８０上には、導電性バリア膜８４ｂがベタ状に形成されている。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、上述したように、平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８が平坦に形成されていることに主な特徴がある。
配線７４ａ、電極７４ｂ及び金属層７４ｃが形成された層間絶縁膜６８上に単にシリコン酸化膜より成る保護膜７６を形成した場合には、例えば図１に示すように保護膜７６の表面に段差が生じる。表面に段差が存在している保護膜７６上にシリコン窒化膜より成る保護膜７８を形成した場合には、段差の部分において良好な被覆性が得られない。このため、段差の部分においては、水分の拡散を保護膜７８により十分に防止することが困難である。
本実施形態では、平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８を形成するため、被覆性の良好な保護膜７８が得られる。このため、本実施形態によれば、保護膜７８により水分の拡散をより確実に防止することが可能となる。
［第８実施形態］
本発明の第８実施形態による半導体装置を図１８を用いて説明する。図１８は、本実施形態による半導体装置を示す平面図及び断面図である。図１８（ａ）は平面図であり、図１８（ｂ）は図１８（ａ）のＡ−Ａ′線断面図である。図１乃至図１７に示す第１乃至第７実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８が形成されており、かつ、導電性バリア膜８４ｂがＦｅＲＡＭセル部（メモリセル領域）４のみならず、ロジック部（周辺回路領域）２をも覆うように広く形成されていることに主な特徴がある。
図１８に示すように、開口部８２内には、導電性バリア膜８４ａが形成されている。また、保護膜８０上には、導電性バリア膜８４ｂが、ＦｅＲＡＭセル部４のみならず、ロジック部２をも覆うように形成されている。ただし、開口部８２内に形成された導電性バリア膜８４ａと、保護膜８０上に形成された導電性バリア膜８４ｂとは、互いに分離されており、絶縁性が確保されている。
本実施形態によれば、導電性バリア膜８４ｂが、ＦｅＲＡＭセル部４のみならずロジック部２をも覆うように広く形成されているため、水素等がキャパシタ３６の誘電体膜３２に達するのをより確実に防止することができる。
［第９実施形態］
本発明の第９実施形態による半導体装置を図１９を用いて説明する。図１９は、本実施形態による半導体装置を示す平面図及び断面図である。図１９（ａ）は平面図であり、図１９（ｂ）は図１９（ａ）のＡ−Ａ′線断面図である。図１乃至図１８に示す第１乃至第８実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８が平坦に形成されており、かつ、導電性バリア膜８４ｂが電極パッド部６を除く領域に広く形成されていることに主な特徴がある。
図１９に示すように、開口部８２内には、導電性バリア膜８４ａが形成されている。導電性バリア膜８４ｂは、電極パッド部６を除く領域に広く形成されている。ただし、電極パッド部６に形成された導電性バリア膜８４ａと、保護膜８０上に形成された導電性バリア膜８４ｂとは、互いに分離されており、絶縁性が確保されている。換言すれば、導電性バリア膜８４ｂは、導電性バリア膜８４ａが形成された領域を除く全体を覆うように形成されている。
本実施形態によれば、導電性バリア膜８４ｂが、電極パッド部６を除く領域に広く形成されているため、水素や水分がキャパシタ３６の誘電体膜３２に達するのをより確実に防止することができる。
［第１０実施形態］
本発明の第１０実施形態による半導体装置を図２０を用いて説明する。図２０は、本実施形態による半導体装置を示す平面図及び断面図である。図２０（ａ）は平面図であり、図２０（ｂ）は図２０（ａ）のＡ−Ａ′線断面図である。図１乃至図１９に示す第１乃至第９実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、平坦化された保護膜７６ａ上にシリコン窒化膜より成る保護膜７８が平坦に形成されており、かつ、電極パッド部６に形成された導電性バリア膜８４ａ上に、バンプ電極１０２が形成されていることに主な特徴がある。
図２０に示すように、電極パッド部６の導電性バリア膜８４ａ上には、例えば金（Ａｕ）より成るバンプ電極１０２が形成されている。バンプ電極１０２は、水素や水分が外部から浸入するのをある程度抑制し得るものである。
本実施形態によれば、電極パッド部６の導電性バリア膜８４上にバンプ電極１０２が更に形成されているため、水素や水分が外部から浸入するのをより更に確実に防止することが可能となる。
［第１１実施形態］
本発明の第１１実施形態による半導体装置を図２１を用いて説明する。図２１は、本実施形態による半導体装置を示す平面図及び断面図である。図２１（ａ）は平面図であり、図２１（ｂ）は図２１（ａ）のＡ−Ａ′線断面図である。図１乃至図２０に示す第１乃至第１０実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、平坦な絶縁性バリア膜１０４、１０８、１１２が適宜形成されていることに主な特徴がある。
図２１に示すように、表面が平坦化された層間絶縁膜４２上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜１０４が形成されている。ここでは、絶縁性バリア膜１０４を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜１０４は、平坦化された層間絶縁膜１０４上に形成されているため、平坦になっている。平坦な絶縁性バリア膜１０４は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。
絶縁性バリア膜１０４上には、例えば膜厚１００ｎｍのシリコン酸化膜１０６が形成されている。シリコン酸化膜１０６は、配線５６ａ〜５６ｄ、電極５６ｅ及び金属層５６ｆを形成する際のパターニングにおいて絶縁性バリア膜１０４がエッチングされるのを防止するためのものである。
また、表面が平坦化された層間絶縁膜６０上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜１０８が形成されている。ここでは、絶縁性バリア膜１０８を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜１０８は、平坦化された層間絶縁膜６０上に形成されているため、平坦になっている。平坦な絶縁性バリア膜１０８は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。
絶縁性バリア膜１０８上には、例えば膜厚１００ｎｍのシリコン酸化膜１１０が形成されている。シリコン酸化膜１１０は、配線６６ａ、電極６６ｂ及び金属層６６ｃを形成する際のパターニングにおいて絶縁性バリア膜１０８がエッチングされるのを防止するためのものである。
また、表面が平坦化された層間絶縁膜６８上には、例えば膜厚２０〜８０ｎｍの酸化アルミニウム膜より成る平坦な絶縁性バリア膜１１２が形成されている。ここでは、絶縁性バリア膜１１２を構成する酸化アルミニウム膜の膜厚を例えば５０ｎｍとする。絶縁性バリア膜１１２は、平坦化された層間絶縁膜６８上に形成されているため、平坦になっている。平坦な絶縁性バリア膜１１２は被覆性が良好であるため、水素や水分の拡散を十分に防止することが可能である。
絶縁性バリア膜１１２上には、例えば膜厚１００ｎｍのシリコン酸化膜１１４が形成されている。シリコン酸化膜１１４は、配線７４ａ、電極７４ｂ及び金属層７４ｃを形成する際のパターニングにおいて絶縁性バリア膜１１２がエッチングされるのを防止するためのものである。
このように本実施形態によれば、平坦化な絶縁性バリア膜１０４、１０８、１１２が適宜形成されているため、キャパシタ３６の誘電体膜３２に水素や水分が達するのをより確実に防止することができる。
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第３乃至第１１実施形態による半導体装置では、ＴｉＮ膜９６、Ａｌ−Ｃｕ合金膜９８及びマグネシウム合金膜１００より成る積層膜により電極パッド７４ｂを構成する場合を例に説明したが、第２実施形態による半導体装置の電極パッド７４ｅのように、電極パッド７４ｂを単層のマグネシウム合金膜により構成するようにしてもよい。
また、上記実施形態では、キャパシタ３６の誘電体膜３２を構成する強誘電体膜としてＰＺＴ膜を用いる場合を例に説明したが、キャパシタ３６の誘電体膜３２を構成する強誘電体膜はＰＺＴ膜に限定されるものではなく、他のあらゆる強誘電体膜を適宜用いることができる。例えば、キャパシタ３６の誘電体膜３２を構成する強誘電体膜として、Ｐｂ１−ＸＬａＸＺｒ１−ＹＴｉＹＯ３膜（ＰＬＺＴ膜）、ＳｒＢｉ２（ＴａＸＮｂ１−Ｘ）２Ｏ９膜、Ｂｉ４Ｔｉ２Ｏ１２膜等を用いてもよい。
また、上記実施形態では、キャパシタ３６の誘電体膜３２として強誘電体膜を用いる場合を例に説明したが、誘電体膜３２は強誘電体膜に限定されるものではない。例えば、ＤＲＡＭ等を構成する場合には、誘電体膜３２として高誘電体膜を用いればよい。誘電体膜３２を構成する高誘電体膜としては、例えば、（ＢａＳｒ）ＴｉＯ３膜（ＢＳＴ膜）、ＳｒＴｉＯ３膜（ＳＴＯ膜）、Ｔａ２Ｏ５膜等を用いることができる。なお、高誘電体膜とは、比誘電率が二酸化シリコンより高い誘電体膜のことである。
また、上記実施形態では、絶縁性バリア膜３８、４０、１０４、１０８、１１２として酸化アルミニウム膜を用いる場合を例に説明したが、絶縁性バリア膜３８、４０、１０４、１０８、１１２は酸化アルミニウム膜に限定されるものではない。水素や水分拡散を防止する機能を有する膜を、絶縁性バリア膜３８、４０、１０４、１０８、１１２として適宜用いることができる。絶縁性バリア膜３８、４０、１０４、１０８、１１２としては、例えば金属酸化物より成る膜を適宜用いることができる。金属酸化物より成る絶縁性バリア膜３８、４０、１０４、１０８、１１２としては、例えば、タンタル酸化物やチタン酸化物等を用いることができる。また、絶縁性バリア膜３８、４０、１０４、１０８、１１２は、金属酸化物より成る膜に限定されるものではない。例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）やシリコン窒化酸化膜（ＳｉＯＮ膜）等を絶縁性バリア膜３８、４０、１０４、１０８、１１２として用いることもできる。但し、金属酸化物より成る膜は緻密であるため、比較的薄く形成した場合であっても、水素や水分の拡散を確実に防止することが可能である。従って、微細化の観点からは絶縁性バリア膜３８、４０、１０４、１０８、１１２として金属酸化物より成る膜を用いることが有利である。
また、上記実施形態では、導電性バリア膜８４ａ、８４ｂとして、Ｔｉ膜とＰｄ膜とを順次積層して成る積層膜８４ａ、８４ｂを用いたが、導電性バリア膜８４ａ、８４ｂの構成はこれに限定されるものではない。例えば、Ｔｉ膜とＴｉＮ膜とＰｄ膜とを順次積層することにより、導電性バリア膜８４ａ、８４ｂを構成してもよい。また、Ｔｉ膜とＴｉＡｌＮ膜とＰｄ膜とを順次積層することにより、導電性バリア膜８４ａ、８４ｂを構成してもよい。
また、上記実施形態では、配線５６ａ、５６ｂ等の材料としてＣｕＡｌ合金膜を用いる場合を例に説明したが、配線５５ａ、５６ｂ等の材料はＣｕＡｌ合金に限定されるものではない。例えば、配線５６ａ、５６ｂ等の材料としてＣｕを用いてもよい。
また、第１１実施形態では、いずれの層間絶縁膜４２、６０、６８上にも平坦な絶縁性バリア膜１０４、１０８、１１２を形成する場合を例に説明したが、必ずしもすべての層間絶縁膜４２、６０、６８に平坦な絶縁性バリア膜１０４、１０８、１１２を形成する必要はない。平坦な絶縁性バリア膜１０４、１０８、１１２は、必要に応じて適宜形成すればよい。
本発明による半導体装置及びその製造方法は、電気的特性の良好なキャパシタを有する半導体装置及びその製造方法を提供するのに有用である。

Claims (9)

  1. 半導体基板上に形成され、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタと、
    前記半導体基板上及び前記キャパシタ上に形成された絶縁膜と、
    前記絶縁膜上に形成され、アルミニウムとマグネシウムとの合金膜を有する電極パッドとを有し、
    前記アルミニウムとマグネシウムとの合金膜におけるアルミニウムの含有率は、１〜２０重量％である
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記電極パッド上に形成され、水素又は水分の拡散を防止する導電性の第１のバリア膜を更に有する
    ことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    少なくとも前記キャパシタの上方に形成され、水素又は水分の拡散を防止する第２のバリア膜を更に有する
    ことを特徴とする半導体装置。
  4. 請求項２又は３記載の半導体装置において、
    前記第１のバリア膜上に形成されたバンプ電極を更に有する
    ことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置において、
    前記絶縁膜上に形成され、前記電極パッドに達する開口部が形成され、水分の拡散を防止する保護膜を更に有する
    ことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記誘電体膜は、強誘電体又は高誘電体より成る
    ことを特徴とする半導体装置。
  7. 半導体基板上に、下部電極と；前記下部電極上に形成された誘電体膜と；前記誘電体膜上に形成された上部電極とを有するキャパシタを形成する工程と、
    前記半導体基板上及び前記キャパシタ上に絶縁膜を形成する工程と、
    前記絶縁膜上に、アルミニウムとマグネシウムとの合金膜を有する電極パッドを形成する工程とを有し、
    前記アルミニウムとマグネシウムとの合金膜におけるアルミニウムの含有率は、１〜２０重量％である
    ことを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記電極パッドを形成する工程の後に、前記電極パッドに試験装置のプローブ針を接触させ、試験を行う工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記試験を行う工程の後に、前記電極パッド上に、水素又は水分の拡散を防止する導電性のバリア膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
JP2007546340A 2005-11-28 2005-11-28 半導体装置及びその製造方法 Expired - Fee Related JP4854675B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/021810 WO2007060745A1 (ja) 2005-11-28 2005-11-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007060745A1 JPWO2007060745A1 (ja) 2009-05-07
JP4854675B2 true JP4854675B2 (ja) 2012-01-18

Family

ID=38066987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546340A Expired - Fee Related JP4854675B2 (ja) 2005-11-28 2005-11-28 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7932579B2 (ja)
JP (1) JP4854675B2 (ja)
WO (1) WO2007060745A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
DE102006025365B4 (de) * 2006-05-31 2010-10-07 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
US8884400B2 (en) * 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US9624094B1 (en) * 2015-11-13 2017-04-18 Cypress Semiconductor Corporation Hydrogen barriers in a copper interconnect process
JP6617546B2 (ja) * 2015-12-11 2019-12-11 富士電機株式会社 半導体装置および半導体装置の製造方法
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
US10840185B2 (en) * 2019-03-05 2020-11-17 Texas Instruments Incorporated Semiconductor device with vias having a zinc-second metal-copper composite layer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197735A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
JPH04102367A (ja) * 1990-08-21 1992-04-03 Seiko Epson Corp 半導体装置、半導体メモリ及び半導体装置の製造方法
JPH05299467A (ja) * 1992-02-17 1993-11-12 Mitsubishi Electric Corp ボンディングパッドを備えた半導体装置およびその製造方法
WO1998031053A1 (en) * 1997-01-13 1998-07-16 Hitachi, Ltd. Semiconductor storage device
JP2002500440A (ja) * 1997-12-31 2002-01-08 インテル・コーポレーション ウエハ・パッシベーション構造および製造方法
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
JPH11233542A (ja) 1998-02-09 1999-08-27 Sony Corp 半導体装置及びその製造方法
US6853087B2 (en) 2000-09-19 2005-02-08 Nanopierce Technologies, Inc. Component and antennae assembly in radio frequency identification devices
JP2005327962A (ja) * 2004-05-17 2005-11-24 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197735A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
JPH04102367A (ja) * 1990-08-21 1992-04-03 Seiko Epson Corp 半導体装置、半導体メモリ及び半導体装置の製造方法
JPH05299467A (ja) * 1992-02-17 1993-11-12 Mitsubishi Electric Corp ボンディングパッドを備えた半導体装置およびその製造方法
WO1998031053A1 (en) * 1997-01-13 1998-07-16 Hitachi, Ltd. Semiconductor storage device
JP2002500440A (ja) * 1997-12-31 2002-01-08 インテル・コーポレーション ウエハ・パッシベーション構造および製造方法
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
US7932579B2 (en) 2011-04-26
WO2007060745A1 (ja) 2007-05-31
US20080258260A1 (en) 2008-10-23
JPWO2007060745A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5141550B2 (ja) 半導体装置及びその製造方法
US20080237866A1 (en) Semiconductor device with strengthened pads
JPWO2004093193A1 (ja) 半導体装置の製造方法
US7932579B2 (en) Semiconductor device and method for manufacturing the same
JP4785030B2 (ja) 半導体装置とその製造方法
US8324671B2 (en) Semiconductor device and method of manufacturing the same
WO2007063573A1 (ja) 半導体装置とその製造方法
JP2004349474A (ja) 半導体装置とその製造方法
JP2007165350A (ja) 半導体装置の製造方法
JP4578471B2 (ja) 半導体装置及びその製造方法
JP2006261328A (ja) 容量素子、半導体装置、及び容量素子の製造方法
WO2005101509A1 (ja) 半導体装置及びその製造方法
JP4690234B2 (ja) 半導体装置及びその製造方法
JP2006222227A (ja) 半導体装置及びその製造方法
JP3496576B2 (ja) 半導体装置
JP3906215B2 (ja) 半導体装置
US20060284231A1 (en) Dielectric memory and method for manufacturing the same
JP2006352016A (ja) 強誘電体素子の製造方法
JP7772306B2 (ja) 半導体装置および半導体装置の製造方法
JP2011119417A (ja) 半導体装置の製造方法
JP5040912B2 (ja) 強誘電体素子を有する半導体装置
KR100698866B1 (ko) 반도체 장치의 제조 방법
JP5202846B2 (ja) 半導体装置及びその製造方法
JP2004241690A (ja) スタック型セル及びその製造方法
JP4718193B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees