JP4856281B2

JP4856281B2 - パターンレイアウト評価方法および半導体デバイス製造方法

Info

Publication number: JP4856281B2
Application number: JP2011127221A
Authority: JP
Inventors: 均成高橋; 敏也小谷; 聡田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-06-07
Filing date: 2011-06-07
Publication date: 2012-01-18
Anticipated expiration: 2028-09-26
Also published as: JP2011215627A

Description

本発明の実施形態は、パターンレイアウト評価方法および半導体デバイス製造方法に関する。

半導体装置を製造する際のリソグラフィ工程では、ウェハー基板上に被加工膜、レジスト、保護膜などの薄い有機膜を塗布形成した後、これらのレジストおよび保護膜を露光、現像することでレジストパターンを形成している。このリソグラフィ工程では、レジストが塗布されるウェハー基板は、プロセスによっては必ずしも平面ではない。例えば、ウェハー基板上に既にゲートが形成されている場合、ポリシリコン等によって形成されたゲート電極の凸形状によってウェハー基板上に段差が生じている。リソグラフィ工程では、この段差を有した状態でウェハー基板にレジストを塗布し、リソグラフィ工程を行なう場合がある。

このようなウェハー基板が段差を有した状態のリソグラフィ工程では、段差上部と段差下部とで形成されるパターンに露光不良に起因する寸法差が生じ、パターン形成不良を生じる場合がある。このようなパターン形成不良を無くすためには、プロセス上のホットスポットをパターンレイアウトから抽出し、必要に応じてパターンレイアウトを修正するかフォトマスクを補正することによって対処する必要がある。

例えば、特許文献１に記載のマスクパターン補正方法では、対象レイヤの設計マスクパターンと、対象レイヤの下層に形成される段差パターンとを抽出し、設計マスクパターンの転写像と段差パターンとが交差する複数の交点を検出するとともに複数の交点間の交点距離を算出している。そして、交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第１の処理領域を設定している。さらに、段差パターンに基づいて、第１の処理領域で転写される設計マスクパターンの第１の転写像を算出し、第１の転写像に基づいて設計マスクパターンを補正している。

しかしながら、この補正方法は、段差直上の領域を抽出してマスクパターンを補正するものであって、段差直上以外の領域にホットスポットが発生する場合には、ホットスポットの位置を特定することができないという問題があった。

特開２００６−２７６４９１号公報

本発明が解決しようとする課題は、基板の段差部に起因するパターン形成不良領域を、段差部のレイアウト面内で正確かつ短時間に算出するパターンレイアウト評価方法および半導体デバイス製造方法を提供することである。

実施形態によれば、パターンレイアウト評価方法が提供される。パターンレイアウト評価方法では、基板表面上の段差部を覆うように形成された形成膜にリソグラフィプロセスを通して形成される形成パターンから前記段差部までの距離と前記形成パターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記形成膜領域内のパターン形成不良領域となる可能性に関する不良情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて算出された前記パターン形成不良領域と、前記形成パターンのレイアウトと、を比較することによって前記形成パターンのレイアウトを評価する。そして、前記形成パターンのうち前記パターン形成不良領域となるパターンを不良パターンとして抽出する。前記形成パターンのレイアウトを評価する際の前記対応関係情報は、前記段差部を形成する際の露光条件および／または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数である。また、前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出される。

図１は、実施の形態に係るパターンレイアウト評価装置の機能ブロック図である。図２は、実施の形態に係るパターンレイアウト評価装置のハードウェア構成を示す図である。図３は、パターンレイアウト評価装置の動作手順を示すフローチャートである。図４は、不良発生危険度マップの算出対象となるパターンレイアウトの一例を示す図である。図５は、反射光影響情報の一例を説明するための図である。図６は、不良発生危険度マップの一例を示す図である。図７は、評価対象のピラーパターンを説明するための図である。図８は、第１の２重露光プロセスで形成される２ｎｄレジストパターンを説明するための図である。図９は、第２の２重露光プロセスで形成される２ｎｄレジストパターンを説明するための図である。図１０は、ピラーパターンが倒壊するか否かの判定処理を説明するための図である。図１１は、パターンレイアウトの補正方法を説明するための図である。

以下に、本発明に係るパターンレイアウト評価方法および半導体デバイス製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、本実施の形態では、半導体回路の設計データ上のパターンレイアウトおよびマスクデータ上のパターンレイアウトを共にパターンレイアウトとして説明する。したがって、パターンレイアウトとしては、設計データ上のパターンレイアウトを用いてもよいし、マスクデータ上のパターンレイアウトを用いてもよい。

（実施の形態）
図１は、本発明の実施の形態に係るパターンレイアウト評価装置の機能ブロック図である。パターンレイアウト評価装置１は、段差起因のハレーションによって生じるホットスポット（異常パターンとなる領域）を抽出するとともに、抽出したホットスポットを用いて、以降のパターン形成に用いる露光マスクのパターンレイアウトを評価する装置である。パターンレイアウト評価装置１は、ホットスポットとしてレジストパターンの不良発生危険度（異常発生の可能性）に関するマップ（不良発生危険度マップ）を作成し、パターンレイアウトの評価として、評価対象パターンのレジストパターンがパターン形成不良を起こすか否か（評価対象パターンが所定の条件を満たすことができなくなるか否か）を検証する。このとき、本実施の形態のパターンレイアウト評価装置１は、段差部を形成するパターン（ゲート電極など）から所定の距離だけ離れた領域を、評価対象パターン形成時にホットスポットとなりうる領域として抽出する。

パターンレイアウト評価装置１は、段差部情報入力部１１、露光条件入力部１２、反射光影響情報記憶部１３、不良発生危険度マップ算出部１４、第一層情報入力部１５、露光不良パターン検出部１６、レイアウト補正部１７、結果出力部１８、制御部１９を有している。

段差部情報入力部１１は、ウェハー基板上で先に形成されるパターン（段差パターン）に関する情報（段差部情報）を入力する。ここでの段差パターンは、例えば下層側に形成される段差パターン、評価対象パターンと同じ高さの層に形成されるパターンなどであり、評価対象パターンを形成する前に形成されているパターンである。段差部情報には、段差パターンのパターンレイアウト（設計レイアウトまたはマスクレイアウト）に関する情報とプロセス条件に関する情報が含まれている。プロセス条件としては、例えば段差パターンの高さ、段差パターンの材料に関する情報（例えば光学定数）などがある。段差部情報入力部１１は、段差部情報を不良発生危険度マップ算出部１４へ送る。なお、段差部情報は、段差パターンに限らず、例えばウェハー基板に形成した埋め込み酸化膜（ＳＴＩ）のレイアウトに関する情報などであってもよい。

露光条件入力部１２は、段差パターンよりも後に形成される評価対象パターン（以下、第一層パターンという）を形成する際の露光条件に関する情報を入力する。露光条件には、露光量、露光波長、照明形状などの照明条件、レジスト材料の光学定数、ＢＡＲＣ（Bottom Antireflective Coating）の有無に関する情報、ＢＡＲＣの光学特性に関する情報などが含まれている。露光条件入力部１２は、露光条件を不良発生危険度マップ算出部１４へ送る。

反射光影響情報記憶部１３は、第一層パターンのフォトマスクを介して露光光を照射した場合に段差パターンの側面（凸形状の側面）などで反射される反射光に関する情報（反射光影響情報）を記憶する。反射光影響情報は、反射光の干渉に関する情報を含んで構成され、露光条件やプロセス条件に基づいて作成される。反射光影響情報は、段差パターンからの距離と不良発生危険度（ホットスポットの発生確率）（露光不良領域となる可能性に関する情報）との対応関係を示す情報（対応関係情報）である。反射光影響情報は、これらの対応関係を示す関数であってもよいし、対応関係の分布モデルであってもよい。反射光影響情報は、例えば不良発生危険度が段差パターンから所定の距離（反射光の影響が最大となる距離）でピークを持つ関数として表される。

不良発生危険度マップ算出部１４は、反射光影響情報と、露光条件と、段差部情報とを用いて、不良発生危険度マップ（露光不良領域）を算出する。不良発生危険度マップは、段差パターンの段差（側壁面など）に起因して生じる第一層パターン形成時のホットスポット（反射光の影響が最大化する領域）を示すマップ（第一のパターン形成不良領域）（数値分布）である。不良発生危険度マップ算出部１４は、段差パターンのパターンレイアウトに対して反射光影響情報の畳み込み演算を行うことによって不良発生危険度マップを算出する。

第一層情報入力部１５は、第一層パターンに関する情報（第一層情報）を入力する。第一層情報には、第一層パターンのパターンレイアウトに関する情報が含まれている。露光不良パターン検出部１６は、第一層情報と、不良発生危険度マップとに基づいて、第一層パターンのうち、露光不良となるパターンを検出する。露光不良となるパターンとしては、例えばピラーパターンなどのレジストパターンが倒壊するパターン、所定寸法よりも太くなるパターン、所定寸法よりも細くなるパターンなどである。

レイアウト補正部１７は、露光不良パターンになると判定された第一層パターンのレイアウトを補正する。レイアウト補正部１７は、レイアウトを補正した後の第一層パターンが露光不良パターンになると判定されないように第一層パターンのレイアウトを補正する。レイアウト補正部１７は、第一層パターンの全体を補正してもよいし、露光不良パターンのみを補正してもよい。

結果出力部１８は、不良発生危険度マップ算出部１４が算出した不良発生危険度マップ、露光不良パターン検出部１６が検出した露光不良パターン、レイアウト補正部１７が補正した第一層パターンのレイアウトを表示または外部出力する。

制御部１９は、段差部情報入力部１１、露光条件入力部１２、反射光影響情報記憶部１３、不良発生危険度マップ算出部１４、第一層情報入力部１５、露光不良パターン検出部１６、レイアウト補正部１７、結果出力部１８を制御する。

図２は、実施の形態に係るパターンレイアウト評価装置のハードウェア構成を示す図である。パターンレイアウト評価装置１は、ＣＰＵ（Central Processing Unit）９１、ＲＯＭ（Read Only Memory）９２、ＲＡＭ（Random Access Memory）９３、表示部９４、入力部９５を有している。パターンレイアウト評価装置１では、これらのＣＰＵ９１、ＲＯＭ９２、ＲＡＭ９３、表示部９４、入力部９５がバスラインを介して接続されている。

ＣＰＵ９１は、パターンレイアウトの評価を行うコンピュータプログラムであるレイアウト評価プログラム９７を用いて集積回路のパターンレイアウトの評価を行う。表示部９４は、液晶モニタなどの表示装置であり、ＣＰＵ９１からの指示に基づいて、パターンレイアウトを評価する際の種々の情報（段差部情報、第一層情報、露光条件、反射光影響情報、不良発生危険度マップ、露光不良パターン、補正した第一層パターンのレイアウトなど）を表示する。入力部９５は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報を入力する。入力部９５へ入力された指示情報は、ＣＰＵ９１へ送られる。

レイアウト評価プログラム９７は、ＲＯＭ９２内に格納されており、バスラインを介してＲＡＭ９３へロードされる。ＣＰＵ９１はＲＡＭ９３内にロードされたレイアウト評価プログラム９７を実行する。具体的には、パターンレイアウト評価装置１では、使用者による入力部９５からの指示入力に従って、ＣＰＵ９１がＲＯＭ９２内からレイアウト評価プログラム９７を読み出してＲＡＭ９３内のプログラム格納領域に展開して各種処理を実行する。ＣＰＵ９１は、この各種処理に際して生じる各種データをＲＡＭ９３内に形成されるデータ格納領域に一時的に記憶させておく。

本実施の形態のパターンレイアウト評価装置１で実行されるレイアウト評価プログラム９７は、前述の各部（段差部情報入力部１１、露光条件入力部１２、反射光影響情報記憶部１３、不良発生危険度マップ算出部１４、第一層情報入力部１５、露光不良パターン検出部１６、レイアウト補正部１７、結果出力部１８、制御部１９）を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、上記各部が主記憶装置上に生成されるようになっている。

なお、本実施形態のパターンレイアウト評価装置１で実行されるレイアウト評価プログラム９７を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態のパターンレイアウト評価装置１で実行されるレイアウト評価プログラム９７をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、本実施形態のレイアウト評価プログラム９７を、ＲＯＭ等に予め組み込んでパターンレイアウト評価装置１に提供するように構成してもよい。

つぎに、実施の形態に係るパターンレイアウト評価装置１の動作手順を説明する。図３は、パターンレイアウト評価装置の動作手順を示すフローチャートである。パターンレイアウト評価装置１の段差部情報入力部１１へは、段差部情報が入力される（ステップＳ１０）。ここでの段差部情報には、段差パターンのパターンレイアウトに関する情報、段差パターンのパターン高さに関する情報、段差パターンの材料に関する情報などが含まれている。段差部情報入力部１１は、段差部情報を不良発生危険度マップ算出部１４へ送る。

また、露光条件入力部１２へは、第一層パターンを形成する際の露光条件が入力される（ステップＳ２０）。ここでの露光条件には、露光量、露光波長、照明条件、レジスト材料の光学定数などが含まれている。露光条件入力部１２は、露光条件を不良発生危険度マップ算出部１４へ送る。また、反射光影響情報記憶部１３へは、反射光影響情報が入力され（ステップＳ３０）、反射光影響情報記憶部１３は反射光影響情報を記憶しておく。

この後、不良発生危険度マップ算出部１４は、反射光影響情報と、露光条件と、段差部情報とを用いて、不良発生危険度マップの算出を開始する。ここで、不良発生危険度マップの算出対象となるウェハー基板の具体例について説明する。

図４は、不良発生危険度マップの算出対象となるパターンレイアウトの一例を示す図である。図４では、不良発生危険度マップの算出対象となるパターンレイアウト（段差の原因となるレイヤ）がゲートＧ１のパターンレイアウトである場合を示している。

ゲートＧ１は、パターンレイアウト面内の縦方向および横方向にラインパターンとして配置され、この配置に従ってゲートＧ１がウェハー基板上に形成される。ゲートＧ１をウェハー基板上に形成した後、ゲートＧ１の上層部にレジストを塗布して第一層パターンの露光処理を行うと、ゲートＧ１の側壁面などで露光光が反射される。具体的には、ウェハー基板が段差を有した状態で第一層パターンのリソグラフィ工程を行うと、露光波長、照明条件、レジスト材料の光学定数、ゲート電極材料の光学定数などに依存して、露光光がゲート電極などの凸形状側面で反射する。そして、ウェハー基板上の領域のうち、露光マスクによって遮光された領域であっても、遮光されていない領域に近い露光光強度になり、その結果、第一層パターンで所望のパターンが形成されない場合がある。このような、パターン形成不良は、ウェハー基板（段差パターン）の断面形状（凹凸）に起因する露光光の反射によるものである。

このため、凸形状の側面などでの反射光の干渉は、露光条件、プロセス条件、パターン配置に依存し、段差パターンから所定距離だけ離れた位置がホットスポット（レジストが倒れやすくなる領域など）となりうる。換言すると、段差パターンでの反射光がゲートＧ１から所定の距離だけ離れた位置で集光して干渉することによって、第一層パターンにパターン不良が発生する場合がある。また、複数箇所の段差形状によって第一層パターン（被露光マスクパターン）の所定位置に反射光の影響を与える場合、反射光による影響は非常に顕著となる。

従来、段差形状に起因するパターン不良は、プロセス上のホットスポットをレイアウトから抽出し、必要に応じてレイアウトを修正するかマスクを補正することで対処していた。この従来の方法では、段差直上の領域に対してホットスポットを抽出しているに過ぎず、反射光に起因するパターン不良に対応できなかった。そこで、本実施の形態では、段差パターンでの段差形状の影響が遠方位置に及ぶことによって第一層パターンでパターン不良が発生する領域を不良発生危険度マップとして作成する。

不良発生危険度マップ算出部１４は、段差パターンのパターンレイアウトに対して反射光影響情報の畳み込み演算を行うことによって不良発生危険度マップを算出する（ステップＳ４０）。換言すると、パターンレイアウト評価装置１は、下地構造から所定距離の位置で下地構造に起因して発生するホットスポットを求めるため、下地の形成に用いたマスクレイアウトとホットスポットの発生確率との対応関係を示す関数などの畳み込み演算をおこなう。

図５は、反射光影響情報の一例を説明するための図である。図５では、反射光影響情報が、段差パターンからの距離と不良発生危険度（プロセスへの影響度）との対応関係を示す関数（動径関数３１）である場合を示している。この動径関数３１は、例えば図５に示すように、不良発生危険度が段差パターンから所定の距離（０．５μｍ）でピークを有している。このように、第一層パターンの露光時に露光光がハレーションをおこすことによって第一層の露光パターンに与える影響は、ゲートパターンから例えば０．５μｍ程度離れた位置で最も強くなる。このことは、事前の評価実験やＦＤＴＤ法を用いたリソグラフィシミュレーションによって明らかになったものである。

動径関数３１に対応する不良発生危険度の分布情報（分布関数）３２は、段差パターンからの距離に応じて変化する。ここでの分布情報３２は、不良発生危険度の高さが同心円状に分布した円形分布である場合を示している。例えば、不良発生危険度マップの作成対象がピラーパターンの下層や同層である場合、動径関数３１は、ピラーパターンのパターン倒壊関数（段差パターンからの距離とピラーパターンの倒壊可能性との対応関係）となる。

図５に示した動径関数３１、分布情報３２は、例えば照明形状がノーマル照明である場合の分布情報である。ノーマル照明以外の照明形状としては、例えば輪帯照明、４つ目照明（四極照明）、ダイポール照明（二極照明）などがあり、本実施の形態では、照明形状に応じた動径関数３１および分布情報３２を用いて不良発生危険度マップを算出する。

図６は、不良発生危険度マップの一例を示す図である。図６では、図４に示したパターンレイアウトに対して算出した不良発生危険度マップ２１を示している。不良発生危険度マップ２１は、第一層パターンを形成した際に不良発生の危険度（ピラーパターンの倒壊可能性など）が高くなる順番で、領域２１ａ、領域２１ｂ、領域２１ｃ、領域２１ｄのように示される。

つぎに、第一層情報入力部１５に第一層情報が入力される（ステップＳ５０）。露光不良パターン検出部１６は、第一層情報と、不良発生危険度マップとに基づいて、第一層パターン（レジストパターン）のうち、露光不良となるパターンを検出する（ステップＳ６０）。換言すると、露光不良パターン検出部１６は、第一層パターンの露光用マスクレイアウトから、ホットスポットに該当する領域に配置されているパターンを抽出する。

ここで、露光不良となるか否かの評価対象となる第一層パターンの具体例について説明する。図７〜図９は、評価対象となる第一層パターンを説明するための図である。図７は、評価対象となる第一層パターンがピラーパターンである場合を示す図である。ここでのピラーパターンは、ゲート形成後のイオン注入の際に用いられるレジストパターンである。

ウェハー基板Ｂ上に高さ約３００ｎｍのゲートＧ１のパターンを形成した後（ａ）、ゲートＧ１およびウェハー基板Ｂ上にレジスト（第一の膜）Ｒ１が塗布される（ｂ）。この後、ウェハー基板Ｂの露光処理が行われ、第一層パターン（第一のパターン）のレジストパターンとして、高さ約９００ｎｍのピラーパターンＰが形成される（ｃ）。このピラーパターンＰは、ゲートＧ１との距離が約４００ｎｍとなる位置に形成される。そして、ピラーパターンＰおよびゲートＧ１をマスクとして、ウェハー基板Ｂへのインプラ（イオン注入）が行われる（ｄ）。

本実施の形態のパターンレイアウト評価装置１は、例えば（ｃ）の処理で形成されるピラーパターンＰを露光不良となるか否かの評価対象とする。具体的には、ピラーパターンＰが倒壊するか否かを判定することによって、パターンレイアウトの評価を行う。

また、評価対象となる第一層パターンとしては、２重露光プロセスの２回目に形成されるレジストパターン（２ｎｄレジストパターン）がある。２重露光プロセスには、２回の露光処理と２回の加工処理（エッチング処理）とを含んだ第１の２重露光プロセスと、２回の露光処理と１回の加工処理（エッチング処理）とを含んだ第２の２重露光プロセスと、がある。

図８は、評価対象となる第一層パターンが第１の２重露光プロセスで形成される２ｎｄレジストパターンである場合を説明するための図である。ウェハー基板Ｂ上にゲートＧ１の膜が積層された後、ゲートＧ１の膜上に１回目のレジストパターンである１ｓｔレジストパターン（レジストＲ１）が形成される（ａ）。

この後、ＲｅｌａｃｓプロセスとしてレジストＲ１の加熱処理が行われ、これにより、レジストＲ１の外周部に熱硬化層Ｈが形成される（ｂ）。このレジストＲ１および熱硬化層Ｈをマスクとして、ゲートＧ１がパターニングされる（ｃ）。

ゲートＧ１およびウェハー基板Ｂ上に２回目のレジストとしてレジストＲ２が塗布される。この後、ウェハー基板Ｂの露光処理が行われ、第一層パターンに対応するレジストパターンとして、レジストＲ２のパターンが形成される。このとき、レジストＲ２のパターンは、ゲートＧ１の一部分を覆うとともに、ゲートＧ１の他の部分を露出させるようパターニングされる（ｄ）。

この後、ＲｅｌａｃｓプロセスとしてレジストＲ２の加熱処理が行われ、これにより、レジストＲ２の外周部に熱硬化層Ｈが形成される（ｅ）。このレジストＲ２および熱硬化層Ｈをマスクとして、再びゲートＧ１がパターニングされる（ｆ）。

本実施の形態のパターンレイアウト評価装置１は、例えば（ｄ）の処理で形成されるレジストＲ２のパターンを露光不良となるか否かの評価対象とする。具体的には、レジストＲ２のパターン寸法が所定の寸法よりも細くなるか否か、または所定の寸法よりも太くなるかを判定することによって、パターンレイアウトの評価を行う。なお、（ｂ）の処理で行ったＲｅｌａｃｓプロセスは省略してもよい。

図９は、評価対象となる第一層パターンが第２の２重露光プロセスで形成される２ｎｄレジストパターンである場合を説明するための図である。ウェハー基板Ｂ上にゲートＧ１の膜が積層された後、ゲートＧ１の膜上に１回目のレジストパターンであるレジストＲ１のパターンが形成される（ａ）。

この後、レジストスリミングとして、例えばレジストＲ１の等方的ドライエッチングなどが行われ、これによりスリミング化したレジスト（スリミングレジストＳ１）が形成される（ｂ）。

さらに、ゲートＧ１の膜上に２回目のレジストパターンであるレジストＲ２が形成される（ｃ）。そして、レジストＲ２のレジストスリミングが行われ、これによりスリミング化したレジスト（スリミングレジストＳ２）が形成される（ｄ）。この後、このスリミングレジストＳ１，Ｓ２をマスクとして、ゲートＧ１がパターニングされる（ｅ）。

本実施の形態のパターンレイアウト評価装置１は、例えば（ｃ）の処理で形成されるレジストＲ２のパターンを露光不良となるか否かの評価対象とする。具体的には、レジストＲ２のパターン寸法が所定の寸法よりも細くなるか否か、または所定の寸法よりも太くなるかを判定することによって、パターンレイアウトの評価を行う。なお、（ｂ）や（ｄ）の処理で行ったレジストスリミングは省略してもよい。

不良発生危険度マップ２１上に第一層パターンの露光時に用いるマスク上でのパターンがあれば、そのパターンは該露光時においてレジストパターンの倒壊や欠損の可能性がある。そこで、露光不良パターン検出部１６は、不良発生危険度マップ２１に第一層パターンのレイアウトを重ね合わせて比較することによって、各第一層パターンが露光不良となるか否かを判断し、第一層パターンのうち露光不良となるパターン（不良パターン）を検出する。例えば、評価対象となる第一層パターンがピラーパターンＰである場合、露光不良パターン検出部１６は、ピラーパターンＰのうち倒壊する確率が所定値よりも高いピラーパターンＰを露光不良パターンとして検出し抽出する。

露光不良パターン検出部１６は、露光不良パターンの抽出の際に、例えば不良発生危険度マップ２１の数値分布と、第一層パターンの露光用マスクレイアウトを２値化して得られる数値分布と、の積を評価値として算出する。そして、露光不良パターン検出部１６は、この評価値が予め定めた基準閾値を超えるパターンを露光不良危険度の高いパターン（露光不良パターン）として抽出する。

また、露光不良パターン検出部１６は、露光不良パターンの抽出の際に、不良発生危険度マップ２１の数値分布を予め定めた基準閾値の等高線に変換するとともに、この等高線をレイアウト情報に変換してもよい。この場合、露光不良パターン検出部１６は、等高線をレイアウト情報に変換したものと、第一層パターンのパターンレイアウトと、を図形処理によって比較し、比較結果に基づいて露光不良パターンを抽出する。

露光不良パターン検出部１６が露光不良パターンの抽出の際に用いる基準閾値は、例えば、事前の実験またはシミュレーションを行った際に露光不良パターンに該当したパターンが、露光不良パターン検出部１６による露光不良パターンとして抽出されるよう設定しておく。

図１０は、ピラーパターンが倒壊するか否かの判定処理を説明するための図である。第一層パターンがピラーパターンＰである場合、露光不良パターン検出部１６は、ピラーパターンＰ毎にピラーパターンＰが倒壊する確率を算出する。露光不良パターン検出部１６は、ピラーパターンＰのうち不良発生危険度マップ２１と重なる面積の割合に基づいて、ピラーパターンＰが倒壊する確率を算出する。このとき、露光不良パターン検出部１６は、不良発生の危険度毎（領域２１ａ〜２１ｄ）に、重み付けをしてピラーパターンＰが倒壊する確率を算出してもよい。露光不良パターン検出部１６は、ピラーパターンＰが倒壊する確率が所定値以上である場合に、ピラーパターンＰが倒壊すると判定する。

レイアウト補正部１７は、露光不良パターンになると判定された第一層パターンのレイアウトを補正する（ステップＳ７０）。レイアウト補正部１７は、レイアウトを補正した後の第一層パターンが露光不良パターンにならないと判定されるよう第一層パターンのレイアウトを補正する。

図１１は、パターンレイアウトの補正方法を説明するための図である。レイアウト補正部１７は、例えばピラーパターンＰの面積を大きくすることによって第一層パターンのレイアウトを補正する。これにより、ピラーパターンＰは、ピラーパターンＰよりも面積の大きなピラーパターンＱに補正される。この後、補正された第一層パターンを用いて露光マスクが作成され、この露光マスクを用いて半導体デバイスが作製される。

なお、本実施の形態では、段差部情報、露光条件、反射光影響情報の順番で、各情報をパターンレイアウト評価装置１に入力する場合について説明したが、これらの情報は何れの順番で入力してもよい。また、本実施の形態では、不良発生危険度マップ２１を算出した後に、第一層情報をパターンレイアウト評価装置１に入力する場合について説明したが、第一層情報は不良発生危険度マップ２１を算出する前にパターンレイアウト評価装置１に入力してもよい。この場合、段差部情報、露光条件、反射光影響情報、第一層情報は何れの順番でパターンレイアウト評価装置１に入力してもよい。

また、本実施の形態では、レイアウト補正部１７が段差パターンを補正する場合について説明したが、レイアウト補正部１７は、第一層パターンを補正してもよい。また、本実施の形態では、パターンレイアウトを補正する場合について説明したが、露光条件などのプロセスを変更してもよい。

また、評価対象となる段差パターンや第一層パターンは、図７〜図９で説明した以外のレイヤであってもよい。例えば、段差パターンをＳＴＩ（Shallow Trench Isolation）として不良発生危険度マップを作成し、第一層パターンをゲート電極としてレイアウト評価を行ってもよい。

また、不良発生危険度マップの作成は１つの段差パターンに対して行う場合に限らず、複数の段差パターンに基づいて不良発生危険度マップを作成してもよい。また、段差部情報には、段差パターンの材料に関する情報とともに段差パターンと第一層パターンの間に積層される層間膜などの情報（例えば光学定数）を含めておいてもよい。

また、不良発生危険度マップは、第一層パターンのレジストパターンが露光不良となるマップに限らず、エッチング後の第一層パターン自体がパターン異常となるマップであってもよい。

また、本実施の形態では、パターンレイアウト評価装置１が不良発生危険度マップを算出して、第一層パターンのレイアウト補正を行う場合について説明したが、パターンレイアウト評価装置１は第一層パターンのレイアウト補正を行うことなく不良発生危険度マップの算出のみを行ってもよい。この場合、レイアウト評価プログラム９７は、不良発生危険度マップの算出を行う。また、パターンレイアウト評価装置１は、予め作成された不良発生危険度マップを用いて第一層パターンのレイアウト補正を行ってもよい。この場合、レイアウト評価プログラム９７は、第一層パターンのレイアウト補正を行う。

このように実施の形態によれば、段差パターンのパターンレイアウトに基づいて不良発生危険度マップを算出するので、段差パターンに起因する第一層パターンでの露光不良領域を、段差パターンレイアウト面内（半導体製品のレイアウト全体）で正確かつ短時間に算出することが可能になる。

また、段差パターンのパターンレイアウトに基づいて算出された不良発生危険度マップを用いて第一層パターンレイアウトの評価やレイアウト補正を行うので、段差パターンに起因して第一層パターンで露光不良領域が発生するか否かを正確かつ短時間で評価することが可能となる。また、段差パターンに起因した露光不良が発生しないよう第一層パターンをレイアウト補正することが可能となる。

不良発生危険度マップは、第一層パターンを形成する際の露光条件、段差パターンに関するプロセス条件に基づいて算出されるので、段差パターンに起因する第一層パターンでの露光不良領域を正確に算出することが可能になる。

１パターンレイアウト評価装置、１１段差部情報入力部、１２露光条件入力部、１３反射光影響情報記憶部、１４不良発生危険度マップ算出部、１５第一層情報入力部、１６露光不良パターン検出部、１７レイアウト補正部、２１不良発生危険度マップ３１動径関数、３２分布情報、９７レイアウト評価プログラム、Ｐ，Ｑピラーパターン、Ｒ１，Ｒ２レジスト。

Claims

基板表面上の段差部を覆うように形成された形成膜にリソグラフィプロセスを通して形成される形成パターンから前記段差部までの距離と前記形成パターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記形成膜領域内のパターン形成不良領域となる可能性に関する不良情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて算出された前記パターン形成不良領域と、前記形成パターンのレイアウトと、を比較することによって前記形成パターンのレイアウトを評価する評価ステップと、
前記形成パターンのうち前記パターン形成不良領域となるパターンを不良パターンとして抽出する抽出ステップと、
を含み、
前記対応関係情報は、前記段差部を形成する際の露光条件および／または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数であり、
前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出されることを特徴とするパターンレイアウト評価方法。
前記不良パターンをレイアウト補正することを特徴とする請求項１に記載のパターンレイアウト評価方法。
前記不良パターンに基づいて、前記段差部の形成に用いたレイアウトを補正することを特徴とする請求項１に記載のパターンレイアウト評価方法。
前記対応関係情報は、前記形成パターンを形成する際の露光条件および／または前記形成パターンに関するプロセス条件に基づいて作成された情報であることを特徴とする請求項１に記載のパターンレイアウト評価方法。
前記不良パターンが無くなるよう、前記露光条件および／または前記プロセス条件を補正することを特徴とする請求項１に記載のパターンレイアウト評価方法。
前記対応関係情報は、前記形成パターンに対応するフォトマスクを介して露光光を照射した場合に前記段差部の側面で反射される反射光に関する情報に基づいて作成された情報であることを特徴とする請求項１に記載のパターンレイアウト評価方法。
基板表面上の段差部を覆うように形成された形成膜にリソグラフィプロセスを通して形成される形成パターンから前記段差部までの距離と前記形成パターンの形状が前記段差部の影響により所定の条件を満たすことができなくなるような前記形成膜領域内のパターン形成不良領域となる可能性に関する不良情報との対応関係である対応関係情報と、前記段差部の形成に用いたレイアウトと、を用いて算出された前記パターン形成不良領域と、
前記形成パターンのレイアウトと、
を比較することによって前記形成パターンのレイアウトを評価し、前記形成パターンのうち前記パターン形成不良領域となるパターンを不良パターンとして抽出する抽出ステップと、
前記不良パターンのレイアウトを補正する補正ステップと、
補正した前記不良パターンを用いて半導体デバイスを製造する製造ステップと、
を含み、
前記対応関係情報は、前記段差部を形成する際の露光条件および／または第一のパターンに関するプロセス条件に基づいて作成されるとともに前記対応関係を示す関数であり、
前記パターン形成不良領域は、前記段差部の形成に用いたレイアウトに対して前記対応関係情報の畳み込み演算を行うことによって算出されることを特徴とする半導体デバイス製造方法。