JP4856757B2

JP4856757B2 - 光受信装置、および受信方法

Info

Publication number: JP4856757B2
Application number: JP2009504907A
Authority: JP
Inventors: 忠夫井上
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2007-03-16
Filing date: 2007-03-16
Publication date: 2012-01-18
Anticipated expiration: 2027-03-16
Also published as: WO2008114314A1; US20090304397A1; US8515291B2; JPWO2008114314A1

Description

本発明は光受信方式に係り、さらに詳しくは例えば光通信システム、光配線、あるいは光ディスク装置などで、光ファイバ、あるいは光ディスクからの信号をフォトダイオードを用いて受信し、受信した光信号を電気信号に変換する光受信装置、および光受信方法に関する。

光通信システム、光インターコネクション、光ディスク装置などにおいて、光信号を電気信号に変換する光受信装置が用いられる。図１は光受信方式の従来例の構成ブロック図である。同図において、光ファイバ１００からの出力光をレンズ１０１を介して受光素子１０２、例えばフォトダイオードに集光し、受光素子１０２の出力を増幅回路１０３によって増幅し、電気信号として出力する方式が用いられている。

しかしながら光ファイバや光ディスクなどからの光を、レンズを介して受光素子、例えばフォトダイオードに光軸を合わせ、すなわちアライメントして実装する構造を用いているために、図１のような従来方式ではレンズを含めた部品コスト、および実装コストが高いという問題点があった。特に複数の光ファイバを横に並べたリボンファイバを使用する場合には、それぞれの光ファイバの光軸を対応するフォトダイオードにそれぞれあわせるための部品コストや、実装コストが著しく高くなるという問題点があった。

図１の光受信方式において光ファイバ１００の外径（全体的な直径）を１００μｍとし、実際に光が伝送される心線の直径を１０μｍとすると、例えば数μｍ以下程度でも光軸がずれると、光信号から電気信号への変換効率（ＯＥ変換効率）が大幅に低下するという問題点があった。このためＯＥ変換効率を高く保つために、高精度の光軸合わせが必要となり、コスト増の原因となっていた。

これに対して受光素子１０２、例えばフォトダイオードの受光面の直径を大きくすれば光軸がずれてもＯＥ変換効率は低下しないで済むとは考えられるが、受光素子の直径を大きくするに伴い寄生容量が増大し、受光素子の応答速度が低下して高速の光信号を受信できなくなるという問題点があった。このため光軸合わせのコストが小さく、かつ高速信号を受信可能な光受信装置の提供が望まれていた。

このような光ファイバとセンサとの接続に関する従来技術としての特許文献１には、感光部の光入射側透光性基板内に光学ファイバ部を配置することによって、レンズ系やセルフォックスレンズが不必要となり、かつ製品の歩留まりを向上させることができる光センサアレイ、および読み取り装置が開示されている。

また特許文献２には、光ファイバアレイプレートの光ファイバアレイを認識し、この光ファイバアレイ境界面から所定の位置に半導体素子を実装することによって、照明光量むらなどの品質劣化を防ぐことができる半導体装置が開示されている。

さらに特許文献３には、検出された粒子の空間分布の大きなフォーマットの高解像度のデジタル画像を形成し、放射源からの粒子放射を超高感度で検出し、定量化するための方法、および装置が開示されている。
特開平１−１３８７５１号「光センサアレイ及び読み取り装置」特開平６−３５０８００号「光ファイバアレイを有する基板の認識方法及びその基板を用いた半導体装置」特票平９−５０９４９４号「粒子の検出および画像化のための方法と装置」しかしながらこのような従来技術を用いても、例えば光ファイバからの出力光をフォトダイオードによって受光する場合に、光軸を合わせるためのコストが高く、また光軸がずれた場合に光信号から電気信号への変換効率が大幅に低下するという問題点を解決することはできなかった。

本発明の目的は、例えば光ファイバからの出力光をフォトダイオードなどで受光する場合に、光軸合わせのコストを低減させ、高速信号を受信可能な光受信装置、および光受信方法を提供することである。

本発明の光受信装置は、入力信号光を受けるための受光素子を持つ画素のアレイと、そのアレイ内の画素の出力を選択する出力選択手段と、選択された画素出力を加算して出力する選択出力加算手段とを備える。

また本発明の光受信装置は、選択出力加算手段の出力を増幅する増幅手段をさらに備えることもできる。
本発明の光受信方法として、受光素子を持つ画素のアレイによって入力信号光を受光し、そのアレイ内で出力が零でない画素の探索と、その探索結果に対応するアレイ内の画素の出力の選択とを行い、選択された画素出力を加算して出力する方法が用いられる。

また本発明の光受信方法においては、前述の画素出力の加算結果の出力をさらに増幅することもできる。
以上のように本発明においては、受光素子を持つ画素のアレイ、例えば２次元画素アレイによって、例えば光ファイバからの出力光が入力信号光として受け取られ、画素アレイ内でその出力が零でない画素の出力が選択され、さらに選択された画素出力が加算され、さらに増幅されて出力されることになる。

以上のように本発明においては、画素アレイ内で、例えば入力信号の受光によって出力が零でない値を持つ画素が選択され、その選択された画素出力、例えばフォトダイオードから出力される電流が、選択出力加算手段によって１本の信号線に合流させられて出力されることによって、例えば光ファイバと受光素子との間の光軸合わせが容易となり、さらに画素アレイのうちで実際に入力信号光のスポットが当たっている受光素子のみの出力を集めることにより、受信時の寄生容量を小さく保つことが可能となり、高速信号を受信可能な光受信装置が実現される。

光信号受信方式の従来例の説明図である。光受信装置の原理構成ブロック図である。本実施形態における光受信装置の全体構成の説明図である。図３の光受信装置の画素の断面図（その１）である。画素の断面図（その２）である。光受信装置の第１の実施例の構成ブロック図である。第１の実施例における第１の画素選択方式の処理フローチャートである。第１の画素選択方式における画素探索方法の説明図である。第１の実施例における第２の画素選択方式の処理フローチャートである。第２の画素選択方式における画素探索方法の説明図である。第１の実施例における第３の画素選択方式の処理フローチャートである。第３の画素選択方式における画素探索方法の説明図である。第１の実施例における第４の画素選択方式の処理フローチャートである。第４の画素選択方式における画素探索方法の説明図である。光受信装置の第２の実施例の構成ブロックである。第２の実施例における行選択判定回路の構成を示す図である。第２の実施例における画素選択方式の処理フローチャートである。第２の実施例における画素探索方法の説明図である。２本の光ファイバからのスポット光の位置関係（その１）を示す図である。２つのファイバからのスポット光の位置関係（その２）を示す図である。第２の実施例において異なる行選択方法を用いる処理フローチャートである。図２１における行選択方法の説明図である。図２１の処理に対応する２つのファイバからの光スポット範囲と２つの出力との関係の説明図である。光受信装置の第３の実施例の構成ブロック図である。光受信装置の第４の実施例の構成ブロック図である。光受信装置の第５の実施例の構成ブロック図である。本実施形態と従来例との相違の説明図である。

図２は、光受信装置の原理構成ブロック図である。同図において光受信装置１は、画素アレイ２、出力選択手段３、選択出力加算手段４、および増幅手段５を備える。
本実施形態において画素アレイ２は、例えば２次元の画素アレイであり、各画素は光ファイバから出力される光を受けるための受光素子と、その受光素子の出力を外部に出力するためのスイッチ、例えばＭＯＳトランジスタとをそれぞれ備えるものである。

出力選択手段３は、２次元の画素アレイの出力を行毎、あるいは列毎に選択するものであり、各画素内のスイッチ、例えばＭＯＳトランジスタをオンさせることによって、画素アレイ２の内部のどの画素の出力を選択するかを制御するものである。

選択出力加算手段４は、画素アレイの中でスイッチがオンされた画素の受光素子の出力する電流を１本の配線に集めることによって、電流の加算を行うものであり、増幅手段５は、選択出力加算出力４の出力する各画素の受光素子からの出力電流の加算結果を電圧に変換して増幅するものである。

図３は、実施形態における光受信装置の全体構成の説明図である。光受信装置は光ファイバ１１からの出力光を受信するものであり、受光素子、例えばフォトダイオードと制御素子、例えばスイッチとしてのＭＯＳトランジスタを備える画素のアレイ１２上に形成される光信号のスポット１３によって、光信号の受信を行うものである。

２次元の画素アレイ１２を構成する画素のうちで、光信号のスポット１３に対応する画素の出力を、行選択回路１４と列選択回路１５とを用いて選択し、選択結果の電流を加算した後に、増幅回路１６によって電気信号１７として出力するものである。

行選択回路１４は、図６で後述するように各画素内の制御素子、すなわち受光素子としてのフォトダイオードの出力電流を各列毎の接続線に出力するためのスイッチ、例えばｎ（チャネル）ＭＯＳトランジスタを行毎にオンさせるものであり、列選択回路１５は列毎にＭＯＳトランジスタが接続された信号線を、増幅回路１６への信号線に接続するためのスイッチ、例えばｎ−ＭＯＳトランジスタを列毎にオンするためのものであり、増幅回路１６はこの列毎にオンされた信号線から集められた電流を電圧に変換して増幅するものであり、例えばトランスインピーダンス型アンプによって構成される。

図４、及び図５は、各画素に対応した光受信チップの詳細構成例の説明図である。図４は、図３の画素アレイ上の画素を左側から見た場合の平面図を示し、画素の表面上に点線の丸印によって示され、集光率を高めるためのオンチップ・マイクロレンズが存在する。１層目の配線層としては、図３の行選択回路１４に対応する信号線が示され、２層目の配線層として列選択回路１５に対応する一列の共通信号線が示されている。そしてその下にはフォトダイオードやｎ（チャネル）ＭＯＳトランジスタを構成するゲートやソース、ドレインの領域が示されている。なおオンチップ・マイクロレンズはＣＣＤやイメージセンサなどの撮像素子の分野で確立されている製造技術を、また各配線層などはＬＳＩの分野の製造技術を用いて製造可能である。

図５は、さらに図４の平面図上のＡＡ’で切断した場合の断面図を示している。この断面図では１番上にマイクロレンズが存在し、その下に２層目の配線層として一列共通の信号線が、その下に２層目ＶＩＡ、１層目配線層、すなわち行選択信号線、１層目ＶＩＡが順次示され、さらにその下にフォトダイオードや、ＭＯＳトランジスタのゲート、ソース、ドレインの領域が示されている。

なお、画素という言葉は、固体撮像素子の分野で、画像の空間的一部分の光情報を電気信号に変換するためのフォトダイオードとトランジスタを含む最小単位のセル、の意味で使われる。本発明は、必ずしも撮像用途ではないが、ファイバーなどの光のスポットを２次元の面として扱って、その一部分の光情報を電気信号に変換するためのフォトダイオードとトランジスタを含むセルである点で、撮像素子の画素と同じことから、画素という用語を用いる。図６は、光受信装置の第１の実施例の説明図である。同図において画素アレイ１２を構成し、２次元的に配置された画素の出力を選択し、選択された画素の出力電流を加算した結果を増幅して出力するために、光受信装置は行選択回路１４、列選択回路１５、増幅回路１６、および行選択回路１４による行選択、列選択回路１５による列選択を制御する制御回路１８を備えている。

画素アレイ１２を構成する各画素は、光ファイバの出力を受けるフォトダイオード（ＰＤ）２０と、フォトダイオードの出力電流を各列毎の共通線に出力するためのｎチャネルＭＯＳトランジスタ２１によって構成され、トランジスタ２１のゲート電圧を行選択回路１４の出力によって行毎に“Ｈ”または“Ｌ”とすることによって、行選択が行われる。

列選択回路１５は、各列毎の信号線を増幅回路１６への配線にそれぞれ接続するためのスイッチとしてのｎチャネルＭＯＳトランジスタ２３と、列指定回路２２を備えており、列指定回路２２から各トランジスタ２３のゲートに与えられる電圧によって各トランジスタのオン／オフが制御され、画素アレイ内の各列毎の画素の選択が行われる。

さらに増幅回路１６は、列選択回路１５によって列毎に選択され、選択結果としての列毎の電流の加算結果の入力に対応して、入力電流を電圧に変換し、増幅して出力するものであり、ここでは光受信装置において一般的に用いられるトランスインピーダンス型アンプである。

なお本発明の特許請求の範囲の請求項１における出力選択手段は行選択回路１４と、列選択回路１５の内部の列指定回路２２とに相当し、選択出力加算手段は列選択回路１５の内部の各トランジスタ２３と増幅回路１６への入力を与える１本の信号線とに相当する。

図７、図８は、第１の実施例における第１の画素選択方式の説明図であり、図７はその処理フローチャート、図８は選択範囲探索過程の説明図である。
図７において電源が投入され、処理が開始されると、ステップＳ１とステップＳ２ですべての行の画素とすべての列の画素内のトランジスタがオンとされ、ステップＳ３で画素アレイの１番上の行、すなわち１行目から、１番上の選択行の画素内のトランジスタがオフされ、増幅回路１６からの出力が低下したか否かが判定される。

図７において１番左端が、例えば１行目を示し、１番右端がＮ行目を示すものとする。１行目の画素だけをオフさせても出力は低下せず、ステップＳ３で次に１番上の選択行、すなわち２行目の画素のオフが行われ、ステップＳ４の判定が行われる。図３で示したように画素アレイ上の光信号のスポット１３がかかっている範囲で、１番上の部分の行に対応する選択行がオフされると、増幅回路１６の出力は低下する。そこでステップＳ５で１番上の選択行、すなわち出力低下が起こった選択行の画素がオンに戻され、２次元アレイの上側からの行の選択は終了する。

次に図８で最も右側、すなわち１番下の行が選択行とされ、ステップＳ６でその選択行の画素がオフされ、ステップＳ７で出力が低下したか否かが判定される。この行の画素に光信号のスポットがかかっていなければ、当然出力は低下せず、次にステップＳ６でその上の行が選択行とされ、その選択行の画素がオフされ、ステップＳ７で出力が低下したか否かが鑑定される。

図３で光信号のスポット１３がかかっている最も下の行が選択行とされ、その行の画素がオフされると、当然出力が低下し、ステップＳ８で１番下の選択行、すなわちその行の画素がオンに戻されて、２次元画素アレイの下側からの行選択が終了する。

同様の処理が２次元画素アレイの最も左側の列、すなわち１列目から、ステップＳ９からＳ１１で行われ、２次元画素アレイの左側からの列選択が行われる。さらに同様の処理が２次元画素アレイの最も右側の列、すなわちＭ列目からステップＳ１２からＳ１４で行われ、右側からの列選択処理が終了し、これによって光信号のスポット１３がかかっているすべての画素を含む一般的に長方形の領域の画素が選択され、その画素に対応した出力が得られることになる。

以上のような画素選択は一般的には光受信装置の使用開始時に実行されるが、実際の通信システムではそのプロトコルを考慮して、例えば繰り返し行うことも可能である。また温度や振動の影響によってファイバの光軸がずれる可能性が大きい場合には、適切な時間間隔で繰り返すことにより、常に効率的な光信号の受信が可能となる。

図９、図１０は、第１の実施例における第２の画素選択方式の説明図である。図９の処理フローチャートにおいて電源が投入されると、ステップＳ２１ですべての行の画素がオンされた後、すべての列のうち１番左側の１１列の画素だけがオンされ、ステップＳ２３で画素がオンされる１１列を右に１列だけシフトさせ、ステップＳ２４で出力が低下したか否かが判定される。

図１０において１番左側から１１列ずつ画素をオンさせながら１列ずつシフトさせていくと、出力の低下が起こるのは１１列のうちで最も右側の列が最大値に対応する列を過ぎてからであり、それ以上右にシフトしても出力はさらに低下することになる。そこで出力が低下する以前の１１列の位置が、出力を最大にするために選択すべき画素列の範囲であることになり、ステップＳ２５で画素がオンされる１１列を１列だけ左にシフトして戻すことによって、増幅回路１６の出力が最大となる１１列の範囲が選択されることになる。

以上で列の選択が終了し、ステップＳ２６以降で行の選択が行われる。ステップＳ２６では全行のうちで１番上の１１行の画素だけがオンとされる。ステップＳ２１で全行の画素がオンとされているため、ここでは逆に１番上の１１行を除いたすべての行の画素をオフすることによって、１番上の１１行だけの画素がオンされることになる。そしてステップＳ２７からＳ２９において、列の選択と同様に画素をオンすべき１１行の選択が行われる。

図１１、図１２は、第１の実施例における第３の画素選択方式の説明図である。図１１の処理フローチャートにおいて電源が投入されると、ステップＳ３１で全行の画素がオンされ、ステップＳ３２ですべての列のうちで１番左側の１列の画素だけがオンされ、ステップＳ３３でその列の出力がメモリに記録され、ステップＳ３４で最終列に達したか否かが判定される。

ここではまだ最終列に達していないため、ステップＳ３５で画素がオンされる１列が右にシフトされ、ステップＳ３３以降の処理が繰り返される。これによって１列目からＭ列目までの画素をそれぞれ１列だけオンさせた場合の出力の値がすべてメモリに記録されることになる。

ステップＳ３４で最終列に達したと判定されると、ステップＳ３６で出力最大の列が求められ、その列とその列の両側それぞれ５列の画素がオンされ、合計１１列の画素がオンされる。

続いてステップＳ３７からＳ４１で、行選択のために同様の処理が行われる。まずステップＳ３７で全行のうち１番上の１行だけの画素がオンされる。ステップＳ３１で全行の画素がオンとされており、ここでは１番上の１行だけを除いてすべての行の画素をオフすることによって、実質的に１番上の１行だけの画素がオンされていることになる。

続いてステップＳ３８からＳ４０において、画素がオンされる１行が下にシフトされながら、すべての行をそれぞれ１行だけオンさせた場合の出力がメモリに記録され、ステップＳ４１で出力最大の行とその両側それぞれ５行、合計１１行の画素がオンされる。

図１２は、例えば各列の画素を１列ずつオンさせた場合の出力を示し、出力最大の列とその両側５列、合計１１列の画素がオンされた場合の出力を示している。本実施形態では、例えば図３の光信号のスポットの直径が１００μｍ程度であり、画素の一辺の長さが１０μｍ程度であるものとし、光信号のスポットの直径が画素１０個分の長さ程度であるものとして、例えば出力最大の列とその両側５列、合計１１列の画素をオンさせることによってほぼ光信号のスポットの光を完全に捉えることができるものと考えられる。

図１３、図１４は第１の実施例における第４の画素選択方式の説明図である。図１１、図１２で説明した第３の選択方式では、例えば各列毎の出力をすべての列について求め、出力最大の列と、その両側５列の画素をオンさせるものとしたが、この第４の選択方式では出力最大の列を含め、最大値の半分となる範囲の倍の範囲の列の画素をオンする方式で、画素の選択が行われる。

図１３のステップＳ４３からＳ４７において、図１１のステップＳ３１からＳ３５と同様の処理が行われ、ステップＳ４８で、最大出力値の半分以上の出力を持つ列の範囲の倍の範囲の列の画素がオンされる。続いてステップＳ４９からＳ５３において行の選択処理が同様に行われ、ステップＳ５３で最大値の半分となる行の範囲の倍の範囲の行の画素がオンされる。

図１４は、このように例えば最大出力となる列の出力、すなわち最大値の半分となる範囲の倍の範囲の列の画素がオンされた状態を示している。図３において光信号のスポットが円形であるとすれば、例えば出力最大となる列はその円の中心を通る列であり、中心から遠ざかるに従って列の出力は急激に低下すると考えられるため、最大値の半分となる範囲の倍の範囲の列の画素をオンさせることによって、円形スポットの光をほぼ完全にカバーできるものと考えられる。

図１５は、光受信装置の第２の実施例の構成ブロック図である。この第２の実施例においては、図６の第１の実施例と異なって列選択回路、および増幅回路がそれぞれ２つ設けられている。例えばリボンファイバのように複数のファイバが一直線に並ぶようなファイバの光を受信するために、図１５の第２の実施例は２チャネル型の構成を持つものである。すなわち２つのファイバが並ぶリボンファイバから出力される光信号を２つのチャネル、すなわち出力１と出力２とに分けて受信するために、出力１と出力２とで画素列の選択範囲を変えて２本の光ファイバからの光を分離して、出力１、出力２として取り出すものである。

図１６は、第２の実施例に対応して行選択を行うため行選択判定回路２５が追加された例である。第２の実施例では基本的な構成、すなわち図１５の構成によって列選択が可能であるが、行選択を正しく行うためにはこの行選択判定回路が必要となる。

図１５、および図１６の第２の実施例における画素選択方式について図１７と図１８を用いて説明する。図１７のフローチャートでは、まず最初にステップＳ５５からＳ６１で列の選択が行われる。この列選択においては、基本的な構成である図１５の２つの増幅回路１６_１、１６_２の出力としての出力１と出力２をそれぞれ観測し、例えばその加算結果をメモリに記録することによって、列の選択が行われる。

まずステップＳ５５で全行の画素がオンされ、ステップＳ５６で画素の列のすべてのうち１番左側１列だけがオンされる。すなわち図１５において１列目の画素に対応して２つの列選択回路１５_１、１５_２の中の１番左側のＭＯＳトランジスタ２３_１、２３_２だけがオンされ、ステップＳ５７で例えば出力１と出力２との値の加算結果がメモリに記録され、ステップＳ５８で最終列に達したか否かが判定され、ここではまだ最終列に達していないものとしてステップＳ５９で画素がオンされる１列が右にシフトされ、２列目の画素の出力が加算されてステップＳ５７でメモリに記録される。

このような処理が最終列の画素、図１５ではＭ列目の画素に達するまで続けられ、ステップＳ５８で最終列に達したと判定されると、ステップＳ６０、Ｓ６１で図１４におけると同様に、出力１に対応する１つ目の極大値の半分となる範囲の倍の範囲の列に対するスイッチ２３_１がオンされ、出力２に対応する２つめの極大値の半分となる範囲の倍の範囲の列に対するスイッチ２３_２がオンされる。このようにオンとするスイッチをそれぞれ一方の出力側だけに限定することによって、画素選択回路における寄生容量を低減させることが可能である。なおステップＳ５７で出力１と出力２との加算結果でなく、出力１、または出力２のいずれか一方だけをメモリに記録してもよいことは当然である。

図１７のステップＳ６２からＳ６７で行の選択が行われる。ここで行の選択方式は、例えば第１の実施例に対する図７のステップＳ３からＳ８までと同様であるが、この第２の実施例では２つの出力、すなわち出力１と出力２とが得られるため、図１６で示すように行選択判定回路２５を用いて、出力１と出力２との和の出力が、行を選択してオフする毎に低下するか否かを判定し、行選択を行うものとする。

図１７ではステップＳ５５で全行の画素がオンされており、ステップＳ６２で１番上の選択行の画素がオフされたとき、そのオフされた状態で切り替え部２６によって出力１と出力２とが切り替えられてＡＤ変換部２７に与えられる。仮に先に出力１が与えられるとすると、その出力１のＡＤ変換結果は記憶部２８に記憶され、その後切り替え部２６から出力される出力２のＡＤ変換結果と加算処理部２９によって加算され、加算結果が増減判定部３０に与えられる。増減判定部３０は、ステップＳ６２で１番上の選択行の画素がオフされる前の状態、すなわち全行の画素がオンされた状態の出力１と出力２とのＡＤ変換結果の加算結果を図示しないメモリに保持しており、その値と、１番上の選択行がオフされたときの加算結果とを比較して、ステップＳ６３で出力の低下があったか否かを判定する。

選択行を１行ずつ下に移動させながら同様の処理を繰り返すことによって、出力が低下した行が検出された時点で、ステップＳ６４でその選択行の画素がオンに戻される。この探索方法は図８で説明したものと同じである。同様の処理が１番下の行から、ステップＳ６５からＳ６７で行われることによって、光信号スポットが当たっている行のうちで１番下の行の検出が行われることになる。

以上の第２の実施例では、例えばリボンファイバのように光ファイバが直線的に並んでいる場合に、その並び方向が２次元画素アレイの行方向にほぼ平行であるものとして、例えば図１８で各列の画素に対する出力の波形が明確に２つに分離されるものとして実施例を説明した。例えばリボンファイバにおける各ファイバ間の距離は、例えば前述のファイバ出力光の画素アレイ上でのスポットサイズ、例えば１００μｍと同じ程度であり、光信号のスポットは列方向には重なりがないものと考えることができる。これに対して行方向においては、ファイバのたわみなどによって、重なりが生じて２つの範囲の分離が不可能となることも考えられる。

図１９、図２０はそのような画素アレイ上のスポットの分布状態の説明図である。図１９においては２つのスポットの範囲は列方向には重なりはないが、行方向には重なりがある状態となっている。これに対して図２０では列方向にも重なりがなく、行方向にも重なりがない状態となっている。

第２の実施例では図１６、図１７で説明したように行の選択は第１の実施例におけると同様に行われ、画素アレイの１番上側からと１番下側からの探索においてそれぞれ光信号のスポットに達した時点で検索が打ち切られる。そこで図２０のような状態では画素アレイの中央付近で２つのスポットがいずれもかかっていない行の画素もオンされた状態となり、結果的にオンされる画素の行が過剰となり、光信号受信時の寄生容量が大きくなってしまうという問題点がある。

図２１から図２３は、第２の実施例におけるこのような問題点を解決する選択方式の説明図である。図２１のフローチャートのステップＳ７０からＳ７２において、図２０のように２つのスポットの間で行の重なりがなく、２次元画素アレイの中央付近で画素をオフすべき行がある場合にも、その行については正しくオフできる処理が行われる。

まずステップＳ７０で全行の画素がオンされ、ステップＳ７１で図１６の出力１側の列選択回路１５_１の内部のＭＯＳトランジスタ２３_１のすべてをオンするとともに、行選択回路１５_２の内部のＭＯＳトランジスタ２３_２をすべてオフとし、ステップＳ７２でのすべての行のうち上から１行ずつ画素のオフが行われ、出力１の値を観測してそのレベルが低下したら、オフしたその行の画素をオンに戻す動作がすべての行に対して行われる。

図２２は、このステップＳ７０からＳ７２の処理として行われる行選択処理が完了した場合の画素出力の説明図である。ここではチャネル１、すなわち出力１側から出力を取り出すものとしたが、図１８で説明したように右側の波形は出力２に当然対応するものである。図２０で説明したような２次元画素アレイの中央付近の行においては、行に対する選択信号がオフとなることが示されている。

図２１のステップＳ７３からＳ８０において列選択の処理が行われる。この列選択処理は第１の実施例における図１３と同様に行わる。すなわちステップＳ７３で出力１側の列選択回路１５_１の内部のスイッチとしてのＭＯＳトランジスタ２３_１のすべてがオフされ、ステップＳ７４で１番左側の１列目に対応するスイッチ２３_１だけがオンとされ、ステップＳ７５でその列に対する出力、すなわち出力１がメモリに記録され、ステップＳ７６で最終列に達したか否かが判定される。ここではまだ達していないためにステップＳ７７で画素がオンされる１列が右にシフトされた後、ステップＳ７５以降の処理が繰り返される。

ステップＳ７６で最終列に達したと判定されると、ステップＳ７８でメモリから極大となる列２箇所が求められ、ステップＳ７９で列選択回路１５_１の内部のスイッチ２３_１のうちで１つ目の極大値に対応する列とその両側５列の画素に対応するスイッチがオンされ、ステップＳ８０で列選択回路１５_２の内部のＭＯＳトランジスタ２３_２の中で、２つ目の極大値に対応する列とその両側５列の画素に対応するスイッチがオンとされる。

図２３は、図２１の処理によって選択される画素群の説明図である。リボンファイバの中のファイバ１の光のスポット範囲が、画素アレイ１２の上で左下側、ファイバ２の光のスポット範囲が右上側にあるものとすると、図２１の処理によって列のみでなく行についても、光のスポット範囲だけが正しく選択され、各チャネル毎の光信号出力のための回路の寄生容量を低減することができることがわかる。

図２４は、光受信装置の第３の実施例の構成ブロックである。第２の実施例では、例えばリボンファイバが２本のファイバによって構成されるものとしたが、この第３の実施例はさらに多数のファイバ、例えば８本のファイバによって構成される場合に、各ファイバに対応する出力を出力１から出力８として取り出すものである。そのために列選択回路１５の内部に、各出力に対応して画素の出力を取り出すためのＭＯＳトランジスタが横方向に並べられ、選択された列の画素内のフォトダイオードからの電流が集められ、各増幅回路１６_１から１６_８に入力される構成が示されている。

図２５は、光受信装置の第４の実施例の構成図である。同図を図６の第１の実施例と比較すると、増幅回路１６としてトランスインピーダンス型アンプの代わりに、抵抗型ＩＶ変換機能付きアンプが用いられている点だけが異なっている。増幅回路１６としては、画素アレイ１２の中で選択された画素の内部のフォトダイオードから出力される電流の加算結果の入力に対して、その入力電流を電圧に変換し、増幅する作用をもつものであれば良いことになる。光信号の増幅においては一般的にトランスインピーダンス型アンプが広く用いられるが、この第４の実施例のように抵抗型ＩＶ変換機能付きアンプを用いることも当然可能である。

図２６は、光受信装置の第５の実施例を示す。この第５の実施例は２つの画素、ここでは隣接する２つの画素の内部のそれぞれのフォトダイオードの出力を１本の列信号線にまとめて出力させることによって、列信号線の本数を少なくしたものである。このように列信号線の本数を少なくすることによって、全体的な信号線の寄生容量を減少させることができる。しかしながら２本の列信号線を用いていた状態と比較する、と信号線の寄生抵抗が、２本並列の状態から１本だけの状態になることによって、ほぼ２倍となる欠点があり、実際の画素アレイの構成などに対応して、実施例５のような構成を用いるべきか否かを選択する必要がある。

以上において本発明の実施例について詳細に説明したが、本実施形態において光ファイバと受光素子の間で光軸ずれが発生しても、受信効率を低下させることなく、光信号を受信することが可能となる。図２７は、従来技術と本実施形態との比較との説明図である。同図に示すように従来方式では、光軸ずれが小さい場合には光ファイバからの光を、例えばレンズによって集光することによって、受信効率を低下させることなく、光信号の受信が可能であるが、光軸ずれが大きくなるとレンズを用いても光ファイバからの光を正しく受光素子で受光することが不可能となる。

これに対して本実施形態では、レンズを用いなくても、また光軸ずれが大きくなっても光ファイバからの光スポットが当たる範囲の受光素子を選択することによって、受信効率を低くすることなく、光信号を受信することが可能となる。なお本実施形態では、増幅回路が受光素子アレイの下側に示されているが、特別の意味はない。

以上の説明では、各画素を構成するスイッチとしてｎチャネルＭＯＳトランジスタを用いる例を説明した。そこで本実施形態は、シリコン基板上のシリコン・フォト・ダイオードと、ｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴからなるＣＭＯＳテクノロジーを用いて実現することができる。この場合、波長範囲としてはシリコン・フォト・ダイオードで受光できる波長１．０μｍ以下の光、例えば８５０ｎｍの波長の光を受信することができる。

しかしながら本発明の光受信装置は、例えば化合物半導体としてのＧａＡｓ（ガリューム砒素）やＩｎＰ（インジューム燐）の基板上に、フォトダイオードと、ｎチャネル、またはｐチャネル型のＭＥＳＦＥＴやＨＥＭＴを形成して実現することも可能である。

また以上の説明では、受光素子としてのフォトダイオードからの信号線を縦１列の画素について共通とし、列選択回路でその信号線を選択する形式について説明したが、受光素子からの信号線を横１行共通として、行選択回路でその信号線を選択することも当然可能である。なお各実施例、各実施例に対応する画素選択方式も以上の記述例に限定されず、各種の変形例を使用することが可能である。

また以上の説明では、ファイバから出力される信号光を、図３で示したようにレンズを介することなく、画素アレイに光信号スポットとして入力させるものとしたが、光ファイバと画素アレイとの間にレンズを用いても、光軸合わせの精度をさらに緩めることができ、実装コストがさらに低減可能となる。

さらに光ディスクなどから信号光を受信するピックアップとして用いる場合にも、レンズを介することによって光軸合わせの精度を緩めることができ、実装コストが低減される。またリボンファイバのような複数の光ファイバだけでなく、光空間変調器や、アレイ導波路グレーティング（アレイド・ウェーブ・ガイド・グレーティング、ＡＷＧ）などのように、複数の光線を出力する光デバイスの信号を受信することも可能である。

Claims

入力信号光を受けるための受光素子を持つ画素のアレイと、
該アレイ内の画素の出力を選択する出力選択手段と、
該選択された画素出力を加算して出力する選択出力加算手段と
を備え、
前記画素アレイが、２次元画素アレイであり、
前記出力選択手段が、前記２次元画素アレイの画素の出力を行単位に選択する行選択手段と、列単位に選択する列選択手段とを備え、
前記行選択手段による選択及び前記列選択手段による選択を制御して、前記２次元画素アレイの画素の出力を行単位または列単位に選択状態としたときの前記選択出力加算手段の加算出力を行毎にまたは列毎に求めて、該加算出力が最大となる行または列を探索し、該加算出力が最大となる行または列を含む周囲の複数の行または列の画素の出力を選択させる制御手段を更に備える
ことを特徴とする光受信装置。
入力信号光を受けるための受光素子を持つ画素のアレイと、
該アレイ内の画素の出力を選択する出力選択手段と、
該選択された画素出力を加算して出力する選択出力加算手段と
を備え、
前記画素アレイが、２次元画素アレイであり、
前記出力選択手段が、前記２次元画素アレイの画素の出力を行単位に選択する行選択手段と、列単位に選択する列選択手段とを備え、
前記行選択手段による選択及び前記列選択手段による選択を制御して、前記２次元画素アレイの画素の出力を行単位または列単位に選択状態としたときの前記選択出力加算手段の加算出力を行毎にまたは列毎に求めて、該加算出力についての該加算出力の最大値に対する割合が所定値以上となる複数の行または列を探索し、該割合が所定値以上となる複数の行または列を含む周囲の複数の行または列の画素の出力を選択させる制御手段を更に備える
ことを特徴とする光受信装置。
前記選択出力加算手段の出力を増幅する増幅手段をさらに備えることを特徴とする請求項１又は２記載の光受信装置。
前記画素のそれぞれが、前記受光素子の出力を前記２次元画素アレイの列に共通の信号線に出力するためのスイッチを備え、
前記行選択手段が行単位で該スイッチをオンさせることによって２次元画素アレイの出力を行単位に選択することを特徴とする請求項１又は２記載の光受信装置。
前記選択出力加算手段が、前記列に共通の信号線のそれぞれの出力を１本の信号線に出力する列毎のスイッチを備え、
前記列選択手段が、該列毎のスイッチをオンさせることにより２次元画素アレイの出力を列単位に選択することを特徴とする請求項４記載の光受信装置。
受光素子を持つ画素のアレイによって入力信号光を受光し、
該アレイ内で出力が零でない画素の探索と、該探索結果に対応する該アレイ内の画素の出力の選択とを行い、
前記画素アレイが２次元画素アレイであり、
該選択された画素の出力を加算して出力し、
前記画素の探索と画素出力の選択とにおいて行または列単位の処理の後に、列または行単位の処理を行い、
該列または行単位の処理の後に、前記選択された画素出力の加算を行い、
前記行または列単位の処理、および列または行単位の処理において、
前記画素アレイの画素の出力を行単位または列単位に選択状態としたときの前記加算出力を行毎にまたは列毎に求めて、該加算出力が最大となる行または列を探索し、
該加算出力が最大となる行または列を含む周囲の複数の行または列の画素の出力を選択することを特徴とする光受信方法。
受光素子を持つ画素のアレイによって入力信号光を受光し、
該アレイ内で出力が零でない画素の探索と、該探索結果に対応する該アレイ内の画素の出力の選択とを行い、
前記画素アレイが２次元画素アレイであり、
該選択された画素の出力を加算して出力し、
前記画素の探索と画素出力の選択とにおいて行または列単位の処理の後に、列または行単位の処理を行い、
該列または行単位の処理の後に、前記選択された画素出力の加算を行い、
前記行または列単位の処理、および列または行単位の処理において、
前記画素アレイの画素の出力を行単位または列単位に選択状態としたときの前記加算出力を行毎にまたは列毎に求めて、該加算出力についての該加算出力の最大値に対する割合が所定値以上となる複数の行または列を探索し、
該割合が所定値以上となる複数の行または列の画素を含む周囲の複数の行または列の出力を選択することを特徴とする光受信方法。