JP4859658B2

JP4859658B2 - Block data partial update device, block data partial update method, and block data partial update program

Info

Publication number: JP4859658B2
Application number: JP2006347230A
Authority: JP
Inventors: 貞之大山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-12-25
Filing date: 2006-12-25
Publication date: 2012-01-25
Anticipated expiration: 2026-12-25
Also published as: JP2008158832A

Description

本発明は、ブロックデータの部分更新技術に関し、特に、ブロックデータを部分更新する際のチェックコードを生成するブロックデータの部分更新装置、ブロックデータの部分更新方法、およびブロックデータの部分更新プログラムに関する。 The present invention relates to a block data partial update technique, and more particularly to a block data partial update apparatus, a block data partial update method, and a block data partial update program that generate a check code for partial update of block data.

ＲＡＩＤ装置は、ＬＢＡ単位（５１２バイト（ｂｙｔｅ））のブロックデータで、ユーザデータを管理し、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）にＲｅａｄ（読み込み）／Ｗｒｉｔｅ（書き込み）を行っている。
図１２は、ＲＡＩＤ装置が管理するユーザデータのフォーマット例を示す図である。ＲＡＩＤ装置内部では、ユーザデータの信頼性を高めるために、図１２（Ａ）に示すように、５１２バイトのユーザデータに８バイトのＢＣＣ（ＢｌｏｃｋＣｈｅｃｋＣｏｄｅ）を付加しており、該ＢＣＣに基づいて、装置内部やＨＤＤ内部でのデータ化けが容易に検出できるようになっている。
上記８バイトのＢＣＣは、６バイトのＢＩＤ（ＢｌｏｃｋＩＤ）と、２バイトのブロックチェックコードであるＣＲＣとから構成される。ＢＩＤは、ブロックを一意に識別する識別子である。 The RAID device manages user data in block data in units of LBA (512 bytes (bytes)), and performs read (read) / write (write) to an HDD (Hard Disk Drive).
FIG. 12 is a diagram illustrating a format example of user data managed by the RAID device. In the RAID device, in order to improve the reliability of the user data, as shown in FIG. 12A, an 8-byte BCC (Block Check Code) is added to the 512-byte user data. Thus, garbled data inside the apparatus or HDD can be easily detected.
The 8-byte BCC is composed of a 6-byte BID (Block ID) and a CRC that is a 2-byte block check code. BID is an identifier that uniquely identifies a block.

Ｍａｉｎｆｒａｍｅ系のシステムの場合は、可変長なＣＫＤフォーマットで構成されているため、図１２（Ｂ）、図１２（Ｃ）に示すように、５１２バイトのＬＢＡの中にＣｏｕｎｔ，Ｋｅｙ，Ｄａｔａの３つの可変長フィールドを６４バイトの境界で敷き詰めている。このため、Ｃｏｕｔ，Ｋｅｙ，Ｄａｔａの一部のフィールド（Ｆｉｅｌｄ）を更新する場合、更新したＬＢＡのＢＣＣ（ＢＩＤ＋ＣＲＣ）を更新する必要がある。
ＭａｉｎＦｒａｍｅ系のデータを更新する場合、データの信頼性を持たせるため、更新対象となる元データだけでなく、更新ブロックデータ（更新データ）についてもＣＲＣを付加している。更新データの形式の例を以下に示す。 Since the mainframe system is configured in a variable-length CKD format, as shown in FIGS. 12 (B) and 12 (C), 3 bytes of Count, Key, and Data are included in the 512-byte LBA. Two variable length fields are spread on a 64-byte boundary. For this reason, when updating some fields (Field) of Cout, Key, and Data, it is necessary to update the BCC (BID + CRC) of the updated LBA.
When updating MainFrame data, CRC is added not only to the original data to be updated but also to the updated block data (update data) in order to provide data reliability. An example of the update data format is shown below.

１．ブロックデータ全体を更新対象とする更新データの形式
５１２バイトのブロックデータ全体を更新対象とする場合、ＢＣＣも含めたＬＢＡ単位で更新データを書き込むことによって、データ更新を行う。
２．ブロックデータを部分更新する場合の更新データの形式
（１）更新データが右詰めされた形式
更新データが右詰めされた形式とは、図１３（Ａ）に示すように、更新データを右詰めして、非更新部分を０詰めしたフォーマットである。元データを更新する場合には、更新対象となる元データ上に、更新データを所定の位置まで左シフトして書き込む。この時、元データのＢＣＣ（ＢＩＤ＋ＣＲＣ）を更新する必要がある。
（２）更新データがデータ更新位置（元データに対する書き込み位置）に書き込まれた形式
更新データがデータ更新位置に書き込まれた形式とは、図１３（Ｂ）に示すように、更新データがデータ更新位置に書き込まれ、非更新部分を０詰めしたフォーマットである。元データを更新する場合には、元データ上に該データ更新位置にある更新データをそのまま書き込む。この時、元データのＢＣＣ（ＢＩＤ＋ＣＲＣ）を更新する必要がある。 1. Update Data Format for Updating Block Data Entirely When updating the entire 512-byte block data to be updated, data is updated by writing update data in units of LBA including BCC.
2. Update data format for partial update of block data (1) Update data right-justified format Update data right-justified format means that update data is right-justified as shown in FIG. Thus, the non-updated part is padded with zeros. In the case of updating the original data, the update data is written by shifting left to a predetermined position on the original data to be updated. At this time, it is necessary to update the BCC (BID + CRC) of the original data.
(2) Format in which update data is written at data update position (write position with respect to original data) The format in which update data is written at the data update position is as shown in FIG. The format is written at the location and padded with non-updated parts. When the original data is updated, the update data at the data update position is directly written on the original data. At this time, it is necessary to update the BCC (BID + CRC) of the original data.

従来、図１４に示すような部分データ更新回路によってブロックデータを部分更新していた。図１４に示す部分データ更新回路は、ユーザデータを格納するキャッシュメモリ２１と、キャッシュメモリ２１に対するデータの読込み／書き込みを媒介するキャッシュメモリインタフェース２２と、キャッシュメモリ２１から元データと更新データとを読み込むＲｅａｄＤＭＡ２３と、元データおよび更新データのＢＣＣのチェックを行うＢＣＣチェッカー２４と、元データの上に更新データを書き込んで更新済みデータに更新し、該更新済みデータを更新用データバッファ２６に格納するバッファコントローラ２５と、更新済みデータが格納される更新用データバッファ２６と、更新用データバッファ２６に格納された更新済みデータのＢＣＣを生成して該更新済みデータに付加するＢＣＣ演算部２７と、ＢＣＣが付加された更新済みデータをキャッシュメモリに書き込むＷｒｉｔｅＤＭＡ２８とを備える。
図１４に示す部分データ更新回路は、例えば以下の［１］〜［８］までの手順に従ってブロックデータの部分更新処理を行う。なお、Ｍａｉｎｆｒａｍｅ系のシステムに対応するユーザデータのフォーマットに従うと、６４バイト単位でデータ更新がされるため、この例では、更新ブロック位置を指定しやすいように、図１５に示すように、各々が６４バイトのＢＬＫ０〜ＢＬＫ７までの８個のサブブロック（Ｓｕｂ−ｂｌｏｃｋ）でユーザデータを表記する。 Conventionally, block data is partially updated by a partial data update circuit as shown in FIG. The partial data update circuit shown in FIG. 14 reads a cache memory 21 that stores user data, a cache memory interface 22 that mediates reading / writing of data to / from the cache memory 21, and reads original data and update data from the cache memory 21. Read DMA 23, BCC checker 24 for checking the BCC of the original data and update data, update data is written on the original data to update it, and the updated data is stored in the update data buffer 26. A buffer controller 25; an update data buffer 26 in which updated data is stored; a BCC operation unit 27 that generates a BCC of the updated data stored in the update data buffer 26 and adds the BCC to the updated data; Updated data with BCC added Write DMA 28 for writing data to the cache memory.
The partial data update circuit shown in FIG. 14 performs partial update processing of block data according to the following procedures [1] to [8], for example. According to the format of user data corresponding to the mainframe system, data is updated in units of 64 bytes. Therefore, in this example, as shown in FIG. User data is represented by 8 sub-blocks (Sub-block) from BLK0 to BLK7 of 64 bytes.

例えば、更新対象となる元データのＢＬＫ４，３，２を更新データで更新する場合、図１４に示す部分データ更新回路は、以下の手順で該更新処理を行う。
［１］ＲｅａｄＤＭＡ２３が、キャッシュメモリ２１に格納されている元データを５２０バイト（５１２バイトのユーザデータ＋８バイトのＢＣＣ）読み込む。
［２］ＢＣＣチェッカー２４が、読み込まれたユーザデータのＣＲＣおよびＢＩＤのチェックを行ない、正当であれば、該ユーザデータのＢＣＣを削除する。
［３］バッファコントローラ２５が、更新用データバッファ２６内に用意された空のユーザデータのＢＬＫ７，６，５，１，０に、元データのＢＬＫ７，６，５，１，０のデータを格納する。
［４］ＲｅａｄＤＭＡ２３が、キャッシュメモリ２１に格納されている更新データを５２０バイト（５１２バイトのユーザデータ＋８バイトのＢＣＣ）読み込む。
［５］ＢＣＣチェッカー２４が、上記手順［４］で読み込まれたユーザデータのＣＲＣおよびＢＩＤのチェックを行ない、正当であれば、該ユーザデータのＢＣＣを削除する。
［６］バッファコントローラ２５が、更新データを更新データバッファ２６に格納する。該手順［６］においては、更新データが右詰めされた形式か、更新データがデータ更新位置に書き込まれた形式かによって、更新データの格納処理が異なる。
図１５中に示すＢＬＫ２，１，０のデータが更新データである場合のように、更新データが右詰めされた形式のとき、バッファコントローラ２５は、更新用データバッファ２６に用意され、上記手順［３］においてＢＬＫ７，６，５，１，０に元データが格納されたユーザデータのＢＬＫ４，３，２に更新データ（ＢＬＫ２，１，０のデータ）を格納する。
図１５中に示すＢＬＫ４，３，２が更新データである場合のように、更新データがデータ更新位置に書き込まれた形式であるとき、バッファコントローラ２５は、更新用データバッファ２６に用意され、上記手順［３］においてＢＬＫ７，６，５，１，０に元データが格納されたユーザデータのＢＬＫ４，３，２に更新データ（ＢＬＫ４，３，２のデータ）を格納する。 For example, when updating the original data BLK4, 3, 2 to be updated with the update data, the partial data update circuit shown in FIG. 14 performs the update process according to the following procedure.
[1] The Read DMA 23 reads 520 bytes (512 bytes of user data + 8 bytes of BCC) of the original data stored in the cache memory 21.
[2] The BCC checker 24 checks the CRC and BID of the read user data, and if it is valid, deletes the BCC of the user data.
[3] The buffer controller 25 stores the original data BLK7,6,5,1,0 in the empty userdata BLK7,6,5,0 prepared in the update data buffer 26. To do.
[4] The Read DMA 23 reads the update data stored in the cache memory 21 by 520 bytes (512 bytes of user data + 8 bytes of BCC).
[5] The BCC checker 24 checks the CRC and BID of the user data read in the procedure [4]. If it is valid, the BCC of the user data is deleted.
[6] The buffer controller 25 stores the update data in the update data buffer 26. In the procedure [6], update data storage processing differs depending on whether the update data is right-justified or whether the update data is written in the data update position.
When the update data is in the right-justified format as in the case where the data of BLK2, 1, 0 shown in FIG. 15 is update data, the buffer controller 25 is prepared in the update data buffer 26 and the above procedure [ 3], update data (data of BLK2, 1, 0) is stored in BLK4, 3, 2 of the user data whose original data is stored in BLK7, 6, 5, 1, 0.
When the update data is written in the data update position as in the case where the BLKs 4, 3, and 2 shown in FIG. 15 are update data, the buffer controller 25 is prepared in the update data buffer 26, and In step [3], update data (data of BLK4, 3, 2) is stored in BLK4, 3, 2 of the user data in which the original data is stored in BLK7, 6, 5, 1, 0.

［７］ＢＣＣ演算部２７が、更新用データバッファ２６に格納されたユーザデータ（更新済みデータ）に基づいてＢＣＣ（ＣＲＣ＋ＢＩＤ）を生成し、生成されたＢＣＣを更新済みデータに付加する。
［８］ＷｒｉｔｅＤＭＡ２８が、上記手順［７］においてＢＣＣが付加された更新済みデータをキャッシュメモリ２１に書き込む。
なお、従来のデータ更新に関する具体的技術として、下記の特許文献１に、書き込みデータ中の更新データからチェックコードを生成し、生成されたチェックコードと書き込みデータ中のチェックコードとの比較結果に基づいて、書き込みデータをディスク部に書き込むディスクアレイ装置に関して記載されている。
特開２０００−１０５６７５号公報 [7] The BCC computing unit 27 generates BCC (CRC + BID) based on the user data (updated data) stored in the update data buffer 26, and adds the generated BCC to the updated data.
[8] The Write DMA 28 writes the updated data to which the BCC is added in the procedure [7] to the cache memory 21.
In addition, as a specific technique related to conventional data update, Japanese Patent Application Laid-Open No. 2004-228561 generates a check code from update data in write data and based on a comparison result between the generated check code and the check code in the write data. The disk array device for writing write data to the disk unit is described.
JP 2000-105675 A

上述した図１４に示す従来の部分データ更新回路では、ＢＣＣチェッカー２４によって元データおよび更新データのＢＣＣを削除し、該ＢＣＣが削除された元データを更新データで更新した上で、更新済みデータについてのＢＣＣをＢＣＣ演算部２７によって生成する。すなわち、従来の部分データ更新回路では、データの更新回路とＢＣＣの演算回路とが分離されていない。
従って、ＢＣＣチェッカー２４によってユーザデータのＢＣＣが削除されてからＢＣＣ演算部２７によって更新済みデータについてのＢＣＣが生成されるまでの間の処理（元データの更新用データバッファ２６への格納処理および更新データの元データ上への書き込み処理）におけるデータ化けを検出することが困難である。
該データ化けを検出するために、例えばＢＣＣチェッカー２４とバッファコントローラ２５との間のデータパス、バッファコントローラ２５と更新用データバッファ２６との間のデータパスにパリティ（Ｐａｒｉｔｙ）を付加することが考えられる。しかし、更新用データバッファ２６のアドレス化け等により、更新用データバッファ２６に対して誤ったデータが書き込まれた場合、ＢＣＣ演算部２７は、誤ったデータに対して正当なＢＣＣを付加してしまい、ＲＡＩＤ装置の信頼性が低下しまう恐れがある。 In the conventional partial data update circuit shown in FIG. 14 described above, the BCC checker 24 deletes the original data and the BCC of the update data, updates the original data from which the BCC has been deleted with the update data, and then updates the updated data. Are generated by the BCC calculation unit 27. That is, in the conventional partial data update circuit, the data update circuit and the BCC arithmetic circuit are not separated.
Accordingly, the process from when the BCC of the user data is deleted by the BCC checker 24 until the BCC of the updated data is generated by the BCC calculation unit 27 (storage processing and update of the original data in the update data buffer 26) It is difficult to detect data corruption in the process of writing data onto the original data.
In order to detect the garbled data, for example, a parity may be added to the data path between the BCC checker 24 and the buffer controller 25 and the data path between the buffer controller 25 and the update data buffer 26. It is done. However, when incorrect data is written to the update data buffer 26 due to an address change of the update data buffer 26, the BCC operation unit 27 adds a valid BCC to the incorrect data. The reliability of the RAID device may be reduced.

本発明は上記問題点を解決するためになされたものであって、誤った更新済みデータに正しいＢＣＣを付加することを防止するブロックデータの部分更新装置、ブロックデータの部分更新方法、およびブロックデータの部分更新プログラムの提供を目的とする。 The present invention has been made to solve the above-described problem, and is a block data partial update device, a block data partial update method, and block data, which prevent adding correct BCC to erroneous updated data. The purpose is to provide a partial update program.

上記課題を解決するため、本発明においては、データの更新回路とＢＣＣの演算回路とが分離されたブロックデータの部分更新装置を設ける。 In order to solve the above-described problems, the present invention provides a block data partial update device in which a data update circuit and a BCC arithmetic circuit are separated.

すなわち、本発明は、次のようにして前記課題を解決する。
（１）チェックコードで保護されたブロックデータの部分更新装置を設ける。上記ブロックデータの部分更新装置が、チェックコードを生成するチェックコード生成手段と、更新対象となる元データＤ１の更新される部分のブロックデータＢＤ１上に更新ブロックデータＢＤ２を書き込んで、更新済みデータＤ２に更新し、該更新済みデータＤ２に上記チェックコード生成手段で生成されたチェックコードを付加するデータ更新手段とを備える。また、上記チェックコード生成手段は、更新対象となる元データＤ１とそのチェックコードＢＣＣ１を格納した領域から、更新される部分のブロックデータＢＤ１と、更新対象となる元データＤ１のチェックコードＢＣＣ１を読み取る手段と、上記更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１を生成する手段と、上記更新対象となる元データＤ１を更新する更新ブロックデータＢＤ２と、そのチェックコードＢＣＣＤ２を読み込む手段と、上記更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２と、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１とから、更新済みデータＤ２のチェックコードＢＣＣ２を生成する手段とを備える。
（２）上記更新済みデータＤ２のチェックコードＢＣＣ２を生成する手段が、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１と、更新ブロックデータＢＤ２が上記元データＤ１に対する書き込み位置にあるか否かに応じて決まる更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２とに基づいて、上記更新済みデータＤ２のチェックコードＢＣＣ２を生成する。
（３）チェックコードで保護されたブロックデータの部分更新方法を実行する。上記ブロックデータの部分更新方法が、更新対象となる元データＤ１とそのチェックコードＢＣＣ１を格納した領域から、更新される部分のブロックデータＢＤ１と、更新対象となる元データＤ１のチェックコードＢＣＣ１を読み取るステップと、上記更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１を生成するステップと、上記更新対象となる元データＤ１を更新する更新ブロックデータＢＤ２と、そのチェックコードＢＣＣＤ２を読み込むステップと、上記更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２と、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１とから、更新済みデータＤ２のチェックコードＢＣＣ２を生成するステップと、上記元データＤ１の更新される部分のブロックデータＢＤ１上に上記更新ブロックデータＢＤ２を書き込んで、更新済みデータＤ２に更新し、該更新済みデータＤ２に上記チェックコードＢＣＣ２を付加するステップとからなる。
（４）上記更新済みデータＤ２のチェックコードＢＣＣ２を生成するステップが、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１と、更新ブロックデータＢＤ２が上記元データＤ１に対する書き込み位置にあるか否かに応じて決まる更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２とに基づいて、上記更新済みデータＤ２のチェックコードＢＣＣ２を生成する。
（５）チェックコードで保護されたブロックデータの部分更新プログラムを設ける。上記ブロックデータの部分更新プログラムが、コンピュータに、更新対象となる元データＤ１とそのチェックコードＢＣＣ１を格納した領域から、更新される部分のブロックデータＢＤ１と、更新対象となる元データＤ１のチェックコードＢＣＣ１を読み取る処理と、上記更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１を生成する処理と、上記更新対象となる元データＤ１を更新する更新ブロックデータＢＤ２と、そのチェックコードＢＣＣＤ２を読み込む処理と、上記更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２と、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１とから、更新済みデータＤ２のチェックコードＢＣＣ２を生成する処理と、上記元データＤ１の更新される部分のブロックデータＢＤ１上に上記更新ブロックデータＢＤ２を書き込んで、更新済みデータＤ２に更新し、該更新済みデータＤ２に上記チェックコードＢＣＣ２を付加する処理とを実行させる。
（６）上記更新済みデータＤ２のチェックコードＢＣＣ２を生成する処理が、上記元データＤ１のチェックコードＢＣＣ１と、更新される部分のブロックデータＢＤ１のチェックコードＢＣＣＤ１と、更新ブロックデータＢＤ２が上記元データＤ１に対する書き込み位置にあるか否かに応じて決まる更新ブロックデータＢＤ２のチェックコードＢＣＣＤ２とに基づいて、上記更新済みデータＤ２のチェックコードＢＣＣ２を生成する。 That is, this invention solves the said subject as follows.
(1) A partial update device for block data protected by a check code is provided. The block data partial updating apparatus writes check block generation means BD2 on the block data BD1 of the updated part of the original data D1 to be updated, and the updated data D2 And data updating means for adding the check code generated by the check code generating means to the updated data D2. The check code generation means reads the block data BD1 to be updated and the check code BCC1 of the original data D1 to be updated from the area in which the original data D1 to be updated and the check code BCC1 are stored. Means for generating a check code BCCD1 of the block data BD1 to be updated, updating block data BD2 for updating the original data D1 to be updated, means for reading the check code BCCD2, and the updating Means for generating a check code BCC2 for updated data D2 from the check code BCC2 for block data BD2, the check code BCC1 for the original data D1, and the check code BCCD1 for the block data BD1 to be updated.
(2) The means for generating the check code BCC2 of the updated data D2 includes the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 as the original data. The check code BCC2 of the updated data D2 is generated based on the check code BCCD2 of the updated block data BD2 that is determined depending on whether or not it is at the write position for D1.
(3) A partial update method for block data protected by a check code is executed. The partial update method of the block data reads the block data BD1 of the updated portion and the check code BCC1 of the original data D1 to be updated from the area storing the original data D1 to be updated and its check code BCC1. A step of generating a check code BCCD1 of the block data BD1 to be updated, an update block data BD2 for updating the original data D1 to be updated, a step of reading the check code BCCD2, and the update Generating a check code BCC2 of updated data D2 from the check code BCC2 of block data BD2, the check code BCC1 of the original data D1, and the check code BCCD1 of the block data BD1 to be updated; It writes the updated block data BD2 on the block data BD1 of the portion to be updated in the original data D1, and updates the updated data D2, comprising a step of adding the check code BCC2 to the updated data D2.
(4) The step of generating the check code BCC2 of the updated data D2 includes the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 The check code BCC2 of the updated data D2 is generated based on the check code BCCD2 of the updated block data BD2 that is determined depending on whether or not it is at the write position for D1.
(5) A partial update program for block data protected by a check code is provided. The block data partial update program stores the original data D1 to be updated and the check code BCC1 in the computer from the area where the block data BD1 to be updated and the check code for the original data D1 to be updated are stored. A process of reading BCC1, a process of generating a check code BCCD1 of the block data BD1 to be updated, an update block data BD2 of updating the original data D1 to be updated, and a process of reading the check code BCCD2 The process of generating the check code BCC2 of the updated data D2 from the check code BCCD2 of the updated block data BD2, the check code BCC1 of the original data D1, and the check code BCCD1 of the block data BD1 to be updated The update block data BD2 is written on the updated block data BD1 of the original data D1, updated to the updated data D2, and the check code BCC2 is added to the updated data D2. Let
(6) The process of generating the check code BCC2 of the updated data D2 is performed by the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 The check code BCC2 of the updated data D2 is generated based on the check code BCCD2 of the updated block data BD2 that is determined depending on whether or not it is at the write position for D1.

本発明のブロックデータの部分更新装置においては、更新済みデータのチェックコードを演算する回路と、データの更新回路とが分離されている。従って、本発明によれば、誤った更新済みデータに正しいＢＣＣを付加することを防止することが可能となる。
また、本発明によれば、元データに誤った更新データを上書きしてしまっても、本発明によって生成された正しい更新済みデータのチェックコードに基づいて、該更新済みデータが誤ったデータであることを検出することができる。
また、本発明によれば、正しい更新済みデータに誤ったチェックコードが付加された場合であっても、該チェックコードの正当性のチェックを通じて、正しい更新済みデータに誤ったチェックコードが付加されたことを検出することができる。 In the block data partial update device of the present invention, the circuit for calculating the check code of the updated data and the data update circuit are separated. Therefore, according to the present invention, it is possible to prevent the correct BCC from being added to erroneous updated data.
In addition, according to the present invention, even if erroneous update data is overwritten on the original data, the updated data is incorrect data based on the check code of the correct updated data generated by the present invention. Can be detected.
Further, according to the present invention, even when an incorrect check code is added to correct updated data, an incorrect check code is added to correct updated data through checking the validity of the check code. Can be detected.

図１は、本発明のブロックデータの部分更新装置の構成の一例を示す図である。ブロックデータの部分更新装置１は、ブロックデータを部分更新する処理装置である。ブロックデータの部分更新とは、ブロックデータの一部を更新することをいう。例えば、ブロックデータの部分更新装置１は、ホストコンピュータ（図示を省略）からのブロックデータの部分更新要求を受けて、該ブロックデータの部分更新を行う。
ブロックデータの部分更新装置１は、キャッシュメモリ１１、キャッシュメモリインタフェース１２、ＲｅａｄＤＭＡ１３、ＢＩＤチェッカー１４、元データＣＲＣ格納部１５、更新部分ＣＲＣ演算部１６、更新データＣＲＣ格納部１７、ＢＣＣ演算部１８、ＷｒｉｔｅＤＭＡ１９、ＣＲＣチェッカー２０、更新データパス３０を備える。 FIG. 1 is a diagram showing an example of a configuration of a block data partial updating apparatus according to the present invention. The block data partial update device 1 is a processing device that partially updates block data. The partial update of block data means updating a part of block data. For example, the block data partial update device 1 receives a block data partial update request from a host computer (not shown) and performs partial update of the block data.
The block data partial update device 1 includes a cache memory 11, a cache memory interface 12, a Read DMA 13, a BID checker 14, an original data CRC storage unit 15, an update partial CRC calculation unit 16, an update data CRC storage unit 17, and a BCC calculation unit 18. , Write DMA 19, CRC checker 20, and update data path 30.

図１の点線で囲った部分に示すように、ＢＩＤチェッカー１４、元データＣＲＣ格納部１５、更新部分ＣＲＣ演算部１６、更新データＣＲＣ格納部１７、ＢＣＣ演算部１８が、ＢＣＣの演算回路を構成し、ＲｅａｄＤＭＡ１３、更新データパス３０、ＷｒｉｔｅＤＭＡ１９が、データの更新回路を構成する。
キャッシュメモリ１１にはユーザデータが格納される。キャッシュメモリインタフェース１２は、キャッシュメモリ１１に対するデータの読込み／書き込みを媒介する。ＲｅａｄＤＭＡ１３は、キャッシュメモリ１１から元データと更新データとを読み込む。また、ＲｅａｄＤＭＡ１３は、読み込んだ更新データを更新データパス３０を通じてＷｒｉｔｅＤＭＡ１９に送信する。
ＢＩＤチェッカー１４は、元データおよび更新データのＢＣＣ内部のＢＩＤの正当性のチェックを行う。 1, the BID checker 14, the original data CRC storage unit 15, the update partial CRC calculation unit 16, the update data CRC storage unit 17, and the BCC calculation unit 18 constitute a BCC calculation circuit. The Read DMA 13, the update data path 30, and the Write DMA 19 constitute a data update circuit.
User data is stored in the cache memory 11. The cache memory interface 12 mediates data reading / writing to the cache memory 11. The Read DMA 13 reads original data and update data from the cache memory 11. The Read DMA 13 transmits the read update data to the Write DMA 19 through the update data path 30.
The BID checker 14 checks the validity of the BID inside the BCC of the original data and the update data.

元データＣＲＣ格納部１５には、元データのＣＲＣ（元データＣＲＣ）が格納される。更新元部分ＣＲＣ演算部１６は、元データのうち更新される部分のブロックデータに基づいて、更新元部分ＣＲＣを演算して生成する。更新元部分ＣＲＣとは、元データのうち更新される部分のブロックデータのＣＲＣである。更新データＣＲＣ１７には、更新データのＣＲＣ（更新データＣＲＣ）が格納される。
ＢＣＣ演算部１８は、元データＣＲＣ格納部１５に格納された元データＣＲＣと、更新元部分ＣＲＣ演算部１６によって生成された更新元部分ＣＲＣと、更新データＣＲＣ格納部１７に格納された更新データＣＲＣとに基づいて、更新済みデータのＣＲＣ（更新済みデータＣＲＣ）を演算して生成する。更新済みデータとは、元データの更新される部分が更新データによって上書きされた結果得られるデータである。また、ＢＣＣ演算部１８は、生成されたＣＲＣにＢＩＤを付加して更新済みデータのＢＣＣを生成する。 The original data CRC storage unit 15 stores the CRC of the original data (original data CRC). The update source partial CRC calculation unit 16 calculates and generates the update source partial CRC based on the block data of the updated part of the original data. The update source partial CRC is the CRC of the block data of the updated part of the original data. The update data CRC 17 stores the CRC (update data CRC) of the update data.
The BCC calculation unit 18 includes the original data CRC stored in the original data CRC storage unit 15, the update source partial CRC generated by the update source partial CRC calculation unit 16, and the update data stored in the update data CRC storage unit 17. Based on the CRC, the CRC of the updated data (updated data CRC) is calculated and generated. The updated data is data obtained as a result of the updated portion of the original data being overwritten by the updated data. Further, the BCC calculation unit 18 generates a BCC of updated data by adding a BID to the generated CRC.

ＷｒｉｔｅＤＭＡ１９は、ＲｅａｄＤＭＡ１３から受信した更新データとＢＣＣ演算部１８によって生成された更新済みデータのＢＣＣとをキャッシュメモリ１１に格納されている元データに上書きする。
ＣＲＣチェッカー２０は、キャッシュメモリ１１に格納されているユーザデータのＣＲＣの正当性をチェックする。本発明の一実施例によれば、ブロックデータの部分更新装置１が、ブロックデータの部分更新の結果をホストコンピュータ（図示を省略）に返す際に用いるインタフェースカード（図示を省略）に、ユーザデータのＣＲＣの正当性をチェックする機能を備えたチップを備えるようにしてもよい。
なお、上述したブロックデータの部分更新装置１及びその各部の機能は、ＣＰＵとその上で実行されるプログラムにより実現される。本発明を実現するプログラムは、コンピュータが読み取り可能な記録媒体、例えば半導体メモリ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ等に格納することができ、これらの記録媒体に記録して提供され、又は、通信インタフェースを介してネットワークを利用した送受信により提供される。 The Write DMA 19 overwrites the original data stored in the cache memory 11 with the update data received from the Read DMA 13 and the BCC of the updated data generated by the BCC calculation unit 18.
The CRC checker 20 checks the validity of the CRC of the user data stored in the cache memory 11. According to one embodiment of the present invention, user data is transferred to an interface card (not shown) used when the block data partial update device 1 returns the result of partial block data update to a host computer (not shown). A chip having a function of checking the validity of the CRC may be provided.
Note that the functions of the block data partial updating apparatus 1 and the respective units described above are realized by a CPU and a program executed thereon. The program for realizing the present invention can be stored in a computer-readable recording medium such as a semiconductor memory, a hard disk, a CD-ROM, a DVD, or the like, provided by being recorded on these recording media, or a communication interface. It is provided by transmission / reception using a network.

図２は、本発明のブロックデータの部分更新処理フローの一例を示す図である。この例では、ユーザデータを、前述した図１５に示すようなＢＬＫ０〜ＢＬＫ７までの８個のサブブロックで表記する。また、図２に示す処理フローでは、元データのＢＬＫ４，３，２を、データ更新位置（ＢＬＫ４，３，２）に書き込まれた形式の更新データで更新する処理を例にとって説明する。 FIG. 2 is a diagram showing an example of a partial update processing flow of block data according to the present invention. In this example, user data is represented by eight sub-blocks from BLK0 to BLK7 as shown in FIG. The processing flow shown in FIG. 2 will be described by taking as an example processing for updating the original data BLK4, 3, 2 with the update data in the format written in the data update positions (BLK4, 3, 2).

まず、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から、元データのＢＬＫ４、３、２とＢＣＣとを読み込む（ステップＳ１）。次に、ＢＩＤチェッカー１４が、ステップＳ１において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ２）。
更新元部分ＣＲＣ演算部１６が、ステップＳ１において読み込まれた元データのＢＬＫ４，３，２のデータに基づいて、更新元部分ＣＲＣを生成する（ステップＳ３）。ＲｅａｄＤＭＡ１３が、ステップＳ１において読み込まれたＢＣＣの内部のＣＲＣを元データＣＲＣとして元データＣＲＣ格納部１５に格納する（ステップＳ４）。 First, the Read DMA 13 reads the original data BLK4, 3, 2 and BCC from the cache memory 11 (step S1). Next, the BID checker 14 checks the validity of the BID inside the BCC read in step S1 (step S2).
The update source partial CRC calculation unit 16 generates the update source partial CRC based on the data of BLK 4, 3, and 2 of the original data read in step S1 (step S3). The Read DMA 13 stores the CRC in the BCC read in step S1 in the original data CRC storage unit 15 as the original data CRC (step S4).

次に、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から更新データのＢＬＫ４，３，２とＢＣＣとを読み込み、更新データのＢＬＫ４，３，２をＷｒｉｔｅＤＭＡ１９に送信する（ステップＳ５）。そして、ＢＩＤチェッカー１４が、上記ステップＳ５において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ６）。また、ＲｅａｄＤＭＡ１３が、上記ステップＳ５において読み込まれたＢＣＣの内部のＣＲＣを更新データＣＲＣとして更新データＣＲＣ格納部１７に格納する（ステップＳ７）。ＢＣＣ演算部１８が、元データＣＲＣ格納部１５に格納された元データＣＲＣと、更新元部分ＣＲＣ演算部１６によって生成された更新元部分ＣＲＣと、更新データＣＲＣ格納部１７に格納された更新データＣＲＣとに基づいて、更新済みデータＣＲＣを演算して生成し、生成された更新済みデータＣＲＣにＢＩＤを付加して、更新済みデータのＢＣＣを生成する（ステップＳ８）。
そして、ＷｒｉｔｅＤＭＡ１９が、ＲｅａｄＤＭＡ１３から送信された更新データのＢＬＫ４，３，２をキャッシュメモリ１１に格納されている元データのＢＬＫ４，３，２に上書きするとともに、該更新データの上書き後の更新済みデータに上記ステップＳ８において生成された更新済みデータのＢＣＣを付加して（ステップＳ９）、処理を終了する。 Next, the Read DMA 13 reads the update data BLK4, 3, 2 and the BCC from the cache memory 11, and transmits the update data BLK4, 3, 2 to the Write DMA 19 (step S5). Then, the BID checker 14 checks the validity of the BID inside the BCC read in step S5 (step S6). Further, the Read DMA 13 stores the CRC in the BCC read in step S5 in the update data CRC storage unit 17 as the update data CRC (step S7). The BCC calculation unit 18 includes the original data CRC stored in the original data CRC storage unit 15, the update source partial CRC generated by the update source partial CRC calculation unit 16, and the update data stored in the update data CRC storage unit 17. Based on the CRC, the updated data CRC is calculated and generated, and a BID is added to the generated updated data CRC to generate a BCC of the updated data (step S8).
Then, the Write DMA 19 overwrites the BLK 4, 3, 2 of the update data transmitted from the Read DMA 13 with the BLK 4, 3, 2 of the original data stored in the cache memory 11, and the update after the update data is overwritten The BCC of the updated data generated in step S8 is added to the completed data (step S9), and the process ends.

図３は、本発明のブロックデータの部分更新処理フローの他の例を示す図である。図２に示す処理フローでは、図１５に示すフォーマットを有する元データのＢＬＫ４，３，２を、右詰めされた形式の更新データ（ＢＬＫ２，１，０の更新データ）で更新する処理を例にとって説明する。
まず、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から、元データのＢＬＫ４，３，２とＢＣＣとを読み込む（ステップＳ１１）。次に、ＢＩＤチェッカー１４が、ステップＳ１において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ１２）。 FIG. 3 is a diagram showing another example of the block data partial update processing flow of the present invention. In the processing flow shown in FIG. 2, the process of updating the original data BLK4, 3, 2 having the format shown in FIG. 15 with update data in the right-justified format (update data of BLK2, 1, 0) is taken as an example. explain.
First, the Read DMA 13 reads the original data BLK 4, 3, 2 and BCC from the cache memory 11 (step S11). Next, the BID checker 14 checks the validity of the BID inside the BCC read in step S1 (step S12).

更新元部分ＣＲＣ演算部１６が、ステップＳ１１において読み込まれた元データのＢＬＫ４，３，２のデータに基づいて、更新元部分ＣＲＣを生成する（ステップＳ１３）。ＲｅａｄＤＭＡ１３が、ステップＳ１１において読み込まれたＢＣＣの内部のＣＲＣを元データＣＲＣとして元データＣＲＣ格納部１５に格納する（ステップＳ１４）。
次に、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から更新データのＢＬＫ２，１，０とＢＣＣとを読み込み、更新データのＢＬＫ２，１，０をＷｒｉｔｅＤＭＡ１９に送信する（ステップＳ１５）。そして、ＢＩＤチェッカー２４が、上記ステップＳ１５において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ１６）。また、ＲｅａｄＤＭＡ１３が、上記ステップＳ１５において読み込まれたＢＣＣの内部のＣＲＣを更新データＣＲＣとして更新データＣＲＣ格納部１７に格納する（ステップＳ１７）。 The update source partial CRC calculation unit 16 generates an update source partial CRC based on the data of the BLKs 4, 3, and 2 of the original data read in step S11 (step S13). The Read DMA 13 stores the CRC in the BCC read in Step S11 as the original data CRC in the original data CRC storage unit 15 (Step S14).
Next, the Read DMA 13 reads the update data BLK2, 1, 0 and the BCC from the cache memory 11, and transmits the update data BLK2, 1, 0 to the write DMA 19 (step S15). Then, the BID checker 24 checks the validity of the BID inside the BCC read in step S15 (step S16). Further, the Read DMA 13 stores the CRC in the BCC read in step S15 in the update data CRC storage unit 17 as update data CRC (step S17).

ＢＣＣ演算部１８が、元データＣＲＣ格納部１５に格納された元データＣＲＣと、更新元部分ＣＲＣ演算部１６によって生成された更新元部分ＣＲＣと、更新データＣＲＣ格納部１７に格納された更新データＣＲＣとに基づいて、更新済みデータＣＲＣを演算して生成し、生成された更新済みデータＣＲＣにＢＩＤを付加して、更新済みデータのＢＣＣを生成する（ステップＳ１８）。
そして、ＷｒｉｔｅＤＭＡ１９が、ＲｅａｄＤＭＡ１３から送信された更新データのＢＬＫ２，１，０をキャッシュメモリ１１に格納されている元データのＢＬＫ４，３，２に上書きするとともに、該更新データの上書き後の更新済みデータに上記ステップＳ１８において生成された更新済みデータのＢＣＣを付加して（ステップＳ１９）、処理を終了する。 The BCC calculation unit 18 includes the original data CRC stored in the original data CRC storage unit 15, the update source partial CRC generated by the update source partial CRC calculation unit 16, and the update data stored in the update data CRC storage unit 17. Based on the CRC, the updated data CRC is calculated and generated, and a BID is added to the generated updated data CRC to generate a BCC of the updated data (step S18).
Then, the Write DMA 19 overwrites the BLK 2, 1, 0 of the update data transmitted from the Read DMA 13 with the BLK 4, 3, 2 of the original data stored in the cache memory 11, and the update after the update data is overwritten The BCC of the updated data generated in step S18 is added to the completed data (step S19), and the process ends.

前述した図１に示す本発明のブロックデータの部分更新装置１では、データの更新回路と、ＢＣＣの計算回路とが分離されている。従って、図１に示す本発明のブロックデータの部分更新装置１が、上記図２または図３に示す処理フローに従ってブロックデータの部分更新処理を行うことにより、データ信頼性に対して以下のような効果がある。
（１）ＷｒｉｔｅＤＭＡ１９がキャッシュメモリ１１に対して誤った更新データを書き込んでしまうような場合でも、誤った更新済みデータにはＢＣＣ演算部１８によって生成された正しい更新済みデータのＢＣＣが付加されている。従って、例えばＣＲＣチェッカー２０が、誤った更新済みデータについてのＣＲＣチェックを行うことによって、ＣＲＣエラーとなり、該更新済みデータが誤ったデータであることを検出することができる。（２）ＢＣＣ演算部１８が誤ったＢＣＣを生成し、ＷｒｉｔｅＤＭＡ１９がキャッシュメモリ１１に対して正しい更新データと上記誤ったＢＣＣとを書き込んだ場合、更新済みデータについてのＣＲＣチェックの結果、ＣＲＣエラーとなるため、該更新済みデータに誤ったＢＣＣが付加されたことを検出することができる。
（３）ブロックデータの部分更新装置が、データの部分更新を行うには、元データのＢＣＣと、更新データのＢＣＣと、更新部分のブロックデータを読込み／書き込みすればよい。従って、キャッシュメモリ１１とデータ更新回路との間のデータ転送量を少なくすることができる。
（４）前述した図１４に示す従来の部分データ更新回路において必要であった更新用データバッファ２６が不要となる。 In the block data partial update apparatus 1 of the present invention shown in FIG. 1 described above, the data update circuit and the BCC calculation circuit are separated. Accordingly, the block data partial update apparatus 1 of the present invention shown in FIG. 1 performs the block data partial update processing according to the processing flow shown in FIG. 2 or FIG. effective.
(1) Even when the Write DMA 19 writes erroneous update data to the cache memory 11, the correct updated data BCC generated by the BCC calculation unit 18 is added to the erroneous updated data. Yes. Therefore, for example, when the CRC checker 20 performs a CRC check on erroneously updated data, it is possible to detect that a CRC error has occurred and the updated data is incorrect data. (2) When the BCC calculation unit 18 generates an incorrect BCC and the Write DMA 19 writes the correct update data and the incorrect BCC to the cache memory 11, the CRC check result for the updated data results in a CRC error. Therefore, it can be detected that an incorrect BCC is added to the updated data.
(3) The partial update device for block data may read / write the BCC of the original data, the BCC of the update data, and the block data of the update portion in order to perform partial update of the data. Therefore, the amount of data transferred between the cache memory 11 and the data update circuit can be reduced.
(4) The update data buffer 26 required in the conventional partial data update circuit shown in FIG.

（実施例）
以下に、本発明の実施例について説明する。図４は、本発明の実施例に係るブロックデータの部分更新装置の構成の一例を示す図である。ブロックデータの部分更新装置３は、キャッシュメモリ１１、キャッシュメモリインタフェース１２、ＲｅａｄＤＭＡ１３、ＢＩＤチェッカー１４、元データＣＲＣ格納部１５、更新部分ＣＲＣ演算部１６、更新データＣＲＣ格納部１７、ＢＣＣ演算部１８、ＷｒｉｔｅＤＭＡ１９、更新データパス３０を備える。図４に示すブロックデータの部分更新装置３が備える構成要素のうち、図１に示すブロックデータの部分更新装置１が備える構成要素と同符号のものは、該ブロックデータの部分更新装置１が備える構成要素と同様の機能を有するので、ここでの詳細な説明は省略する。 (Example)
Examples of the present invention will be described below. FIG. 4 is a diagram illustrating an example of the configuration of the block data partial updating apparatus according to the embodiment of the present invention. The block data partial update device 3 includes a cache memory 11, a cache memory interface 12, a Read DMA 13, a BID checker 14, an original data CRC storage unit 15, an update partial CRC calculation unit 16, an update data CRC storage unit 17, and a BCC calculation unit 18. , Write DMA 19 and update data path 30. Among the constituent elements of the block data partial update device 3 shown in FIG. 4, those having the same reference numerals as those of the block data partial update device 1 shown in FIG. 1 are provided in the block data partial update device 1. Since it has the same function as a component, detailed description here is abbreviate | omitted.

更新元部分ＣＲＣ演算部１６は、元データのうち更新される部分のデータと、更新位置パラメータ格納部１８２に格納された更新位置パラメータ（Ｆ（ｍ））とに基づいて、後述する式（１０）に従って、更新元部分ＣＲＣ（以下、「ＣＲＣ_part」と記述）を算出する。算出されたＣＲＣ_partは、更新元部分ＣＲＣ演算部１６内のＣＲＣ_partレジスタ（図示を省略）に格納される。上記更新位置パラメータ（Ｆ（ｍ））は、上記更新される部分の先頭のブロック位置（更新開始ブロック位置）であるｍに対応するパラメータである。更新位置パラメータ（Ｆ（ｍ））を示す式については、後述する。 The update source partial CRC calculation unit 16 calculates a formula (10) to be described later on the basis of the data of the part to be updated in the original data and the update position parameter (F (m)) stored in the update position parameter storage unit 182. ) To calculate the update source part CRC (hereinafter referred to as “CRC _part ”). The calculated CRC _part is stored in a CRC _part register (not shown) in the update source partial CRC calculation unit 16. The update position parameter (F (m)) is a parameter corresponding to m which is the first block position (update start block position) of the part to be updated. An expression indicating the update position parameter (F (m)) will be described later.

ＢＣＣ演算部１８は、Ｓｅｅｄパラメータ格納部１８１、更新位置パラメータ格納部１８２、加算回路１８３、１８６、マスク回路１８４、乗算回路１８５、ＢＩＤ付加部１８７を備える。Ｓｅｅｄパラメータ格納部１８１には、Ｓｅｅｄパラメータ（ＳＥＥＤ）が予め格納されている。ＳＥＥＤとは、後述するＳｅｅｄ値で決まる定数である。ＳＥＥＤを示す式については後述する。更新位置パラメータ格納部１８２には、更新位置パラメータ（Ｆ（ｍ））が予め格納されている。
加算回路１８３は、更新データＣＲＣ格納部１７に格納されている更新データＣＲＣ（以下、「ＣＲＣ_mod」と記述）と、Ｓｅｅｄパラメータ格納部１８１に格納されているＳｅｅｄパラメータとを加算（ＸＯＲ演算）する。 The BCC calculation unit 18 includes a seed parameter storage unit 181, an update position parameter storage unit 182, addition circuits 183 and 186, a mask circuit 184, a multiplication circuit 185, and a BID addition unit 187. The seed parameter storage unit 181 stores a seed parameter (SEED) in advance. SEED is a constant determined by a Seed value to be described later. An expression indicating SEED will be described later. The update position parameter storage unit 182 stores an update position parameter (F (m)) in advance.
The adder circuit 183 adds the update data CRC (hereinafter referred to as “CRC _mod ”) stored in the update data CRC storage unit 17 and the Seed parameter stored in the Seed parameter storage unit 181 (XOR operation). To do.

マスク回路１８４は、更新位置パラメータ格納部１８２から更新位置パラメータを読み出して出力する。更新データが右詰めされた形式である場合、マスク回路１８４は、更新位置パラメータ格納部１８２から読み出した更新位置パラメータをそのまま出力する。更新データがデータ更新位置に書き込まれた形式である場合、マスク回路１８４は、値「１」を出力する。
乗算回路１８５は、後述するＣＲＣ生成多項式Ｇ（Ｘ）を原始多項式とした乗算回路である。乗算回路１８５は、加算回路１８３による加算結果とマスク回路１８４の出力とを乗算する。
加算回路１８６は、乗算回路１８５による乗算結果と更新元部分ＣＲＣ演算部１６によって演算された更新元部分ＣＲＣと元データＣＲＣ格納部１５に格納されている元データＣＲＣ（以下、「ＣＲＣ_pre」と記述）とを加算（ＸＯＲ演算）して、更新済みデータＣＲＣ（以下、「ＣＲＣ_post」と記述）を生成する。ＢＩＤ付加部１８７は、ＣＲＣ_postに更新済みデータに対するＢＩＤを付加する。 The mask circuit 184 reads the update position parameter from the update position parameter storage unit 182 and outputs it. When the update data is in a format right-justified, the mask circuit 184 outputs the update position parameter read from the update position parameter storage unit 182 as it is. When the update data is written in the data update position, the mask circuit 184 outputs the value “1”.
The multiplication circuit 185 is a multiplication circuit in which a CRC generation polynomial G (X) described later is a primitive polynomial. The multiplication circuit 185 multiplies the addition result by the addition circuit 183 and the output of the mask circuit 184.
The addition circuit 186 includes the multiplication result obtained by the multiplication circuit 185, the update source partial CRC calculated by the update source partial CRC calculation unit 16, and the original data CRC (hereinafter referred to as “CRC _pre ”) stored in the original data CRC storage unit 15. Description) is added (XOR operation) to generate updated data CRC (hereinafter referred to as “CRC _post ”). The BID adding unit 187 adds a BID for the updated data to the CRC _post .

本発明の実施例における、ＣＲＣ_postの生成処理の例について、以下に説明する。この例では、ユーザデータは、前述した図１５に示すような、各々が６４バイトのＢＬＫ０〜ＢＬＫ７までの８個のサブブロックで表記されるものとする。また、ブロックデータの部分更新装置３は、図５（Ａ）に示す元データの更新される部分のデータであるＰ₂を、図５（Ｂ）または図５（Ｃ）に示す更新データであるＱ₂で更新するものとする。図５（Ａ）において、Ｐ₂は、更新される部分であるＢＬＫｍからＢＬＫｎ−１までのサブブロックに格納されている。また、Ｐ₁およびＰ₃は、元データにおける更新されない部分のデータである。
なお、図５（Ｂ）中のＱ₂は、右詰めされた形式の更新データを示し、図５（Ｃ）中のＱ₂は、データ更新位置に書き込まれた形式の更新データを示している。 An example of CRC _post generation processing in the embodiment of the present invention will be described below. In this example, it is assumed that the user data is represented by 8 sub-blocks of BLK0 to BLK7 each having 64 bytes as shown in FIG. Further, the block data partial update device 3 is the update data shown in FIG. 5 (B) or FIG. 5 (C), with P ₂ being the data of the updated part of the original data shown in FIG. 5 (A). It shall be updated in Q _2. In FIG. 5A, P ₂ is stored in the sub-blocks from BLKm to BLKn−1 that are the parts to be updated. P ₁ and P ₃ are data in the original data that is not updated.
Note that Q ₂ in FIG. 5B indicates update data in a right-justified format, and Q ₂ in FIG. 5C indicates update data in a format written at a data update position. .

以下、ブロックデータの部分更新装置３が処理する各データを多項式表記で表示する。本発明の実施例においては、以下のように定義される、ＡＮＳＩＴ１０のＣＲＣ演算の生成多項式Ｇ（Ｘ）を用いる。
Ｇ（Ｘ）＝Ｘ¹⁶＋Ｘ¹⁵＋Ｘ¹¹＋Ｘ⁹＋Ｘ⁸＋Ｘ⁷＋Ｘ⁵＋Ｘ⁴＋Ｘ²＋Ｘ¹＋１
ここで、一般に、ＣＲＣを生成する回路のＳｅｅｄ値（初期値）として、以下の式（１）のように表記されるＳ（Ｘ）を定義する。 Hereinafter, each piece of data processed by the block data partial update device 3 is displayed in polynomial notation. In the embodiment of the present invention, a generator polynomial G (X) of the CRC calculation of ANSI T10 defined as follows is used.
G (X) = X ¹⁶ + X ¹⁵ + X ¹¹ + X ⁹ + X ⁸ + X ⁷ + X ⁵ + X ⁴ + X ² + X ¹ +1
Here, generally, S (X) expressed as the following expression (1) is defined as a seed value (initial value) of a circuit that generates a CRC.

ユーザデータＰ（Ｘ）を、上記式（２）と表記すると、ＣＲＣを生成する回路によって生成されるＣＲＣは、以下の（３）式のように表現することができる。
ＣＲＣ＝（Ｓ（Ｘ）×Ｘ⁴⁰⁹⁶＋Ｐ（Ｘ）×Ｘ¹⁶）ｍｏｄＧ（Ｘ）・・・式（３） When the user data P (X) is expressed as the above equation (2), the CRC generated by the circuit that generates the CRC can be expressed as the following equation (3).
CRC = (S (X) × X ⁴⁰⁹⁶ + P (X) × X ¹⁶ ) mod G (X) (3)

図６は、上記式（３）に従うＣＲＣの算出処理を説明する図である。一般に、ＣＲＣを生成する回路は、図６（Ａ）に示すユーザデータＰ（Ｘ）に１６ビット（２バイト）の空の領域を付加するとともに、Ｓ（Ｘ）を５１２バイトのデータの先頭にシフトする。そして、ＣＲＣを生成する回路は、図６（Ｂ）に示すように、Ｐ（Ｘ）に１６ビットの空の領域が付加されたデータとＳ（Ｘ）が５１２バイトの先頭にシフトされたデータとを加算して、図６（Ｃ）に示すような、Ｓ（Ｘ）とＰ（Ｘ）とが５１２バイトの領域に格納され、該５１２バイトの領域に１６ビットの空の領域が付加されたデータを生成する。そして、ＣＲＣを生成する回路は、図６（Ｄ）に示すように、図６（Ｃ）に示すデータをＧ（Ｘ）で割って、その余りをＣＲＣとして算出する。算出されたＣＲＣは、図６（Ｅ）に示すように、Ｐ（Ｘ）に付加されていた１６ビットの空の領域に格納される。 FIG. 6 is a diagram illustrating CRC calculation processing according to the above equation (3). In general, the CRC generation circuit adds an empty area of 16 bits (2 bytes) to the user data P (X) shown in FIG. 6A, and sets S (X) at the beginning of the 512-byte data. shift. Then, as shown in FIG. 6 (B), the CRC generation circuit has data in which an empty area of 16 bits is added to P (X) and data in which S (X) is shifted to the beginning of 512 bytes. 6 (C), S (X) and P (X) are stored in a 512-byte area, and a 16-bit empty area is added to the 512-byte area. Generated data. Then, as shown in FIG. 6D, the circuit that generates the CRC divides the data shown in FIG. 6C by G (X) and calculates the remainder as CRC. The calculated CRC is stored in a 16-bit empty area added to P (X) as shown in FIG. 6 (E).

本発明の実施例において、前述した図５（Ａ）に示す元データのＰ₁，Ｐ₂，Ｐ₃と、図５（Ｂ）または図５（Ｃ）に示す更新データＱ₂をそれぞれＰ₁（Ｘ），Ｐ₂（Ｘ），Ｐ₃（Ｘ），Ｑ₂（Ｘ）と関数表現すると、元データＣＲＣ格納部１５に格納される元データＣＲＣ（ＣＲＣ_pre）は、以下の式（４）のように表現される。 In an embodiment of the present invention, FIG. 5 and P _1, P _2, P ₃ of the original data (A), the 5 (B) or FIG update data Q ₂ to which is shown in (C), respectively P ₁ described above When expressed as functions (X), P ₂ (X), P ₃ (X), and Q ₂ (X), the original data CRC (CRC _pre ) stored in the original data CRC storage unit 15 is expressed by the following equation (4) ).

図７は、上記式（４）に従うＣＲＣ_preの算出処理を説明する図である。まず、図７（Ａ）に示すような、元データのうち更新される部分のデータＰ₂、更新されない部分のデータＰ₁、Ｐ₃からなるユーザデータに１６ビット（２バイト）の空の領域を付加するとともに、Ｓ（Ｘ）を５１２バイトのデータの先頭にシフトする。そして、図７（Ｂ）に示すように、ユーザデータに１６ビットの空の領域が付加されたデータとＳ（Ｘ）が５１２バイトの先頭にシフトされたデータとを加算して、図７（Ｃ）に示すような、Ｓ（Ｘ）とＰ₁、Ｐ₂、Ｐ₃とが５１２バイトの領域に格納され、該５１２バイトの領域に１６ビットの空の領域が付加されたデータを生成する。そして、図７（Ｄ）に示すように、図７（Ｃ）に示すデータをＧ（Ｘ）で割って、その余りをＣＲＣ_preとして算出する。
また、更新データは、図５（Ｂ）または図５（Ｃ）に示すＱ₂であることから、式（４）中のＰ₂（Ｘ）をＱ₂（Ｘ）で置き換えることによって、更新済みデータＣＲＣ（ＣＲＣ_post）は、以下の式（５）のように表現される。 FIG. 7 is a diagram for explaining CRC _pre calculation processing according to the above equation (4). First, as shown in FIG. 7A, a 16-bit (2-byte) empty area is added to the user data composed of the updated data P ₂ and the non-updated data P ₁ and P _{3 of the original} data. Is added, and S (X) is shifted to the beginning of the 512-byte data. Then, as shown in FIG. 7B, the data in which the 16-bit empty area is added to the user data and the data in which S (X) is shifted to the head of 512 bytes are added, and FIG. As shown in C), S (X) and P ₁ , P ₂ , and P ₃ are stored in a 512-byte area, and data in which a 16-bit empty area is added to the 512-byte area is generated. . Then, as shown in FIG. 7D, the data shown in FIG. 7C is divided by G (X), and the remainder is calculated as CRC _pre .
Since the update data is Q ₂ shown in FIG. 5B or FIG. 5C, it has been updated by replacing P ₂ (X) in formula (4) with Q ₂ (X). The data CRC (CRC _post ) is expressed as the following equation (5).

次に、更新データＣＲＣ格納部１７に格納されている更新データＣＲＣ（ＣＲＣ_mod）について説明する。ＣＲＣ_modを表現する式は、更新データが右詰めされた形式であるか、更新データがデータ更新位置に書き込まれた形式であるかによって異なる。
図５（Ｂ）に示すように、更新データＱ₂が右詰めされた形式である場合、ＣＲＣ_modは、以下のように表現される。
ＣＲＣ_mod＝（Ｓ（Ｘ）×Ｘ⁴⁰⁹⁶＋Ｑ₂（Ｘ）×Ｘ¹⁶）ｍｏｄＧ（Ｘ）・・・式（６） Next, the update data CRC (CRC _mod ) stored in the update data CRC storage unit 17 will be described. The expression expressing CRC _mod differs depending on whether update data is in a right-justified format or update data is written in a data update position.
As shown in FIG. 5 (B), when the update data Q ₂ is a right-justified format, CRC _mod is expressed as follows.
CRC _mod = (S (X) × X ⁴⁰⁹⁶ + Q ₂ (X) × X ¹⁶ ) mod G (X) (6)

図８は、上記式（６）に従うＣＲＣ_modの算出処理を説明する図である。まず、図８（Ａ）に示す更新データＱ₂に１６ビット（２バイト）の空の領域を付加するとともに、Ｓ（Ｘ）を５１２バイトのデータの先頭にシフトする。そして、図８（Ｂ）に示すように、Ｑ₂に１６ビットの空の領域が付加されたデータとＳ（Ｘ）が５１２バイトの先頭にシフトされたデータとを加算して、図８（Ｃ）に示すような、Ｓ（Ｘ）とＱ₂とが５１２バイトの領域に格納され、該５１２バイトの領域に１６ビットの空の領域が付加されたデータを生成する。そして、図８（Ｄ）に示すように、図８（Ｃ）に示すデータをＧ（Ｘ）で割って、その余りをＣＲＣ_modとして算出する。
上記式（４）と式（６）とを用いて、式（５）に示すＣＲＣ_postを以下の式（８）に書き換えることができる。下記の式（８）において、＋、−はＸＯＲ演算を示している。
ここで、前述したＳｅｅｄパラメータ（ＳＥＥＤ）は、以下の式で定義される。
ＳＥＥＤ＝（Ｓ（Ｘ）×Ｘ⁴⁰⁹⁶）ｍｏｄＧ（Ｘ） …式（７）
また、前述した更新位置パラメータＦ（ｍ）は、以下の式（９）で定義される。 FIG. 8 is a diagram for explaining CRC _mod calculation processing according to the above equation (6). First, the addition of an empty area in FIG. 8 update data Q ₂ to 16 bits shown in (A) (2 bytes), is shifted to the head of data of 512 bytes S (X). Then, as shown in FIG. 8B, the data in which a 16-bit empty area is added to Q ₂ and the data in which S (X) is shifted to the head of 512 bytes are added, and FIG. As shown in C), S (X) and Q ₂ are stored in a 512-byte area, and data in which a 16-bit empty area is added to the 512-byte area is generated. Then, as shown in FIG. 8D, the data shown in FIG. 8C is divided by G (X), and the remainder is calculated as CRC _mod .
Using the above formula (4) and formula (6), the CRC _post shown in formula (5) can be rewritten into the following formula (8). In the following formula (8), + and-indicate XOR operations.
Here, the aforementioned seed parameter (SEED) is defined by the following equation.
SEED = (S (X) × X ⁴⁰⁹⁶ ) mod G (X) (7)
Further, the update position parameter F (m) described above is defined by the following equation (9).

本発明の実施例においては、ユーザデータが、ＢＬＫ０〜ＢＬＫ７までの８個のサブブロックで表記されることから、更新開始ブロック位置ｍは、０〜７までの値をとり、Ｆ（ｍ）は、該更新開始ブロック位置ｍに対応するパラメータとなる。
また、更新元部分ＣＲＣ演算部１６が算出するＣＲＣ_partは、以下のように表現することができる。
ＣＲＣ_part＝（Ｐ₂（Ｘ）×Ｘ¹⁶×Ｆ（ｍ））ｍｏｄＧ（Ｘ）・・・式（１０）
式（１０）は、前述した式（３）においてＳｅｅｄ値＝０として、Ｐ₂（Ｘ）についてＣＲＣ生成の演算を行い、Ｆ（ｍ）で乗算することによってＣＲＣ_partが算出されることを示している。 In the embodiment of the present invention, since the user data is represented by 8 sub-blocks from BLK0 to BLK7, the update start block position m takes a value from 0 to 7, and F (m) is , A parameter corresponding to the update start block position m.
Further, the CRC _part calculated by the update source part CRC calculation unit 16 can be expressed as follows.
CRC _part = (P ₂ (X) × X ¹⁶ × F (m)) mod G (X) (10)
Equation (10) indicates that CRC _part is calculated by performing CRC generation calculation for P ₂ (X) and multiplying by F (m) with the seed value = 0 in the above-described equation (3). ing.

従って、前述した式（８）で表現されるＣＲＣ_postは、式（９）で定義されるＦ（ｍ）と、式（１０）に示されるＣＲＣ_partと、式（７）で定義されるＳＥＥＤとを用いて、以下の式（１１）に書き換えることができる。
ＣＲＣ_post＝ＣＲＣ_pre＋ＣＲＣ_part＋（（ＣＲＣ_mod＋ＳＥＥＤ）×Ｆ（ｍ））ｍｏｄＧ（Ｘ）・・・式（１１）
図５（Ｃ）に示すように、更新データＱ₂がデータ更新位置に書き込まれた形式である場合、ＣＲＣ_modは、以下のように表現される。 Therefore, the CRC _post expressed by the above-described equation (8) is F (m) defined by the equation (9), the CRC _part expressed by the equation (10), and the SEED defined by the equation (7). And can be rewritten into the following formula (11).
CRC _post = CRC _pre + CRC _part + ((CRC _mod + SEED) × F (m)) _mod G (X) (11)
As shown in FIG. 5 (C), the update data Q ₂ may be in a format written in the data update position, CRC _mod is expressed as follows.

図９は、上記式（１２）に従うＣＲＣ_modの算出処理を説明する図である。まず、図９（Ａ）に示す、データ更新位置（ＢＬＫｍ〜ＢＬＫｎ−１）にある更新データＱ₂に１６ビット（２バイト）の空の領域を付加するとともに、Ｓ（Ｘ）を５１２バイトのデータの先頭にシフトする。そして、図９（Ｂ）に示すように、Ｑ₂に１６ビットの空の領域が付加されたデータとＳ（Ｘ）が５１２バイトの先頭にシフトされたデータとを加算して、図９（Ｃ）に示すような、Ｓ（Ｘ）とＱ₂とが５１２バイトの領域に格納され、該５１２バイトの領域に１６ビットの空の領域が付加されたデータを生成する。そして、図９（Ｄ）に示すように、図９（Ｃ）に示すデータをＧ（Ｘ）で割って、その余りをＣＲＣ_modとして算出する。
前述した式（４）、式（７）、式（９）、式（１０）、式（１２）を用いて、式（５）に示すＣＲＣ_postを以下の式（１３）に書き換えることができる。 FIG. 9 is a diagram for explaining CRC _mod calculation processing according to the above equation (12). First, in FIG. 9 (A), with the addition of an empty area of the data update position (BLKm~BLKn-1) in the update data Q ₂ to 16 bits (2 bytes), S of 512 bytes (X) Shift to the beginning of the data. Then, as shown in FIG. 9B, the data in which a 16-bit empty area is added to Q ₂ and the data in which S (X) is shifted to the head of 512 bytes are added, and FIG. As shown in C), S (X) and Q ₂ are stored in a 512-byte area, and data in which a 16-bit empty area is added to the 512-byte area is generated. Then, as shown in FIG. 9D, the data shown in FIG. 9C is divided by G (X), and the remainder is calculated as CRC _mod .
The CRC _post shown in the equation (5) can be rewritten into the following equation (13) by using the above-described equations (4), (7), (9), (10), and (12). .

上記式（１３）は、式（１１）の右辺の第３項におけるＦ（ｍ）をＦ（０）＝１としたときの計算と同値である。従って、式（１１）で示される、更新データＱ₂が右詰めされた形式である場合のＣＲＣ_postと、式（１３）で示される、更新データＱ₂がデータ更新位置に書き込まれた形式である場合のＣＲＣ_postは、マスク回路１８４の出力する値を「１」とすれば、一つのＢＣＣの演算回路で算出することができる。 The above equation (13) is equivalent to the calculation when F (m) in the third term on the right side of equation (11) is F (0) = 1. Therefore, the formula (11), and CRC _post when the update data Q ₂ is a right-justified format, represented by the formula (13), the update data Q ₂ is written into the data update position format The CRC _post in a certain case can be calculated by one BCC arithmetic circuit if the value output from the mask circuit 184 is “1”.

図１０は、更新データが右詰めされた形式である場合の、ブロックデータの部分更新処理フローの例を示す図である。図１０に示す処理フローでは、図１５に示すようなフォーマットを有する元データのＢＬＫ４，３，２を、ＢＬＫ２，１，０に書き込まれた形式の更新データで更新する処理を例にとって説明する。
まず、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から、元データのＢＬＫ４，３，２とＢＣＣとを読み込む（ステップＳ２１）。次に、ＢＩＤチェッカー１４が、ステップＳ２１において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ２２）。
更新元部分ＣＲＣ演算部１６が、ステップＳ２１において読み込まれた元データのＢＬＫ４，３，２のデータに基づいて、ＣＲＣ_partを算出し、算出したＣＲＣ_partをＣＲＣ_partレジスタに格納する（ステップＳ２３）。ステップＳ２３において、更新元部分ＣＲＣ演算部１６は、前述した式（３）に従って、Ｓｅｅｄ値＝０としてＢＬＫ４，３，２のデータについてＣＲＣ生成の演算を行い、更新位置パラメータＦ（２）で乗算する演算を行う。より具体的には、更新元部分ＣＲＣ演算部１６は、Ｐ₂（Ｘ）をＢＬＫ４，３，２のデータの関数表現、Ｆ（ｍ）をＦ（２）として、式（１０）に従ってＣＲＣ_partを算出する。 FIG. 10 is a diagram illustrating an example of a partial update processing flow of block data in a case where the update data has a right-padded format. The processing flow shown in FIG. 10 will be described by taking as an example processing for updating BLK4, 3, 2 of the original data having the format shown in FIG. 15 with the update data in the format written in BLK2, 1, 0.
First, the Read DMA 13 reads the original data BLK4, 3, 2 and BCC from the cache memory 11 (step S21). Next, the BID checker 14 checks the validity of the BID inside the BCC read in step S21 (step S22).
The update source part CRC calculation unit 16 calculates a CRC _part based on the BLK4, 3, and 2 data of the original data read in step S21, and stores the calculated CRC _part in the CRC _part register (step S23). . In step S23, the update source partial CRC calculation unit 16 performs CRC generation calculation on the data of BLK4, 3, and 2 with the Seed value = 0 according to the above-described equation (3), and multiplies by the update position parameter F (2). Perform the operation. More specifically, the update source part CRC calculation unit 16 sets the CRC _part according to equation (10), where P ₂ (X) is a function representation of the data of BLK4, 3, ₂ and F (m) is F (2). Is calculated.

次に、ＲｅａｄＤＭＡ１３が、ステップＳ２１において読み込まれたＢＣＣの内部のＣＲＣをＣＲＣ_preとして元データＣＲＣ格納部１５に格納する（ステップＳ２４）。次に、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から更新データのＢＬＫ２，１，０とＢＣＣとを読み込み、更新データのＢＬＫ２，１，０をＷｒｉｔｅＤＭＡ１９に送信する（ステップＳ２５）。そして、ＢＩＤチェッカー１４が、上記ステップＳ２５において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ２６）。また、ＲｅａｄＤＭＡ１３が、上記ステップＳ２５において読み込まれたＢＣＣの内部のＣＲＣをＣＲＣ_modとして更新データＣＲＣ格納部１７に格納する（ステップＳ２７）。ＢＣＣ演算部１８が、更新データＣＲＣ格納部１７に格納されたＣＲＣ_modにＳＥＥＤを加算（ＸＯＲ）した後、マスク回路１８４から出力される更新位置パラメータＦ（２）を乗算する（ステップＳ２８）。 Next, the Read DMA 13 stores the CRC in the BCC read in step S21 in the original data CRC storage unit 15 as CRC _pre (step S24). Next, the Read DMA 13 reads the update data BLK2, 1, 0 and the BCC from the cache memory 11, and transmits the update data BLK2, 1, 0 to the Write DMA 19 (step S25). Then, the BID checker 14 checks the validity of the BID inside the BCC read in step S25 (step S26). Further, the Read DMA 13 stores the CRC in the BCC read in step S25 in the update data CRC storage unit 17 as CRC _mod (step S27). The BCC calculation unit 18 adds (XOR) SEED to CRC _mod stored in the update data CRC storage unit 17, and then multiplies the update position parameter F (2) output from the mask circuit 184 (step S28).

ＢＣＣ演算部１８が、ステップＳ２８における乗算結果と、ステップＳ２３においてＣＲＣ_partレジスタに格納されたＣＲＣ_partと、ステップＳ２４において元データＣＲＣ格納部１５に格納されたＣＲＣ_preとを加算して、ＣＲＣ_postを算出する（ステップＳ２９）。すなわち、ＢＣＣ演算部１８は、前述した式（１１）に従って、ＣＲＣ_postを算出する。
ＢＣＣ演算部１８のＢＩＤ付加部１８７が、ステップＳ２９において算出されたＣＲＣ_postにＢＩＤを付加して、更新済みデータのＢＣＣを生成する（ステップＳ３０）。ＷｒｉｔｅＤＭＡ１９が、ＲｅａｄＤＭＡ１３から送信された更新データのＢＬＫ２，１，０をキャッシュメモリ１１に格納されている元データのＢＬＫ４，３，２に上書きするとともに、更新済みデータに上記ステップＳ３０において生成された更新済みデータのＢＣＣを付加して（ステップＳ３１）、処理を終了する。 BCC calculation unit 18, the multiplication result in the step S28, and adds the CRC _part stored in CRC _part register in step S23, the CRC _pre stored in the original data CRC storage unit 15 in step S24, CRC _post Is calculated (step S29). That is, the BCC calculation unit 18 calculates CRC _post according to the above-described equation (11).
The BID adding unit 187 of the BCC calculating unit 18 adds a BID to the CRC _post calculated in step S29 to generate a BCC of updated data (step S30). The Write DMA 19 overwrites the BLK 2, 1, 0 of the update data transmitted from the Read DMA 13 with the BLK 4, 3, 2 of the original data stored in the cache memory 11, and the updated data is generated in the above step S30. The updated data BCC is added (step S31), and the process is terminated.

図１１は、更新データがデータ更新位置に書き込まれた形式である場合の、ブロックデータの部分更新処理フローの例を示す図である。図１１に示す処理フローでは、元データのＢＬＫ４，３，２を、データ更新位置（ＢＬＫ４，３，２）に書き込まれた形式の更新データで更新する処理を例にとって説明する。 FIG. 11 is a diagram illustrating an example of a partial update processing flow of block data when the update data is written in the data update position. The processing flow shown in FIG. 11 will be described by taking as an example a process of updating the original data BLK4, 3, 2 with the update data in the format written in the data update position (BLK4, 3, 2).

まず、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から、元データのＢＬＫ４，３，２とＢＣＣとを読み込む（ステップＳ４１）。次に、ＢＩＤチェッカー１４が、ステップＳ４１において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ４２）。
更新元部分ＣＲＣ演算部１６が、ステップＳ４１において読み込まれた元データのＢＬＫ４，３，２のデータに基づいて、ＣＲＣ_partを算出し、算出したＣＲＣ_partをＣＲＣ_partレジスタに格納する（ステップＳ４３）。ステップＳ４３において、更新元部分ＣＲＣ演算部１６は、前述した式（３）に従って、Ｓｅｅｄ値＝０としてＢＬＫ４，３，２のデータについてＣＲＣ生成の演算を行い、更新位置パラメータＦ（２）で乗算する演算を行う。より具体的には、更新元部分ＣＲＣ演算部１６は、Ｐ₂（Ｘ）をＢＬＫ４，３，２のデータの関数表現、Ｆ（ｍ）をＦ（２）として、式（１０）に従ってＣＲＣ_partを算出する。 First, the Read DMA 13 reads the original data BLK 4, 3, 2 and BCC from the cache memory 11 (step S41). Next, the BID checker 14 checks the validity of the BID inside the BCC read in step S41 (step S42).
The update source part CRC calculation unit 16 calculates a CRC _part based on the BLK4, 3 and 2 data of the original data read in step S41, and stores the calculated CRC _part in the CRC _part register (step S43). . In step S43, the update source partial CRC calculation unit 16 performs CRC generation calculation on the data of BLK4, 3, and 2 with the Seed value = 0 according to the above-described equation (3), and multiplies by the update position parameter F (2). Perform the operation. More specifically, the update source part CRC calculation unit 16 sets the CRC _part according to equation (10), where P ₂ (X) is a function representation of the data of BLK4, 3, ₂ and F (m) is F (2). Is calculated.

ＲｅａｄＤＭＡ１３が、ステップＳ４１において読み込まれたＢＣＣの内部のＣＲＣをＣＲＣ_preとして元データＣＲＣ格納部１５に格納する（ステップＳ４４）。そして、ＲｅａｄＤＭＡ１３が、キャッシュメモリ１１から更新データのＢＬＫ４，３，２とＢＣＣとを読み込み、更新データのＢＬＫ４，３，２をＷｒｉｔｅＤＭＡ１９に送信する（ステップＳ４５）。そして、ＢＩＤチェッカー１４が、上記ステップＳ４５において読み込まれたＢＣＣの内部のＢＩＤの正当性をチェックする（ステップＳ４６）。また、ＲｅａｄＤＭＡ１３が、上記ステップＳ４５において読み込まれたＢＣＣの内部のＣＲＣをＣＲＣ_modとして更新データＣＲＣ格納部１７に格納する（ステップＳ４７）。 The Read DMA 13 stores the CRC in the BCC read in step S41 in the original data CRC storage unit 15 as CRC _pre (step S44). Then, the Read DMA 13 reads the update data BLK4, 3, 2 and the BCC from the cache memory 11, and transmits the update data BLK4, 3, 2 to the Write DMA 19 (step S45). Then, the BID checker 14 checks the validity of the BID inside the BCC read in step S45 (step S46). The Read DMA 13 stores the CRC in the BCC read in step S45 in the update data CRC storage unit 17 as CRC _mod (step S47).

ＢＣＣ演算部１８が、更新データＣＲＣ格納部１７に格納されたＣＲＣ_modにＳＥＥＤを加算（ＸＯＲ）した後、マスク回路１８４から出力される値「１」を乗算する（ステップＳ４８）。
ＢＣＣ演算部１８が、ステップＳ４８における乗算結果と、ステップＳ４３においてＣＲＣ_partレジスタに格納されたＣＲＣ_partと、ステップＳ４４において元データＣＲＣ格納部１５に格納されたＣＲＣ_preとを加算して、ＣＲＣ_postを算出する（ステップＳ４９）。すなわち、ＢＣＣ演算部１８は、前述した式（１３）に従って、ＣＲＣ_postを算出する。
ＢＣＣ演算部１８のＢＩＤ付加部１８７が、ステップＳ４９において算出されたＣＲＣ_postにＢＩＤを付加して、更新済みデータのＢＣＣを生成する（ステップＳ５０）。ＷｒｉｔｅＤＭＡ１９が、ＲｅａｄＤＭＡ１３から送信された更新データのＢＬＫ４，３，２をキャッシュメモリ１１に格納されている元データのＢＬＫ４，３，２に上書きするとともに、更新済みデータに上記ステップＳ５０において生成された更新済みデータのＢＣＣを付加して（ステップＳ５１）、処理を終了する。 The BCC calculation unit 18 adds (XOR) SEED to CRC _mod stored in the update data CRC storage unit 17, and then multiplies the value “1” output from the mask circuit 184 (step S48).
BCC calculation unit 18, the multiplication result in the step S48, the adds and CRC _part stored in CRC _part register at step S43, the CRC _pre stored in the original data CRC storage unit 15 in step S44, CRC _post Is calculated (step S49). That is, the BCC calculation unit 18 calculates CRC _post according to the above-described equation (13).
The BID adding unit 187 of the BCC calculating unit 18 adds a BID to the CRC _post calculated in step S49 to generate a BCC of updated data (step S50). The Write DMA 19 overwrites the BLK 4, 3 and 2 of the update data transmitted from the Read DMA 13 with the BLK 4, 3 and 2 of the original data stored in the cache memory 11, and the updated data is generated in the above step S50. The updated data BCC is added (step S51), and the process is terminated.

以上、説明したように、本発明によれば、誤った更新済みデータに正しいＢＣＣを付加することを防止することが可能となる。
また、本発明によれば、元データに誤った更新データを上書きしてしまっても、本発明によって生成された正しい更新済みデータのチェックコードに基づいて、該更新済みデータが誤ったデータであることを検出することができる。
また、本発明によれば、正しい更新済みデータに誤ったチェックコードが付加された場合であっても、該チェックコードの正当性のチェックを通じて、更新済みデータに誤ったチェックコードが付加されたことを検出することができる。 As described above, according to the present invention, it is possible to prevent a correct BCC from being added to erroneous updated data.
In addition, according to the present invention, even if erroneous update data is overwritten on the original data, the updated data is incorrect data based on the check code of the correct updated data generated by the present invention. Can be detected.
In addition, according to the present invention, even when an incorrect check code is added to correct updated data, an incorrect check code is added to the updated data through checking the validity of the check code. Can be detected.

本発明のブロックデータの部分更新装置の構成の一例を示す図である。It is a figure which shows an example of a structure of the partial update apparatus of the block data of this invention. 本発明のブロックデータの部分更新処理フローの一例を示す図である。It is a figure which shows an example of the partial update process flow of the block data of this invention. 本発明のブロックデータの部分更新処理フローの他の例を示す図である。It is a figure which shows the other example of the partial update process flow of the block data of this invention. 本発明の実施例に係るブロックデータの部分更新装置の構成の一例を示す図である。It is a figure which shows an example of a structure of the partial update apparatus of the block data which concerns on the Example of this invention. 元データおよび更新データを示す図である。It is a figure which shows original data and update data. 式（３）に従うＣＲＣの算出処理を説明する図である。It is a figure explaining the calculation process of CRC according to Formula (3). 式（４）に従うＣＲＣ_preの算出処理を説明する図である。It is a figure explaining the calculation process of CRC _pre according to Formula (4). 式（６）に従うＣＲＣ_modの算出処理を説明する図である。It is a figure explaining the calculation process of CRC _mod according to Formula (6). 式（１２）に従うＣＲＣ_modの算出処理を説明する図である。It is a figure explaining the calculation process of CRC _mod according to a formula (12). 更新データが右詰めされた形式である場合の、ブロックデータの部分更新処理フローの例を示す図である。It is a figure which shows the example of the partial update process flow of block data in case the update data is the format right-justified. 更新データがデータ更新位置に書き込まれた形式である場合の、ブロックデータの部分更新処理フローの例を示す図である。It is a figure which shows the example of the partial update process flow of block data when update data is the format written in the data update position. ＲＡＩＤ装置が管理するユーザデータのフォーマット例を示す図である。It is a figure which shows the example of a format of the user data which a RAID apparatus manages. 更新データの形式の例を示す図である。It is a figure which shows the example of the format of update data. 従来の部分データ更新回路を示す図である。It is a figure which shows the conventional partial data update circuit. ユーザデータのサブブロックを示す図である。It is a figure which shows the subblock of user data.

Explanation of symbols

１ブロックデータの部分更新装置
１１、２１キャッシュメモリ
１２、２２キャッシュメモリインタフェース
１３、２３ＲｅａｄＤＭＡ
１４ＢＩＤチェッカー
１５元データＣＲＣ格納部
１６更新部分ＣＲＣ演算部
１７更新データＣＲＣ格納部
１８、２７ＢＣＣ演算部
１９、２８ＷｒｉｔｅＤＭＡ
２０ＣＲＣチェッカー
２４ＢＣＣチェッカー
２５バッファコントローラ
２６更新用データバッファ
３０更新データパス
１８１Ｓｅｅｄパラメータ格納部
１８２更新位置パラメータ格納部
１８３、１８６加算回路
１８４マスク回路
１８５乗算回路
１８７ＢＩＤ付加部 1 Block data partial update device 11, 21 Cache memory 12, 22 Cache memory interface 13, 23 Read DMA
14 BID checker 15 Original data CRC storage unit 16 Update partial CRC calculation unit 17 Update data CRC storage unit 18, 27 BCC calculation unit 19, 28 Write DMA
20 CRC checker 24 BCC checker 25 Buffer controller 26 Update data buffer 30 Update data path 181 Seed parameter storage unit 182 Update position parameter storage unit 183, 186 Addition circuit 184 Mask circuit 185 Multiplication circuit 187 BID addition unit

Claims

A partial update device for block data protected by a check code,
Check code generation means for generating a check code;
The updated block data BD2 is written on the updated part of the block data BD1 of the original data D1 to be updated, updated to the updated data D2, and the check data generated by the check code generation means is updated to the updated data D2. Data updating means for adding a code,
The check code generation means is
Means for reading the block data BD1 of the part to be updated and the check code BCC1 of the original data D1 to be updated from the area storing the original data D1 to be updated and the check code BCC1;
Means for generating a check code BCCD1 of the block data BD1 of the part to be updated;
Update block data BD2 for updating the original data D1 to be updated, means for reading the check code BCCD2, and
Means for generating a check code BCC2 of the updated data D2 from the check code BCCD2 of the updated block data BD2, the check code BCC1 of the original data D1, and the check code BCCD1 of the updated block data BD1; A partial update apparatus for block data, comprising:

The means for generating the check code BCC2 of the updated data D2 writes the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 to the original data D1. 2. The block data portion according to claim 1, wherein the check code BCC2 of the updated data D2 is generated on the basis of the check code BCCD2 of the updated block data BD2 determined depending on whether or not it is in a position. Update device.

A partial update method of block data protected by a check code,
Reading the block data BD1 of the part to be updated and the check code BCC1 of the original data D1 to be updated from the area storing the original data D1 to be updated and the check code BCC1;
Generating a check code BCCD1 of the updated block data BD1;
An update block data BD2 for updating the original data D1 to be updated, and a step of reading the check code BCCD2;
Generating a check code BCC2 of updated data D2 from the check code BCCD2 of the updated block data BD2, the check code BCC1 of the original data D1, and the check code BCCD1 of the updated block data BD1;
The update block data BD2 is written onto the updated block data BD1 of the original data D1, updated to updated data D2, and the check code BCC2 is added to the updated data D2. A partial update method of block data characterized by the above.

The step of generating the check code BCC2 of the updated data D2 includes writing the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 into the original data D1. 4. The block data portion according to claim 3, wherein the check code BCC2 of the updated data D2 is generated on the basis of the check code BCCD2 of the updated block data BD2 determined depending on whether or not it is in a position. Update method.

A partial update program for block data protected by a check code,
On the computer,
A process of reading the updated block data BD1 and the check code BCC1 of the original data D1 to be updated from the area storing the original data D1 to be updated and the check code BCC1;
Processing for generating the check code BCCD1 of the block data BD1 of the part to be updated;
Update block data BD2 for updating the original data D1 to be updated, and processing for reading the check code BCCD2;
A process of generating a check code BCC2 of updated data D2 from the check code BCCD2 of the updated block data BD2, the check code BCC1 of the original data D1, and the check code BCCD1 of the updated block data BD1;
The updated block data BD2 is written on the updated block data BD1 of the original data D1, updated to the updated data D2, and the check code BCC2 is added to the updated data D2. A partial update program for block data.

The process of generating the check code BCC2 of the updated data D2 includes writing the check code BCC1 of the original data D1, the check code BCCD1 of the updated block data BD1, and the updated block data BD2 into the original data D1. 6. The block data portion according to claim 5, wherein the check code BCC2 of the updated data D2 is generated on the basis of the check code BCCD2 of the updated block data BD2 determined depending on whether or not it is in a position. Update program.