JP4864393B2 - Driving circuit and driving method for fluorescent display tube - Google Patents
Driving circuit and driving method for fluorescent display tube Download PDFInfo
- Publication number
- JP4864393B2 JP4864393B2 JP2005261281A JP2005261281A JP4864393B2 JP 4864393 B2 JP4864393 B2 JP 4864393B2 JP 2005261281 A JP2005261281 A JP 2005261281A JP 2005261281 A JP2005261281 A JP 2005261281A JP 4864393 B2 JP4864393 B2 JP 4864393B2
- Authority
- JP
- Japan
- Prior art keywords
- filament
- voltage
- circuit
- bias voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本願発明は、フィラメントパルス駆動方式を採用した蛍光表示管の駆動回路に関する。 The present invention relates to a drive circuit for a fluorescent display tube adopting a filament pulse drive system.
図3,図4により従来のフィラメントパルス駆動方式を採用した蛍光表示管の駆動回路を説明する。図3,図4に共通の部分は、同じ符号を使用している。
まず図3について説明する。なお図3のフィラメントパルス駆動方式は、例えば特許文献1に記載されている。
図3において、1は制御回路、3は蛍光表示管である。蛍光表示管3は、熱電子を放出するフィラメントF、フィラメントFから放出された電子を制御するグリッドG1〜Gn、蛍光体を被着してあるアノード電極A1〜Amを備えている。アノード電極A1〜Amの蛍光体は、フィラメントFから放出される電子によって励起され発光する。フィラメントFには、制御回路1のフィラメント電源電圧(入力電圧)HVが導線21によって印加され、グリッドG1〜Gnには、制御回路1のグリッド電源電圧(入力電圧)HVが導線23によって印加され、アノード電極A1〜Amには、制御回路1のアノード電源電圧(入力電圧)HVが導線24によって印加される。なおここではフィラメント電源電圧、グリッド電源電圧、アノード電源電圧は、同じ電圧に設定してある。
A driving circuit for a fluorescent display tube adopting a conventional filament pulse driving method will be described with reference to FIGS. Parts common to FIGS. 3 and 4 use the same reference numerals.
First, FIG. 3 will be described. Note that the filament pulse driving method shown in FIG.
In FIG. 3, 1 is a control circuit and 3 is a fluorescent display tube. The
図3の駆動回路において、制御回路1から導線22によってトランジスタTr1に制御電圧Vcを印加すると、トランジスタTr1はオン(ON)になって入力電圧HVがフィラメントFに印加され、制御電圧Vcを停止すると、トランジスタTr1はオフ(OFF)になって入力電圧HVはフィラメントFに印加されなくなる。即ち制御回路1の制御電圧VcによってトランジスタTr1をオン・オフ制御すると、入力電圧HVは、チョッピングされて直流パルス電圧(所定のパルス幅のフィラメントパルス電圧)を発生し、トランジスタTr1がオンしている期間、パルス状の入力電圧HVがフィラメントFに印加される。フィラメントFには、入力電圧HVが印加されている期間Thの間フィラメント電流が流れ、フィラメントFを加熱する。
In the drive circuit of FIG. 3, when the control voltage Vc is applied from the
ところで蛍光表示管は、フィラメントを交流電圧で駆動する場合、一般に、選択されたアノード電極以外のアノード電極が発光する、いわゆる漏れ発光を防止するためにフィラメントにカットオフバイアス電圧を印加しているが、図3のようにフィラメントパルス駆動方式を採用した駆動回路においても、蛍光表示管の構造によってカットオフバイアス電圧が必要になる場合がある。例えば、グリッドとアノード電極をマトリクス状に配置したグラフィックタイプ等の蛍光表示管の場合、選択されたアノード電極と選択されたグリッド電極の交差部分が発光するが、両電極の交差部分は、アノード電極が選択されていると、グリッドが選択されていなくても漏れ発光することがある。またアノード基板に絶縁材層を形成し、その絶縁材層上にグリッドを形成する、いわゆるリブグリッドを備えた蛍光表示管やアノード電極に高電圧を印加するタイプの蛍光表示管は、漏れ発光することがある。その漏れ発光を防止するには、フィラメントにカットオフバイアス電圧を印加する必要がある。 By the way, when a filament is driven with an alternating voltage, a fluorescent display tube generally applies a cutoff bias voltage to the filament in order to prevent so-called leakage light emission, in which an anode electrode other than the selected anode electrode emits light. Even in a drive circuit adopting a filament pulse drive system as shown in FIG. 3, a cut-off bias voltage may be required depending on the structure of the fluorescent display tube. For example, in the case of a graphic type fluorescent display tube in which a grid and an anode electrode are arranged in a matrix, the intersection of the selected anode electrode and the selected grid electrode emits light, but the intersection of both electrodes is the anode electrode. If is selected, leaking light may be emitted even if the grid is not selected. In addition, a fluorescent display tube having a so-called rib grid formed by forming an insulating material layer on the anode substrate and forming a grid on the insulating material layer or a fluorescent display tube of a type that applies a high voltage to the anode electrode emits light. Sometimes. In order to prevent the leakage light emission, it is necessary to apply a cutoff bias voltage to the filament.
カットオフバイアス電圧の発生には、ツェナーダイオードを用いたカットオフバイアス電圧発生回路が提案されている(例えば非特許文献1参照)。
図4は、図3の駆動回路にツェナーダイオードからなるカットオフバイアス電圧発生回路を付加した駆動回路の例である。
図4(a)は、駆動回路を示し、図4(b)は、図4(a)の駆動回路の各箇所の電圧波形を示す。
図4(a)の駆動回路は、フィラメントFの負側にツェナーダイオードZDを接続し、ツェナーダイオードZDによってカットオフバイアス電圧Ekを発生している。なお導体21とツェナーダイオードZDの間には、抵抗Rを接続してあるが、抵抗値が大きいため無視できる。
図4(b−1)は、フィラメントFのトランジスタTr1側の端部イの電圧波形Ef1を、図1(b−2)は、フィラメントFのツェナーダイオードZD側の端部ロの電圧波形Ef2を、図1(b−3)は、グリッドG1〜Gnの電圧波形Vgを夫々示す。なお図1(b−1)〜図1(b−3)は、入力電圧HV=24V、カットオフバイアス電圧Ek=5Vに設定してある。
For the generation of the cut-off bias voltage, a cut-off bias voltage generating circuit using a Zener diode has been proposed (see, for example, Non-Patent Document 1).
FIG. 4 shows an example of a drive circuit in which a cut-off bias voltage generation circuit composed of a Zener diode is added to the drive circuit of FIG.
4A shows a drive circuit, and FIG. 4B shows voltage waveforms at various points in the drive circuit of FIG. 4A.
In the drive circuit of FIG. 4A, a Zener diode ZD is connected to the negative side of the filament F, and a cutoff bias voltage Ek is generated by the Zener diode ZD. A resistor R is connected between the
4B-1 shows the voltage waveform Ef1 at the end A of the filament F on the transistor Tr1 side, and FIG. 1B-2 shows the voltage waveform Ef2 at the end B of the filament F on the Zener diode ZD side. FIG. 1B-3 shows voltage waveforms Vg of the grids G1 to Gn, respectively. In FIG. 1 (b-1) to FIG. 1 (b-3), the input voltage HV = 24V and the cutoff bias voltage Ek = 5V are set.
フィラメントFには、トランジスタTr1のオンの期間Th1の間入力電圧HV(24V)が印加されるが、カットオフバイアス電圧Ek(5V)も印加される。したがってフィラメント電流(フィラメントFを加熱する電流)に寄与するフィラメントピーク電圧(フィラメント有効電圧)Efpp(HV−Ek)は、19Vになる。
グリッドG1〜Gnは、フィラメントFに入力電圧HVが印加されていない期間Th2の間(期間Th1とTh1の間)に走査され、入力電圧HVのグリッド電源電圧Vg1〜Vgn(24V)が順次印加される。グリッドG1〜Gnには、入力電圧HV(24V)に加えてカットオフバイアス電圧Ek(5V)も印加されるから、制御電圧として有効な電圧(有効グリッド電圧)ecは、19V(HV−Ek)になる。
An input voltage HV (24 V) is applied to the filament F during the on-period Th1 of the transistor Tr1, but a cutoff bias voltage Ek (5 V) is also applied. Accordingly, the filament peak voltage (filament effective voltage) Efp (HV-Ek) contributing to the filament current (current for heating the filament F) is 19V.
The grids G1 to Gn are scanned during a period Th2 where the input voltage HV is not applied to the filament F (between the periods Th1 and Th1), and grid power supply voltages Vg1 to Vgn (24V) of the input voltage HV are sequentially applied. The Since the cut-off bias voltage Ek (5V) is applied to the grids G1 to Gn in addition to the input voltage HV (24V), the effective voltage (effective grid voltage) ec as the control voltage is 19V (HV-Ek). become.
図4(a)のフィラメントパルス駆動方式を採用した駆動回路の場合、フィラメントFには、トランジスタTr1がオンになり、入力電圧HVが印加されている期間Th1の間にフィラメント電流が流れるが、そのフィラメント電流は、同時にツェナーダイオードZDにも流れる。したがってその期間Th1の間ツェナーダイオードZDには、無効電力が発生する。
本願発明は、その無効電力の発生に鑑み、フィラメントパルス駆動方式を採用した蛍光表示管の駆動回路において、フィラメントの加熱時におけるツェナーダイオード等のカットオフバイアス電圧発生回路の消費電力(無効電力)を低減することを目的とする。
In the case of the driving circuit employing the filament pulse driving method of FIG. 4A, the filament F flows in the filament F during the period Th1 in which the transistor Tr1 is turned on and the input voltage HV is applied. The filament current also flows through the Zener diode ZD at the same time. Accordingly, reactive power is generated in the Zener diode ZD during the period Th1.
In view of the generation of reactive power, the present invention relates to the power consumption (reactive power) of a cutoff bias voltage generation circuit such as a Zener diode during heating of a filament in a fluorescent display tube driving circuit adopting a filament pulse driving system. The purpose is to reduce.
本願発明は、その目的を達成するため、請求項1に記載の蛍光表示管の駆動回路は、フィラメントの負側にフィラメントと直列に接続され、フィラメントに印加する漏れ発光防止のカットオフバイアス電圧を発生するカットオフバイアス電圧発生回路を有し、フィラメントパルス電圧により電子放出用のフィラメントを駆動するフィラメントパルス駆動方式を採用した蛍光表示管の駆動回路において、カットオフバイアス電圧発生回路を短絡する短絡用スイッチング素子、及びその短絡用スイッチング素子の制御回路を備え、その制御回路により前記短絡用スイッチング素子を制御してフィラメントにフィラメントパルス電圧が印加されている期間カットオフバイアス電圧発生回路を短絡することを特徴とする。
請求項2に記載の蛍光表示管の駆動回路は、請求項1記載の蛍光表示管の駆動回路において、フィラメント電源電圧をチョッピングして前記フィラメントパルス電圧を発生するチョッピング用スイッチング素子を備えていることを特徴とする。
請求項3に記載の蛍光表示管の駆動回路は、請求項1又は請求項2に記載の蛍光表示管の駆動回路において、前記カットオフバイアス電圧発生回路は、ツェナーダイオードによって構成されていることを特徴とする。
請求項4に記載の蛍光表示管の駆動方法は、フィラメントの負側にフィラメントと直列に接続されたカットオフバイアス電圧発生回路により発生する漏れ発光防止のカットオフバイアス電圧とフィラメント電流を流すフィラメント電源電圧をフィラメントに印加して蛍光発光管を駆動する蛍光発光管の駆動方法において、カットオフバイアス電圧発生回路を短絡してフィラメントにカットオフバイアス電圧は印加せずにフィラメント電源電圧を印加して陽極にアノード電源電圧は印加せずに陽極を発光させない第1の期間と、カットオフバイアス電圧発生回路は短絡せずにフィラメントにカットオフバイアス電圧を印加しフィラメント電源電圧は印加せずに陽極にアノード電源電圧を印加して陽極を発光させる第2の期間とを、交互に繰返すことを特徴とする。
請求項5に記載の蛍光表示管の駆動方法は、請求項4に記載の蛍光発光管の駆動方法において、前記フィラメント電源電圧はフィラメントパルス電圧であることを特徴とする。
In order to achieve the object of the present invention, the drive circuit for the fluorescent display tube according to
According to a second aspect of the present invention, there is provided the fluorescent display tube driving circuit according to the first aspect, further comprising a chopping switching element for chopping a filament power supply voltage to generate the filament pulse voltage. It is characterized by.
The fluorescent display tube drive circuit according to
5. A method for driving a fluorescent display tube according to claim 4, wherein a filament power supply for supplying a cutoff bias voltage and a filament current for preventing leakage light emission generated by a cutoff bias voltage generating circuit connected in series with the filament on the negative side of the filament is provided. In a fluorescent light emitting tube driving method in which a voltage is applied to a filament to drive a fluorescent light emitting tube, a cut-off bias voltage generation circuit is short-circuited and a filament power supply voltage is applied to the filament without applying a cut-off bias voltage to the anode. In the first period during which no anode power supply voltage is applied and the anode is not allowed to emit light, the cutoff bias voltage generation circuit is not short-circuited, the cutoff bias voltage is applied to the filament, and the filament power supply voltage is not applied to the anode to the anode. the power supply voltage is applied and a second period for emitting an anode, repeated alternately And wherein the door.
According to a fifth aspect of the present invention, there is provided the fluorescent display tube driving method according to the fourth aspect, wherein the filament power supply voltage is a filament pulse voltage.
本願発明の蛍光表示管の駆動回路は、フィラメント電流が流れている期間、ツェナーダイオードZD等のカットオフバイアス電圧発生回路を短絡して、そのカットオフバイアス電圧発生回路の消費電力(無効電力)を低減することができる。またカットオフバイアス電圧発生回路の消費電力は、小さいから、カットオフバイアス電圧発生回路のツェナーダイオードZD等の回路素子に放熱手段を設ける必要がない。したがって小型のツェナーダイオードZD等の回路素子を用いることができる。 The drive circuit of the fluorescent display tube of the present invention short-circuits the cutoff bias voltage generation circuit such as the Zener diode ZD during the period when the filament current flows, and reduces the power consumption (reactive power) of the cutoff bias voltage generation circuit. Can be reduced. Further, since the power consumption of the cut-off bias voltage generating circuit is small, it is not necessary to provide a heat dissipation means in a circuit element such as the Zener diode ZD of the cut-off bias voltage generating circuit. Therefore, a circuit element such as a small Zener diode ZD can be used.
本願発明の蛍光表示管の駆動回路は、フィラメント電流が流れている期間、カットオフバイアス電圧は0Vになるから、その分フィラメント電流に寄与するフィラメントピーク電圧(フィラメント有効電圧)を高くすることができる。したがって同じ入力電圧(フィラメント電源電圧(陰極電圧))により、高い輝度を達成できるし、或いは同じ輝度を低い入力電圧(フィラメント有効電圧)で達成できる。
本願発明の蛍光表示管の駆動回路は、入力電圧(フィラメント電源電圧(陰極電圧))の印加時(フィラメントパルス電圧の印加時)のデューテイ比が小さくなるから、点灯期間デューテイ比が大きくなり、したがって輝度が高くなる。
The drive circuit for the fluorescent display tube of the present invention has a cutoff bias voltage of 0 V during the period in which the filament current is flowing. Therefore, the filament peak voltage (filament effective voltage) contributing to the filament current can be increased accordingly. . Therefore, high luminance can be achieved by the same input voltage (filament power supply voltage (cathode voltage)), or the same luminance can be achieved by low input voltage (filament effective voltage).
The drive circuit for the fluorescent display tube of the present invention has a small duty ratio at the time of application of the input voltage (filament power supply voltage (cathode voltage)) (at the time of application of the filament pulse voltage). Brightness increases.
図1、図2により本願発明の実施例に係るフィラメントパルス駆動方式を採用した蛍光表示管の駆動回路を説明する。なお図1、図2に共通の部分は、同じ符号を使用している。 A driving circuit for a fluorescent display tube employing a filament pulse driving system according to an embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is used for the part common to FIG. 1, FIG.
図1は、蛍光表示管の駆動回路と各個所の電圧波形を示す。
図1(a)は、駆動回路を示し、図1(b)は、図1(a)の駆動回路の各箇所の電圧波形を示す。
まず図1(a)において、1は制御回路、3は蛍光表示管である。蛍光表示管3は、熱電子を放出するフィラメント(陰極)F、フィラメントFから放出された電子を制御するグリッドG1〜Gn、蛍光体を被着してあるアノード電極(陽極)A1〜Amを備えている。アノード電極A1〜Amの蛍光体は、フィラメントFから放出される電子によって励起され発光する。
FIG. 1 shows a driving circuit of a fluorescent display tube and voltage waveforms at various points.
FIG. 1A shows a drive circuit, and FIG. 1B shows voltage waveforms at various points in the drive circuit of FIG.
First, in FIG. 1A, 1 is a control circuit and 3 is a fluorescent display tube. The
ZDは、カットオフバイアス電圧発生回路用のツェナーダイオード、Tr1は、チョッピング用スイッチング素子のトランジスタ、Tr2は、カットオフバイアス電圧発生回路の短絡用スイッチング素子のトランジスタ、Rは、抵抗である。なお抵抗Rの抵抗値は大きいため無視できる。ツェナーダイオードZDは、フィラメントFの負側に接続しており、カットオフバイアス電圧Ekを発生してフィラメントFに印加する。トランジスタTr1,Tr2は、制御回路1の制御電圧(制御信号)Vc1,Vc2によってオン(ON)・オフ(OFF)制御され、トランジスタTr1は、フィラメントFに印加する入力電圧HVをチョッピングし、トランジスタTr2は、ツェナーダイオードZDの短絡・短絡解除を行う。
ZD is a Zener diode for a cut-off bias voltage generation circuit, Tr1 is a transistor of a chopping switching element, Tr2 is a transistor of a short-circuit switching element of the cut-off bias voltage generation circuit, and R is a resistor. The resistance value of the resistor R is large and can be ignored. The zener diode ZD is connected to the negative side of the filament F, and generates a cutoff bias voltage Ek and applies it to the filament F. The transistors Tr1 and Tr2 are ON / OFF controlled by the control voltages (control signals) Vc1 and Vc2 of the
フィラメントFには、制御回路1のフィラメント電源電圧(陰極電圧)[入力電圧]HVが導線21によって印加され、グリッドG1〜Gnには、制御回路1のグリッド電源電圧(入力電圧)HVが導線23によって印加され、アノード電極A1〜Amには、制御回路1のアノード電源電圧(入力電圧)HVが導線24によって印加される。なおここではフィラメント電源電圧、グリッド電源電圧、アノード電源電圧は、同じ入力電圧HVに設定してある。
A filament power supply voltage (cathode voltage) [input voltage] HV of the
次に図1(b−1)〜(b−3)の電圧波形について説明する。
図1(b−1)は、フィラメントFのトランジスタTr1側の端部イの電圧波形Ef1を、図1(b−2)は、フィラメントFのツェナーダイオードZD側の端部ロの電圧波形Ef2を、図1(b−3)は、グリッドG1〜Gnの電圧波形Vgを、夫々示す。なお図1(b−1)〜図1(b−3)は、入力電圧HV=24V、カットオフバイアス電圧Ek=5Vに設定してある。
フィラメントFには、入力電圧HVが印加される期間(第1の期間)Th1の間フィラメント電流が流れる(後述する)。
グリッドG1〜Gnは、入力電圧HVがフィラメントFに印加されない期間(第2の期間)Th2の間(期間Th1とTh1の間)に走査され、入力電圧HVのグリッド電源電圧Vg1〜Vgn(24V)が順次印加される。
アノード電極A1〜Amの選択された電極には、入力電圧HVがフィラメントFに印加されていない期間Th2の間に入力電圧HVのアノード電源電圧(24V)が印加され、選択されたアノード電極と選択されたグリッド電極の交差部分が発光する。
Next, voltage waveforms in FIGS. 1B-1 to 1B-3 will be described.
1B-1 shows the voltage waveform Ef1 at the end of the filament F on the transistor Tr1 side, and FIG. 1B-2 shows the voltage waveform Ef2 at the end B of the filament F on the Zener diode ZD side. FIG. 1B-3 shows the voltage waveforms Vg of the grids G1 to Gn, respectively. In FIG. 1 (b-1) to FIG. 1 (b-3), the input voltage HV = 24V and the cutoff bias voltage Ek = 5V are set.
Filament current flows through the filament F during a period (first period) Th1 during which the input voltage HV is applied (described later).
The grids G1 to Gn are scanned during a period (second period) Th2 (between periods Th1 and Th1) in which the input voltage HV is not applied to the filament F, and the grid power supply voltages Vg1 to Vgn (24 V) of the input voltage HV. Are sequentially applied.
The anode power supply voltage (24V) of the input voltage HV is applied to the selected electrodes of the anode electrodes A1 to Am during the period Th2 when the input voltage HV is not applied to the filament F. The crossed portion of the grid electrodes thus emitted emits light.
図1(a)の駆動回路において、制御回路1から導線221によってトランジスタTr1に制御電圧Vc1を印加すると、トランジスタTr1はオンになって入力電圧HVがフィラメントFに印加され、制御電圧Vc1を停止すると、トランジスタTr1はオフになって入力電圧HVはフィラメントFに印加されなくなる。即ち制御回路1の制御電圧Vc1によってトランジスタTr1をオン・オフ制御すると、入力電圧HVは、チョッピングされて直流パルス電圧(パルス幅Th1のフィラメントパルス電圧)を発生し、トランジスタTr1がオンしている期間Th1の間、パルス状の入力電圧HVがフィラメントFに印加される。フィラメントFには、入力電圧HVが印加されている期間Th1の間フィラメント電流が流れ、フィラメントFを加熱する。入力電圧HVが印加されない期間Th2の間、フィラメント電流は流れないが、フィラメントFは、その間予熱によって熱電子を放出する。なおフィラメントFにフィラメント電流が流れると、フィラメント電位勾配(フィラメントの電圧降下によりフィラメントの両端の電位が異なる)により発光輝度傾斜が発生して画質を低下させるため、期間Th1の間は、アノード電極とグリッド電極は、オフ状態にしてフィラメントFの電子放出を停止する。フィラメントFにフィラメント電流が流れると、フィラメント電流は、ツェナーダイオードZDにも流れ、カットオフバイアス電圧Ekが発生する。
In the drive circuit of FIG. 1A, when the control voltage Vc1 is applied from the
トランジスタTr1がオンになり、フィラメントFに入力電圧HVが印加されている(フィラメントパルス電圧が印加されている)期間Th1の間、制御回路1から導線222によってトランジスタTr2に制御電圧Vc2を印加すると、トランジスタTr2はオン(ON)になって、ツェナーダイオードZDを短絡する。ツェナーダイオードZDが短絡されると、カットオフバイアス電圧Ekは0Vになる。
When the transistor Tr1 is turned on and the control voltage Vc2 is applied to the transistor Tr2 by the
図1(a)の駆動回路は、トランジスタTr1がオンになり、入力電圧HV(24V)がフィラメントFに印加されると、フィラメント電流が流れてフィラメントFを加熱するが、その際、ツェナーダイオードZDは、トランジスタTr2によって短絡されているから、フィラメント電流は、トランジスタTr2を流れ、ツェナーダイオードZDには流れない。そしてカットオフバイアス電圧Ekは、0Vになる。
したがってフィラメントFの加熱に寄与するフィラメントピーク電圧(フィラメント有効電圧)Efppは、Efpp=入力電圧HV=24Vとなる。即ち図1(a)の駆動回路は、フィラメントFにフィラメント電流が流れる期間Th1の間、カットオフバイアス電圧Ekは0Vになるから、その分フィラメントピーク電圧Efppを高くすることができ、かつツェナーダイオードZDによって消費される電力(無効電力)を低減することができる。
一方グリッドG1〜Gnには、入力電圧HV(24V)に加えてカットオフバイアス電圧Ek(5V)も印加されるから、制御電圧として有効な電圧(有効グリッド電圧)ecは、19V(HV−Ek)になる。
In the drive circuit of FIG. 1A, when the transistor Tr1 is turned on and the input voltage HV (24V) is applied to the filament F, the filament current flows to heat the filament F. At this time, the Zener diode ZD Is short-circuited by the transistor Tr2, the filament current flows through the transistor Tr2 and does not flow through the Zener diode ZD. Then, the cutoff bias voltage Ek becomes 0V.
Accordingly, the filament peak voltage (filament effective voltage) Eppp contributing to heating of the filament F is Efppp = input voltage HV = 24V. That is, in the drive circuit of FIG. 1A, the cutoff bias voltage Ek is 0 V during the period Th1 in which the filament current flows in the filament F, so that the filament peak voltage Efp can be increased accordingly, and the zener diode The power (reactive power) consumed by ZD can be reduced.
On the other hand, since the cut-off bias voltage Ek (5 V) is applied to the grids G1 to Gn in addition to the input voltage HV (24 V), the effective voltage (effective grid voltage) ec as the control voltage is 19 V (HV-Ek). )become.
次に図2により、図1(a)の駆動回路において、フィラメントFにフィラメント電流が流れているときの無効電力について説明する。なお比較のため図2には、図4(a)の駆動回路の無効電力等も記載してある。
図2(a)は、図1(a)の駆動回路のフィラメント関連部分を示し、図2(b)は、図2(a)の駆動回路の各個所の電圧等の数値を示す。
Next, referring to FIG. 2, the reactive power when the filament current flows through the filament F in the drive circuit of FIG. For comparison, FIG. 2 also shows reactive power and the like of the drive circuit in FIG.
2A shows a filament-related portion of the drive circuit of FIG. 1A, and FIG. 2B shows numerical values such as voltages at various points in the drive circuit of FIG. 2A.
図2(b)について、入力電圧(フィラメント電源電圧)HVは、図1、図4ともに24V、カットオフバイアス電圧Ekは、図1、図4ともに5V、フィラメントの加熱に寄与するフィラメントピーク電圧(フィラメント有効電圧)Efppは、図4が19V、図1が24Vである。入力電圧HVの印加時間(フィラメントパルス電圧のパルス幅)Th1のデューテイ比は、図4が1/40、図1が1/64である。入力電圧HVの印加時のフィラメント電流は、図4が633mA、図1が800mA、入力電圧HV印加時の無効電圧は、図4が5V、図1が0.3V(トランジスタTr2の降下電圧)、入力電圧HV印加時の無効電力は、図4が3167mW、図1が240mWである。デューテイ比に基づく平均無効電力は、図4が79.2mW(3167mW/40)、図1が3.75mW(240mW/64)、点灯期間デューテイ比は、図4が39/40、図1が63/64である。 In FIG. 2B, the input voltage (filament power supply voltage) HV is 24 V in both FIGS. 1 and 4, the cut-off bias voltage Ek is 5 V in both FIGS. 1 and 4, and the filament peak voltage that contributes to heating of the filament ( Filament effective voltage) Efp is 19V in FIG. 4 and 24V in FIG. The duty ratio of the application time (pulse width of the filament pulse voltage) Th1 of the input voltage HV is 1/40 in FIG. 4 and 1/64 in FIG. The filament current when the input voltage HV is applied is 633 mA in FIG. 4, 800 mA in FIG. 1, and the invalid voltage when the input voltage HV is applied is 5 V in FIG. 4, and 0.3 V in FIG. The reactive power when the input voltage HV is applied is 3167 mW in FIG. 4 and 240 mW in FIG. 1. The average reactive power based on the duty ratio is 79.2 mW (3167 mW / 40) in FIG. 4, 3.75 mW (240 mW / 64) in FIG. 1, and the lighting period duty ratio is 39/40 in FIG. 4 and 63 in FIG. / 64.
以上のように平均無効電力は、図4が79.2mWでのあるに対して図1は3.75mWであるから、図1の平均無効電力は、図4の平均無効電力の5%程度に低減する。また入力電圧HV印加時の無効電力は、図4が3167mWであるのに対して、図1は240mWであるから、図1の入力電圧HV印加時の無効電力は、図4の無効電力の13分の1程度にまで低減できる。したがって図1の駆動回路は、消費電力を小さくすることができ、かつツェナーダイオードZDは、消費電力が小さくなるから、放熱手段を設ける必要がなく、小型のものを用いることができる。 As described above, since the average reactive power is 79.2 mW in FIG. 4 and 3.75 mW in FIG. 1, the average reactive power in FIG. 1 is about 5% of the average reactive power in FIG. To reduce. The reactive power when the input voltage HV is applied is 3167 mW in FIG. 4, whereas it is 240 mW in FIG. 1. Therefore, the reactive power when the input voltage HV is applied in FIG. It can be reduced to about 1 / min. Therefore, the drive circuit of FIG. 1 can reduce power consumption, and the Zener diode ZD can reduce power consumption. Therefore, it is not necessary to provide a heat dissipating means, and a small-sized one can be used.
図1の駆動回路は、フィラメントFに入力電圧HVを印加したとき、カットオフバイアス電圧Ekは0Vになるから、高いカットオフバイアス電圧Ekが必要な場合にも、蛍光表示管をフィラメントパルス駆動することができる。また図1の駆動回路は、前記のようにカットオフバイアス電圧Ekが0Vになるから、同じ入力電圧HV、即ち同じフィラメント電源電圧についてみると、カットオフバイアス電圧Ekを0Vにできない場合よりも輝度を高くでき、また同じ輝度に対してはカットオフバイアス電圧Ekを0Vにできない場合よりも入力電圧HVを低くすることができる。
入力電圧HVの印加時のデューテイ比は、図4が(1/40)であるのに対して、図1は(1/64)であるから、点灯期間デューテイ比は、図1の方が図4より大きくなり、したがって輝度が高くなる。
In the drive circuit of FIG. 1, when the input voltage HV is applied to the filament F, the cut-off bias voltage Ek becomes 0 V. Therefore, even when a high cut-off bias voltage Ek is required, the fluorescent display tube is driven with a filament pulse. be able to. In the drive circuit of FIG. 1, the cutoff bias voltage Ek is 0V as described above. Therefore, when the same input voltage HV, that is, the same filament power supply voltage is seen, the brightness is higher than that in the case where the cutoff bias voltage Ek cannot be 0V. The input voltage HV can be made lower than when the cutoff bias voltage Ek cannot be reduced to 0V for the same luminance.
The duty ratio when the input voltage HV is applied is (1/40) in FIG. 4, whereas (1/64) in FIG. 1, so that the lighting period duty ratio is higher in FIG. Greater than 4, thus increasing the brightness.
前記実施例は、カットオフバイアス電圧発生回路をツェナーダイオードZDによって構成する例について説明したが、ツェナーダイオード以外の定電圧素子又は定電圧回路を用いてもよい。また前記実施例は、スイッチング素子としてトランジスタTr1,Tr2を用いる例について説明したが、トランジスタ以外のスイッチング素子であってもよい。
前記実施例は、蛍光表示管について説明したが、蛍光表示管の他、プリントヘッド用発光管、平面型CRT等の蛍光発光管であってもよい。
In the above embodiment, the example in which the cutoff bias voltage generating circuit is configured by the Zener diode ZD has been described. However, a constant voltage element or a constant voltage circuit other than the Zener diode may be used. Moreover, although the said Example demonstrated the example which uses transistor Tr1, Tr2 as a switching element, switching elements other than a transistor may be sufficient.
In the above-described embodiment, the fluorescent display tube has been described. However, in addition to the fluorescent display tube, a fluorescent tube such as a print head arc tube or a flat CRT may be used.
1 制御回路
3 蛍光表示管
Ek カットオフバイアス電圧
Ef1,Ef2 イ、ロ個所の電圧
Efpp フィラメントピーク電圧
ec グリッド有効電圧
HV 入力電圧(フィラメント電源電圧、グリッド電源電圧、アノード電源電圧)
ZD ツェナーダイオード
DESCRIPTION OF
ZD Zener diode
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005261281A JP4864393B2 (en) | 2005-09-08 | 2005-09-08 | Driving circuit and driving method for fluorescent display tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005261281A JP4864393B2 (en) | 2005-09-08 | 2005-09-08 | Driving circuit and driving method for fluorescent display tube |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007072323A JP2007072323A (en) | 2007-03-22 |
| JP4864393B2 true JP4864393B2 (en) | 2012-02-01 |
Family
ID=37933795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005261281A Expired - Fee Related JP4864393B2 (en) | 2005-09-08 | 2005-09-08 | Driving circuit and driving method for fluorescent display tube |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4864393B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5081341B2 (en) | 2008-05-23 | 2012-11-28 | 双葉電子工業株式会社 | Fluorescent display tube drive circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2895946B2 (en) * | 1990-10-08 | 1999-05-31 | 株式会社ゼクセル | Fluorescent display tube filament drive circuit |
| JP3211598B2 (en) * | 1994-12-15 | 2001-09-25 | 双葉電子工業株式会社 | Dynamic drive |
| JP2002298767A (en) * | 2001-03-29 | 2002-10-11 | Noritake Co Ltd | Fluorescent display tube and its driving method |
| JP4741786B2 (en) * | 2003-03-26 | 2011-08-10 | 三洋電機株式会社 | Fluorescent display tube drive circuit |
| JP4268029B2 (en) * | 2003-12-16 | 2009-05-27 | ノリタケ伊勢電子株式会社 | Fluorescent display power supply circuit |
-
2005
- 2005-09-08 JP JP2005261281A patent/JP4864393B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007072323A (en) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975856B2 (en) | Integrated circuit for lighting device and lighting device | |
| CN100405438C (en) | Self-luminous display device | |
| JP2003076328A (en) | Driving device of light emitting display panel and driving method | |
| JP2006071686A (en) | Device for driving light-emitting display panel | |
| CN100385477C (en) | Driving method of light-emitting display screen and organic EL display device | |
| KR101021083B1 (en) | Organic LED Display Devices and Methods of Driving Such Devices | |
| JP4864393B2 (en) | Driving circuit and driving method for fluorescent display tube | |
| JP5081341B2 (en) | Fluorescent display tube drive circuit | |
| JP2003288047A (en) | Device and method to drive light emitting display panel | |
| JP3229819B2 (en) | EL element driving method | |
| JP4878414B2 (en) | Capacitive light emitting display panel drive device | |
| JP3773181B2 (en) | Driving device for light emitting display panel | |
| JP2002366101A (en) | Driving device for light emission display panel | |
| JP2014157785A (en) | Drive circuit, and lamp for vehicles | |
| JP5182205B2 (en) | Organic EL element driving device | |
| JP6069182B2 (en) | Display device | |
| US20060267879A1 (en) | Electron emission display and driving method thereof | |
| JP2005265937A (en) | Image display device | |
| JP4347252B2 (en) | Light emitting device | |
| JP5533737B2 (en) | Organic EL drive device | |
| JP2000021568A (en) | Organic electroluminescence drive circuit | |
| JP2001326073A (en) | Driving circuit of organic electroluminescence | |
| JP4176139B2 (en) | Fluorescent display tube | |
| JP4226769B2 (en) | Driving circuit for field emission lamp | |
| JP2001186001A (en) | Light emitting diode drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |